CN101770957B - 线路基板工艺 - Google Patents

线路基板工艺 Download PDF

Info

Publication number
CN101770957B
CN101770957B CN2008101903293A CN200810190329A CN101770957B CN 101770957 B CN101770957 B CN 101770957B CN 2008101903293 A CN2008101903293 A CN 2008101903293A CN 200810190329 A CN200810190329 A CN 200810190329A CN 101770957 B CN101770957 B CN 101770957B
Authority
CN
China
Prior art keywords
opening
patterned
dielectric layer
circuit
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008101903293A
Other languages
English (en)
Other versions
CN101770957A (zh
Inventor
刘逸群
黄瀚霈
郑伟鸣
江书圣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xinxing Electronics Co Ltd
Original Assignee
Xinxing Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xinxing Electronics Co Ltd filed Critical Xinxing Electronics Co Ltd
Priority to CN2008101903293A priority Critical patent/CN101770957B/zh
Publication of CN101770957A publication Critical patent/CN101770957A/zh
Application granted granted Critical
Publication of CN101770957B publication Critical patent/CN101770957B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Manufacturing Of Printed Wiring (AREA)

Abstract

本发明公开了一种线路基板工艺。首先,在一基板上形成一介电层,并在介电层形成一图案化凹槽。在图案化凹槽内形成一图案化线路。在介电层形成一第一开口,以暴露出部分基板。在介电层形成具有一第二开口及一第三开口的一罩幕层,其中第二开口暴露出第一开口及部分介电层,且第三开口暴露出部分图案化线路及部分介电层。分别在第一开口、第二开口及第三开口形成一导电块、一第一接垫及一第二接垫。接着,移除罩幕层。

Description

线路基板工艺
技术领域
本发明涉及线路基板工艺,且特别是有关一种结合埋入式图案化线路的线路基板工艺。
背景技术
目前在半导体封装技术中,线路基板(circuit substrate)是经常使用的构装元件的一。线路基板主要由图案化线路(patterned circuit)及介电层(dielectric layer)叠合而成。以制作线路的精细度而言,激光工艺相较于曝光显影工艺有着较大的优势。细言的,相较于透过以光刻形成的图案化光刻胶制作出的图案化线路而言,透过以激光工艺在介电层形成的图案化凹槽制作出的图案化线路,具有更佳的线路精细度。
然而,在制作图案化线路中具有较大宽度的部分(例如接垫)时,激光工艺有着速度慢的缺点。此外,在上述电镀工艺中,若透过电镀同时形成具有较大宽度部分(例如接垫)与具有较小宽度部分(例如导线),为了顾及具有较大宽度部分的完整性,可能会使具有较小宽度部分产生厚度过大的情形。此情形可能导致后续的刻蚀工艺发生具有较小宽度部分刻蚀不足,或具有较大宽度部分刻蚀过度等刻蚀不均的竞争性缺点现象。
发明内容
本发明提供一种线路基板工艺,可提高形成图案化线路的产出率,并可大幅提升图案化线路的平整度。
本发明提出一种线路基板工艺。首先,在一基板上形成一介电层,并在介电层形成一图案化凹槽。在图案化凹槽内形成一图案化线路。在介电层形成一第一开口,以暴露出部分基板。在介电层形成具有一第二开口及一第三开口的一罩幕层,其中第二开口暴露出第一开口及部分介电层,且第三开口暴露出部分图案化线路及部分介电层。分别在第一开口、第二开 口及第三开口形成一导电块、一第一接垫及一第二接垫。接着,移除罩幕层。
在本发明的一实施例中,上述的形成图案化凹槽的方法为激光。
在本发明的一实施例中,上述的在图案化凹槽内形成一图案化线路的方法包括透过化学镀在图案化凹槽内形成一图案化线路。
在本发明的一实施例中,上述的在图案化凹槽内形成一图案化线路的方法包括透过化学镀在介电层上及图案化凹槽内形成一第一电镀种子层。透过电镀形成覆盖介电层且填满图案化凹槽的一金属层。透过刻蚀移除覆盖介电层的部分金属层,并保留填满图案化凹槽的部分金属层,以形成一图案化线路。
在本发明的一实施例中,上述的在介电层形成第一开口的方法为激光。
在本发明的一实施例中,上述的在介电层形成具有第二开口及第三开口的罩幕层的方法包括在介电层形成一光刻胶层以做为一罩幕层。透过曝光显影在罩幕层形成第二开口及第三开口。
在本发明的一实施例中,上述的在形成具有第二开口及第三开口的罩幕层的步骤中,第二开口更暴露出部分图案化线路。
在本发明的一实施例中,上述的分别在第一开口、第二开口及第三开口形成导电块、第一接垫及第二接垫的方法为电镀。
在本发明的一实施例中,上述的线路基板工艺更包括在形成罩幕层之前,在介电层上、图案化线路层上及第一开口内形成一第二电镀种子层。在形成导电块、第一接垫及第二接垫之后,移除部分第二电镀种子层。
在本发明的一实施例中,上述的基板具有一基板接垫,且第一开口暴露出基板接垫。
在本发明的一实施例中,上述的介电层包括多颗触媒颗粒。
在本发明的一实施例中,上述的触媒颗粒包括多个纳米金属颗粒。
在本发明的一实施例中,上述的触媒颗粒的材质包括多个过渡金属配位化合物。
在本发明的一实施例中,上述的过渡金属配位化合物的材质包括过渡金属氧化物、过渡金属氮化物、过渡金属错合物或过渡金属螯合物。
在本发明的一实施例中,上述的过渡金属配位化合物的材质为选自于由锌、铜、银、金、镍、钯、铂、钴、铑、铱、铁、锰、铬、钼、钨、钒、钽、铟以及钛所组成的群组。
在本发明的一实施例中,上述的在介电层形成图案化凹槽的同时,更包括活化部分的触媒颗粒,以形成一活化层于图案化凹槽的内面。
在本发明的一实施例中,上述的在图案化凹槽内形成图案化线路的方法包括化学沉积法。
基于上述,本发明的线路基板工艺,分别透过激光工艺及光刻刻蚀工艺制作图案化线路的具有较小宽度部分及具有较大宽度部分,可提高形成图案化线路的产出率,并可大幅提升图案化线路的平整度 。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合所附图式作详细说明如下。
附图说明
图1A至图1K为本发明一实施例的线路基板工艺的剖视流程图;
图2为图1K的线路基板的俯视图。
【主要元件符号说明】
100:线路基板
110:基板
112:基板接垫
120:介电层
122:图案化凹槽
130:第一电镀种子层
130’:第二电镀种子层
140:金属层
150:图案化线路
152:第一导线
154:第二导线
156:第三导线
158:第四导线
160:罩幕层
170:导电块
180:第一接垫
190:第二接垫
H1:第一开口
H2:第二开口
H3:第三开口
具体实施方式
图1A至图1K为本发明一实施例的线路基板工艺的剖视流程图。首先,请参考图1A,在一基板110上形成一介电层120,并透过激光在介电层120形成一图案化凹槽122。值得注意的是,在后续的工艺将透过图案化凹槽122形成图案化线路,而由激光所形成的图案化凹槽122可使图案化线路具有良好的精细度。
请参考图1B,透过化学镀在介电层120上及图案化凹槽122内形成一第一电镀种子层130。第一电镀种子层130用以使后续的电镀工艺能够顺利进行。接着,请参考图1C,透过电镀形成覆盖介电层120且填满图案化凹槽122的一金属层140。然后,请参考图1D,透过刻蚀移除覆盖介电层120的部分金属层140及覆盖介电层120的部分第一电镀种子层130,并保留填满图案化凹槽122的部分金属层140,以形成一图案化线路150。
特别的是,在另一未绘示的实施例中,介电层可具有分布于其内的多个触媒粒子。在透过激光形成图案化凹槽的过程中,位于图案化凹槽表面的触媒粒子会被活化,以形成一活化层于图案化凹槽的内面。因此,在制造过程中不必在介电层上及图案化凹槽形成电镀种子层,就可直接以化学沉积法的方式在图案化凹槽形成图案化线路。
上述的触媒颗粒包括多个纳米金属颗粒,其中触媒颗粒的材质包括多个过渡金属配位化合物。这些过渡金属配位化合物的材质包括过渡金属氧化物、过渡金属氮化物、过渡金属错合物或过渡金属螯合物。更详细而言,这些过渡金属配位化合物的材质为选自于由锌、铜、银、金、镍、钯、铂、 钴、铑、铱、铁、锰、铬、钼、钨、钒、钽、铟以及钛所组成的群组。举例而言,这些触媒颗粒例如是氧化铜、氮化铝、钴钼双金属氮化物(Co2Mo3Nx)颗粒或钯金属颗粒。
请参考图1E,透过激光在介电层120形成一第一开口H1,以暴露出部分基板110的一基板接垫112。接着,请参考图1F,透过化学镀在介电层120上、图案化线路层150上及第一开口H1内形成一第二电镀种子层130’。第二电镀种子层130’用以使后续的电镀工艺能够顺利进行。
请参考图1G及图1H,在介电层120形成一光刻胶层以做为一罩幕层160,并透过曝光显影在罩幕层160形成一第二开口H2及一第三开口H3。第二开口H2暴露出第一开口H1、部分介电层120及部分图案化线路150,且第三开口H3暴露出部分图案化线路150及部分介电层120。
在本实施例,虽然第一开口H1、部分介电层120及部分图案化线路150被第二开口H2暴露出,且部分图案化线路150及部分介电层120被第三开口H3暴露出,但因为第一开口H1、介电层120及图案化线路150上配置有第二电镀种子层130’,所以其并非直接被暴露于外界。
请参考图1I,透过电镀分别在第一开口H1、第二开口H2及第三开口H3形成一导电块170、一第一接垫180及一第二接垫190。接着,请参考图1J,移除罩幕层160。最后,请参考图1K,移除覆盖部分介电层120及部分图案化线路150的部分第二电镀种子层130’,以得到一线路基板100。
值得注意的是,若对具有较大宽度区域进行激光移除,会耗费较多的时间。因此,本实施例的线路基板工艺,其在制作具有较大宽度的第一接垫180及第二接垫190时,并非透过激光形成用以制作接垫的凹槽,因此可以提高图案化线路的产出率。
此外,在本实施例的线路基板工艺中,由于具有较小面积的图案化线路150并非是与具有较大面积的第一接垫180及第二接垫190同时透过电镀而形成,所以可避免为了顾及第一接垫180及一第二接垫190的完整性,而使图案化线路150产生厚度过大的情形发生。因此,可避免图案化线路150刻蚀不足或第一接垫180及一第二接垫190刻蚀过度等刻蚀不均的竞争性缺点现象。
图2为图1K的线路基板的俯视图。请参考图2,透过本实施例的线路基板工艺制作出的线路基板100,其图案化线路150包括一第一导线152、一第二导线154、一第三导线156及一第四导线158。第三导线156与第二接垫190导通,且第四导线158与第一接垫180导通。
综上所述,本发明的线路基板工艺,不利用激光工艺而是透过光刻刻蚀工艺形成具有大宽度的接垫,可以提高图案化线路的产出率。此外,利用激光工艺形成用以制作图案化线路的凹槽,可使图案化线路具有良好的精细度。图案化线路与接垫分别在不同的步骤中被制作出,而可避免因电镀或刻蚀的区域的宽度差异过大而有电镀或刻蚀不均的现象,以提升图案化线路的表面平整度。
虽然本发明已以实施例揭露如上,然其并非用以限定本发明,任何所属技术领域中具有通常知识者,在不脱离本发明的精神和范围内,当可作些许的更动与润饰,故本发明的保护范围当视后附的申请专利范围所界定者为准。

Claims (11)

1.一种线路基板工艺,其特征在于包括:
在一基板上形成一介电层;
透过激光在该介电层形成一图案化凹槽;
在该图案化凹槽内形成一图案化线路;
透过激光在该介电层形成一第一开口,以暴露出部分该基板;
在该介电层形成一光刻胶层以做为一罩幕层;
透过曝光显影在该罩幕层形成一第二开口及一第三开口,其中该第二开口的一宽度大于该图案化凹槽的一宽度且大于该第一开口的一宽度,该第三开口的一宽度大于该图案化凹槽的一宽度且大于该第一开口的一宽度,该第二开口暴露出该第一开口及部分该介电层,且该第三开口暴露出部分该图案化线路及部分该介电层;
分别在该第一开口、该第二开口及该第三开口形成一导电块、一第一接垫及一第二接垫;以及
移除该罩幕层。
2.如权利要求1所述的线路基板工艺,其特征在于,所述在该图案化凹槽内形成一图案化线路的方法包括:
透过化学镀在该图案化凹槽内形成一图案化线路。
3.如权利要求1所述的线路基板工艺,其特征在于,所述在该图案化凹槽内形成一图案化线路的方法包括:
透过化学镀在该介电层上及该图案化凹槽内形成一第一电镀种子层;
透过电镀形成覆盖该介电层且填满该图案化凹槽的一金属层;以及
透过刻蚀移除覆盖该介电层的部分该金属层,并保留填满该图案化凹槽的部分该金属层,以形成一图案化线路。
4.如权利要求1所述的线路基板工艺,其特征在于,所述在形成具有该第二开口及该第三开口的该罩幕层的步骤中,该第二开口还暴露出部分该图案化线路。
5.如权利要求1所述的线路基板工艺,其特征在于,所述分别在该第一开口、该第二开口及该第三开口形成该导电块、该第一接垫及该第二接垫的方法为电镀。
6.如权利要求5所述的线路基板工艺,其特征在于包括:
在形成该罩幕层之前,在该介电层上、该图案化线路层上及该第一开口内形成一第二电镀种子层;以及
在形成该导电块、该第一接垫及该第二接垫之后,移除部分该第二电镀种子层。
7.如权利要求1所述的线路基板工艺,其特征在于,所述该基板具有一基板接垫,且该第一开口暴露出该基板接垫。
8.如权利要求1所述的线路基板工艺,其特征在于,所述该介电层包括多颗触媒颗粒。
9.如权利要求8所述的线路基板工艺,其特征在于,所述这些触媒颗粒包括多个纳米金属颗粒。
10.如权利要求8所述的线路基板工艺,其特征在于,所述这些触媒颗粒的材质包括多个过渡金属配位化合物。
11.如权利要求8所述的线路基板工艺,其特征在于,所述在该介电层形成该图案化凹槽的同时,还包括活化部分的这些触媒颗粒,以形成一活化层于该图案化凹槽的内面。
CN2008101903293A 2008-12-31 2008-12-31 线路基板工艺 Expired - Fee Related CN101770957B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2008101903293A CN101770957B (zh) 2008-12-31 2008-12-31 线路基板工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008101903293A CN101770957B (zh) 2008-12-31 2008-12-31 线路基板工艺

Publications (2)

Publication Number Publication Date
CN101770957A CN101770957A (zh) 2010-07-07
CN101770957B true CN101770957B (zh) 2011-09-07

Family

ID=42503734

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101903293A Expired - Fee Related CN101770957B (zh) 2008-12-31 2008-12-31 线路基板工艺

Country Status (1)

Country Link
CN (1) CN101770957B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101937901B (zh) * 2010-08-19 2013-11-06 日月光半导体制造股份有限公司 线路基板及其制作方法与封装结构
CN105142327B (zh) * 2014-05-26 2018-11-27 上海蓝沛信泰光电科技有限公司 一种抗反射内嵌式微纳金属互联线路及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1747630A (zh) * 2004-09-10 2006-03-15 富士通株式会社 基板制造方法和电路板
TW200731889A (en) * 2006-02-13 2007-08-16 Advanced Semiconductor Eng Method of fabricating substrate with embedded component therein
CN101022703A (zh) * 2006-02-13 2007-08-22 新美亚通讯设备有限公司 介电层中嵌入导电元件的方法和工艺
CN101159252A (zh) * 2006-10-06 2008-04-09 台湾积体电路制造股份有限公司 焊盘结构及其形成方法
TW200820398A (en) * 2006-10-31 2008-05-01 Ind Tech Res Inst Structure of chip stacked packaging, structure of embedded chip packaging and fabricating method thereof
CN101287338A (zh) * 2007-04-11 2008-10-15 日月光半导体制造股份有限公司 线路基板的导电盲孔的制作方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1747630A (zh) * 2004-09-10 2006-03-15 富士通株式会社 基板制造方法和电路板
TW200731889A (en) * 2006-02-13 2007-08-16 Advanced Semiconductor Eng Method of fabricating substrate with embedded component therein
CN101022703A (zh) * 2006-02-13 2007-08-22 新美亚通讯设备有限公司 介电层中嵌入导电元件的方法和工艺
CN101159252A (zh) * 2006-10-06 2008-04-09 台湾积体电路制造股份有限公司 焊盘结构及其形成方法
TW200820398A (en) * 2006-10-31 2008-05-01 Ind Tech Res Inst Structure of chip stacked packaging, structure of embedded chip packaging and fabricating method thereof
CN101287338A (zh) * 2007-04-11 2008-10-15 日月光半导体制造股份有限公司 线路基板的导电盲孔的制作方法

Also Published As

Publication number Publication date
CN101770957A (zh) 2010-07-07

Similar Documents

Publication Publication Date Title
CN101989557B (zh) 半导体装置的制造方法以及半导体装置
CN101652028B (zh) 埋入式结构及其形成方法
TWI413188B (zh) 導線結構及其形成方法
CN108461407B (zh) 用于恶劣介质应用的键合焊盘保护
US9627335B2 (en) Method for processing a semiconductor workpiece and semiconductor workpiece
US20150194398A1 (en) Conductive Lines and Pads and Method of Manufacturing Thereof
CN107452714A (zh) 形成低电阻率贵金属互连的装置及方法
TWI425895B (zh) 線路基板製程
CN101770957B (zh) 线路基板工艺
CN101677491B (zh) 埋入式结构及其制法
JP2007208181A (ja) 金属配線の形成方法
TW201247047A (en) Circuit structure and manufacturing method thereof
US9875978B2 (en) Semiconductor chip device
CN100530570C (zh) 显示元件及其制造方法
JP4179769B2 (ja) 半導体装置の製造方法
JP4906417B2 (ja) 半導体装置の製造方法
JP2005123247A (ja) 半導体装置及びその製造方法
WO2014128793A1 (ja) 半導体装置及びその製造方法
CN102768963B (zh) 线路结构及其制作方法
US7741219B2 (en) Method for manufacturing a semiconductor device using the self aligned contact (SAC) process flow for semiconductor devices with aluminum metal gates
JP5577916B2 (ja) 配線構造及び配線構造の形成方法
US20110269307A1 (en) Method for Making Integrated Circuit Device Using Copper Metallization on 1-3 PZT Composite
CN105826206A (zh) 用于形成堆栈金属接点与半导体晶圆内铝线电连通的方法
KR20080061018A (ko) 반도체소자의 제조방법
JP2007027460A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110907