TWI425895B - 線路基板製程 - Google Patents

線路基板製程 Download PDF

Info

Publication number
TWI425895B
TWI425895B TW97148272A TW97148272A TWI425895B TW I425895 B TWI425895 B TW I425895B TW 97148272 A TW97148272 A TW 97148272A TW 97148272 A TW97148272 A TW 97148272A TW I425895 B TWI425895 B TW I425895B
Authority
TW
Taiwan
Prior art keywords
patterned
opening
forming
layer
circuit substrate
Prior art date
Application number
TW97148272A
Other languages
English (en)
Other versions
TW201023703A (en
Inventor
Yi Chun Liu
Han Pei Huang
Wei Ming Cheng
Shu Sheng Chiang
Original Assignee
Unimicron Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unimicron Technology Corp filed Critical Unimicron Technology Corp
Priority to TW97148272A priority Critical patent/TWI425895B/zh
Publication of TW201023703A publication Critical patent/TW201023703A/zh
Application granted granted Critical
Publication of TWI425895B publication Critical patent/TWI425895B/zh

Links

Landscapes

  • Manufacturing Of Printed Wiring (AREA)

Description

線路基板製程
本發明是有關於一種線路基板製程,且特別是有關於一種結合埋入式圖案化線路的線路基板製程。
目前在半導體封裝技術中,線路基板(circuit substrate)是經常使用的構裝元件之一。線路基板主要由圖案化線路(patterned circuit)及介電層(dielectric layer)疊合而成。以製作線路的精細度而言,雷射製程相較於曝光顯影製程有著較大的優勢。細言之,相較於透過以微影形成的圖案化光阻製作出的圖案化線路而言,透過以雷射製程在介電層形成的圖案化凹槽製作出的圖案化線路,具有更佳的線路精細度。
然而,在製作圖案化線路中具有較大寬度的部分(例如接墊)時,雷射製程有著速度慢的缺點。此外,在上述電鍍製程中,若透過電鍍同時形成具有較大寬度部分(例如接墊)與具有較小寬度部分(例如導線),為了顧及具有較大寬度部分之完整性,可能會使具有較小寬度部分產生厚度過大的情形。此情形可能導致後續的蝕刻製程發生具有較小寬度部分蝕刻不足,或具有較大寬度部分蝕刻過度等蝕刻不均的競爭性缺點現象。
本發明提供一種線路基板製程,可提高形成圖案化線路的產出稼動率,並可大幅提升圖案化線路的平整度。
本發明提出一種線路基板製程。首先,在一基板上形成一介電層,並在介電層形成一圖案化凹槽。在圖案化凹槽內形成一圖案化線路。在介電層形成一第一開口,以暴露出部分基板。在介電層形成具有一第二開口及一第三開口的一罩幕層,其中第二開口暴露出第一開口及部分介電層,且第三開口暴露出部分圖案化線路及部分介電層。分別在第一開口、第二開口及第三開口形成一導電塊、一第一接墊及一第二接墊。接著,移除罩幕層。
在本發明之一實施例中,上述之形成圖案化凹槽的方法為雷射。
在本發明之一實施例中,上述之在圖案化凹槽內形成一圖案化線路的方法包括透過化學鍍在圖案化凹槽內形成一圖案化線路。
在本發明之一實施例中,上述之在圖案化凹槽內形成一圖案化線路的方法包括透過化學鍍在介電層上及圖案化凹槽內形成一第一電鍍種子層。透過電鍍形成覆蓋介電層且填滿圖案化凹槽的一金屬層。透過蝕刻移除覆蓋介電層的部分金屬層,並保留填滿圖案化凹槽的部分金屬層,以形成一圖案化線路。
在本發明之一實施例中,上述之在介電層形成第一開口的方法為雷射。
在本發明之一實施例中,上述之在介電層形成具有第二開口及第三開口的罩幕層的方法包括在介電層形成一光阻層以做為一罩幕層。透過曝光顯影在罩幕層形成第二開口及第三開口。
在本發明之一實施例中,上述之在形成具有第二開口及第三開口的罩幕層的步驟中,第二開口更暴露出部分圖案化線路。
在本發明之一實施例中,上述之分別在第一開口、第二開口及第三開口形成導電塊、第一接墊及第二接墊的方法為電鍍。
在本發明之一實施例中,上述之線路基板製程更包括在形成罩幕層之前,在介電層上、圖案化線路層上及第一開口內形成一第二電鍍種子層。在形成導電塊、第一接墊及第二接墊之後,移除部分第二電鍍種子層。
在本發明之一實施例中,上述之基板具有一基板接墊,且第一開口暴露出基板接墊。
在本發明之一實施例中,上述之介電層包括多顆觸媒顆粒。
在本發明之一實施例中,上述之觸媒顆粒包括多個奈米金屬顆粒。
在本發明之一實施例中,上述之觸媒顆粒的材質包括多個過渡金屬配位化合物。
在本發明之一實施例中,上述之過渡金屬配位化合物的材質包括過渡金屬氧化物、過渡金屬氮化物、過渡金屬錯合物或過渡金屬螯合物。
在本發明之一實施例中,上述之過渡金屬配位化合物的材質為選自於由鋅、銅、銀、金、鎳、鈀、鉑、鈷、銠、銥、鐵、錳、鉻、鉬、鎢、釩、鉭、銦以及鈦所組成的群組。
在本發明之一實施例中,上述之在介電層形成圖案化凹槽的同時,更包括活化部份的觸媒顆粒,以形成一活化層於圖案化凹槽的內面。
在本發明之一實施例中,上述之在圖案化凹槽內形成圖案化線路的方法包括化學沉積法。
基於上述,本發明的線路基板製程,分別透過雷射製程及微影蝕刻製程製作圖案化線路之具有較小寬度部分及具有較大寬度部分,可提高形成圖案化線路的產出稼動率,並可大幅提升圖案化線路的平整度。
為讓本發明之上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
圖1A至圖1K為本發明一實施例之線路基板製程的剖視流程圖。首先,請參考圖1A,在一基板110上形成一介電層120,並透過雷射在介電層120形成一圖案化凹槽122。值得注意的是,在後續的製程將透過圖案化凹槽122形成圖案化線路,而由雷射所形成的圖案化凹槽122可使圖案化線路具有良好的精細度。
請參考圖1B,透過化學鍍在介電層120上及圖案化凹槽122內形成一第一電鍍種子層130。第一電鍍種子層130用以使後續的電鍍製程能夠順利進行。接著,請參考圖1C,透過電鍍形成覆蓋介電層120且填滿圖案化凹槽122的一金屬層140。然後,請參考圖1D,透過蝕刻移除覆蓋介電層120的部分金屬層140及覆蓋介電層120的部分第一電鍍種子層130,並保留填滿圖案化凹槽122的部分金屬層140,以形成一圖案化線路150。
特別的是,在另一未繪示的實施例中,介電層可具有分佈於其內的多個觸媒粒子。在透過雷射形成圖案化凹槽的過程中,位於圖案化凹槽表面的觸媒粒子會被活化,以形成一活化層於圖案化凹槽的內面。因此,在製造過程中不必在介電層上及圖案化凹槽形成電鍍種子層,就可直接以化學沉積法的方式在圖案化凹槽形成圖案化線路。
上述之觸媒顆粒包括多個奈米金屬顆粒,其中觸媒顆粒的材質包括多個過渡金屬配位化合物。這些過渡金屬配位化合物的材質包括過渡金屬氧化物、過渡金屬氮化物、過渡金屬錯合物或過渡金屬螯合物。更詳細而言,這些過渡金屬配位化合物的材質為選自於由鋅、銅、銀、金、鎳、鈀、鉑、鈷、銠、銥、鐵、錳、鉻、鉬、鎢、釩、鉭、銦以及鈦所組成的群組。舉例而言,這些觸媒顆粒例如是氧化銅、氮化鋁、鈷鉬雙金屬氮化物(Co2 Mo3 Nx )顆粒或鈀金屬顆粒。
請參考圖1E,透過雷射在介電層120形成一第一開口H1,以暴露出部分基板110的一基板接墊112。接著,請參考圖1F,透過化學鍍在介電層120上、圖案化線路層150上及第一開口H1內形成一第二電鍍種子層130’。第二電鍍種子層130’用以使後續的電鍍製程能夠順利進行。
請參考圖1G及圖1H,在介電層120形成一光阻層以做為一罩幕層160,並透過曝光顯影在罩幕層160形成一第二開口H2及一第三開口H3。第二開口H2暴露出第一開口H1、部分介電層120及部分圖案化線路150,且第三開口H3暴露出部分圖案化線路150及部分介電層120。
在本實施例,雖然第一開口H1、部分介電層120及部分圖案化線路150被第二開口H2暴露出,且部分圖案化線路150及部分介電層120被第三開口H3暴露出,但因為第一開口H1、介電層120及圖案化線路150上配置有第二電鍍種子層130’,所以其並非直接被暴露於外界。
請參考圖1I,透過電鍍分別在第一開口H1、第二開口H2及第三開口H3形成一導電塊170、一第一接墊180及一第二接墊190。接著,請參考圖1J,移除罩幕層160。最後,請參考圖1K,移除覆蓋部分介電層120及部分圖案化線路150的部分第二電鍍種子層130’,以得到一線路基板100。
值得注意的是,若對具有較大寬度區域進行雷射移除,會耗費較多的時間。因此,本實施例的線路基板製程,其在製作具有較大寬度的第一接墊180及第二接墊190時,並非透過雷射形成用以製作接墊的凹槽,因此可以提高圖案化線路的產出稼動率。
此外,在本實施例的線路基板製程中,由於具有較小面積的圖案化線路150並非是與具有較大面積的第一接墊180及第二接墊190同時透過電鍍而形成,所以可避免為了顧及第一接墊180及一第二接墊190之完整性,而使圖案化線路150產生厚度過大的情形發生。因此,可避免圖案化線路150蝕刻不足或第一接墊180及一第二接墊190蝕刻過度等蝕刻不均的競爭性缺點現象。
圖2為圖1K之線路基板的俯視圖。請參考圖2,透過本實施例之線路基板製程製作出的線路基板100,其圖案化線路150包括一第一導線152、一第二導線154、一第三導線156及一第四導線158。第三導線156與第二接墊190導通,且第四導線158與第一接墊180導通。
綜上所述,本發明的線路基板製程,不利用雷射製程而是透過微影蝕刻製程形成具有大寬度的接墊,可以提高圖案化線路的產出稼動率。此外,利用雷射製程形成用以製作圖案化線路的凹槽,可使圖案化線路具有良好的精細度。圖案化線路與接墊分別在不同的步驟中被製作出,而可避免因電鍍或蝕刻之區域的寬度差異過大而有電鍍或蝕刻不均的現象,以提升圖案化線路的表面平整度。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100...線路基板
110...基板
112...基板接墊
120...介電層
122...圖案化凹槽
130...第一電鍍種子層
130’...第二電鍍種子層
140...金屬層
150...圖案化線路
152...第一導線
154...第二導線
156...第三導線
158...第四導線
160...罩幕層
170...導電塊
180...第一接墊
190...第二接墊
H1...第一開口
H2...第二開口
H3...第三開口
圖1A至圖1K為本發明一實施例之線路基板製程的剖視流程圖。
圖2為圖1K之線路基板的俯視圖。
100...線路基板
110...基板
112...基板接墊
120...介電層
122...圖案化凹槽
130...第一電鍍種子層
130’...第二電鍍種子層
150...圖案化線路
170...導電塊
180...第一接墊
190...第二接墊
H1...第一開口

Claims (17)

  1. 一種線路基板製程,包括:在一基板上形成一介電層;在該介電層形成一圖案化凹槽;在該圖案化凹槽內形成一圖案化線路;在該介電層形成一第一開口,以暴露出部分該基板;在該介電層形成具有一第二開口及一第三開口的一罩幕層,其中該第二開口暴露出該第一開口及部分該介電層,且該第三開口暴露出部分該圖案化線路及部分該介電層;分別在該第一開口、該第二開口及該第三開口形成一導電塊、一第一接墊及一第二接墊,其中該圖案化線路的寬度小於該第一接墊的寬度,且該圖案化線路的寬度小於該第二接墊的寬度,其中該圖案化線路與該第一接墊分別在不同的步驟中形成,且該圖案化線路與該第二接墊分別在不同的步驟中形成;以及移除該罩幕層。
  2. 如申請專利範圍第1項所述之線路基板製程,其中形成該圖案化凹槽的方法為雷射。
  3. 如申請專利範圍第1項所述之線路基板製程,其中在該圖案化凹槽內形成一圖案化線路的方法包括:透過化學鍍在該圖案化凹槽內形成一圖案化線路。
  4. 如申請專利範圍第1項所述之線路基板製程,其中在該圖案化凹槽內形成一圖案化線路的方法包括:透過化學鍍在該介電層上及該圖案化凹槽內形成一第一電鍍種子層;透過電鍍形成覆蓋該介電層且填滿該圖案化凹槽的一金屬層;以及透過蝕刻移除覆蓋該介電層的部分該金屬層,並保留填滿該圖案化凹槽的部分該金屬層,以形成一圖案化線路。
  5. 如申請專利範圍第1項所述之線路基板製程,其中在該介電層形成該第一開口的方法為雷射。
  6. 如申請專利範圍第1項所述之線路基板製程,其中在該介電層形成具有該第二開口及該第三開口的該罩幕層的方法包括:在該介電層形成一光阻層以做為一罩幕層;以及透過曝光顯影在該罩幕層形成該第二開口及該第三開口。
  7. 如申請專利範圍第1項所述之線路基板製程,其中在形成具有該第二開口及該第三開口的該罩幕層的步驟中,該第二開口更暴露出部分該圖案化線路。
  8. 如申請專利範圍第1項所述之線路基板製程,其中分別在該第一開口、該第二開口及該第三開口形成該導電塊、該第一接墊及該第二接墊的方法為電鍍。
  9. 如申請專利範圍第8項所述之線路基板製程,更包括:在形成該罩幕層之前,在該介電層上、該圖案化線路層上及該第一開口內形成一第二電鍍種子層;以及在形成該導電塊、該第一接墊及該第二接墊之後,移除部分該第二電鍍種子層。
  10. 如申請專利範圍第1項所述之線路基板製程,其中該基板具有一基板接墊,且該第一開口暴露出該基板接墊。
  11. 如申請專利範圍第1項所述之線路基板製程,其中該介電層包括多顆觸媒顆粒。
  12. 如申請專利範圍第11項所述之線路基板製程,其中該些觸媒顆粒包括多個奈米金屬顆粒。
  13. 如申請專利範圍第11項所述之線路基板製程,其中該些觸媒顆粒的材質包括多個過渡金屬配位化合物。
  14. 如申請專利範圍第13項所述之線路基板製程,其中該些過渡金屬配位化合物的材質包括過渡金屬氧化物、過渡金屬氮化物、過渡金屬錯合物或過渡金屬螯合物。
  15. 如申請專利範圍第13項所述之線路基板製程,其中該些過渡金屬配位化合物的材質為選自於由鋅、銅、銀、金、鎳、鈀、鉑、鈷、銠、銥、鐵、錳、鉻、鉬、鎢、釩、鉭、銦以及鈦所組成的群組。
  16. 如申請專利範圍第11項所述之線路基板製程,其中在該介電層形成該圖案化凹槽的同時,更包括活化部份的該些觸媒顆粒,以形成一活化層於該圖案化凹槽的內面。
  17. 如申請專利範圍第16項所述之線路基板製程,其中在該圖案化凹槽內形成該圖案化線路的方法包括化學沉積法。
TW97148272A 2008-12-11 2008-12-11 線路基板製程 TWI425895B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW97148272A TWI425895B (zh) 2008-12-11 2008-12-11 線路基板製程

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW97148272A TWI425895B (zh) 2008-12-11 2008-12-11 線路基板製程

Publications (2)

Publication Number Publication Date
TW201023703A TW201023703A (en) 2010-06-16
TWI425895B true TWI425895B (zh) 2014-02-01

Family

ID=44833507

Family Applications (1)

Application Number Title Priority Date Filing Date
TW97148272A TWI425895B (zh) 2008-12-11 2008-12-11 線路基板製程

Country Status (1)

Country Link
TW (1) TWI425895B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101181048B1 (ko) * 2010-12-27 2012-09-07 엘지이노텍 주식회사 인쇄회로기판의 제조 방법
TWI432116B (zh) * 2011-03-23 2014-03-21 Unimicron Technology Corp 線路板的內埋式線路結構的製造方法
TWI417014B (zh) * 2011-03-23 2013-11-21 Unimicron Technology Corp 線路板的內埋式線路結構的製造方法
TWI405516B (zh) * 2011-04-27 2013-08-11 Unimicron Technology Corp 線路板及其製作方法
US20150101857A1 (en) * 2013-10-14 2015-04-16 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method for manufacturing the same
TWI595820B (zh) * 2016-03-17 2017-08-11 頎邦科技股份有限公司 線路基板圖案化製程及線路基板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200515851A (en) * 2003-10-17 2005-05-01 Phoenix Prec Technology Corp Patterned circuit layer of semiconductor package substrate and method for fabricating the same
TW200623997A (en) * 2004-12-23 2006-07-01 Phoenix Prec Technology Corp Method for fabricating a multi-layer packaging substrate

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200515851A (en) * 2003-10-17 2005-05-01 Phoenix Prec Technology Corp Patterned circuit layer of semiconductor package substrate and method for fabricating the same
TW200623997A (en) * 2004-12-23 2006-07-01 Phoenix Prec Technology Corp Method for fabricating a multi-layer packaging substrate

Also Published As

Publication number Publication date
TW201023703A (en) 2010-06-16

Similar Documents

Publication Publication Date Title
TWI425895B (zh) 線路基板製程
US8261436B2 (en) Fabricating process of circuit substrate
US20180076126A1 (en) Semiconductor device and manufacturing method of the same
JPH07297149A (ja) 半導体装置とその製造方法
JP2011049530A (ja) 半導体装置の製造方法および半導体装置
TW201222692A (en) Wiring structure for improving crown-like defect and fabrication method using the same
DE102015107041A1 (de) Verfahren zum Bearbeiten eines Halbleiterwerkstücks und ein Halbleiterwerkstück
KR101691762B1 (ko) 반도체 소자 탑재용 기판 및 그 제조 방법
US20150097275A1 (en) Semiconductor device and manufacturing method of semiconductor device
JP2007208181A (ja) 金属配線の形成方法
TW200532811A (en) Method for fabricating a packaging substrate
TWI221667B (en) Substrate and process for fabricating the same
JP2006120667A (ja) プリント基板の製造方法およびプリント基板
TWI436713B (zh) 線路基板、線路基板製程
CN101770957B (zh) 线路基板工艺
US7473631B2 (en) Method of forming contact holes in a semiconductor device having first and second metal layers
JP2007115853A (ja) 半導体装置及びその製造方法
CN108054137B (zh) 金属互连结构及其制作方法
KR100896841B1 (ko) 반도체 소자 제조시 본드 패드 형성방법
JPH04217324A (ja) 半導体装置の製造方法
JP4077987B2 (ja) 半導体装置の製造方法
JP2007180476A (ja) 回路基板の製造方法及び回路基板
TWI310598B (en) Substrate used for packaging integrated circuits and method for manufacturing the same
KR100750804B1 (ko) 반도체소자 및 그 제조방법
JP2000077414A (ja) 半導体装置の製造方法