JP2011049530A - 半導体装置の製造方法および半導体装置 - Google Patents

半導体装置の製造方法および半導体装置 Download PDF

Info

Publication number
JP2011049530A
JP2011049530A JP2010143085A JP2010143085A JP2011049530A JP 2011049530 A JP2011049530 A JP 2011049530A JP 2010143085 A JP2010143085 A JP 2010143085A JP 2010143085 A JP2010143085 A JP 2010143085A JP 2011049530 A JP2011049530 A JP 2011049530A
Authority
JP
Japan
Prior art keywords
layer
conductive layer
conductive
opening
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010143085A
Other languages
English (en)
Other versions
JP5355504B2 (ja
Inventor
Soichi Yamashita
創一 山下
Tatsuo Uda
達夫 右田
Tadashi Iijima
匡 飯島
Masahiro Miyata
雅弘 宮田
Masayuki Uchida
雅之 内田
Takashi Togasaki
隆 栂嵜
Hirokazu Ezawa
弘和 江澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010143085A priority Critical patent/JP5355504B2/ja
Priority to US12/845,937 priority patent/US8314491B2/en
Priority to CN2010102435438A priority patent/CN101989557B/zh
Publication of JP2011049530A publication Critical patent/JP2011049530A/ja
Application granted granted Critical
Publication of JP5355504B2 publication Critical patent/JP5355504B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02311—Additive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H01L2224/06051—Bonding areas having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48663—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/48666—Titanium (Ti) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】形態の異なる２種類の端子を簡便なプロセスで形成することができる半導体装置の製造方法を提供すること。
【解決手段】第１導電層１１からなる電極端子が設けられた基板Ｗ１に感光性樹脂膜を形成して露光、現像して電極端子に達する第１及び第２の開口を形成し、ベークして感光性樹脂膜を絶縁層１４に変成し、第１の開口を含む絶縁層１４上に電極端子と接続する第２導電層１７を形成し、第１導電層１１との酸化還元電位の差が第１導電層１１と前記第２導電層１７との差よりも小である酸化還元電位を有する第３導電層１８を第２導電層１７上に形成し、基板Ｗ１に感光性樹脂膜を形成して露光、現像して第３導電層１８に達する第３の開口１３ｄと第２の開口を介して電極端子に達する第４の開口１３ｅとを形成し、ベークして感光性樹脂膜を絶縁層１９に変成し、第３導電層１８に接続するバンプを形成する。
【選択図】図１−３

Description

本発明は、半導体装置の製造方法および半導体装置に関するものである。
近年、半導体デバイスの高集積化と高機能化を達成するためにデバイスの動作速度の向上やメモリの大容量化が要求されている。最近では、チップのｅＤＲＡＭ（Embedded Dynamic Random Access Memory）に代わってロジックチップと大容量ＤＲＡＭを積層したＣＯＣ（Chip on Chip）のデバイスも開発されている。
ＣＯＣのデバイスでは、一方のチップにおいて、他のチップとの接続用の端子（以下、第１端子と呼ぶ）と、外部との接続用の端子（以下、第２端子と呼ぶ）と、の２種類の端子が求められる場合がある。また、第１端子と第２端子とは、それぞれに適した異なる形態で形成されることが求められる。すなわち、第１端子は、バンプを形成して高さを稼ぐことが求められる。また、第２端子は、チップに形成された電極パッドを利用することが求められる。このような２種類の端子を形成する方法としては、例えば再配線技術を利用して形成する方法がある（例えば、特許文献１参照）。
ここで、特許文献１では、再配置配線の先端側は、パッド形状にパターニングされ、これが接続用端子部とされている。そして、特にこの接続用端子部は、その表面にニッケル（Ｎｉ）、金（Ａｕ）のメッキが施されることにより、電気的接触性やワイヤボンディングの際の接合性が高められている。すなわち、特許文献１では、ニッケル（Ｎｉ）／金（Ａｕ）の積層構造を第２端子の表層のみに適用することが開示されている。しかしながら、この構造を第２端子のみに選択的に形成する具体的なプロセスについては開示されていない。
特開２００７−４８９３１号公報
本発明は、形態の異なる２種類の端子を簡便なプロセスで形成することができる半導体装置の製造方法および半導体装置を提供することを目的とする。
本願発明の一態様によれば、半導体素子が設けられた半導体基板上に互いに形態の異なる２つの接続端子を形成する半導体装置の製造方法であって、前記半導体素子用の第１導電層からなる電極端子が設けられた前記半導体基板の主面側に第１感光性樹脂膜を形成して露光し、水溶液を用いて現像することにより、前記電極端子に達する第１および第２の開口を形成する第１工程と、前記第１感光性樹脂膜をベークして前記第１感光性樹脂膜を第１絶縁層に変成する第２工程と、前記第１の開口内を含む前記第１絶縁層上に、前記電極端子と電気的に接続する第２導電層を形成する第３工程と、前記第１導電層との酸化還元電位の差が前記第１導電層と前記第２導電層との酸化還元電位の差よりも小である酸化還元電位を有する第３導電層を前記第２導電層上に形成する第４工程と、前記半導体基板の主面側に第２感光性樹脂膜を形成して露光し、水溶液を用いて現像することにより、前記第３導電層に達する第３の開口と、前記第２の開口を介して前記電極端子に達する第４の開口とを形成する第５工程と、前記第２感光性樹脂膜をベークして前記第２感光性樹脂膜を第２絶縁層に変成し、前記第２および第４の開口から前記電極端子が露出してなる第１接続端子を形成する第６工程と、前記第３の開口から露出した前記第３導電層に電気的に接続するバンプを形成して第２接続端子を形成する第７工程と、を含むことを特徴とする半導体装置の製造方法が提供される。
また、本願発明の一態様によれば、半導体素子が設けられた半導体基板上に互いに形態の異なる２つの接続端子を形成する半導体装置の製造方法であって、前記半導体素子用のアルミニウム層からなる電極端子が設けられた前記半導体基板の主面側に第１感光性樹脂膜を形成して露光し、水溶液を用いて現像することにより、前記電極端子に達する第１および第２の開口を形成する第１工程と、前記第１感光性樹脂膜をベークして前記第１感光性樹脂膜を第１絶縁層に変成する第２工程と、前記第１および第２の開口内を含む前記半導体基板の主面側に、通電層を形成する第３工程と、前記第１の開口を包含する領域に所定のパターン開口を有するマスク層を前記通電層上に形成する第４工程と、前記パターン開口内に前記通電層を用いた電解めっきにより銅層からなる再配置配線層を形成し、さらに前記通電層を用いた電解めっきにより前記再配置配線層の最表層にニッケル層からなる導電性保護層を形成する第５工程と、前記マスク層を除去し、さらに前記再配置配線層により覆われていない前記通電層を除去する第６工程と、前記マスク層と前記通電層を除去した後、前記半導体基板の主面側に第２感光性樹脂膜を形成して露光し、水溶液を用いて現像することにより、前記導電性保護層に達する第３の開口と、前記第２の開口を介して前記電極端子に達する第４の開口とを形成する第７工程と、前記第２感光性樹脂膜をベークして前記第２感光性樹脂膜を第２絶縁層に変成し、前記第２および第４の開口から前記電極端子が露出してなる第１接続端子を形成する第８工程と、前記第３の開口から露出した前記導電性保護層に電気的に接続するバンプを形成して第２接続端子を形成する第９工程と、を含むことを特徴とする半導体装置の製造方法が提供される。
また、本願発明の一態様によれば、半導体素子が設けられるとともに、表面に前記半導体素子用の第１導電層からなる電極端子が設けられた半導体基板と、前記半導体基板における前記電極端子が設けられた主面上に形成され、前記電極端子上の領域に前記電極端子に達する第１および第２の開口を有し、感光性樹脂が変成されてなる第１絶縁層と、少なくとも前記第１の開口内を埋めて設けられ、前記電極端子と電気的に接続された第２導電層からなる再配置配線と、前記再配置配線の最表層に形成され、前記第１導電層との酸化還元電位の差が前記第１導電層と前記第２導電層との酸化還元電位の差よりも小である酸化還元電位を有する第３導電層からなる導電性保護層と、前記第１絶縁層上および前記導電性保護層上に形成され、前記導電性保護層に達する第３の開口と、前記第２の開口を介して前記電極端子に達する第４の開口とを有し、感光性樹脂が変成されてなる第２絶縁層と、少なくとも前記第３の開口を埋めて前記導電性保護層上に形成されたバンプと、を備えることを特徴とする半導体装置が提供される。
本発明によれば、形態の異なる２種類の端子を簡便なプロセスで半導体装置に形成することができる、という効果を奏する。
図１−１は、この発明の一実施形態に従った半導体装置の製造方法を説明する断面図である。 図１−２は、この発明の一実施形態に従った半導体装置の製造方法を説明する断面図である。 図１−３は、この発明の一実施形態に従った半導体装置の製造方法を説明する断面図である。 図１−４は、この発明の一実施形態に従った半導体装置の製造方法を説明する断面図である。 図１−５は、この発明の一実施形態に従った半導体装置の製造方法を説明する断面図である。 図２は、比較例の半導体装置の製造方法を説明する断面図である。 図３は、この発明の一実施形態に従ったチップ積層型半導体装置の構成を模式的に説明する断面図である。 図４は、この発明の一実施形態に従った半導体装置の製造方法を説明する断面図である。
以下に、本発明にかかる半導体装置の製造方法および半導体装置の実施の形態を図面に基づいて詳細に説明する。なお、本発明は以下の記述に限定されるものではなく、本発明の要旨を逸脱しない範囲において適宜変更可能である。また、以下に示す図面においては、理解の容易のため、各部材の縮尺が実際とは異なる場合がある。
（第１の実施の形態）
図１−１〜図１−５は、本発明の実施の形態にかかる半導体装置の製造方法を模式的に説明する断面図である。まず、本実施の形態で使用する半導体ウェハ（基板）について説明する。図１−１（ａ）に示されるように、シリコンなどの半導体にＬＳＩ（Large Scale Integrated Circuit、図示せず）が形成された半導体基板Ｗ１（以下、単に「ウェハＷ１」と称する。）の表面上には、ＬＳＩの電極端子としての電極パッド１１が形成されている。電極パッド１１を構成する材料としては例えばアルミニウム（Ａｌ）等が挙げられる。本実施の形態では、電極パッド１１がアルミニウム（Ａｌ）により構成されている場合について説明するが、ここでのアルミニウム（Ａｌ）としては、アルミニウム（Ａｌ）−銅（Ｃｕ）、アルミニウム（Ａｌ）−銅（Ｃｕ）−シリコン（Ｓｉ）などの通常の半導体装置で用いられるアルミニウム（Ａｌ）を主成分とするアルミニウム（Ａｌ）合金であってもよいのは勿論である。このような電極パッド１１が形成されたウェハＷ１を使用して、以下の工程を行う。
まず、図１−１（ｂ）に示されるように、電極パッド１１上の所定の位置に開口１３ａ、１３ｂを有するパッシベーション膜１２をウェハＷ１上の全面に形成する。パッシベーション膜１２を構成する材料としては例えば窒化シリコン（ＳｉＮ）等が挙げられる。本実施の形態では、パッシベーション膜１２が窒化シリコン（ＳｉＮ）により構成されている場合について説明する。
パッシベーション膜１２の形成方法について説明すると、まずウェハＷ１の全面にパッシベーション膜１２となる窒化シリコン膜（ＳｉＮ膜）を形成する。さらに、電極パッド１１上の所定の位置（開口１３ａ、１３ｂに対応する位置）に開口を有するレジストパターンを窒化シリコン膜（ＳｉＮ膜）上に形成し、このレジストパターンをマスクとして用いてエッチング技術により電極パッド１１上の所定の位置に開口１３ａ、１３ｂを有するパッシベーション膜１２を形成し、この後レジストパターンを除去する。
次に、図１−１（ｃ）に示されるように、電極パッド１１上の所定の位置に開口１３ａ、１３ｂを有する第１絶縁層１４をウェハＷ１上の全面に形成する。第１絶縁層１４を構成する材料としては例えばポリイミド樹脂やエポキシ樹脂、シリコーン樹脂に感光性を持たせた樹脂などの感光性樹脂が用いられる。本実施の形態では、第１絶縁層１４が感光性ポリイミドにより構成されている場合について説明する。
第１絶縁層１４の形成方法について説明すると、まずウェハＷ１の全面に感光性ポリイミド膜を形成する。つぎに、フォトリソグラフィー技術を用いて電極パッド１１上の所定の位置（開口１３ａ、１３ｂに対応する位置）を露光する。つぎに現像液として例えば強アルカリ水溶液を用いて現像を行うことにより電極パッド１１上の所定の位置に該電極パッド１１に達する開口１３ａ、１３ｂを形成する。
そして、ベークを行うことにより、感光性ポリイミド膜を第１絶縁層１４に変成させる。これにより、電極パッド１１上の所定の位置において該電極パッド１１に達する開口１３ａ、１３ｂを有する第１絶縁層１４が形成される。ここで、第１絶縁層１４は、ベークが施されることにより更なるパターニングができない状態とされる。また、感光性ポリイミド膜はポジ型、ネガ型のどちらを用いてもよい。
次に、図１−２（ｄ）に示されるように、ウェハＷ１の全面に、アンダーバンプメタル（Under Bump Metal、以下ＵＢＭと呼ぶ）層１５をスパッタリング法、ＣＶＤ法、ＡＬＤ法などを用いて形成する。ＵＢＭ層１５は、後述する工程である銅の電解めっき工程における通電層として機能する。ここで、パッシベーション膜１２と第１絶縁層１４には、電極パッド１１上の部分に該電極パッド１１に達する開口１３ａ、１３ｂが形成されている。したがって、ＵＢＭ層１５は、電極パッド１１上の部分において電極パッド１１に接する。
ＵＢＭ層１５を構成する材料としては、例えば銅（Ｃｕ）系材料が挙げられる。なお、ＵＢＭ層１５は多層構造のものであってもよく、本実施の形態では、ＵＢＭ層１５がチタン（Ｔｉ）／銅（Ｃｕ）の積層構造により構成されている場合について説明する。ここで、ＵＢＭ層１５中のチタン（Ｔｉ）は、電極パッド１１と後述する再配置配線層１７との拡散を抑制するとともに、これらの密着性を高めるために用いられる。
ＵＢＭ層１５を形成した後、レジスト塗布・露光・現像の通常のリソグラフィ工程により、図１−２（ｄ）に示されるように開口１３ｃを有するマスク層としてのレジストパターン１６をＵＢＭ層１５上に形成する。この開口１３ｃは、再配置配線および所望の回路を形成する位置であって、開口１３ａを包含する位置に配線パターン状に形成される。すなわち、レジストパターン１６は、再配置配線および所望の回路の形成のための所定のパターン開口を有して形成される。
ＵＢＭ層１５上にレジストパターン１６を形成した後、例えば銅（Ｃｕ）を電解めっき法により開口１３ｃ内のＵＢＭ層１５上に析出させて、図１−２（ｅ）に示されるように開口１３ｃ内に銅（Ｃｕ）からなる再配置配線層１７を形成する。この再配置配線層１７は、ＵＢＭ層１５を介して電極パッド１１と電気的に接続されている。続けて、図１−２（ｅ）に示されるように導電性保護層１８として例えばニッケル（Ｎｉ）を電解めっき法により再配置配線層１７上に析出させて、銅（Ｃｕ）からなる再配置配線層１７の最表層上にニッケル（Ｎｉ）からなる導電性保護層１８を形成する。
その後、図１−２（ｆ）に示されるようにレジスト剥離液等の薬液を用いてレジストパターン１６を除去する。そして、図１−３（ｇ）に示されるように、導電性保護層１８および再配置配線層１７をエッチングマスクとしてウェットエッチングを行い、再配置配線層１７および導電性保護層１８に覆われている部分以外のＵＢＭ層１５を除去する。この工程でＵＢＭ層１５を除去する理由は、次工程において第１絶縁層１４上に形成する感光性樹脂を変成して、そのまま第１絶縁層１４とともに絶縁層として用いるためである。すなわち、不要なＵＢＭ層１５をこの時点で除去しておかないと、第１絶縁層１４上に感光性樹脂を形成した後では、第１絶縁層１４と感光性樹脂との間のＵＢＭ層１５を除去することができないためである。
次に、図１−３（ｈ）に示されるように、導電性保護層１８上の所定の位置に開口１３ｄを有するとともに電極パッド１１上の所定の位置（開口１３ｂと同じ位置）に開口１３ｅを有する第２絶縁層１９をウェハＷ１上の全面に形成する。すなわち、第２絶縁層１９は、開口１３ｄおよび開口１３ｅを有した状態で、第１絶縁層１４上および導電性保護層１８上に形成される。
第２絶縁層１９を構成する材料としては例えばポリイミド樹脂やエポキシ樹脂、シリコーン樹脂に感光性を持たせた樹脂などの感光性樹脂が用いられる。本実施の形態では、第２絶縁層１９が感光性ポリイミドにより構成されている場合について説明する。なお、ここでは、第１絶縁層１４と第２絶縁層１９とに同じ材料を用いているが、第１絶縁層１４と第２絶縁層１９とに異なる材料を用いてもよい。
第２絶縁層１９の形成方法について説明すると、まずウェハＷ１の全面に感光性ポリイミド膜を形成する。つぎに、フォトリソグラフィー技術を用いて導電性保護層１８上の所定の位置および電極パッド１１上の所定の位置（開口１３ｂに対応する位置）を露光する。つぎに現像液として例えば強アルカリ水溶液を用いて現像を行うことにより、導電性保護層１８上の所定の位置に該導電性保護層１８に達する開口１３ｄを形成する。また、現像を行うことにより、開口１３ｂを介して電極パッド１１に達する１３ｅを形成する。
そして、ベークを行うことにより、感光性ポリイミド膜を第２絶縁層１９に変成させる。これにより、内部接続端子２０となる導電性保護層１８上の所定の位置において該導電性保護層１８に達する開口１３ｄを有するとともに、外部接続端子２１と対応する位置では開口１３ｂを介して電極パッド１１に達する開口１３ｅを有する第２絶縁層１９が形成される。ここで、第２絶縁層１９は、ベークが施されることにより更なるパターニングができない状態とされる。また、感光性ポリイミド膜はポジ型、ネガ型のどちらを用いてもよい。
ここでの内部接続端子２０は、第２絶縁層１９から導電性保護層１８が露出してなる端子である。この内部接続端子２０上には後述する半田バンプが形成される。また、外部接続端子２１は、第２絶縁層１９および第１絶縁層１４から電極パッド１１が露出してなる端子である。この外部接続端子２１は、外部との接続のためのワイヤボンディング用のボンディングパッドであり、金（Ａｕ）ワイヤ等によるボンディングが施されて、半導体装置の外部からの電源や信号等の供給を行うための端子である。
ここで、本実施の形態では、銅（Ｃｕ）からなる再配置配線層１７上にニッケル（Ｎｉ）からなる導電性保護層１８が積層された状態で、現像液として強アルカリ水溶液を用いて、第２絶縁層１９となる感光性ポリイミド膜の現像を行う。すなわち、現像時には、銅（Ｃｕ）からなる再配置配線層１７はニッケル（Ｎｉ）からなる導電性保護層１８により覆われているため露出しておらず、導電性保護層１８が表面に露出した状態で強アルカリ水溶液による感光性ポリイミド膜の現像が行われる。
一方、図２は、比較例の半導体装置の製造方法を模式的に説明する断面図である。図２では、銅（Ｃｕ）からなる再配置配線層１７上にニッケル（Ｎｉ）からなる導電性保護層１８が積層されておらず、銅（Ｃｕ）からなる再配置配線層１７が露出した状態を示している。この状態で強アルカリ水溶液による感光性ポリイミド膜の現像が行われる場合は、開口１３ｄから露出している銅（Ｃｕ）からなる再配置配線層１７と、開口１３ｅから露出しているアルミニウム（Ａｌ）からなる電極パッド１１と、が強アルカリ水溶液中に存在する状態となる。すなわち、イオン化傾向が異なり酸化還元電位が大きく異なる銅（Ｃｕ）とアルミニウム（Ａｌ）という２種類の異種金属（アノード、カソードに相当）が水溶液中に存在する状態となる。ここで、アルミニウム（Ａｌ）の酸化還元電位は−１．６７６Ｖであり、銅（Ｃｕ）の酸化還元電位は０．３４０Ｖであり、両者間の酸化還元電位の差は略２Ｖとなる。
そして、感光性ポリイミド膜の現像時に現像液中において電池効果（電気分解）が発生し、銅（Ｃｕ）とアルミニウム（Ａｌ）との電位差により現像液中に水素（Ｈ２）ガスや酸素（Ｏ２）ガスなどのガスが発生する。このガスは、再配置配線層１７および電極パッド１１が露出した開口１３ｄ、１３ｅの周辺部において発生する。このため、第１絶縁層１４上の感光性ポリイミド膜が、このガスの発生に起因して第１絶縁層１４から剥離するという不具合が生じる懸念がある。これは、例えばアルミニウム（Ａｌ）からなる電極パッド１１上が銅（Ｃｕ）系材料からなる通電層で覆われたままの状態で、再配置配線層１７上でレジスト塗布・露光・現像を行って開口を形成する場合には生じ得ない不具合であり、この感光性ポリイミド膜の剥離状態は、該感光性ポリイミド膜が第２絶縁層１９に変成された後も残存し、半導体装置の信頼性低下を招くことになる。
しかしながら、本実施の形態では、銅（Ｃｕ）からなる再配置配線層１７上にニッケル（Ｎｉ）からなる導電性保護層１８が積層されており、導電性保護層１８のニッケル（Ｎｉ）と電極パッド１１のアルミニウム（Ａｌ）という２種類の異種金属（アノード、カソードに相当）が強アルカリ水溶液中に存在した状態で感光性ポリイミド膜の現像が行われる。ここで、アルミニウム（Ａｌ）の酸化還元電位は−１．６７６Ｖであり、ニッケル（Ｎｉ）の酸化還元電位は−０．２５７Ｖであり、両者間の酸化還元電位の差は略１．４Ｖとなる。すなわち、強アルカリ水溶液中に存在する２種類の異種金属間の電位差は図２に示された構成の場合と比較して大きく低減する。
これにより、現像液中に存在する２種類の異種金属間の電位差に起因した感光性ポリイミド膜の現像時における電池効果（電気分解）が大幅に抑制され、水素（Ｈ２）ガスなどのガスの発生量が大幅に低減する。これにより、このガスの発生に起因して感光性ポリイミド膜（第２絶縁層１９）が第１絶縁層１４などから剥離することを防止し、半導体装置の信頼性低下を防止することができる。
本実施の形態においては、導電性保護層１８にニッケル（Ｎｉ）を使用しているが、導電性保護層１８に用いる材料はニッケル（Ｎｉ）に限定されない。導電性保護層１８としては、アルミニウム（Ａｌ）との酸化還元電位の差が、アルミニウム（Ａｌ）と銅（Ｃｕ）との酸化還元電位の差よりも小である酸化還元電位を有する金属材料を用いることができる。このような条件を満たす金属材料を導電性保護層１８に用いることにより、現像液中に存在する２種類の異種金属間の電位差に起因した感光性ポリイミド膜の現像時における電池効果（電気分解）が、導電性保護層１８を設けない場合と比較して大幅に抑制され、水素（Ｈ２）ガスなどのガスの発生量が大幅に低減する。これにより、このガスの発生に起因して第１絶縁層１４上の感光性ポリイミド膜が第１絶縁層１４など剥離することを防止し、半導体装置の信頼性低下を防止することができる。
このような金属材料としては、ニッケル（Ｎｉ）の他に、例えばマンガン（Ｍｎ）、タンタル（Ｔａ）、亜鉛（Ｚｎ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、錫（Ｓｎ）、鉛（Ｐｂ）が挙げられる。
なお、特許文献１に示された半導体装置では、接続用端子部の表層にニッケル（Ｎｉ）／金（Ａｕ）の積層構造を設けた構成が開示されている。しかしながら、この構成では接続用端子部の表層に金（Ａｕ）があるため、ニッケル（Ｎｉ）が金（Ａｕ）の下層にあっても、上述した現像液中に存在する２種類の異種金属間の電位差による感光性ポリイミド膜の現像時におけるガスの発生の抑制に対しては意味をなさない。
次に、図１−３（ｉ）に示されるように、ウェハＷ１の全面に、アンダーバンプメタル（ＵＢＭ）層２２をスパッタリング法、ＣＶＤ法、ＡＬＤ法などを用いて形成する。ＵＢＭ層２２は、後述する工程である半田バンプのめっき工程における通電層として機能する。ここで、第２絶縁層１９には、導電性保護層１８上の部分に該導電性保護層１８に達する開口１３ｄが形成されている。したがって、ＵＢＭ層２２は、導電性保護層１８上の部分において導電性保護層１８に接する。また、第１絶縁層１４および第２絶縁層１９には、電極パッド１１上の部分に開口１３ｄが形成されているので、電極パッド１１上の部分においてＵＢＭ層２２が電極パッド１１に接する。
ＵＢＭ層２２を構成する材料としては、例えばチタン（Ｔｉ）やタングステンチタン（ＴｉＷ）等のＴｉ系材料等が挙げられる。本実施の形態では、ＵＢＭ層２２がチタン（Ｔｉ）膜により構成されている場合について説明する。なお、ＵＢＭ層２２は多層構造のものであってもよい。
ＵＢＭ層２２を形成した後、レジスト塗布・露光・現像の通常のリソグラフィ工程により、図１−４（ｊ）に示されるように開口１３ｆを有するマスク層としてのレジストパターン２３をＵＢＭ層２２上に形成する。この開口１３ｆは、半田バンプを形成する位置であって、開口１３ｄを包含する位置に形成される。この開口１３ｆは、半田バンプの形成のための開口部として使用する。
ＵＢＭ層２２上にレジストパターン２３を形成した後、図１−４（ｋ）に示されるように半田バンプ用のバリアメタル層２４として例えばニッケル（Ｎｉ）膜をめっき法により開口１３ｆ内に形成し、続けて半田バンプ用の半田めっき膜２７として例えば銅（Ｃｕ）膜２５と錫（Ｓｎ）膜２６とをこの順で、それぞれ電解めっき法により開口１３ｆ内に形成する。バリアメタル層２４は、後述する半田バンプ２８中に含まれる錫（Ｓｎ）の拡散を抑制する。
その後、図１−４（ｌ）に示されるようにレジスト剥離液等の薬液を用いてレジストパターン２３を除去する。そして、図１−５（ｍ）に示されるように、半田めっき膜２７をエッチングマスクとしてウェットエッチングを行い、半田めっき膜２７に覆われている部分以外のＵＢＭ層２２を除去する。
その後、フラックスを用いてリフロー工程を実施して半田めっき膜２７を溶融、凝固させて丸く成型する。このとき、バリアメタル層２４が半田めっき膜２７中に溶解してもよい。これにより、図１−５（ｎ）に示されるように半田バンプ２８が再配置配線層１７上（バリアメタル層２４上）に形成されて外部接続端子２９が形成された第１半導体チップ１０が得られる。以上のような工程を実施することにより、製造工程中のガスの発生に起因して第２絶縁層１９が第１絶縁層１４から剥離することを防止し、信頼性に優れた半導体装置を作製することができる。
図３は、本実施の形態にかかる半導体装置を用いたチップ積層型半導体装置（ＣＯＣデバイス）の構成を模式的に説明する断面図である。図３では、上述した第１半導体チップ１０と、他の電子部品である第２半導体チップ４０と、がＣＯＣ手法を用いてチップ積層されたチップ積層型半導体装置の構成を模式的に示している。第２半導体チップ４０は、例えばシリコンなどの半導体にＬＳＩ（Large Scale Integrated Circuit、図示せず）が形成された半導体基板Ｗ２の表面上に、ＬＳＩの電極端子としての電極パッド４１を備える。電極パッド４１は、例えばアルミニウム（Ａｌ）により構成されている。なお、上述した第１半導体チップ１０とチップ積層される他の電子部品としては、半導体チップに限定されるものではなく、受動素子のチップなどであってもよい。
電極パッド４１は、一部の接続領域が開口された状態で絶縁層４２に覆われており、該接続領域が外部接続端子とされている。そして、図３に示されるように、半田バンプ２８がバリアメタル層４３を介してこの外部接続端子に接続されることにより、第１半導体チップ１０と第２半導体チップ４０とが電気的に接続されている。バリアメタル層４３には、例えばニッケル（Ｎｉ）膜が用いられる。また、第１半導体チップ１０と第２半導体チップ４０との間は、封止樹脂５１により封止されている。なお、第２半導体チップ４０の外部接続端子は、半田バンプを有する構成であってもよい。
第１半導体チップ１０と第２半導体チップ４０との間における電源や信号等の供給は、第１半導体チップ１０に設けられた再配置配線層１７、半田バンプ２８、第２半導体チップ４０に設けられた電極パッド４１を通して行われる。
また、第１半導体チップ１０に設けられた外部接続端子２１上には、金（Ａｕ）ワイヤ等によるボンディングが施される（図示せず）。そして、半導体装置の外部から第１半導体チップ１０への電源や信号等の供給は、外部接続端子２１上に接続された金（Ａｕ）ワイヤ等を通して行われる。
このようなチップ積層型半導体装置では、第１半導体チップ１０の製造工程中のガスの発生に起因して第２絶縁層１９が第１絶縁層１４から剥離することが防止されており、信頼性に優れたチップ積層型半導体装置が実現されている。
上述したように、本実施の形態にかかる半導体装置においては、銅（Ｃｕ）からなる再配置配線層１７上にニッケル（Ｎｉ）からなる導電性保護層１８を備える。このため、第２絶縁層１９の形成時における該第２絶縁層１９の第１絶縁層１４からの剥離が防止されており、信頼性に優れた半導体装置が実現されている。
また、上述したように、本実施の形態にかかる半導体装置の製造方法においては、銅（Ｃｕ）からなる再配置配線層１７上にニッケル（Ｎｉ）からなる導電性保護層１８を積層する。すなわち、第２絶縁層１９となる感光性ポリイミド膜の現像時に現像液中に存在する２種類の異種金属間の酸化還元電位の差が、電極パッド１１のアルミニウム（Ａｌ）と再配置配線層１７の銅（Ｃｕ）との酸化還元電位の差よりも小さくなる。このため、現像液中に存在する２種類の異種金属間の電位差に起因した電池効果（電気分解）が大幅に抑制され、感光性ポリイミド膜の現像時における水素（Ｈ２）ガスや酸素（Ｏ２）ガスなどのガスの発生量が大幅に低減する。これにより、ガスの発生に起因して第２絶縁層１９となる感光性ポリイミド膜が第１絶縁層１４から剥離することを防止して、信頼性に優れた半導体装置を作製することができる。
なお、上述した実施の形態では、第１半導体チップ１０の電極パッド１１がアルミニウム（Ａｌ）により構成され、再配置配線層１７が銅（Ｃｕ）により構成されている場合を例に説明したが、本発明はこの組み合わせに限定されるものではない。すなわち、第１半導体チップ１０の電極パッド１１の構成材料および再配置配線層１７の構成材料は適宜変更可能である。そして、再配置配線層１７上に積層する導電性保護層１８の金属材料を、電極パッド１１との酸化還元電位の差が小さくなるように、例えばアルミニウム（Ａｌ）と銅（Ｃｕ）との酸化還元電位の差よりも小さくなるように選択することにより、上記と同様に製造工程中のガスの発生に起因して第２絶縁層１９が第１絶縁層１４から剥離することを防止して、信頼性に優れた半導体装置を作製することができる。
（第２の実施の形態）
第２の実施の形態では、第１の実施の形態の変形例について図４を参照して説明する。図４は、第２の実施の形態にかかる半導体装置の製造方法を模式的に説明する断面図である。まず、第１の実施の形態において図１−１（ａ）〜図１−３（ｇ）に対応する工程を実施して、図４（ａ）に示されるように再配置配線層１７上にニッケル（Ｎｉ）からなる導電性保護層１８を形成する。
つぎに、導電性保護層１８の表面に対して、アルコール（alcohol）、アセトン（acetone）、ヘキサン（hexane）、トルエン（toluene）、エチルアミン（ethylamine）、アセトニトリル（acetonitrile）、テトラヒドロフラン（tetrahydrofuran：ＴＨＦ)、プロピレングリコールモノメチルエーテル（propylene glycol monomethyl ether：ＰＧＭＥ）、プロピレングリコールモノメチルエーテルアセテート（propyleneglycol monomethyl ether acetate：ＰＧＭＥＡ）、Ｎ−メチル−２−ピロリドン（N−methyl−2−pyrrolidone：ＮＭＰ）、ジメチルスルホキシド（dimethyl sulfoxide：ＤＭＳＯ）、Ｎ，Ｎ−ジメチルホルムアミド（N,N-Dimethylformamide:ＤＭＦ)などのような有機溶液、アンモニウム系水溶液、ナトリウム系水溶液、カリウム系水溶液などのようなアルカリ溶液、またはこれらの溶液の混合液のいずれかにより表面処理を行う。表面処理に用いるこれらの溶液は、複数種が混合されてもよい。
この表面処理を行うことにより、導電性保護層１８の最表面に酸化ニッケル（ＩＩ）（ＮｉＯ）が形成され、導電性保護層１８の最表面における酸化ニッケル（ＩＩ）（ＮｉＯ）の含有量が増加する。これにより、図４（ｂ）に示されるように再配置配線層１７側からニッケル（Ｎｉ）を主成分とする第１導電性保護層１８ａと、第１導電性保護層１８ａよりも酸化ニッケル（ＩＩ）（ＮｉＯ）の含有量が多く酸化ニッケル（ＩＩ）（ＮｉＯ）を主成分とする第２導電性保護層１８ｂとを有する２層構造の導電性保護層１８’が再配置配線層１７上に形成される。表面処理が行われていない第１導電性保護層１８ａは、導電性保護層１８と同じ成分構成を有する。また、主成分とは、最も含有量が多い成分を意味する。
酸化ニッケル（ＩＩＩ）や水酸化ニッケル（Ｎｉ（ＯＨ）Ｘ）等の成分は、他の成分との結合状態が不安定である。したがって、再配置配線層１７を保護する第２絶縁層１９との密着性の観点では、導電性保護層１８の表面おいてこれらの成分が主成分であることは好ましくない。また、ニッケル金属成分（金属単体）には、結合の異方性が無い。このため、ニッケル金属成分（金属単体）は、有機膜などとの結合ができない状態にある。そこで、ニッケル金属成分（金属単体）上に金属酸化物を形成することにより有機膜などとの共有結合を作り出す、すなわち電子を出しやすい状態を作り出すことにより、有機膜などとの密着力を向上させることができる。
一方、酸化ニッケル（ＩＩ）（ＮｉＯ）は、他の成分との結合状態が安定しており、また第２絶縁層１９として用いられる樹脂との間の密着性がニッケル金属成分（金属単体）よりも高い。
そこで、本実施の形態では、第２絶縁層１９との接合面に酸化ニッケル（ＩＩ）（ＮｉＯ）を主成分とする第２導電性保護層１８ｂを意図的に形成して、第２絶縁層１９と導電性保護層１８’との密着力を向上させる。すなわち、安定した酸化状態の成分である酸化ニッケル（ＩＩ）（ＮｉＯ）を主成分とする第２導電性保護層１８ｂを導電性保護層の最表面に配置することにより、導電性保護層１８’と第２絶縁層１９との間でより高い密着性を得ることができる。この場合の第２絶縁層１９としては、例えばフェノール系樹脂、ポリイミド樹脂やエポキシ樹脂、シリコーン樹脂に感光性を持たせた樹脂などの感光性樹脂などを用いることができる。その中でも第２絶縁層１９としてフェノール系樹脂を用いた場合に、顕著な効果を得ることができる。
なお、導電性保護層１８の表面の自然酸化でもニッケル金属成分（金属単体）は酸化して酸化物（自然酸化膜）を形成する。しかし、上記のような表面処理により酸化ニッケル（ＩＩ）（ＮｉＯ）を意図的に形成することにより、酸化ニッケル（ＩＩ）（ＮｉＯ）と、第２絶縁層１９としての有機膜などに含まれる水酸基（ＯＨ基）等との結合数が大幅に増加する。このため、最表面が自然酸化膜とされている場合と比べて導電性保護層１８’と第２絶縁層１９との密着力が向上する。
導電性保護層１８’の厚みは、例えば１ｎｍ〜１０μｍ、好ましくは１ｎｍ〜５μｍである。導電性保護層１８’の厚みが１ｎｍより小の場合は、成膜方法等にもよるが導電性保護層１８’がアイランド状になって導電性保護層の役割を果たさない。導電性保護層１８’の厚みが１０μｍより大の場合は、めっき膜を形成するのに時間が掛かり、スループットに影響を与える。したがって、導電性保護層１８’は、連続膜であってできるだけ薄いことが好ましい。
導電性保護層１８’の形成後は、第１の実施の形態における図１−３（ｈ）〜図１−５（ｎ）に対応する工程を実施する。これにより、図４（ｃ）に示されるように半田バンプ２８が再配置配線層１７上（バリアメタル層２４上）に形成されて外部接続端子２９が形成された第１半導体チップ１０’が得られる。第１半導体チップ１０’が第１半導体チップ１０と異なる点は、導電性保護層１８の代わりに導電性保護層１８’を備える点である。以上のような工程を実施することにより、製造工程中のガスの発生に起因して第２絶縁層１９が再配置配線層１７から剥離すること、またさらに第１絶縁層１４から剥離することを防止し、信頼性に優れた半導体装置を作製することができる。
なお、上記においては、導電性保護層１８をニッケル（Ｎｉ）により形成する場合について説明したが、導電性保護層１８の金属材料としてはニッケル（Ｎｉ）の他に、例えばマンガン（Ｍｎ）、タンタル（Ｔａ）、亜鉛（Ｚｎ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、錫（Ｓｎ）、鉛（Ｐｂ）が挙げられる。この場合も、導電性保護層１８の表面に対する表面処理を行って導電性保護層１８の最表面における安定な金属酸化物の成分の含有量を増加させる。これにより、金属成分を主成分とする第１導電性保護層１８ａと金属酸化物を主成分とする第２導電性保護層１８ｂとを有する２層構造の導電性保護層１８’が再配置配線層１７上に形成される。
また、第１の実施の形態と同様に、第１半導体チップ１０’と他の電子部品である第２半導体チップ４０とをＣＯＣ手法を用いてチップ積層することにより、図３に示されたチップ積層型半導体装置と同様のチップ積層型半導体装置を構成することができる。このようなチップ積層型半導体装置では、第１半導体チップ１０の製造工程中のガスの発生に起因して第２絶縁層１９が第１絶縁層１４から剥離すること、またさらに第１絶縁層１４から剥離することがより確実に防止されており、信頼性に優れたチップ積層型半導体装置が実現される。
上述したように、本実施の形態にかかる半導体装置においては、銅（Ｃｕ）からなる再配置配線層１７上に、再配置配線層１７側からニッケル（Ｎｉ）を主成分とする第１導電性保護層１８ａと、第１導電性保護層１８ａよりも酸化ニッケル（ＩＩ）（ＮｉＯ）の含有量が多く酸化ニッケル（ＩＩ）（ＮｉＯ）を主成分とする第２導電性保護層１８ｂとを有する２層構造の導電性保護層１８’を備える。このため、第２絶縁層１９の形成時における該第２絶縁層１９の第１絶縁層１４からの剥離、また第２絶縁層１９の第１絶縁層１４からの剥離が防止されており、より信頼性に優れた半導体装置が実現されている。
また、上述したように、本実施の形態にかかる半導体装置の製造方法においては、銅（Ｃｕ）からなる再配置配線層１７上に、ニッケル（Ｎｉ）を主成分とする第１導電性保護層１８ａと、第１導電性保護層１８ａよりも酸化ニッケル（ＩＩ）（ＮｉＯ）の含有量が多く酸化ニッケル（ＩＩ）（ＮｉＯ）を主成分とする第２導電性保護層１８ｂとを有する２層構造の導電性保護層１８’を積層する。このため、第１の実施の形態の場合と同様に、現像液中に存在する２種類の異種金属間の電位差に起因した電池効果（電気分解）が大幅に抑制され、感光性ポリイミド膜の現像時における水素（Ｈ２）ガスや酸素（Ｏ２）ガスなどのガスの発生量が大幅に低減する。これにより、ガスの発生に起因して第２絶縁層１９となる感光性ポリイミド膜が第１絶縁層１４から剥離すること、さらに第１絶縁層１４から剥離することを防止し、信頼性に優れた半導体装置を作製することができる。
また、導電性保護層１８’の表層に、第１導電性保護層１８ａよりも酸化ニッケル（ＩＩ）（ＮｉＯ）の含有量が多く酸化ニッケル（ＩＩ）（ＮｉＯ）を主成分とする第２導電性保護層１８ｂを配置する。これにより、導電性保護層１８’と第２絶縁層１９との間でより高い密着性が得られ、ガスの発生に起因して第２絶縁層１９となる感光性ポリイミド膜が第１絶縁層１４から剥離すること、さらに第１絶縁層１４から剥離することをより確実に防止し、信頼性に優れた半導体装置を作製することができる。
なお、本実施の形態においても第１の実施の形態の場合と同様の趣旨により第１半導体チップ１０の電極パッド１１の構成材料および再配置配線層１７の構成材料は適宜変更可能である。
１０、１０’ 第１半導体チップ、１１ 電極パッド、１２ パッシベーション膜、１３ａ、１３ｂ、１３ｃ、１３ｄ、１３ｅ 開口、１４ 第１絶縁層、１５ アンダーバンプメタル（ＵＢＭ）層、１６ レジストパターン、１７ 再配置配線層、１８、１８’ 導電性保護層、１８ａ 第１導電性保護層、１８ｂ 第２導電性保護層、１９ 第２絶縁層、２０ 内部接続端子、２１ 外部接続端子、２２ アンダーバンプメタル（ＵＢＭ）層、２３ レジストパターン、２４ バリアメタル層、２５ 銅（Ｃｕ）膜、２６ 錫（Ｓｎ）膜、２７ 半田めっき膜、２８ 半田バンプ、２９ 外部接続端子、４０ 第２半導体チップ、４１、電極パッド、４２ 絶縁層、４３ バリアメタル層、５１ 封止樹脂、Ｗ１ 半導体基板、Ｗ２ 半導体基板。

Claims (12)

  1. 半導体素子が設けられた半導体基板上に互いに形態の異なる２つの接続端子を形成する半導体装置の製造方法であって、
    前記半導体素子用の第１導電層からなる電極端子が設けられた前記半導体基板の主面側に第１感光性樹脂膜を形成して露光し、水溶液を用いて現像することにより、前記電極端子に達する第１および第２の開口を形成する第１工程と、
    前記第１感光性樹脂膜をベークして前記第１感光性樹脂膜を第１絶縁層に変成する第２工程と、
    前記第１の開口内を含む前記第１絶縁層上に、前記電極端子と電気的に接続する第２導電層を形成する第３工程と、
    前記第１導電層との酸化還元電位の差が前記第１導電層と前記第２導電層との酸化還元電位の差よりも小である酸化還元電位を有する第３導電層を前記第２導電層上に形成する第４工程と、
    前記半導体基板の主面側に第２感光性樹脂膜を形成して露光し、水溶液を用いて現像することにより、前記第３導電層に達する第３の開口と、前記第２の開口を介して前記電極端子に達する第４の開口とを形成する第５工程と、
    前記第２感光性樹脂膜をベークして前記第２感光性樹脂膜を第２絶縁層に変成し、前記第２および第４の開口から前記電極端子が露出してなる第１接続端子を形成する第６工程と、
    前記第３の開口から露出した前記第３導電層に電気的に接続するバンプを形成して第２接続端子を形成する第７工程と、
    を含むことを特徴とする半導体装置の製造方法。
  2. 前記第１導電層がアルミニウムからなり、前記第２導電層が銅からなり、前記第３導電層がマンガン、タンタル、亜鉛、クロム、コバルト、ニッケル、錫および鉛からなる群より選択されるすくなくとも１種の金属からなること、
    を特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記第２感光性樹脂膜を形成する前に、前記第３導電層の表面に対して有機溶液、アルカリ溶液または前記有機溶液と前記アルカリ溶液との混合液のうちのいずれか１つ以上により表面処理を行うことにより前記第３導電層の表面を酸化させること、
    を特徴とする請求項１または２に記載の半導体装置の製造方法。
  4. 半導体素子が設けられた半導体基板上に互いに形態の異なる２つの接続端子を形成する半導体装置の製造方法であって、
    前記半導体素子用のアルミニウム層からなる電極端子が設けられた前記半導体基板の主面側に第１感光性樹脂膜を形成して露光し、水溶液を用いて現像することにより、前記電極端子に達する第１および第２の開口を形成する第１工程と、
    前記第１感光性樹脂膜をベークして前記第１感光性樹脂膜を第１絶縁層に変成する第２工程と、
    前記第１および第２の開口内を含む前記半導体基板の主面側に、通電層を形成する第３工程と、
    前記第１の開口を包含する領域に所定のパターン開口を有するマスク層を前記通電層上に形成する第４工程と、
    前記パターン開口内に前記通電層を用いた電解めっきにより銅層からなる再配置配線層を形成し、さらに前記通電層を用いた電解めっきにより前記再配置配線層の最表層にニッケル層からなる導電性保護層を形成する第５工程と、
    前記マスク層を除去し、さらに前記再配置配線層により覆われていない前記通電層を除去する第６工程と、
    前記マスク層と前記通電層を除去した後、前記半導体基板の主面側に第２感光性樹脂膜を形成して露光し、水溶液を用いて現像することにより、前記導電性保護層に達する第３の開口と、前記第２の開口を介して前記電極端子に達する第４の開口とを形成する第７工程と、
    前記第２感光性樹脂膜をベークして前記第２感光性樹脂膜を第２絶縁層に変成し、前記第２および第４の開口から前記電極端子が露出してなる第１接続端子を形成する第８工程と、
    前記第３の開口から露出した前記導電性保護層に電気的に接続するバンプを形成して第２接続端子を形成する第９工程と、
    を含むことを特徴とする半導体装置の製造方法。
  5. 前記第２感光性樹脂膜を形成する前に、前記ニッケル層の表面に対して有機溶液、アルカリ溶液または前記有機溶液と前記アルカリ溶液との混合液のうちのいずれか１つ以上により表面処理を行うことにより前記ニッケル層の表面を酸化させて前記導電性保護層の表面に酸化ニッケル（ＩＩ）を形成すること、
    を特徴とする請求項４に記載の半導体装置の製造方法。
  6. 前記有機溶液が、アルコール、アセトン、ヘキサン、トルエン、エチルアミン、アセトニトリル、テトラヒドロフラン、プロピレングリコールモノメチルエーテル、プロピレングリコールモノメチルエーテルアセテート、Ｎ−メチル−２−ピロリドン、ジメチルスルホキシド、Ｎ，Ｎ−ジメチルホルムアミドからなる群より選択されるすくなくとも１種の溶液であること、
    を特徴とする請求項３または５に記載の半導体装置の製造方法。
  7. 前記アルカリ溶液が、アンモニウム系水溶液、ナトリウム系水溶液およびカリウム系水溶液からなる群より選択されるすくなくとも１種の溶液であること、
    を特徴とする請求項３または５に記載の半導体装置の製造方法。
  8. 前記第１接続端子が、ボンディングワイヤを介した外部との接続用の端子であり、
    前記第２接続端子が、他の電子部品との接続用の端子であること、
    を特徴とする請求項１〜７のいずれか１つに記載の半導体装置の製造方法。
  9. 半導体素子が設けられるとともに、表面に前記半導体素子用の第１導電層からなる電極端子が設けられた半導体基板と、
    前記半導体基板における前記電極端子が設けられた主面上に形成され、前記電極端子上の領域に前記電極端子に達する第１および第２の開口を有し、感光性樹脂が変成されてなる第１絶縁層と、
    少なくとも前記第１の開口内を埋めて設けられ、前記電極端子と電気的に接続された第２導電層からなる再配置配線と、
    前記再配置配線の最表層に形成され、前記第１導電層との酸化還元電位の差が前記第１導電層と前記第２導電層との酸化還元電位の差よりも小である酸化還元電位を有する第３導電層からなる導電性保護層と、
    前記第１絶縁層上および前記導電性保護層上に形成され、前記導電性保護層に達する第３の開口と、前記第２の開口を介して前記電極端子に達する第４の開口とを有し、感光性樹脂が変成されてなる第２絶縁層と、
    少なくとも前記第３の開口を埋めて前記導電性保護層上に形成されたバンプと、
    を備えることを特徴とする半導体装置。
  10. 前記導電性保護層が、前記再配置配線上に形成された前記第３導電層からなる第１導電性保護層と、前記第３導電層の金属酸化物を前記第１導電性保護層よりも多く含有して前記第１導電性保護層上に形成された第２導電性保護層とを有すること、
    を特徴とする請求項９に記載の半導体装置。
  11. 前記第１導電層がアルミニウムからなり、前記第２導電層が銅からなり、前記第３導電層がマンガン、タンタル、亜鉛、クロム、コバルト、ニッケル、錫および鉛からなる群より選択されるすくなくとも１種の金属からなること、
    を特徴とする請求項９または１０に記載の半導体装置の製造方法。
  12. 前記第３導電層がニッケルであり、前記金属酸化物が酸化ニッケル（ＩＩ）であること、
    を特徴とする請求項１１に記載の半導体装置の製造方法。
JP2010143085A 2009-07-30 2010-06-23 半導体装置の製造方法および半導体装置 Expired - Fee Related JP5355504B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010143085A JP5355504B2 (ja) 2009-07-30 2010-06-23 半導体装置の製造方法および半導体装置
US12/845,937 US8314491B2 (en) 2009-07-30 2010-07-29 Manufacturing method of semiconductor device and semiconductor device
CN2010102435438A CN101989557B (zh) 2009-07-30 2010-07-30 半导体装置的制造方法以及半导体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009178179 2009-07-30
JP2009178179 2009-07-30
JP2010143085A JP5355504B2 (ja) 2009-07-30 2010-06-23 半導体装置の製造方法および半導体装置

Publications (2)

Publication Number Publication Date
JP2011049530A true JP2011049530A (ja) 2011-03-10
JP5355504B2 JP5355504B2 (ja) 2013-11-27

Family

ID=43526214

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010143085A Expired - Fee Related JP5355504B2 (ja) 2009-07-30 2010-06-23 半導体装置の製造方法および半導体装置

Country Status (3)

Country Link
US (1) US8314491B2 (ja)
JP (1) JP5355504B2 (ja)
CN (1) CN101989557B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014027097A (ja) * 2012-07-26 2014-02-06 Fujitsu Semiconductor Ltd 半導体装置及びその製造方法
JP2015038932A (ja) * 2013-08-19 2015-02-26 富士通セミコンダクター株式会社 電子デバイス及びその製造方法
JP2016225466A (ja) * 2015-05-29 2016-12-28 株式会社東芝 半導体装置および半導体装置の製造方法
JP2017045900A (ja) * 2015-08-27 2017-03-02 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
KR101761008B1 (ko) * 2015-02-13 2017-07-24 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 금속 산화물 적층 구조체 및 그 형성 방법
US10128176B2 (en) 2015-12-09 2018-11-13 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8759118B2 (en) 2011-11-16 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Plating process and structure
US8569886B2 (en) 2011-11-22 2013-10-29 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus of under bump metallization in packaging semiconductor devices
US8536573B2 (en) 2011-12-02 2013-09-17 Taiwan Semiconductor Manufacturing Company, Ltd. Plating process and structure
CN103650131B (zh) * 2012-03-14 2016-12-21 松下电器产业株式会社 半导体装置
JP6238121B2 (ja) * 2013-10-01 2017-11-29 ローム株式会社 半導体装置
US20170062569A1 (en) * 2014-06-13 2017-03-02 Intel Corporation Surface encapsulation for wafer bonding
TWI593069B (zh) * 2014-10-07 2017-07-21 精材科技股份有限公司 晶片封裝體及其製造方法
CN105575823A (zh) * 2015-12-24 2016-05-11 南通富士通微电子股份有限公司 半导体器件扇出封装结构的制作方法
CN105789066A (zh) * 2016-05-09 2016-07-20 南通富士通微电子股份有限公司 一种半导体封装结构的制造方法
US20190259731A1 (en) * 2016-11-09 2019-08-22 Unisem (M) Berhad Substrate based fan-out wafer level packaging
US20180130768A1 (en) * 2016-11-09 2018-05-10 Unisem (M) Berhad Substrate Based Fan-Out Wafer Level Packaging
US20180130720A1 (en) * 2016-11-09 2018-05-10 Unisem (M) Berhad Substrate Based Fan-Out Wafer Level Packaging
JP2018116974A (ja) * 2017-01-16 2018-07-26 ラピスセミコンダクタ株式会社 半導体装置及び半導体装置の製造方法
US10211052B1 (en) * 2017-09-22 2019-02-19 Lam Research Corporation Systems and methods for fabrication of a redistribution layer to avoid etching of the layer
TWI744498B (zh) * 2018-03-05 2021-11-01 矽品精密工業股份有限公司 基板結構及其製法
US10903151B2 (en) * 2018-05-23 2021-01-26 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
JP7154913B2 (ja) * 2018-09-25 2022-10-18 株式会社東芝 半導体装置及びその製造方法
US10522488B1 (en) 2018-10-31 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Patterning polymer layer to reduce stress
CN112289692B (zh) * 2019-07-24 2024-06-04 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
TWI766283B (zh) * 2020-05-22 2022-06-01 南茂科技股份有限公司 半導體元件
CN115117012A (zh) * 2022-05-09 2022-09-27 上海沛塬电子有限公司 一种表面设置有金属凸点结构的载板的制作方法及其应用

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002246535A (ja) * 2001-02-16 2002-08-30 Sharp Corp 半導体集積回路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150518A (ja) * 1998-11-17 2000-05-30 Shinko Electric Ind Co Ltd 半導体装置の製造方法
KR100313706B1 (ko) 1999-09-29 2001-11-26 윤종용 재배치 웨이퍼 레벨 칩 사이즈 패키지 및 그 제조방법
JP3808365B2 (ja) * 2001-12-25 2006-08-09 シャープ株式会社 半導体装置およびその製造方法
JP5165190B2 (ja) * 2005-06-15 2013-03-21 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
JP4289335B2 (ja) 2005-08-10 2009-07-01 セイコーエプソン株式会社 電子部品、回路基板及び電子機器
TW200733270A (en) * 2005-10-19 2007-09-01 Koninkl Philips Electronics Nv Redistribution layer for wafer-level chip scale package and method therefor
JP4611943B2 (ja) * 2006-07-13 2011-01-12 Ｏｋｉセミコンダクタ株式会社 半導体装置
JP5214139B2 (ja) * 2006-12-04 2013-06-19 新光電気工業株式会社 配線基板及びその製造方法
KR100905785B1 (ko) * 2007-07-27 2009-07-02 주식회사 하이닉스반도체 반도체 패키지, 이를 갖는 적층 웨이퍼 레벨 패키지 및적층 웨이퍼 레벨 패키지의 제조 방법
JP5512082B2 (ja) 2007-12-17 2014-06-04 株式会社東芝 半導体装置の製造方法及び半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002246535A (ja) * 2001-02-16 2002-08-30 Sharp Corp 半導体集積回路

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014027097A (ja) * 2012-07-26 2014-02-06 Fujitsu Semiconductor Ltd 半導体装置及びその製造方法
JP2015038932A (ja) * 2013-08-19 2015-02-26 富士通セミコンダクター株式会社 電子デバイス及びその製造方法
KR101761008B1 (ko) * 2015-02-13 2017-07-24 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 금속 산화물 적층 구조체 및 그 형성 방법
US10153175B2 (en) 2015-02-13 2018-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Metal oxide layered structure and methods of forming the same
US10658195B2 (en) 2015-02-13 2020-05-19 Taiwan Semiconductor Manufacturing Company, Ltd. Metal oxide layered structure and methods of forming the same
US11443957B2 (en) 2015-02-13 2022-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Metal oxide layered structure and methods of forming the same
US11854826B2 (en) 2015-02-13 2023-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Metal oxide layered structure and methods of forming the same
JP2016225466A (ja) * 2015-05-29 2016-12-28 株式会社東芝 半導体装置および半導体装置の製造方法
US9893036B2 (en) 2015-05-29 2018-02-13 Toshiba Memory Corporation Semiconductor device and manufacturing method of semiconductor device
JP2017045900A (ja) * 2015-08-27 2017-03-02 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
US10381279B2 (en) 2015-08-27 2019-08-13 Renesas Electronics Corporation Method of manufacturing semiconductor device and semiconductor device
US10128176B2 (en) 2015-12-09 2018-11-13 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
CN101989557A (zh) 2011-03-23
JP5355504B2 (ja) 2013-11-27
US20110024901A1 (en) 2011-02-03
CN101989557B (zh) 2012-10-10
US8314491B2 (en) 2012-11-20

Similar Documents

Publication Publication Date Title
JP5355504B2 (ja) 半導体装置の製造方法および半導体装置
KR100714818B1 (ko) 반도체 장치 및 그 제조 방법
TWI582930B (zh) 積體電路裝置及封裝組件
US8148822B2 (en) Bonding pad on IC substrate and method for making the same
US6111317A (en) Flip-chip connection type semiconductor integrated circuit device
US9275964B2 (en) Substrate contact opening
TWI423357B (zh) 積體電路元件的形成方法
TWI411080B (zh) 半導體元件、封裝結構、及半導體元件的形成方法
US9391036B2 (en) Semiconductor device and manufacturing method thereof
JP2009147220A (ja) 半導体装置の製造方法及び半導体装置
US11581279B2 (en) Semiconductor device
JP2016225466A (ja) 半導体装置および半導体装置の製造方法
JP2009295676A (ja) 半導体装置及びその製造方法
US20140264884A1 (en) WLCSP Interconnect Apparatus and Method
TW201438107A (zh) 半導體裝置及其製造方法
TWI419285B (zh) 基板上的凸塊結構與其形成方法
TW200408095A (en) Chip size semiconductor package structure
CN103367243B (zh) 通过氧化形成浅通孔
US11276632B2 (en) Semiconductor package
JP2018200952A (ja) 電子部品、電子部品の製造方法及び電子装置
JP3972211B2 (ja) 半導体装置及びその製造方法
TW200901419A (en) Packaging substrate surface structure and method for fabricating the same
KR101671973B1 (ko) 다층 금속 범프 구조체 및 그 제조방법
JP6836615B2 (ja) 半導体装置および半導体装置の製造方法
CN206040631U (zh) 半导体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130305

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130307

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130730

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130827

R151 Written notification of patent or utility model registration

Ref document number: 5355504

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees