TWI766283B - 半導體元件 - Google Patents
半導體元件 Download PDFInfo
- Publication number
- TWI766283B TWI766283B TW109117026A TW109117026A TWI766283B TW I766283 B TWI766283 B TW I766283B TW 109117026 A TW109117026 A TW 109117026A TW 109117026 A TW109117026 A TW 109117026A TW I766283 B TWI766283 B TW I766283B
- Authority
- TW
- Taiwan
- Prior art keywords
- opening
- conductive
- layer
- height
- conductive terminal
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 81
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- 235000012431 wafers Nutrition 0.000 description 22
- 230000002411 adverse Effects 0.000 description 10
- 230000000694 effects Effects 0.000 description 9
- 239000000463 material Substances 0.000 description 9
- 238000000034 method Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一種半導體元件，包括半導體晶圓、一導電層與一介電層、第一導電端子以及第二導電端子。半導體晶圓具有承載面。導電層與介電層位於承載面上。導電層與半導體晶圓電性連接。介電層覆蓋導電層，並具有一第一開口與一第二開口。第一開口與第二開口暴露出部分導電層。第一開口的底部相對於承載面的一高度大於第二開口的底部相對於承載面的一高度。第一開口大於第二開口。第一導電端子位於第一開口並與導電層電性連接。第二導電端子位於第二開口並與導電層電性連接。
Description
本發明是有關於一種積體電路，且特別是有關於一種半導體元件。
一般而言，在半導體元件(例如是微機電(MEMS)元件)中通常會設置有特殊結構(例如是具有厚度的線路或嵌埋零組件等等)，因此具有此特殊結構的區域與其周邊區域之間會產生較明顯高度差異，如此一來，會對後續形成的導電端子頂端的平面度產生不良影響，進而可能會影響半導體元件與電路板之間接合的品質。
此外，為了解決前述問題，依目前的做法會將欲形成導電端子的區域避開具有高度差異的區域，然而，隨著半導體元件的微型化，需提高其空間利用率，因此如何在降低高度差異對導電端子頂端的平面度產生的不良影響提升半導體元件與電路板接合之間的品質的同時有效地增加半導體元件的空間利用率實為亟欲解決的重要課題。
本發明提供一種半導體元件，其可以在降低高度差異對導電端子頂端的平面度產生的不良影響提升其與電路板接合之間的品質的同時還可以有效地增加空間利用率。
本發明的一種半導體元件，包括半導體晶圓、一導電層與一介電層、第一導電端子以及第二導電端子。半導體晶圓具有承載面。導電層與介電層位於承載面上。導電層與半導體晶圓電性連接。介電層覆蓋導電層，並具有一第一開口與一第二開口。第一開口與第二開口暴露出部分導電層。第一開口的底部相對於承載面的一高度大於第二開口的底部相對於承載面的一高度。第一開口大於第二開口。第一導電端子位於第一開口並與導電層電性連接。第二導電端子位於第二開口並與導電層電性連接。
在本發明的一實施例中，上述的第一導電端子的一頂面與第二導電端子的一頂面實質上共平面。
在本發明的一實施例中，上述的第一導電端子的一高度小於所述第二導電端子的一高度。
在本發明的一實施例中，上述的第一開口與第二開口的比值範圍介於一點零五比一至二比一之間。
在本發明的一實施例中，上述的半導體元件更包括凸出圖案，位於第一開口與承載面之間。
在本發明的一實施例中，上述的半導體元件更包括一第一導電柱與一第二導電柱。第一導電柱位於第一開口且於第一導電端子與導電層之間。第二導電柱位於第二開口且於第二導電端子與導電層之間。
在本發明的一實施例中，上述的第一導電柱的一高度與第二導電柱的一高度實質上相等。
在本發明的一實施例中，上述的半導體晶圓包括一第一區域與一第二區域，第一開口與第二開口分別位於第一區域與第二區域上，且第二區域上的介電層向上延伸至第一區域上的介電層。
在本發明的一實施例中，上述的第一區域上的介電層的一高度大於第二區域上的介電層的一高度。
在本發明的一實施例中，上述的半導體元件更包括一第一球底金屬層以及一第二球底金屬層。第一球底金屬層位於第一開口且位於第一導電端子與導電層之間。第二球底金屬層位於第二開口且位於第二導電端子與導電層之間。
基於上述，藉由介電層的開口設計，將相對於半導體晶圓承載面的高度較高的區域上的第一開口設計成大於相對於半導體晶圓承載面的高度較低的區域上的第二開口，以調整形成於第一開口中的第一導電端子的高度與形成於第二開口中的第二導電端子的高度，補償原本兩區域之間的高度差異，進而可以降低高度差異對導電端子頂端的平面度產生的不良影響提升其與電路板接合之間的品質，因此，本發明的半導體元件在降低高度差異對導電端子頂端的平面度產生的不良影響提升其與電路板接合之間的品質的同時還可以有效地增加空間利用率。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
本文所使用之方向用語（例如，上、下、右、左、前、後、頂部、底部）僅作為參看所繪圖式使用且不意欲暗示絕對定向。
以下將參考圖式來全面地描述本發明的例示性實施例，但本發明還可按照多種不同形式來實施，且不應解釋為限於本文所述的實施例。在圖式中，為了清楚起見，各區域、部位及層的大小與厚度可不按實際比例繪製。為了方便理解，下述說明中相同的元件將以相同之符號標示來說明。
圖1是本發明一實施例的半導體元件的剖面示意圖。
請參考圖1，在本實施例中，半導體元件100包括半導體晶圓110、一導電層120與一介電層130、第一導電端子141以及第二導電端子142。進一步而言，半導體晶圓110具有承載面110a，且承載面110a上可以具有接墊112。
半導體晶圓110可以是適宜的半導體晶圓，舉例而言，半導體晶圓110例如是矽晶圓。接墊112可以是適宜的導電接墊或導電合金接墊，舉例而言，接墊112例如是由銅、鋁或其合金所形成，但本發明不限於此，且接墊設置數量可依實際設計而定，圖式僅繪製一個做為示意說明，不用以侷限本發明之設置數量。此外，半導體晶圓110中可以具有微機電線路，但本發明不限於此。
導電層120與介電層130位於承載面110a上。導電層120與半導體晶圓110電性連接。舉例而言，導電層120可以是透過接墊112與半導體晶圓110接觸並電性連接或訊號傳遞。導電層120的材料例如是銅、鋁、金、銀、或其組合，而介電層130的材料可以包括非有機或有機介電材料，舉例而言，介電層130的材料例如是氧化矽、氮化矽、碳化矽、氮氧化矽、聚醯亞胺、苯並環丁烯(benezocyclobutene, BCB)，但本發明不限於此，導電層120的材料與介電層130的材料及層數可以視實際設計上的需求而定，並不以圖式所揭為限。此外，導電層120可以是將訊號重新分佈出去的重佈線路層(redistribution layer, RDL)，但本發明不限於此。
介電層130覆蓋導電層120，並具有一第一開口131與一第二開口132。第一開口131與第二開口132暴露出部分導電層120。在本實施例中，半導體晶圓110可以包括一第一區域R1與一第二區域R2，第一開口131與第二開口132可以分別位於第一區域R1與第二區域R2上，且第二區域R2上的介電層130向上延伸至第一區域R1上的介電層130，因此，第一區域R1上的介電層130的高度大於第二區域R2上的介電層130的高度。換句話說，第一開口131可以位於高度較高的第一區域R1，而第二開口132可以位於高度較低的第二區域R2，因此，第一開口131的底部131b相對於承載面110a的一高度131h大於第二開口132的底部132b相對於承載面110a的一高度132h。
在本實施例中，第一開口131大於第二開口132，以用於調整後續形成於其中的導電端子的高度。舉例而言，第一開口131與第二開口132的比值範圍可以介於一點零五比一至二比一之間，但本發明不限於此，第一開口131與第二開口132的比值範圍可以視設計上的需求而定。此外，第一導電端子141位於第一開口131並與導電層120電性連接，第二導電端子142位於第二開口132並與導電層120電性連接。上述之第一導電端子141與第二導電子142所電性連接之導電層120可為同一條重佈線線路，於其它實施例中，該二導電端子所連接之導電層120亦可為不同之重佈線缐路，並不以圖式所揭或相同標號為限。第一導電端子141與第二導電端子142可以是錫球且例如是藉由電鍍製程、落球製程或網印錫膏製程所形成，但本發明不限於此。
藉由介電層130的開口設計，將相對於半導體晶圓110承載面110a的高度較高的區域(如第一區域R1)上的第一開口131設計成大於相對於半導體晶圓110承載面110a的高度較低的區域(如第二區域R2)上的第二開口132，以調整形成於第一開口131中的第一導電端子141的高度141h與形成於第二開口132中的第二導電端子142的高度142h，補償原本兩區域之間的高度差異，進而可以降低高度差異對導電端子頂端的平面度產生的不良影響提升其與電路板接合之間的品質，因此，本發明的半導體元件100在降低高度差異對導電端子頂端的平面度產生的不良影響提升其與電路板接合之間的品質的同時還可以有效地增加空間利用率。
進一步而言，由於第一開口131大於第二開口132，因此，形成於第一開口131中的第一導電端子141的高度141h可以是小於形成於第二開口132中的第二導電端子142的高度142h，以使第一導電端子141的一頂面141a與第二導電端子142的一頂面142a可以實質上共平面(coplanar)，以維持較好的頂端平面度，使半導體元件100與電路板之間具有較佳的接合品質。
在本實施例中，半導體元件100可以更包括凸出圖案150，使第一區域R1具有高於第二區域R2的高度，以滿足半導體元件110的功能需求。凸出圖案150可以位於第一開口131與承載面110a之間。在一實施例中，凸出圖案150例如是可以與導電層120電性連接或電性絕緣的線路或嵌埋零組件、被動元件等等。然而，本發明不限於此，凸出圖案150的種類可以視半導體元件100的需求而定。
在此必須說明的是，以下實施例沿用上述實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明，關於省略部分的說明可參考前述實施例，下述實施例不再重複贅述。
圖2是本發明另一實施例的半導體元件的剖面示意圖。請參考圖2，本實施例的半導體元件200與半導體元件100的差別在於：半導體元件200可以更包括第一球底金屬層261與第二球底金屬層262，其中第一球底金屬層261可以位於第一開口131且位於第一導電端子141與導電層120之間，而第二球底金屬層262可以位於第二開口132且位於第二導電端子142與導電層120之間。
在本實施例中，藉由第一球底金屬層261與第二球底金屬層262的設計可以提升後續位於半導體晶圓110上的構件的接合強度，減少因接合強度不佳而對半導體元件200產生不良影響的情況發生，進而可以提升半導體元件200的可靠度。
圖3是本發明又一實施例的半導體元件的剖面示意圖。請參考圖3，本實施例的半導體元件300與半導體元件100的差別在於：半導體元件300可以更包括第一導電柱371與第二導電柱372，其中第一導電柱371可以位於第一開口131且於第一導電端子141與導電層120之間，第二導電柱可以位於第二開口132且於第二導電端子142與導電層120之間。進一步而言，第一導電柱371與第二導電柱372可以分別對應於第一開口131與第二開口132的尺寸形成不同寬度，而由於第一導電柱371與第二導電柱372可以於同一電鍍製程中形成，因此，第一導電柱371的高度371h與第二導電柱372的高度372h可以實質上相等，但本發明不限於此。
在本實施例中，藉由第一導電柱371與第二導電柱372的設計可以進一步提升半導體元件300的電性能力。此外，第一導電柱371與第二導電柱372之材質可為相同材質，於特定設計中，第一導電柱371與第二導電柱372亦可互為不同材質。而前述導電柱之材質可選自於金、銀、銅、鎳或其合金等。
圖4是本發明再一實施例的半導體元件的剖面示意圖。請參考圖4，本實施例的半導體元件400與半導體元件300的差別在於：半導體元件400還可以包括如圖2所示的第一球底金屬層261與第二球底金屬層262，以進一步提升第一導電柱371與第二導電柱372跟導電層120之間的接合強度。
綜上所述，藉由介電層的開口設計，將相對於半導體晶圓承載面的高度較高的區域上的第一開口設計成大於相對於半導體晶圓承載面的高度較低的區域上的第二開口，以調整形成於第一開口中的第一導電端子的高度與形成於第二開口中的第二導電端子的高度，補償原本兩區域之間的高度差異，進而可以降低高度差異對其上導電端子頂端的平面度產生的不良影響提升其與電路板接合之間的品質，因此，本發明的半導體元件在降低高度差異對導電端子頂端的平面度產生的不良影響提升其與電路板接合之間的品質的同時還可以有效地增加空間利用率。此外，藉由第一球底金屬層與第二球底金屬層及/或第一導電柱與第二導電柱的設計可以進一步提升半導體元件的可靠度與電性能力。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100、200、300、400:半導體元件
110:半導體晶圓
110a:承載面
112:接墊
120:導電層
130:介電層
131:第一開口
132:第二開口
131b、132b:底部
131h、132h、141h、142h、371h、372h:高度
141:第一導電端子
142:第二導電端子
141a、142a:頂面
150:凸出圖案
261:第一球底金屬層
262:第二球底金屬層
371:第一導電柱
372:第二導電柱
R1:第一區域
R2:第二區域
圖1是本發明一實施例的半導體元件的剖面示意圖。
圖2是本發明另一實施例的半導體元件的剖面示意圖。
圖3是本發明又一實施例的半導體元件的剖面示意圖。
圖4是本發明再一實施例的半導體元件的剖面示意圖。
100:半導體元件
110:半導體晶圓
110a:承載面
112:接墊
120:導電層
130:介電層
131:第一開口
132:第二開口
131b、132b:底部
131h、132h、141h、142h:高度
141:第一導電端子
142:第二導電端子
141a、142a:頂面
150:凸出圖案
R1:第一區域
R2:第二區域
Claims (7)
- 一種半導體元件，包括：半導體晶圓，具有承載面；一導電層與一介電層，位於所述承載面上，其中：所述導電層與所述半導體晶圓電性連接；所述介電層覆蓋所述導電層，並具有一第一開口與一第二開口；所述第一開口與所述第二開口暴露出部分所述導電層；所述第一開口的底部相對於所述承載面的一高度大於所述第二開口的底部相對於所述承載面的一高度；所述第一開口大於所述第二開口；一第一導電端子，位於所述第一開口並與所述導電層電性連接；一第二導電端子，位於所述第二開口並與所述導電層電性連接；以及凸出圖案，位於所述第一開口與所述承載面之間，其中所述凸出圖案包括與所述導電層電性連接或電性絕緣的線路、嵌埋零組件或被動元件，其中所述半導體晶圓包括一第一區域與一第二區域，所述第一開口與所述第二開口分別位於所述第一區域與所述第二區域上，且所述第二區域上的所述介電層向上延伸至所述第一區域上的所述介電層，所述第一區域上的所述介電層的頂面相對於所述承載面的一高度大於所述第二區域上的所述介電層的 頂面相對於所述承載面的一高度。
- 如請求項1所述的半導體元件，其中所述第一導電端子的一頂面與所述第二導電端子的一頂面實質上共平面。
- 如請求項1所述的半導體元件，其中所述第一導電端子的一高度小於所述第二導電端子的一高度。
- 如請求項1所述的半導體元件，其中所述第一開口與所述第二開口的比值範圍介於一點零五比一至二比一之間。
- 如請求項1所述的半導體元件，更包括：一第一導電柱，位於所述第一開口且於所述第一導電端子與所述導電層之間；一第二導電柱，位於所述第二開口且於所述第二導電端子與所述導電層之間。
- 如請求項5所述的半導體元件，其中所述第一導電柱的一高度與所述第二導電柱的一高度實質上相等。
- 如請求項1至請求項6中任一項所述的半導體元件，更包括：一第一球底金屬層，位於所述第一開口且位於所述第一導電端子與所述導電層之間；以及一第二球底金屬層，位於所述第二開口且位於所述第二導電端子與所述導電層之間。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW109117026A TWI766283B (zh) | 2020-05-22 | 2020-05-22 | 半導體元件 |
| CN202010711319.0A CN113707629A (zh) | 2020-05-22 | 2020-07-22 | 半导体组件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW109117026A TWI766283B (zh) | 2020-05-22 | 2020-05-22 | 半導體元件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202145477A TW202145477A (zh) | 2021-12-01 |
| TWI766283B true TWI766283B (zh) | 2022-06-01 |
Family
ID=78646740
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW109117026A TWI766283B (zh) | 2020-05-22 | 2020-05-22 | 半導體元件 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN113707629A (zh) |
| TW (1) | TWI766283B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114649286B (zh) * | 2022-05-19 | 2022-09-27 | 甬矽电子(宁波)股份有限公司 | 扇出型封装结构和扇出型封装方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7714452B2 (en) * | 2005-07-05 | 2010-05-11 | International Business Machines Corporation | Structure and method for producing multiple size interconnections |
| US20110233585A1 (en) * | 2010-03-25 | 2011-09-29 | Kabushiki Kaisha Toshiba | Semiconductor light emitting device and method for manufacturing same |
| US9627254B2 (en) * | 2009-07-02 | 2017-04-18 | Flipchip International, Llc | Method for building vertical pillar interconnect |
| US10257942B1 (en) * | 2009-08-06 | 2019-04-09 | Amkor Technology, Inc. | Stackable variable height via package and method |
| TW201919192A (zh) * | 2017-11-08 | 2019-05-16 | 台灣積體電路製造股份有限公司 | 封裝結構及其製作方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI389220B (zh) * | 2007-10-22 | 2013-03-11 | 矽品精密工業股份有限公司 | 半導體封裝件及其製法 |
| JP5355504B2 (ja) * | 2009-07-30 | 2013-11-27 | 株式会社東芝 | 半導体装置の製造方法および半導体装置 |
| US8377815B2 (en) * | 2011-03-09 | 2013-02-19 | Kinsus Interconnect Technology Corp. | Manufacturing method of a semiconductor load board |
| US9508640B2 (en) * | 2013-07-12 | 2016-11-29 | GlobalFoundries, Inc. | Multiple via structure and method |
| KR102508551B1 (ko) * | 2015-12-11 | 2023-03-13 | 에스케이하이닉스 주식회사 | 웨이퍼 레벨 패키지 및 제조 방법 |
-
2020
- 2020-05-22 TW TW109117026A patent/TWI766283B/zh active
- 2020-07-22 CN CN202010711319.0A patent/CN113707629A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7714452B2 (en) * | 2005-07-05 | 2010-05-11 | International Business Machines Corporation | Structure and method for producing multiple size interconnections |
| US9627254B2 (en) * | 2009-07-02 | 2017-04-18 | Flipchip International, Llc | Method for building vertical pillar interconnect |
| US10257942B1 (en) * | 2009-08-06 | 2019-04-09 | Amkor Technology, Inc. | Stackable variable height via package and method |
| US20110233585A1 (en) * | 2010-03-25 | 2011-09-29 | Kabushiki Kaisha Toshiba | Semiconductor light emitting device and method for manufacturing same |
| TW201919192A (zh) * | 2017-11-08 | 2019-05-16 | 台灣積體電路製造股份有限公司 | 封裝結構及其製作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202145477A (zh) | 2021-12-01 |
| CN113707629A (zh) | 2021-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11121108B2 (en) | Flip chip package utilizing trace bump trace interconnection | |
| US10109608B2 (en) | Semiconductor package | |
| JP6132769B2 (ja) | 半導体装置 | |
| US10573615B2 (en) | Semiconductor package and method for fabricating base for semiconductor package | |
| JP2005327816A (ja) | 半導体装置及びその製造方法 | |
| US10008466B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR100817079B1 (ko) | 웨이퍼 레벨 칩 스케일 패키지, 그 제조 방법, 및 웨이퍼레벨 칩 스케일 패키지를 포함하는 반도체 칩 모듈 | |
| US20130075907A1 (en) | Interconnection Between Integrated Circuit and Package | |
| KR20090070916A (ko) | 반도체 장치 및 그 제조방법 | |
| US7492045B2 (en) | Semiconductor module, method for manufacturing semiconductor modules and mobile device | |
| US8294266B2 (en) | Conductor bump method and apparatus | |
| TWI766283B (zh) | 半導體元件 | |
| JP2002231749A (ja) | 半導体装置およびその接合構造 | |
| JP2008160158A (ja) | 半導体装置 | |
| JP3457926B2 (ja) | 半導体装置およびその製造方法 | |
| JP2005109171A (ja) | 半導体装置およびその製造方法 | |
| JP4506168B2 (ja) | 半導体装置およびその実装構造 | |
| US8633396B2 (en) | Die mounting substrate and method of fabricating the same | |
| JP4617339B2 (ja) | 半導体装置の製造方法 | |
| TW201901716A (zh) | 薄膜電容器構造及具備該薄膜電容器構造之半導體裝置 | |
| TWI605544B (zh) | 基板結構及其製法 | |
| KR20090117379A (ko) | 반도체 디바이스 및 그 제조 방법 | |
| TW201916180A (zh) | 基板結構及其製法 | |
| TW201247066A (en) | Method for making package substrate with wingless conductive bump | |
| JP2006179709A (ja) | 半導体装置の製造方法 |