JP2005327816A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2005327816A
JP2005327816A JP2004142765A JP2004142765A JP2005327816A JP 2005327816 A JP2005327816 A JP 2005327816A JP 2004142765 A JP2004142765 A JP 2004142765A JP 2004142765 A JP2004142765 A JP 2004142765A JP 2005327816 A JP2005327816 A JP 2005327816A
Authority
JP
Japan
Prior art keywords
semiconductor device
columnar electrode
sealing resin
electrode
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004142765A
Other languages
English (en)
Other versions
JP4119866B2 (ja
Inventor
Yoshitaka Aiba
喜孝 愛場
Takashi Nomoto
隆司 埜本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2004142765A priority Critical patent/JP4119866B2/ja
Priority to TW093128560A priority patent/TWI238477B/zh
Priority to US10/945,111 priority patent/US7122897B2/en
Priority to KR1020040077960A priority patent/KR100625632B1/ko
Priority to CNB2007101823218A priority patent/CN100521125C/zh
Priority to CNB2004100851876A priority patent/CN100386875C/zh
Publication of JP2005327816A publication Critical patent/JP2005327816A/ja
Priority to US11/512,238 priority patent/US7456089B2/en
Application granted granted Critical
Publication of JP4119866B2 publication Critical patent/JP4119866B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H01L2224/05017—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1357—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01009—Fluorine [F]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】一端部が半導体素子上に配設された配線層に接続されると共に他端に外部接続部材が配設される柱状電極を有した半導体装置及びその製造方法に関し、隣接する外部接続部材間で短絡の発生を抑制する。
【解決手段】半導体素子２２と、この半導体素子２２上に配設された配線層２４と、この配線層２４（電極パッド３８）に一端部が接続された柱状電極２６Ａと、半導体素子２２上に形成された封止樹脂２８とを有する半導体装置であって、前記柱状電極２６Ａを封止樹脂２８から突出するよう形成し、この柱状電極２６Ａの封止樹脂２８から突出した他端部（先端部３６Ａ）に、封止樹脂２８の表面から離間するようはんだボール２７を配設した構成とする。
【選択図】図３

Description

本発明は半導体装置及びその製造方法に係り、特に一端部が半導体素子上に配設された配線層に接続されると共に他端に外部接続部材が配設される柱状電極を有した半導体装置及びその製造方法に関する。
一般に、携帯電話等の携帯端末装置に代表される小型化電子機器に搭載される半導体装置として、ＣＳＰ(Chip Size Package)が広く用いられるようになってきている。このＣＳＰタイプの半導体装置では、小型化及び高密度化を図ることができる。しかしながら、近年の半導体装置に対する更なる小型化への要求に伴って、外部接続端子の端子ピッチはますます狭くなる傾向にある。
このように、外部接続端子ピッチが狭くなった場合、実装基板に形成されている電極と半導体装置の外部接続端子との接合面積が小さくなるため、半導体装置の実装基板に対する実装信頼性は低下してしまう。これを回避するため、半導体チップと外部接続端子との間に柱状電極を形成した半導体装置が考案されている（例えば、特許文献１，２参照）。この柱状電極を有する半導体装置は、柱状電極およびその周りの樹脂層で実装時に発生する応力を緩和或は吸収することができるため、柱状電極が無い半導体装置に比べて実装信頼性に優れることが知られている。
図1及び図２は、柱状電極を有する従来の半導体装置の一例を示している。図１に示す半導体装置１Ａは、半導体素子２Ａの回路形成面側にポリイミド等の絶縁膜３が形成されており、この絶縁膜３の上部には配線層４（再配線層）が形成されている。この配線層４は、絶縁膜３に形成された孔を介して半導体素子２Ａと電気的に接続されている。
柱状電極５は、この配線層４上に立設した状態で形成されている。この柱状電極５は円柱形状を有しており、その図中上端は配線層４に接合されると共に、下端部にはバリアメタル６（例えば、NiAuめっき）を介して外部接続端子となるはんだボール７が配設されている。
また、半導体素子２Ａの底面には、封止樹脂８が形成されている。この封止樹脂８は配線層４及び柱状電極５を保護する機能を奏するものであり、従来ではバリアメタル６が形成される先端部を除き、柱状電極５の略全体を埋めるような厚さで形成されていた。このため、従来の半導体装置１Ａの構造では、柱状電極５のバリアメタル６が形成される側の端部は封止樹脂８の表面と同一平面状に有り、よってはんだボール７と封止樹脂８も離間されていない構造とされていた。
これに対して図２に示す半導体装置１Ｂは、高周波対応の半導体装置である。図２において、図１に示した構成と同一構成については同一符号を付している。また、同図は半導体装置１Ｂが実装基板１０に実装された状態を示しており、よって各柱状電極５．５Ａは、実装基板１０の接続電極１１，１１Ａにはんだボール７を介して接合されている。
前記のように、半導体装置１Ｂは高周波対応であるため、高周波で信号がやりとりされる柱状電極５Ａ及び接続電極１１Ａは、半導体素子２Ｂと配線層４（再配線）間の寄生容量低減のため、他の柱状電極５及び接続電極１１よりも小さくなっている。尚、図中符号９で示すのはパッシベーション膜である。
特開２００２−２７０７２１号公報 特開２００１−２９１７３３号公報
図１及び図２に示した半導体装置１Ａ，１Ｂは、柱状電極５，５Ａおよびその周りの封止樹脂８で実装時に発生する応力を緩和或は吸収することができるため、実装信頼性の向上を図ることができる。しかしながら、半導体装置１Ａ，１Ｂの更なる小型化及び高密度化が進み、これに伴いはんだボール７（外部接続端子）の狭ピッチ化が更に進むと、柱状電極５，５Ａを用いた半導体装置１Ａ，１Ｂであっても、実装信頼性の低下は同様に生じてしまう。
また、狭ピッチ化により隣接する柱状電極５，５Ａの距離が近くなると、はんだボール７を柱状電極５，５Ａに配設する際、また柱状電極５，５Ａを実装基板１０の接続電極１１，１１Ａに接合する際に、隣接するはんだボール７間で短絡（ブリッジ）が発生しやすくなるという問題点が生じる。
特に、図１及び図２に示すような外部接続端子の材料としてはんだを用いた場合には、従来のように柱状電極５，５Ａの先端部と封止樹脂８の表面が略同一面である構成では、はんだ中の溶剤成分が熱印加時に封止樹脂８の表面を流れ、隣の柱状電極５，５Ａに接触しやすくなる。この溶剤成分ははんだに対する濡れ性が良好であるため、結果として溶剤成分の接触により隣接する柱状電極５，５Ａははんだボール７により短絡してしまう。
更に、図１及び図２に示す半導体装置１Ａ，１Ｂは、封止樹脂８が柱状電極５，５Ａの略全部（先端部を残し）を埋設する構成とされていたため、その厚さは比較的厚いものであった。このため、シリコン等よりなる半導体素子２Ａ，２Ｂと、熱膨張率がシリコンと異なる封止樹脂８との間で熱膨張差が発生し、これに起因して半導体装置１Ａ，１Ｂに反りが発生してしまうという問題点があった。
本発明は上記の点に鑑みてなされたものであり、隣接する外部接続部材間で短絡の発生を抑制しうると共に反りの発生を抑制しうる半導体装置及びその製造方法を提供することを目的とする。
上記の課題を解決するために本発明では、次に述べる各手段を講じたことを特徴とするものである。
請求項１記載の発明は、
半導体素子と、
前記半導体素子上に配設された配線層と、
該配線層に一端部が接続された柱状電極と、
前記半導体素子上に形成された封止樹脂とを有する半導体装置であって、
前記柱状電極を前記封止樹脂から突出するよう形成し、
該柱状電極の前記封止樹脂から突出した他端部に、前記封止樹脂の表面から離間するよう外部接続部材を配設したことを特徴とするものである。
上記発明によれば、外部接続端子と封止樹脂とを離間させることにより、外部接続部材の形成時や半導体装置の実装時において、隣接する外部接続部材同士がブリッジ（短絡）してしまうことを防止できる。また、外部接続端子と封止樹脂とを離間させることにより、封止樹脂を薄くすることができ、半導体装置に発生する反り量を低減することができる。
また、請求項２記載の発明は、
請求項１記載の半導体装置において、
前記封止樹脂と前記外部接続部材との離間距離が１０μｍ以上８０μｍ以下であることを特徴とするものである。
本発明のように、封止樹脂と外部接続部材との離間距離を１０μｍ以上８０μｍ以下に設定することにより、隣接する外部接続部材間の短絡防止、及び半導体装置に発生する反りの防止を有効に実現することができる。
また、請求項３記載の発明は、
請求項１または２記載の半導体装置において、
前記柱状電極と前記外部接続部材との間にバリアメタルが設けられていることを特徴とするものである。
上記発明によれば、バリアメタルを設けることにより柱状電極と外部接続部材との接合信頼性を高めることができる。
また、請求項４記載の発明は、
請求項１乃至３のいずれか１項に記載の半導体装置において、
前記柱状電極と前記外部接続部材とが接する面積が、前記柱状電極と前記配線層とが接する面積に比べて広い面積となるよう構成されていることを特徴とするものである。
上記発明によれば、柱状電極と配線層とが接する部分では、柱状電極の面積を小さくできるため、柱状電極と半導体素子との間の寄生容量の低減による特性向上を実現することができる。また、柱状電極と外部接続部材とが接する部分では、柱状電極の面積を大きくできるため、柱状電極と外部接続部材との接合を高めることができると共に実装信頼性の劣化を防ぐことができる。
また、請求項５記載の発明のように、
請求項４記載の半導体装置において、
前記柱状電極の面積が、前記配線層から離間するに従い連続的に大きくなるよう構成してもよい。
また、前記柱状電極の面積が、前記配線層から離間するに従い段階的に大きくなるよう構成してもよい。
また、請求項６記載の発明は、
請求項１乃至３のいずれか１項に記載の半導体装置において、
前記柱状電極の前記封止樹脂の表面から離間した側の端部の直径が、前記配線層と接する部分の直径に比べて大きくなるよう構成されていることを特徴とするものである。
上記発明によれば、柱状電極と配線層とが接する部分では、柱状電極の直径を小さくできるため、柱状電極と半導体素子との間の寄生容量の低減による特性向上を実現することができる。また、柱状電極と外部接続部材とが接する部分では、柱状電極の直径を大きくできるため、柱状電極と外部接続部材との接合を高めることができると共に実装信頼性の劣化を防ぐことができる。
また、請求項７記載の発明のように、
請求項６記載の半導体装置において、
前記柱状電極の直径が、前記配線層から離間するに従い連続的に大きくなるよう構成してもよい。
また、前記柱状電極の直径が、前記配線層から離間するに従い段階的に大きくなるよう構成してもよい。
また、請求項８記載の発明に係る半導体装置の製造方法は、
半導体基板上に配線層を形成する工程と、
該配線層上に柱状電極を形成するための開口部を有するレジストを形成すると共に、該レジストを用いて導電性金属を前記開口部に前記レジストの厚さを超えて形成する工程と、
前記レジストを剥離した後、前記半導体基板上に封止樹脂を形成する工程と、
前記封止樹脂の厚さを薄くする処理を行う工程とを有することを特徴とするものである。
上記発明によれば、封止樹脂の厚さを薄くする処理を行うことにより柱状電極の端部を封止樹脂の表面に対して離間させるため、簡単かつ確実に柱状電極の端部を封止樹脂の表面から離間させることができる。
また、請求項９記載の発明は、
請求項８記載の半導体装置の製造方法において、
前記封止樹脂の厚さを薄くする処理として、アッシングを用いたことを特徴とするものである。
上記発明によれば、封止樹脂を形成した後、アッシングにより封止樹脂の厚さを薄くしているため、そのアッシングの際、柱状電極の表面等に付着した不要な封止樹脂を完全に除去することができ、よって外部端子形成時の歩留まり向上を図ることができる。
また、請求項１０記載の発明は、
請求項８または９記載の半導体装置の製造方法において、
前記封止樹脂の厚さを薄くする処理を実施した後、前記柱状電極の前記封止樹脂から離間した端部に外部接続部材を形成する工程を実施することを特徴とするものである。
上記発明によれば、封止樹脂の厚さを薄くすることにより柱状電極の端部を封止樹脂の表面から離間させた後、柱状電極の端部に外部接続部材を形成するため、外部接続部材の形成時に外部接続部材から溶剤成分が漏洩しても、この溶剤成分は封止樹脂の表面から突出した柱状電極の表面に沿うため、この溶剤成分に起因して隣接する外部接続部材間で短絡（ブリッジ）が発生することを防止できる。
また、請求項８または９記載の半導体装置の製造方法において、前記封止樹脂を、トランスファーモールド法を用いて形成することも有効である。
このようにトランスファーモールド法を用いた場合には、柱状電極の高さによらず封止が可能であり、また封止樹脂内のフィラー量やサイズを自由に変えることができるので線膨張率などを自由に選択することも可能となる。
本発明によれば、外部接続部材の形成時や半導体装置の実装時において隣接する外部接続部材同士が短絡（ブリッジ）してしまうことを防止でき、また、外部接続端子と封止樹脂とを離間させることにより封止樹脂を薄くすることができ、半導体装置に発生する反り量を低減することができる。
次に、本発明を実施するための最良の形態について図面と共に説明する。
図３は、本発明の第１実施例である半導体装置２０Ａを示している。半導体装置２０Ａは、ＣＳＰ(Chip Size Package)であり、小型化及び高密度化が図られた半導体装置である。この半導体装置２０Ａは、例えば携帯電話等の携帯端末装置に搭載されるものである。
半導体装置２０Ａは、大略すると半導体素子２２，配線層２４,柱状電極２５Ａ，はんだボール２７及び封止樹脂２８等により構成されている。半導体素子２２は、シリコン基板上に電子回路が形成されたものであり、図３では半導体素子２２の下面が回路形成面となっている。半導体素子２２の回路形成面側には、絶縁膜２３が形成されている。この絶縁膜２３としては、例えばポリイミドを用いることができる。
絶縁膜２３上には、配線層２４が形成されている。この配線層２４は、いわゆる再配線として機能するものであり、一端は絶縁膜２３に形成された孔を介して半導体素子２２の電極部（図示せず）に接続されている。また、配線層２４の他端部は所定位置まで引き出されて電極パッド３８を一体的に形成している。この配線層２４は、例えば銅により形成されている。
柱状電極２５Ａは、円筒形状を有したポスト部３５Ａと、このポスト部３５Ａの直径Ｒ１よりも大きい直径Ｒ２を有した先端部３６Ａとにより構成されている。このポスト部３５Ａと先端部３６Ａは、後述するようにめっき法を用いて一体的に形成されるものである。また、その全体形状は、マッシュルームに類似した形状となっている。
ポスト部３５Ａの図中上端部（先端部３６Ａが形成されてない側の端部）は、配線層２４（電極パッド３８）に一体的に接合されている。また、ポスト部３５Ａの他端部に形成された先端部３６Ａにはバリアメタル２６を介してはんだボール２７が配設された構成とされている。このバリアメタル２６は、例えばNiAuめっきである。
このように、柱状電極２５Ａとはんだボール２７との間にバリアメタル２６を設けることにより、柱状電極２５Ａとはんだボール２７材との接合信頼性を高めることができる。また、上記のようにはんだボール２７が配設される先端部３６Ａの直径Ｒ２は、ポスト部３５Ａの直径Ｒ１よりも大きい（Ｒ１＜Ｒ２）ため、はんだボール２７と先端部３６Ａとの接合面積は、従来のような円筒形状の柱状電極に比べて広くなり、これによってもはんだボール２７と先端部３６Ａとの接合信頼性を高めることができる。
封止樹脂２８は、半導体素子２２の回路形成面側に形成されている。この封止樹脂２８は、配線層２４及び柱状電極２５Ａを保護するために設けられている。また、封止樹脂２８の材質としては、例えばエポキシ系の樹脂を用いることができる。
ここで、半導体装置２０Ａを構成する柱状電極２５Ａと封止樹脂２８に注目する。本実施例では、柱状電極２５Ａが封止樹脂２８から突出するよう形成し、この柱状電極２５Ａの封止樹脂２８から突出した他端部（即ち、先端部３６Ａ）に外部接続部材となるはんだボール２７を配設した構成としている。これにより、はんだボール２７は、封止樹脂２８の表面から離間した構成となる。
本実施例では、柱状電極２５Ａの封止樹脂２８の表面からの突出量Ｈ２（封止樹脂２８の表面からポスト部３５Ａと先端部３６Ａとの界面までの離間距離）は、１０μｍ以上８０μｍ以下とされている。これは、柱状電極２５Ａの高さの約１／２〜１／３に相当する）。尚、半導体素子２２の表面（回路形成面）からポスト部３５Ａと先端部３６Ａとの界面までの離間距離Ｈ１は、約１００μｍ程度である。
図４は、上記のように柱状電極２５Ａが封止樹脂２８の表面から突出するよう構成した半導体装置２０Ａを実装基板３０に実装した状態を示している。このように、柱状電極２５Ａを封止樹脂２８の表面から突出させることにより、柱状電極２５Ａの先端部３６Ａに配設されるはんだボール２７は、封止樹脂２８の表面から離間した構成となる。
尚、実装基板３０は、柱状電極２５Ａの形成位置に対応した接続電極３１が形成されており、また接続電極３１の形成位置以外の領域はソルダーレジスト３２により保護された構成とされている。
本実施例のように、はんだボール２７と封止樹脂２８とを離間させることにより、図４に示す実装時において、隣接するはんだボール２７同士がブリッジ（短絡）してしまうことを防止できる。以下、この理由に付いて説明する。
実装時においては、半導体素子２２が実装基板３０に押圧されることにより、はんだボール２７には圧縮力が作用し、これにより変形しようとする。従来のようにはんだボール７が封止樹脂８に接した構成（図１参照）では、この圧縮力によりはんだボール７は横方向（隣接するはんだボール７と近接する方向）に変形しようとし、これにより短絡が発生していた。
しかしながら、本実施例に係る半導体装置２０Ａでは、はんだボール２７と封止樹脂２８とが離間しており、またはんだボール２７と封止樹脂２８との間には柱状電極２５Ａ（ポスト部３５Ａ）が位置する構成となっている。このため、はんだボール２７が圧縮されても、はんだボール２７は柱状電極２５Ａに沿ってはんだボール２７と封止樹脂２８との離間部分に移動する。これにより、隣接するはんだボール２７間でブリッジ（短絡）が発生することを防止でき、実装信頼性を高めることができる。
図５は、本実施例において隣接するはんだボール２７間の短絡が防止できる他の理由を、従来例と比較しつつ説明するための図である。図５（Ａ）は従来例を示し、図５（Ｂ）は本実施例を示している。
はんだボール２７は、一般にはんだペーストを用いた印刷法により柱状電極２５Ａに配設される。周知のように、はんだペーストにははんだ粉と共に溶剤成分が混入されており、この溶剤成分ははんだに対し濡れ性が良好な材料が選定されている。
はんだペーストを用いてはんだボール７，２７を形成する場合、柱状電極５，２５Ａにはんだペーストを印刷し、これをリフロー処理する。このリフロー時の加熱により、はんだペーストから液体状の溶剤成分１４，３４が溶出する。
従来例のように柱状電極５の先端が封止樹脂８の表面と略同一面である場合には、図５（Ａ）に示すように、溶剤成分１４は封止樹脂８の表面上で広がってしまい、隣接する柱状電極５の位置（即ち、はんだボール７の形成位置）に容易に達してしまう。前記したように、溶剤成分１４ははんだに対する濡れ性が良好であるため、溶融したはんだは溶剤成分１４に沿って広がり、これにより隣接するはんだボール７間で短絡が発生しやすくなる。その傾向は，狭ピッチになればなるほど、溶剤成分１４の広がり範囲が制限されるためより顕著となる。
これに対して本実施例では、はんだボール２７と封止樹脂２８の表面が離間した構成であるため、図５（Ｂ）に示すように、溶剤成分３４は表面張力により柱状電極２５Ａの先端部３６Ａと封止樹脂２８の表面との間に留まり、封止樹脂２８の表面上で広がるようなことはない。よって、隣接するはんだボール２７間で短絡が発生することを防止することができる。
また、本実施例のようにはんだボール２７と封止樹脂２８の表面とを離間させることにより、応力集中に起因してはんだボール２７が柱状電極２５Ａから脱落することを防止することができる。この理由について、図６を用いて説明する。図６は、本実施例においてはんだボール２７の柱状電極２５Ａからの脱落を防止できる他の理由を、従来例と比較しつつ説明するための図である。図６（Ａ）は従来例を示し、図６（Ｂ）は本実施例を示している。
図６（Ａ）に示す従来の半導体装置１Ａでは、柱状電極５の先端部が封止樹脂８の表面と略同一平面上にあるため、実装時の応力は柱状電極５とはんだボール７との界面に応力が集中する（以下、この位置を応力集中部１３という）。このように、従来の半導体装置１Ａでは、応力集中部１３に応力が集中するため、はんだボール７が柱状電極５から離脱することが多発していた。
これに対し、図６（Ｂ）に示すように本実施例に係る半導体装置２０Ａでは、先端部３６Ａの直径を大きくすることによりはんだボール２７と柱状電極２５Ａとの接合面積を増やすことで実装信頼性を向上させている。更に本実施例では、はんだボール２７と封止樹脂２８とを離間させることにより、実装時に応力が印加される場所を、柱状電極２５Ａとはんだボール２７との界面（第１の応力集中部３３Ａ）と、封止樹脂２８の表面と柱状電極２５Ａの側面との界面（第２応力集中部３３Ｂ）に分散させることができる。このように、応力が分散されることにより、はんだボール２７が柱状電極２５Ａから脱落することを防止でき、更なる実装信頼性の向上が実現できる。
また、はんだボール２７と封止樹脂２８とを離間させるため、封止樹脂２８を薄くしたことにより半導体装置２０Ａに発生する反りを防止することができる。即ち、シリコンよりなる半導体素子２２と、エポキシ等の樹脂よりなる封止樹脂２８は、熱膨張率が大きく異なっている。従来例では柱状電極の高さが封止樹脂の厚さであったため、封止樹脂の厚さを任意に設定することはできなかった。封止樹脂が厚いと、封止樹脂の熱変形の影響が大きく生じ、半導体素子と封止樹脂との熱膨張差により半導体装置２０Ａは大きく反ってしまう。
これに対して本実施例では、柱状電極２５Ａの高さに拘わらず封止樹脂２８の厚さを設定できるため、封止樹脂２８を薄くすることができる。これにより、半導体装置２０Ａ内における封止樹脂２８の熱膨張の影響を小さくすることができ、よって半導体装置２０Ａに発生する反り量を低減することができる。
前記したように、封止樹脂２８の表面とはんだボール２７との離間距離は、１０μｍ以上８０μｍ以下であることが望ましい。これは、離間距離が１０μｍ未満となると、上記した理由により隣接するはんだボール２７同士が短絡するおそれが大きくなり、また離間距離が８０μｍを超えると、封止樹脂２８の本来的な機能である配線層２４及び柱状電極２５Ａの保護を確実に行うことが困難になるからである。反りの低減により、応力集中部にかかる応力自体も低下するため、更なる実装信頼性の向上が実現できる。
続いて、上記した第１実施例に係る半導体装置２０Ａの製造方法について説明する。図７は、半導体装置２０Ａの製造方法を製造手順に沿って示している。
半導体装置２０Ａを製造するには、予め回路形成が行なわれた半導体基板２１（後に、ダイシングされ半導体素子２２となる）の表面に、スピンコート等によりポリイミド等の絶縁膜２３を形成すると共に、この絶縁膜２３の半導体基板２１に形成されている電極部と対向する位置に孔２３ａを形成する。続いて、絶縁膜２３が形成された半導体基板２１をスパッタ装置に装着し、後述する電解めっきのシード層となるスパッタ膜４０を形成する。図７（Ａ）は、スパッタ膜４０が形成された状態を示している。このスパッタ膜４０の材料としては、チタン（Ti），クロム（Cr），銅（Cu）等のバリアメタル効果のある金属であれば、どの金属を使用してもよい。
続いて、スパッタ膜４０の上部に、配線層２４の形状に対応した開口（パターン）を有した配線用レジスト４２を形成する。そして、前記したスパッタ膜４０をシード層として銅の電解めっきを行い、図７（Ｂ）に示すようにめっき層４１を形成する。
配線用レジスト４２を除去した後、めっき層４１の上部に、柱状電極２５Ａに対応した開口（パターン）を有した電極用レジスト４３を配設する。この電極用レジスト４３としては、例えばドライフィルムレジスト（ＤＦＲ）を用いることができる。そして、スパッタ膜４０及びめっき層４１を電源層として銅の電解めっきを行い、図７（Ｃ）に示すように柱状電極２５Ａを形成する。尚、本実施例ではめっき層４１（配線層２４）及び柱状電極２５Ａの材料としてCuを挙げたが，めっき成長可能な金属であればどの金属を使用してもよい。
また、電解めっきが終了した時点で、図７（Ｃ）に示すように、柱状電極２５Ａは先端部３６Ａと、先端部３６Ａよりも大径である先端部３６Ｂが形成されている。このような形状を有する柱状電極２５Ａを形成するには、柱状電極２５Ａの形成時の銅めっき処理を電極用レジスト４３の厚さを超えるまで行う。これにより、電極用レジスト４３の上面には、ポスト部３５Ａよりも直径及び面積が大きい先端部３６Ａが形成される。本実施例では、このようにして柱状電極２５Ａが形成された後、先端部３６Ａの表面にニッケル（Ni）と金（Au）めっきを行うことにより、バリアメタル２６を形成する。
上記のように柱状電極２５Ａ及びバリアメタル２６が形成されると、電極用レジスト４３のレジスト剥離が行なわれる。続いて、めっき層４１の不要部分がエッチングにより除去され、これにより電極パッド３８を有する所定形状の配線層２４が形成される。また、この状態において、柱状電極２５Ａは電極パッド３８上に立設した状態となっている（図示せず）。
次に、柱状電極２５Ａが形成された半導体基板２１は、金型に装着されて封止樹脂２８を形成するためのトランスファーモールド処理（例えば、175℃程度）が実施される。この際、柱状電極２５Ａの先端部３６Ａが金型のキャビティと当接する部分には、樹脂フィルムが介装され、これにより柱状電極２５Ａに樹脂が付着するのを防止すると共に先端部３６Ａの変形を防止している。
このように、トランスファーモールド法を用いて封止樹脂２８を形成することにより、柱状電極２５Ａの高さによらず封止樹脂２８により柱状電極２５Ａを封止することが可能であり、また封止樹脂２８内のフィラー量やサイズを自由に変えることができるので線膨張率などを自由に選択することも可能となる。図７（Ｄ）は、半導体基板２１上に封止樹脂２８が形成された状態を示している。同図に示すように、トランスファーモールドが終了した直後においては、封止樹脂２８の表面はポスト部３５Ａと先端部３６Ａとの境界部分まで位置している。
上記のように封止樹脂２８の形成処理が終了すると、続いて封止樹脂２８の厚さを薄くする処理が実施される。本実施例では、封止樹脂２８の厚さを薄くする方法として、アッシングを用いている。このアッシング処理を実施することにより、図７（Ｅ）に示すように、封止樹脂２８の表面と柱状電極２５Ａの先端部（先端部３６Ａ）は、距離Ｈ２だけ離間した状態となる。
アッシング装置は、レジスト剥離を行う装置として一般に用いられているものである。よって、このアッシング装置を利用することにより、新たな装置を導入する必要はなく、容易、確実、かつ安価に封止樹脂２８を薄くすることができる。また、アッシング法を用いることにより、封止樹脂２８の形成時に柱状電極２５Ａの表面等に不要な樹脂が付着しても、この不要樹脂はアッシングにより除去される。これにより、柱状電極２５Ａに対してはんだボール２７を確実に配設することができ、はんだボール２７の形成時における歩留まりの向上を図ることができる。
上記のアッシング処理が終了すると、続いて柱状電極２５Ａにはんだボール２７を形成する処理が行われる。このはんだボール２７の形成方法としては、予め別工程で形成しておいたはんだボールを搭載する方法（以下、転写法という）や、はんだを柱状電極２５Ａに印刷した後リフローして形成する方法（以下、印刷法という）等がある。はんだボール２７の直径が0.5mmよりも小さい狭ピッチの場合は、ボール搭載用治具が高価となるため、転写法に比べて印刷法の方が有利である。また、はんだボール２７の材質としては特に限定されるものではなく、共晶はんだ，いわゆる鉛フリーはんだ等のいずれであっても使用可能である。続いて、半導体基板２１を半導体素子２２に対応した領域でダイシングし個片化することにより、図７（Ｆ）に示す半導体装置２０Ａが製造される。
上記した本実施例の半導体装置２０Ａの製造方法では、封止樹脂２８を薄くすることにより柱状電極２５Ａの端部（先端部３６Ａ）を封止樹脂２８の表面から離間させた後、柱状電極２５Ａの端部にはんだボール２７を形成するため、先に図５を用いて説明したように、はんだボール２７のリフロー時に溶剤成分３４が発生しても、隣接するはんだボール２７間で短絡（ブリッジ）が発生することを防止できる。
次に、本発明の第２乃至第４実施例である半導体装置２０Ｂ〜２０Ｄについて、図８乃至図１０を用いて説明する。尚、図８乃至図１０、及びそれ以降の各図において、図２乃至図７に示した構成と同一構成については、同一符号を付してその説明を省略するものとする。
図８乃至図１０に示す第２乃至第４実施例に係る半導体装置２０Ｂ〜２０Ｄは、第１実施例と同様に、柱状電極２５Ｂ〜２５Ｄがポスト部３５Ｂ〜３５Ｄと先端部３６Ｂ〜３６Ｄとにより構成されている。また、いずれの半導体装置２０Ｂ〜２０Ｄにおいても、柱状電極２５Ｂ〜２５Ｄの先端部３６Ｂ〜３６Ｄは、封止樹脂２８の表面から突出し、よってはんだボール２７は封止樹脂２８の表面から離間した構成となっている。
第２実施例に係る半導体装置２０Ｂは、先端部３６Ｂに鋸歯状の凹凸を形成することにより、はんだボール２７と柱状電極２５Ｂとの接触面積を増大させた構成としている。また、第３実施例に係る半導体装置２０Ｃは、先端部３６Ｃに波状の凹凸を形成することにより、はんだボール２７と柱状電極２５Ｃとの接触面積を増大させた構成としている。更に、第４実施例に係る半導体装置２０Ｄは、先端部３６Ｄの側部までバリアメタル２６を形成することにより、はんだボール２７が先端部３６Ｄの側面にも接することができるよう構成することにより、はんだボール２７と柱状電極２５Ｄの接触面積を増大させた構成としている。
この第２乃至第４実施例に係るいずれの半導体装置２０Ｂ〜２０Ｄによっても、第１実施例と同様に、柱状電極２５Ｂ〜２５Ｄの先端部３６Ｂ〜３６Ｄが封止樹脂２８の表面から突出しており、かつ、従来に比べてはんだボール２７と先端部３６Ｂ〜３６Ｄとの接触面積の増大が図られているため、前記した第１実施例に係る半導体装置２０Ａと同様の効果を実現することができる。
図１１及び図１２は、第２実施例に係る半導体装置２０Ｂの製造方法を示している。尚、第１実施例に係る半導体装置２０Ａの製造方法と共通する処理については説明を適宜省略する。
図１１（Ａ），（Ｂ）に示す処理は、図７を用いて説明した第１実施例に係る半導体装置２０Ａの製造方法と同様である。図１１（Ｂ）に示すようにめっき層４１が形成されると、図７（Ｃ）を用いて説明したと同様の処理が実施され、電極用レジスト４３に柱状電極２５Ｂが形成される。図７（Ｃ）に示す第１実施例では、電極用レジスト４３の上部に先端部３６Ａが形成されるようにしたが、本実施例では先端部３６Ａが形成される前に電解めっきを停止する。これにより、本実施例では電解めっきにより円柱状の柱状電極２５Ｂ（図１２（Ａ）参照）が形成される。
続いて、このように円柱形状の柱状電極２５Ｂが形成されると、続いて柱状極２５Ｂに鋸歯状の凹凸を有した先端部３６Ｂを形成する処理を行う。図１２は、鋸歯状の凹凸を有した先端部３６Ｂの形成方法を示している。図１２（Ａ）に示す方法は、鋸歯状の凹凸部４６が形成されている治具４４を柱状電極２５Ｂ（バリアメタル２６が形成されている）にプレスすることにより、柱状電極２５Ｂの先端部３６Ｂに鋸歯状の凹凸を形成するものである。この方法では、プレスを用いたいわゆるスタンピングにより柱状電極２５Ｂの成形ができるため、半導体装置２０Ｂの生産性を高めることができる。
図１２（Ｂ）に示す方法は、図１１（Ａ）に示すスパッタ膜４０を形成する前に、予め絶縁膜２３の柱状電極２５Ｂ形成位置に凸部４７を形成しておくことを特徴としている。この凸部４７は、絶縁膜２３と一体的に形成される。このように凸部４７が形成された絶縁膜２３上にスパッタ膜４０，めっき層４１，及び柱状電極２５Ｂをめっき形成することにより、めっき後に凸部４７の形状が履歴的にスパッタ膜４０の表面、めっき層４１の表面、そして柱状電極２５Ｂの先端部に残ることとなる。これにより、柱状電極２５Ｂの先端部３６Ｂに鋸歯状の凹凸が形成される。
この方法を用いた場合には、図１２（Ａ）に示した構成と異なり、治具４４を用いることがないため、製造工程の簡単化を図ることができる。また、凸部４７の形状を適宜変更することにより、先端部３６Ｂの形状を任意に設定することができる。例えば、凸部４７の形状を波形状とすることにより、図９に示した第３実施例に係る半導体装置２０Ｃを形成することも可能となる。
ここで、図１１に戻り説明を続ける。図１１（Ｃ）は、上記のようにして柱状電極２５Ｂの先端部３６Ｂに鋸歯状の凹凸が形成された状態を示している。また、めっき層４１の不要部分もエッチングにより除去され、これにより電極パッド３８を有する所定形状の配線層２４が形成される。また、この状態において、柱状電極２５Ａは配線層２４に形成された電極パッド３８上に立設した状態となっている。
次に、柱状電極２５Ｂが形成された半導体基板２１は、金型に装着されて封止樹脂２８を形成するためのトランスファーモールド処理が実施される。トランスファーモールドが終了した直後においては、図１１（Ｄ）に示すように、封止樹脂２８の表面はポスト部３５Ｂと先端部３６Ｂとの境界部分まで位置している。
上記のように封止樹脂２８の形成処理が終了すると、続いて封止樹脂２８の厚さを薄くするアッシング処理が実施される。このアッシング処理を実施することにより、図１１（Ｅ）に示すように、封止樹脂２８の表面と柱状電極２５Ｂの先端部（先端部３６Ｂ）は、距離Ｈ２だけ離間した状態となる。このアッシング処理が終了すると、続いて柱状電極２５Ａにはんだボール２７を形成する処理が行われる。以上の工程を経ることにより、図１１（Ｆ）に示す半導体装置２０Ｂが製造される。
図１３は、第４実施例に係る半導体装置２０Ｄの製造方法を示している。尚、以下の説明においても、第１実施例に係る半導体装置２０Ａの製造方法と共通する処理については説明を適宜省略する。また、本実施例では柱状電極２５Ｄにバリアメタル２６を配設する方法に特徴を有するため、柱状電極２５Ｄにバリアメタル２６を配設する方法についてのみ説明するものとする。
図１３（Ａ）は、電極用レジスト４３（ＤＦＲよりなる）に形成された開口部４８に柱状電極２５Ｄを電解めっきにより形成した状態を示している。このように柱状電極２５Ｄが形成されると、続いて電極用レジスト４３に対し熱処理が行なわれる。
この熱処理は、電極用レジスト４３として用いられＤＦＲの材料等により異なるが、一例として温度１００〜２００℃の熱を５分〜６０分印加することにより、電極用レジスト４３の開口部４８の端部を図１３（Ｂ）に示すように広げることができる。これにより、開口部４８の端部の形状は、ラッパ状の形状となる。
また、このように開口部４８の端部が広がることにより、柱状電極２５Ｄの先端部３６Ｄは外部に広く露出した状態となる。そして、この状態で柱状電極２５Ｄの先端部３６Ｄに対してバリアメタル２６を配設する処理を行う。これにより、バリアメタル２６は、３６の側部まで配設されることとなる。
従って、後の工程において柱状電極２５Ｄにはんだボール２７を配設する際、バリアメタル２６が柱状電極２５Ｄ（先端部３６Ｄ）の側部まで形成されているため、はんだボール２７を柱状電極２５Ｄ（先端部３６Ｄ）の側部まで設けることができる。これにより、はんだボール２７と柱状電極２５Ｄとの接触面積を増大させることができる。
次に、本発明の第５及び第６実施例である半導体装置２０Ｅ，２０Ｆについて説明する。図１４は第５実施例である半導体装置２０Ｅを示しており、図１５は半導体装置２０Ｅの製造方法を示している。また、図１６は第６実施例である半導体装置２０Ｆを示しており、図１７は半導体装置２０Ｆの製造方法を示している。この半導体装置２０Ｅ及び半導体装置２０Ｆは、いずれも高周波対応（５００MHz以上の高周波）の半導体装置である。
前記したように、高周波対応の半導体装置２０Ｅ，２０Ｆでは、寄生容量の低減を図るために半導体素子２２との接合位置においては、高周波対応の柱状電極は、高周波対応ではない他の柱状電極よりも小さくすることが望ましい。しかしながら、単に高周波対応の柱状電極５Ａを小さくした従来の半導体装置１Ｂの構成では、高周波用柱状電極５Ａの伝送特性には優れるが、実装信頼性が低下してしまうことも前述した通りである。
そこで、図１４に示す半導体装置２０Ｅでは、高周波対応である高周波用柱状電極２５Ｆのはんだボール２７と接する部分の直径（Ｌ１）が、高周波用電極パッド４５Ａ（配線層２４）と接する部分の直径（Ｌ２）に比べて長くとなるよう（Ｌ１＞Ｌ２）構成したことを特徴としている。従って、高周波用柱状電極２５Ｆのはんだボール２７と接する部分の面積（Ｓ１）も、高周波用電極パッド４５Ａ（配線層２４）と接する部分の面積（Ｓ２）に比べて広い面積（Ｓ１＞Ｓ２）となっている。
尚、高周波用電極パッド４５Ａは、通常の電極パッド４５と同様に配線層２４と一体的に形成されるものであるが、半導体素子２２の高周波対応の接続パッドと接続されたものである。
本実施例において、高周波用柱状電極２５Ｆは、その断面積が高周波用電極パッド４５Ａ（配線層２４）から離間するに従い連続的に大きくなる形状とされている。具体的には、高周波用柱状電極２５Ｆは、略円錐台状の形状とされている。また、本実施例に係る半導体装置２０Ｅでは、製造上の観点より高周波対応でない通常の柱状電極２５Ｅについても、高周波用柱状電極２５Ｆの形状と同一の形状とされている。
上記したように、本実施例に係る半導体装置２０Ｅは、高周波用電極パッド４５Ａと接する部分では、高周波用柱状電極２５Ｆの面積Ｓ２（直径Ｌ２）が小さいため、高周波用柱状電極２５Ｆと半導体素子２２との間の寄生容量の低減を図ることができ、伝送特性を向上することができる。また、はんだボール２７と接する先端部においては、高周波用柱状電極２５Ｆの面積Ｓ１（直径Ｌ１）を大きくできるため、高周波用柱状電極２５Ｆとはんだボール２７との接合を高めることができ、実装信頼性を高めることができる。
尚、各柱状電極２５Ｅ，２５Ｆは、前記した各実施例と同様にその先端部が封止樹脂２８の表面から突出している。また、各柱状電極２５Ｅ，２５Ｆの先端部にはバリアメタル２６を介してはんだボール２７が配設されている。よって、はんだボール２７と封止樹脂２８の表面とは離間した構成であり、前記した各実施例と同様の効果を実現することができる。
続いて、上記構成とされた半導体装置２０Ｅの製造方法について説明する。図１５は、半導体装置２０Ｅの製造方法を製造手順に沿って示している。
半導体装置２０Ｅを製造するには、図１５（Ａ）に示すように、パッシベーション膜２９が形成された半導体基板２１上に絶縁膜２３を形成すると共に、この絶縁膜２３の半導体基板２１に形成されている電極部と対向する位置に孔４９を形成する。
続いて、図１５（Ｂ）に示すように、所定のパターンが形成された配線用レジスト４２を絶縁膜２３の上部に形成し、この配線用レジスト４２を用いて配線層２４，電極パッド４５，及び高周波用電極パッド４５Ａを形成する。この各パッド等２４，４５，４５Ａの形成処理が終了すると、図１５（Ｃ）に示すように、配線用レジスト４２は除去される。
続いて、各パッド等２４，４５，４５Ａが形成された半導体基板２１上に、電極用レジスト４３を形成する。この電極用レジスト４３を半導体基板２１上に形成するには、先ず電極用レジスト４３となるＤＦＲを半導体基板２１上に配設する。このＤＦＲは感光性の樹脂であり、露光処理等を実施することにより任意の開口パターンを形成することができる。
本実施例では、露光条件を最適化することにより、円錐台形状の開口パターン５０を形成している。図１５（Ｄ）は、円錐台形状の開口パターン５０が形成された状態を示している。この各開口パターン５０の下部には開口が形成され、よって電極パッド４５及び高周波用電極パッド４５Ａが開口パターン５０に露出した構成となっている。
このように開口パターン５０を有する電極用レジスト４３が形成されると、続いて図１５（Ｄ）に示すように、電極用レジスト４３を用いて開口パターン５０内に高周波用柱状電極２５Ｆ及び柱状電極２５Ｅを形成する処理が行われる。また、各柱状電極２５Ｅ，２５Ｆが形成されると、その先端部にバリアメタル２６が形成される。
続いて、電極用レジスト４３が除去された後、トランスファーモールドにより封止樹脂２８が形成される。その後、ダイシング処理が実施されることにより、半導体基板２１は個片化され、これにより図１５（Ｆ）に示す半導体装置２０Ｅが形成される。
一方、図１６に示す半導体装置２０Ｆにおいても、高周波用柱状電極２５Ｈのはんだボール２７と接する部分の直径（Ｌ３）が、高周波用電極パッド４５Ａ（配線層２４）と接する部分の直径（Ｌ４）に比べて長くとなるよう（Ｌ３＞Ｌ４）構成したことを特徴としている。従って、高周波用柱状電極２５Ｈのはんだボール２７と接する部分の面積（Ｓ３）も、高周波用電極パッド４５Ａ（配線層２４）と接する部分の面積（Ｓ４）に比べて広い面積（Ｓ３＞Ｓ４）となっている。
本実施例において、高周波用柱状電極２５Ｈは、その断面積が高周波用電極パッド４５Ａ（配線層２４）から離間するに従い段階的に大きくなる形状とされている。具体的には、高周波用柱状電極２５Ｈは、はんだボール２７の配設側に位置する大径部５１と、高周波用電極パッド４５Ａ側に位置する小径部５２とにより構成されており、よって大径部５１と小径部５２との間に段部が形成された構成とされている。尚、本実施例においても、高周波対応でない通常の柱状電極２５Ｇについても、高周波用柱状電極２５Ｈと同一形状とされている。
本実施例に係る半導体装置２０Ｆは、図１４に示した第５実施例に係る半導体装置２０Ｅと同様に、高周波用電極パッド４５Ａとが接する部分では高周波用柱状電極２５Ｈの面積Ｓ４（直径Ｌ４）が小さいため、高周波用柱状電極２５Ｈと半導体素子２２との間の寄生容量の低減を図ることができ、伝送特性を向上することができる。また、はんだボール２７と接する先端部においては、高周波用柱状電極２５Ｈの面積Ｓ１（直径Ｌ１）が大きいため、高周波用柱状電極２５Ｈとはんだボール２７との接合を高めることができ、実装信頼性を高めることができる。
尚、本実施例に係る半導体装置２０Ｆにおいても、各柱状電極２５Ｇ，２５Ｈは、前記した各実施例と同様にその先端部が封止樹脂２８の表面から突出している。また、各柱状電極２５Ｇ，２５Ｈの先端部にはバリアメタル２６を介してはんだボール２７が配設されている。よって、はんだボール２７と封止樹脂２８の表面とは離間した構成であり、前記した各実施例と同様の効果を実現することができる。
続いて、上記構成とされた半導体装置２０Ｆの製造方法について説明する。図１７は、半導体装置２０Ｆの製造方法を製造手順に沿って示している。尚、図１５に示した半導体装置２０Ｅの製造方法と共通する処理については、適宜その説明を省略するものとする。
図１７（Ａ）〜（Ｃ）は、図１５（Ａ）〜（Ｃ）と同一処理である。本実施例では、図１７（Ｃ）に示すように各電極パッド等２４，４５，４５Ａが形成された後、図１７（Ｄ）に示すように第２の絶縁膜５３を形成する。この第２の絶縁膜５３は、各電極パッド等４５，４５Ａと対向する位置に小径開口５４が形成されている。この小径開口５４の直径及び面積は、前記した高周波用柱状電極２５Ｈの小径部５２の直径（Ｌ４）及び面積（Ｓ４）とされている。尚、この第２の絶縁膜５３の材質は、内部応力発生防止の面から、絶縁膜２３と同一材料であることが望ましい。
続いて、第２の絶縁膜５３が形成された半導体基板２１上に、電極用レジスト４３を形成する。この電極用レジスト４３を半導体基板２１上に形成するには、先ず電極用レジスト４３となる感光性のＤＦＲを半導体基板２１上に配設し、これに露光処理等を実施することにより大径開口５５を形成する。この大径開口５５の直径及び面積は、前記した高周波用柱状電極２５Ｈの大径部５１の直径（Ｌ３）及び面積（Ｓ３）とされている。
図１７（Ｅ）は、大径開口５５が形成された状態を示している。この各大径開口５５の下部には、第２の絶縁膜５３に形成された小径開口５４が位置している。よって、この小径開口５４及び大径開口５５を介して、電極パッド４５及び高周波用電極パッド４５Ａは露出した構成となっている。
このように大径開口５５を有する電極用レジスト４３が形成されると、続いて図１７（Ｆ）に示すように、電極用レジスト４３を用いて大径開口５５及び小径開口５４内に高周波用柱状電極２５Ｈ及び柱状電極２５Ｇを形成する処理を行う。また、各柱状電極２５Ｇ，２５Ｈが形成されると、その先端部にバリアメタル２６が形成される。
続いて、電極用レジスト４３が除去された後、トランスファーモールドにより封止樹脂２８が形成される。その後、ダイシング処理が実施されることにより、半導体基板２１は個片化され、これにより図１７（Ｇ）に示す半導体装置２０Ｆが形成される。
以上の説明に関し、更に以下の項を開示する。
（付記１）
半導体素子と、
前記半導体素子上に配設された配線層と、
該配線層に一端部が接続された柱状電極と、
前記半導体素子上に形成された封止樹脂とを有する半導体装置であって、
前記柱状電極を前記封止樹脂から突出するよう形成し、
該柱状電極の前記封止樹脂から突出した他端部に、前記封止樹脂の表面から離間するよう外部接続部材を配設したことを特徴とする半導体装置。
（付記２）
付記１記載の半導体装置において、
前記封止樹脂と前記外部接続部材との離間距離が１０μｍ以上８０μｍ以下であることを特徴とする半導体装置。
（付記３）
付記１または２記載の半導体装置において、
前記柱状電極と前記外部接続部材との間にバリアメタルが設けられていることを特徴とする半導体装置。
（付記４）
付記１乃至３のいずれかに記載の半導体装置において、
前記柱状電極と前記外部接続部材とが接する面積が、前記柱状電極と前記配線層とが接する面積に比べて広い面積となるよう構成されていることを特徴とする半導体装置。
（付記５）
付記４記載の半導体装置において、
前記柱状電極の面積が、前記配線層から離間するに従い連続的に大きくなるよう構成したことを特徴とする半導体装置。
（付記６）
付記４記載の半導体装置において、
前記柱状電極の面積が、前記配線層から離間するに従い段階的に大きくなるよう構成したことを特徴とする半導体装置。
（付記７）
付記１乃至３のいずれかに記載の半導体装置において、
前記柱状電極の前記封止樹脂の表面から離間した側の端部の直径が、前記配線層と接する部分の直径に比べて大きくなるよう構成されていることを特徴とする半導体装置。
（付記８）
付記７記載の半導体装置において、
前記柱状電極の直径が、前記配線層から離間するに従い連続的に大きくなるよう構成したことを特徴とする半導体装置。
（付記９）
付記７記載の半導体装置において、
前記柱状電極の直径が、前記配線層から離間するに従い段階的に大きくなるよう構成したことを特徴とする半導体装置。
（付記１０）
半導体基板上に配線層を形成する工程と、
該配線層上に柱状電極を形成するための開口部を有するレジストを形成すると共に、該レジストを用いて導電性金属を前記開口部に前記レジストの厚さを超えて形成する工程と、
前記レジストを剥離した後、前記半導体基板上に封止樹脂を形成する工程と、
前記封止樹脂の厚さを薄くする処理を行う工程と
を有することを特徴とする半導体装置の製造方法。
（付記１１）
付記１０記載の半導体装置の製造方法において、
前記封止樹脂の厚さを薄くする処理として、アッシングを用いたことを特徴とする半導体装置の製造方法。
（付記１２）
付記１０または１１記載の半導体装置の製造方法において、
前記封止樹脂の厚さを薄くする処理を実施した後、前記柱状電極の前記封止樹脂から離間した端部に外部接続部材を形成する工程を実施することを特徴とする半導体装置の製造方法。
（付記１３）
請求項１０乃至１２のいずれかに記載の半導体装置の製造方法において、
前記封止樹脂を、トランスファーモールド法を用いて形成したことを特徴とする半導体装置の製造方法。
図１は、従来の一例である半導体装置の断面図である（その１）。 図２は、従来の一例である半導体装置の断面図である（その２）。 図３は、本発明の第１実施例である半導体装置の断面図である。 図４は、本発明の第１実施例である半導体装置が実装基板に実装された状態を示す図である。 図５は、本発明の第１実施例に係る半導体装置の作用を従来の半導体装置と比べつつ説明する図である（その１）。 図６は、本発明の第１実施例に係る半導体装置の作用を従来の半導体装置と比べつつ説明する図である（その２）。 図７は、本発明の第１実施例に係る半導体装置の製造方法を説明するための図である。 図８は、本発明の第２実施例である半導体装置の断面図である。 図９は、本発明の第３実施例である半導体装置の断面図である。 図１０は、本発明の第４実施例である半導体装置の断面図である。 図１１は、本発明の第２実施例に係る半導体装置の製造方法を説明するための図である。 図１２（Ａ）及び図１２（Ｂ）は、本発明の第２実施例に係る半導体装置の製造方法において、柱状電極の先端に凹凸を形成する方法を説明するための図である。 図１３は、本発明の第４実施例に係る半導体装置の製造方法を説明するための図である。 図１４は、本発明の第５実施例である半導体装置の断面図である。 図１５は、本発明の第５実施例に係る半導体装置の製造方法を説明するための図である。 図１６は、本発明の第６実施例である半導体装置の断面図である。 図１７は、本発明の第６実施例に係る半導体装置の製造方法を説明するための図である。
符号の説明
２０Ａ〜２０Ｇ 半導体装置
２１ 半導体基板
２２ 半導体素子
２３ 絶縁膜
２４ 配線層
２５Ａ〜２５Ｇ 柱状電極
２５Ｆ，２５Ｈ 高周波用柱状電極
２６ バリアメタル
２７ はんだボール
２８ 封止樹脂
３０ 実装基板
３１ 接続電極
３３ 応力集中部
３４ 溶剤成分
３５Ａ〜３５Ｄ ポスト部
３６Ａ〜３６Ｄ 先端部
４２ 配線用レジスト
４３ 電極用レジスト
４４ 治具
４５，４５Ａ 電極パッド
４８ 開口部
５０ 開口パターン
５３ 第２の絶縁膜

Claims (10)

  1. 半導体素子と、
    前記半導体素子上に配設された配線層と、
    該配線層に一端部が接続された柱状電極と、
    前記半導体素子上に形成された封止樹脂とを有する半導体装置であって、
    前記柱状電極を前記封止樹脂から突出するよう形成し、
    該柱状電極の前記封止樹脂から突出した他端部に、前記封止樹脂の表面から離間するよう外部接続部材を配設したことを特徴とする半導体装置。
  2. 請求項１記載の半導体装置において、
    前記封止樹脂と前記外部接続部材との離間距離が１０μｍ以上８０μｍ以下であることを特徴とする半導体装置。
  3. 請求項１または２記載の半導体装置において、
    前記柱状電極と前記外部接続部材との間にバリアメタルが設けられていることを特徴とする半導体装置。
  4. 請求項１乃至３のいずれか１項に記載の半導体装置において、
    前記柱状電極と前記外部接続部材とが接する面積が、前記柱状電極と前記配線層とが接する面積に比べて広い面積となるよう構成されていることを特徴とする半導体装置。
  5. 請求項４記載の半導体装置において、
    前記柱状電極の面積が、前記配線層から離間するに従い連続的に大きくなるよう構成したことを特徴とする半導体装置。
  6. 請求項１乃至３のいずれか１項に記載の半導体装置において、
    前記柱状電極の前記封止樹脂の表面から離間した側の端部の直径が、前記配線層と接する部分の直径に比べて大きくなるよう構成されていることを特徴とする半導体装置。
  7. 請求項６記載の半導体装置において、
    前記柱状電極の直径が、前記配線層から離間するに従い連続的に大きくなるよう構成したことを特徴とする半導体装置。
  8. 半導体基板上に配線層を形成する工程と、
    該配線層上に柱状電極を形成するための開口部を有するレジストを形成すると共に、該レジストを用いて導電性金属を前記開口部に前記レジストの厚さを超えて形成する工程と、
    前記レジストを剥離した後、前記半導体基板上に封止樹脂を形成する工程と、
    前記封止樹脂の厚さを薄くする処理を行う工程と
    を有することを特徴とする半導体装置の製造方法。
  9. 請求項８記載の半導体装置の製造方法において、
    前記封止樹脂の厚さを薄くする処理として、アッシングを用いたことを特徴とする半導体装置の製造方法。
  10. 請求項８または９記載の半導体装置の製造方法において、
    前記封止樹脂の厚さを薄くする処理を実施した後、前記柱状電極の前記封止樹脂から離間した端部に外部接続部材を形成する工程を実施することを特徴とする半導体装置の製造方法。
JP2004142765A 2004-05-12 2004-05-12 半導体装置 Expired - Fee Related JP4119866B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2004142765A JP4119866B2 (ja) 2004-05-12 2004-05-12 半導体装置
US10/945,111 US7122897B2 (en) 2004-05-12 2004-09-21 Semiconductor device and method of manufacturing the semiconductor device
TW093128560A TWI238477B (en) 2004-05-12 2004-09-21 Semiconductor device and method of manufacturing the semiconductor device
CNB2007101823218A CN100521125C (zh) 2004-05-12 2004-09-30 制造半导体器件的方法
KR1020040077960A KR100625632B1 (ko) 2004-05-12 2004-09-30 반도체 장치 및 그 제조 방법
CNB2004100851876A CN100386875C (zh) 2004-05-12 2004-09-30 半导体器件
US11/512,238 US7456089B2 (en) 2004-05-12 2006-08-30 Semiconductor device and method of manufacturing the semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004142765A JP4119866B2 (ja) 2004-05-12 2004-05-12 半導体装置

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2007245851A Division JP4617339B2 (ja) 2007-09-21 2007-09-21 半導体装置の製造方法
JP2008074210A Division JP2008160158A (ja) 2008-03-21 2008-03-21 半導体装置

Publications (2)

Publication Number Publication Date
JP2005327816A true JP2005327816A (ja) 2005-11-24
JP4119866B2 JP4119866B2 (ja) 2008-07-16

Family

ID=35308638

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004142765A Expired - Fee Related JP4119866B2 (ja) 2004-05-12 2004-05-12 半導体装置

Country Status (5)

Country Link
US (2) US7122897B2 (ja)
JP (1) JP4119866B2 (ja)
KR (1) KR100625632B1 (ja)
CN (2) CN100386875C (ja)
TW (1) TWI238477B (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007277526A (ja) * 2006-03-17 2007-10-25 Matsushita Electric Ind Co Ltd 導電性樹脂組成物とこれを用いた電極間の接続方法及び電子部品と回路基板の電気接続方法
JP2007305694A (ja) * 2006-05-09 2007-11-22 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2009283631A (ja) * 2008-05-21 2009-12-03 Rohm Co Ltd 半導体装置および半導体装置の製造方法
JP2011176351A (ja) * 2011-04-28 2011-09-08 Oki Semiconductor Co Ltd 半導体装置およびその製造方法
US8354349B2 (en) 2006-09-26 2013-01-15 Casio Computer Co., Ltd. Semiconductor device having sealing film and manufacturing method thereof
JP2013232486A (ja) * 2012-04-27 2013-11-14 Shinko Electric Ind Co Ltd 接続構造体、配線基板ユニット、電子回路部品ユニット、及び電子装置
JP5532137B2 (ja) * 2010-08-18 2014-06-25 株式会社村田製作所 Ｅｓｄ保護デバイス
JP2016213222A (ja) * 2015-04-30 2016-12-15 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2018082130A (ja) * 2016-11-18 2018-05-24 新光電気工業株式会社 配線基板及びその製造方法
JP2020537340A (ja) * 2017-10-05 2020-12-17 日本テキサス・インスツルメンツ合同会社 半導体デバイスにおけるリードフレーム

Families Citing this family (93)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6642136B1 (en) 2001-09-17 2003-11-04 Megic Corporation Method of making a low fabrication cost, high performance, high reliability chip scale package
US8021976B2 (en) 2002-10-15 2011-09-20 Megica Corporation Method of wire bonding over active area of a semiconductor circuit
US6815324B2 (en) 2001-02-15 2004-11-09 Megic Corporation Reliable metal bumps on top of I/O pads after removal of test probe marks
US6818545B2 (en) 2001-03-05 2004-11-16 Megic Corporation Low fabrication cost, fine pitch and high reliability solder bump
US8158508B2 (en) * 2001-03-05 2012-04-17 Megica Corporation Structure and manufacturing method of a chip scale package
TWI313507B (en) * 2002-10-25 2009-08-11 Megica Corporatio Method for assembling chips
US7099293B2 (en) 2002-05-01 2006-08-29 Stmicroelectronics, Inc. Buffer-less de-skewing for symbol combination in a CDMA demodulator
TWI245402B (en) 2002-01-07 2005-12-11 Megic Corp Rod soldering structure and manufacturing process thereof
JP3772983B2 (ja) * 2003-03-13 2006-05-10 セイコーエプソン株式会社 電子装置の製造方法
US8067837B2 (en) 2004-09-20 2011-11-29 Megica Corporation Metallization structure over passivation layer for IC chip
US8294279B2 (en) 2005-01-25 2012-10-23 Megica Corporation Chip package with dam bar restricting flow of underfill
US20060223313A1 (en) * 2005-04-01 2006-10-05 Agency For Science, Technology And Research Copper interconnect post for connecting a semiconductor chip to a substrate and method of fabricating the same
US7400470B2 (en) * 2005-04-21 2008-07-15 Hitachi Global Storage Technologies Netherlands B.V. Head gimbal assembly and magnetic disk drive with specific solder ball or slider pad and electrode stud dimensioning to produce reliable solder ball connection using laser energy
US7946331B2 (en) 2005-06-14 2011-05-24 Cufer Asset Ltd. L.L.C. Pin-type chip tooling
US7851348B2 (en) 2005-06-14 2010-12-14 Abhay Misra Routingless chip architecture
US7838997B2 (en) 2005-06-14 2010-11-23 John Trezza Remote chip attachment
US8456015B2 (en) 2005-06-14 2013-06-04 Cufer Asset Ltd. L.L.C. Triaxial through-chip connection
US7767493B2 (en) 2005-06-14 2010-08-03 John Trezza Post & penetration interconnection
US7781886B2 (en) 2005-06-14 2010-08-24 John Trezza Electronic chip contact structure
US7560813B2 (en) 2005-06-14 2009-07-14 John Trezza Chip-based thermo-stack
US7687400B2 (en) 2005-06-14 2010-03-30 John Trezza Side stacking apparatus and method
US7786592B2 (en) 2005-06-14 2010-08-31 John Trezza Chip capacitive coupling
JP2007048887A (ja) * 2005-08-09 2007-02-22 Seiko Epson Corp 半導体装置およびその製造方法
US8039956B2 (en) * 2005-08-22 2011-10-18 Texas Instruments Incorporated High current semiconductor device system having low resistance and inductance
US7335536B2 (en) 2005-09-01 2008-02-26 Texas Instruments Incorporated Method for fabricating low resistance, low inductance interconnections in high current semiconductor devices
US7687397B2 (en) 2006-06-06 2010-03-30 John Trezza Front-end processed wafer having through-chip connections
US20070284420A1 (en) * 2006-06-13 2007-12-13 Advanpack Solutions Pte Ltd Integrated circuit chip formed on substrate
DE102006028811A1 (de) * 2006-06-21 2007-12-27 Qimonda Ag Verfahren zum Aufbringen von Lot auf Umverdrahtungsleitungen
US7538021B2 (en) * 2006-09-20 2009-05-26 Intel Corporation Removing dry film resist residues using hydrolyzable membranes
US7600667B2 (en) * 2006-09-29 2009-10-13 Intel Corporation Method of assembling carbon nanotube reinforced solder caps
US7700475B1 (en) 2006-10-05 2010-04-20 Marvell International Ltd. Pillar structure on bump pad
JP4922891B2 (ja) 2006-11-08 2012-04-25 株式会社テラミクロス 半導体装置およびその製造方法
US8749065B2 (en) * 2007-01-25 2014-06-10 Tera Probe, Inc. Semiconductor device comprising electromigration prevention film and manufacturing method thereof
US7670874B2 (en) 2007-02-16 2010-03-02 John Trezza Plated pillar package formation
EP1978559A3 (en) * 2007-04-06 2013-08-28 Hitachi, Ltd. Semiconductor device
SG152101A1 (en) * 2007-11-06 2009-05-29 Agency Science Tech & Res An interconnect structure and a method of fabricating the same
US20090127695A1 (en) * 2007-11-19 2009-05-21 Patrick Kim Surface mount package with enhanced strength solder joint
US7952207B2 (en) * 2007-12-05 2011-05-31 International Business Machines Corporation Flip-chip assembly with organic chip carrier having mushroom-plated solder resist opening
US20090279275A1 (en) * 2008-05-09 2009-11-12 Stephen Peter Ayotte Method of attaching an integrated circuit chip to a module
US20100032194A1 (en) * 2008-08-08 2010-02-11 Ibiden Co., Ltd. Printed wiring board, manufacturing method for printed wiring board and electronic device
DE102009010885B4 (de) * 2009-02-27 2014-12-31 Advanced Micro Devices, Inc. Metallisierungssystem eines Halbleiterbauelements mit Metallsäulen mit einem kleineren Durchmesser an der Unterseite und Herstellungsverfahren dafür
TWI445147B (zh) * 2009-10-14 2014-07-11 Advanced Semiconductor Eng 半導體元件
JP2011108733A (ja) * 2009-11-13 2011-06-02 Casio Computer Co Ltd 半導体装置及びその製造方法
US9142533B2 (en) 2010-05-20 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate interconnections having different sizes
CN203242609U (zh) * 2010-06-02 2013-10-16 株式会社村田制作所 Esd保护装置
US20110299259A1 (en) * 2010-06-04 2011-12-08 Yu-Ling Hsieh Circuit board with conductor post structure
TWI478303B (zh) * 2010-09-27 2015-03-21 Advanced Semiconductor Eng 具有金屬柱之晶片及具有金屬柱之晶片之封裝結構
KR101695353B1 (ko) * 2010-10-06 2017-01-11 삼성전자 주식회사 반도체 패키지 및 반도체 패키지 모듈
US8823165B2 (en) 2011-07-12 2014-09-02 Invensas Corporation Memory module in a package
US9184144B2 (en) 2011-07-21 2015-11-10 Qualcomm Incorporated Interconnect pillars with directed compliance geometry
US8659140B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization using duplicate sets of signal terminals in assemblies without wirebonds to package substrate
US8610260B2 (en) * 2011-10-03 2013-12-17 Invensas Corporation Stub minimization for assemblies without wirebonds to package substrate
JP5947904B2 (ja) 2011-10-03 2016-07-06 インヴェンサス・コーポレイション 直交するウインドウを有するマルチダイ・ワイヤボンド・アセンブリのためのスタブ最小化
WO2013052372A2 (en) 2011-10-03 2013-04-11 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
US8659141B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization using duplicate sets of terminals for wirebond assemblies without windows
US8659142B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization for wirebond assemblies without windows
KR101932665B1 (ko) * 2011-10-10 2018-12-27 삼성전자 주식회사 반도체 패키지
US9425136B2 (en) 2012-04-17 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Conical-shaped or tier-shaped pillar connections
US9299674B2 (en) 2012-04-18 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Bump-on-trace interconnect
US9368477B2 (en) 2012-08-27 2016-06-14 Invensas Corporation Co-support circuit panel and microelectronic packages
US9111817B2 (en) 2012-09-18 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structure and method of forming same
US9287245B2 (en) * 2012-11-07 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Contoured package-on-package joint
US9620468B2 (en) * 2012-11-08 2017-04-11 Tongfu Microelectronics Co., Ltd. Semiconductor packaging structure and method for forming the same
CN102915981B (zh) * 2012-11-08 2016-02-03 南通富士通微电子股份有限公司 半导体器件及其封装方法
CN102931097B (zh) * 2012-11-08 2016-11-23 南通富士通微电子股份有限公司 半导体封装结构的形成方法
US9293338B2 (en) 2012-11-08 2016-03-22 Nantong Fujitsu Microelectronics Co., Ltd. Semiconductor packaging structure and method
CN102915978B (zh) * 2012-11-08 2016-02-03 南通富士通微电子股份有限公司 半导体封装结构
US9343419B2 (en) * 2012-12-14 2016-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structures for semiconductor package
JP5862584B2 (ja) * 2013-03-08 2016-02-16 株式会社村田製作所 モジュールおよびこのモジュールの製造方法ならびにこのモジュールを備える電子装置
US9070423B2 (en) 2013-06-11 2015-06-30 Invensas Corporation Single package dual channel memory with co-support
US9806046B2 (en) * 2014-03-13 2017-10-31 Taiwan Semiconductor Manufacturing Co., Ltd Semiconductor device structure and manufacturing method
US20150262952A1 (en) * 2014-03-13 2015-09-17 Taiwan Semiconductor Manufacturing Co., Ltd Bump structure and method for forming the same
US20150262949A1 (en) * 2014-03-14 2015-09-17 Lsi Corporation Method for Fabricating Equal Height Metal Pillars of Different Diameters
US9824990B2 (en) * 2014-06-12 2017-11-21 Taiwan Semiconductor Manufacturing Company, Ltd. Pad design for reliability enhancement in packages
TWI546932B (zh) * 2014-07-17 2016-08-21 矽品精密工業股份有限公司 半導體封裝件及其製法
US9281296B2 (en) 2014-07-31 2016-03-08 Invensas Corporation Die stacking techniques in BGA memory package for small footprint CPU and memory motherboard design
US9691437B2 (en) 2014-09-25 2017-06-27 Invensas Corporation Compact microelectronic assembly having reduced spacing between controller and memory packages
CN104992936A (zh) * 2015-05-19 2015-10-21 南通富士通微电子股份有限公司 晶圆级芯片封装结构
US9484080B1 (en) 2015-11-09 2016-11-01 Invensas Corporation High-bandwidth memory application with controlled impedance loading
US9935024B2 (en) * 2016-04-28 2018-04-03 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming semiconductor structure
US9679613B1 (en) 2016-05-06 2017-06-13 Invensas Corporation TFD I/O partition for high-speed, high-density applications
US10504827B2 (en) 2016-06-03 2019-12-10 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
JP6712050B2 (ja) * 2016-06-21 2020-06-17 富士通株式会社 樹脂基板及びその製造方法、並びに回路基板及びその製造方法
JP6836121B2 (ja) * 2016-08-19 2021-02-24 セイコーエプソン株式会社 実装構造体、超音波デバイス、超音波探触子、超音波装置、電子機器、及び実装構造体の製造方法
US20180226372A1 (en) * 2017-02-08 2018-08-09 Nanya Technology Corporation Package structure and manufacturing method thereof
JP6926647B2 (ja) * 2017-05-09 2021-08-25 セイコーエプソン株式会社 実装構造体、超音波デバイス、超音波探触子、超音波装置、及び電子機器
US10636758B2 (en) * 2017-10-05 2020-04-28 Texas Instruments Incorporated Expanded head pillar for bump bonds
TWI665774B (zh) * 2018-08-15 2019-07-11 矽品精密工業股份有限公司 電子封裝件及其製法
CN109303037A (zh) * 2018-11-08 2019-02-05 罗源县盛源生态农业专业合作社 一种漂浮式捕鱼装置
CN109524311B (zh) * 2018-11-12 2021-11-05 通富微电子股份有限公司 一种半导体芯片封装方法
US11002926B1 (en) 2019-11-07 2021-05-11 Hewlett Packard Enterprise Development Lp Wavelength division multiplexing optical module
DE102021105572A1 (de) * 2020-03-31 2021-09-30 Taiwan Semiconductor Manufacturing Co., Ltd. Mikroelektromechanisches system und verfahren zu seiner herstellung
JP2023136139A (ja) * 2022-03-16 2023-09-29 キオクシア株式会社 半導体装置およびその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03179755A (ja) 1989-12-07 1991-08-05 Sharp Corp 集積回路と回路基板との接続構造
JP3057130B2 (ja) * 1993-02-18 2000-06-26 三菱電機株式会社 樹脂封止型半導体パッケージおよびその製造方法
TW291589B (ja) * 1995-03-30 1996-11-21 Ftl Co Ltd
JP3015712B2 (ja) * 1995-06-30 2000-03-06 日東電工株式会社 フィルムキャリアおよびそれを用いてなる半導体装置
JPH09162240A (ja) 1995-12-13 1997-06-20 Hitachi Ltd 半導体装置
KR100253314B1 (ko) 1997-09-04 2000-04-15 김영환 스터드 비지에이 패키지 및 그 제조방법
JPH11354578A (ja) 1998-06-11 1999-12-24 Casio Comput Co Ltd 半導体装置及びその製造方法
JP3420703B2 (ja) * 1998-07-16 2003-06-30 株式会社東芝 半導体装置の製造方法
JP3408172B2 (ja) 1998-12-10 2003-05-19 三洋電機株式会社 チップサイズパッケージ及びその製造方法
JP3389517B2 (ja) 1998-12-10 2003-03-24 三洋電機株式会社 チップサイズパッケージ及びその製造方法
JP3577419B2 (ja) * 1998-12-17 2004-10-13 新光電気工業株式会社 半導体装置およびその製造方法
JP3457926B2 (ja) 2000-04-11 2003-10-20 カシオ計算機株式会社 半導体装置およびその製造方法
JP2002270721A (ja) 2001-03-12 2002-09-20 Fujitsu Ltd 半導体装置及びその製造方法
JP2004140037A (ja) * 2002-10-15 2004-05-13 Oki Electric Ind Co Ltd 半導体装置、及びその製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007277526A (ja) * 2006-03-17 2007-10-25 Matsushita Electric Ind Co Ltd 導電性樹脂組成物とこれを用いた電極間の接続方法及び電子部品と回路基板の電気接続方法
JP2007305694A (ja) * 2006-05-09 2007-11-22 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
US8354349B2 (en) 2006-09-26 2013-01-15 Casio Computer Co., Ltd. Semiconductor device having sealing film and manufacturing method thereof
JP2009283631A (ja) * 2008-05-21 2009-12-03 Rohm Co Ltd 半導体装置および半導体装置の製造方法
JP5532137B2 (ja) * 2010-08-18 2014-06-25 株式会社村田製作所 Ｅｓｄ保護デバイス
US8912660B2 (en) 2010-08-18 2014-12-16 Murata Manufacturing Co., Ltd. ESD protection device
JP2011176351A (ja) * 2011-04-28 2011-09-08 Oki Semiconductor Co Ltd 半導体装置およびその製造方法
JP2013232486A (ja) * 2012-04-27 2013-11-14 Shinko Electric Ind Co Ltd 接続構造体、配線基板ユニット、電子回路部品ユニット、及び電子装置
JP2016213222A (ja) * 2015-04-30 2016-12-15 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2018082130A (ja) * 2016-11-18 2018-05-24 新光電気工業株式会社 配線基板及びその製造方法
JP2020537340A (ja) * 2017-10-05 2020-12-17 日本テキサス・インスツルメンツ合同会社 半導体デバイスにおけるリードフレーム
JP7197849B2 (ja) 2017-10-05 2022-12-28 テキサス インスツルメンツ インコーポレイテッド 半導体デバイスにおけるリードフレーム

Also Published As

Publication number Publication date
US7122897B2 (en) 2006-10-17
CN1697148A (zh) 2005-11-16
CN101136344A (zh) 2008-03-05
US7456089B2 (en) 2008-11-25
KR20050108308A (ko) 2005-11-16
TWI238477B (en) 2005-08-21
US20070249093A1 (en) 2007-10-25
TW200537627A (en) 2005-11-16
CN100521125C (zh) 2009-07-29
KR100625632B1 (ko) 2006-09-20
JP4119866B2 (ja) 2008-07-16
US20050253264A1 (en) 2005-11-17
CN100386875C (zh) 2008-05-07

Similar Documents

Publication Publication Date Title
JP4119866B2 (ja) 半導体装置
US7391118B2 (en) Integrated circuit device with embedded passive component by flip-chip connection and method for manufacturing the same
CN102163578B (zh) 半导体装置及其制造方法、叠层芯片安装结构及其形成方法
JP4731495B2 (ja) 半導体装置
TWI502666B (zh) Electronic parts mounting body, electronic parts, substrate
US7994638B2 (en) Semiconductor chip and semiconductor device
JP2008160158A (ja) 半導体装置
KR101926713B1 (ko) 반도체 패키지 및 그 제조방법
JP4617339B2 (ja) 半導体装置の製造方法
EP3301712A1 (en) Semiconductor package assembley
JP2008517475A (ja) 電気接点を有する基板及びその製造方法
JP3457926B2 (ja) 半導体装置およびその製造方法
JP2002368155A (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2000306949A (ja) 半導体装置及びその製造方法並びにその実装構造
US20040099941A1 (en) Flip-chip device having conductive connectors
JP2893634B2 (ja) 電子部品の接続構造
JP7022541B2 (ja) 半導体装置
KR101025418B1 (ko) 반도체 디바이스 및 그 제조 방법
JP2006032871A (ja) 半導体装置
JP3078781B2 (ja) 半導体装置の製造方法及び半導体装置
KR100715969B1 (ko) 금속리드를 갖는 반도체 칩과 그 제조 방법
KR101046377B1 (ko) 반도체 패키지용 인쇄회로기판 및 그의 제조 방법
JPH11261210A (ja) プリント配線基板とチップ部品との接続方法
JP2002353265A (ja) 実装構造体及びその実装方法
JP2009212114A (ja) 突起電極の構造、素子搭載用基板およびその製造方法、半導体モジュール、ならびに携帯機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070718

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070724

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071016

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080122

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080321

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080415

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080425

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110502

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110502

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110502

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110502

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120502

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120502

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130502

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140502

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees