JP5532137B2 - Esd保護デバイス - Google Patents

Esd保護デバイス Download PDF

Info

Publication number
JP5532137B2
JP5532137B2 JP2012529540A JP2012529540A JP5532137B2 JP 5532137 B2 JP5532137 B2 JP 5532137B2 JP 2012529540 A JP2012529540 A JP 2012529540A JP 2012529540 A JP2012529540 A JP 2012529540A JP 5532137 B2 JP5532137 B2 JP 5532137B2
Authority
JP
Japan
Prior art keywords
esd protection
protection device
electrode
terminal electrode
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012529540A
Other languages
English (en)
Other versions
JPWO2012023394A1 (ja
Inventor
登 加藤
純 佐々木
浩輔 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2012529540A priority Critical patent/JP5532137B2/ja
Publication of JPWO2012023394A1 publication Critical patent/JPWO2012023394A1/ja
Application granted granted Critical
Publication of JP5532137B2 publication Critical patent/JP5532137B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60Protection against electrostatic charges or discharges, e.g. Faraday shields
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/642Capacitive arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64Impedance arrangements
    • H01L2223/66High-frequency adaptations
    • H01L2223/6661High-frequency adaptations for passive devices
    • H01L2223/6677High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/023Redistribution layers [RDL] for bonding areas
    • H01L2224/0233Structure of the redistribution layers
    • H01L2224/02331Multilayer structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/023Redistribution layers [RDL] for bonding areas
    • H01L2224/0235Shape of the redistribution layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/023Redistribution layers [RDL] for bonding areas
    • H01L2224/0237Disposition of the redistribution layers
    • H01L2224/02371Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/023Redistribution layers [RDL] for bonding areas
    • H01L2224/0237Disposition of the redistribution layers
    • H01L2224/02375Top view
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/023Redistribution layers [RDL] for bonding areas
    • H01L2224/0237Disposition of the redistribution layers
    • H01L2224/02377Fan-in arrangement
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/023Redistribution layers [RDL] for bonding areas
    • H01L2224/0237Disposition of the redistribution layers
    • H01L2224/02379Fan-out arrangement
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/0501Shape
    • H01L2224/05016Shape in side view
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/0502Disposition
    • H01L2224/05024Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/0502Disposition
    • H01L2224/05026Disposition the internal layer being disposed in a recess of the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155Nickel [Ni] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05541Structure
    • H01L2224/05548Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05562On the entire exposed surface of the internal layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05568Disposition the whole external layer protruding from the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05611Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141Disposition
    • H01L2224/1412Layout
    • H01L2224/1413Square or rectangular array
    • H01L2224/14131Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81191Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81192Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81801Soldering or alloying
    • H01L2224/81815Reflow soldering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0105Tin [Sn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/078Adhesive characteristics other than chemical
    • H01L2924/07802Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1203Rectifying Diode
    • H01L2924/12032Schottky diode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1203Rectifying Diode
    • H01L2924/12036PN diode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体IC等を静電気から保護するESD保護デバイスに関し、特に、機能部分がシリコン基板に構成されているCSP型のESD保護デバイスに関するものである。
移動体通信端末、デジタルカメラ、ノート型PCをはじめとする各種電気機器には、ロジック回路やメモリー回路等を構成する半導体集積回路(ICチップ)が備えられている。このような半導体集積回路は、半導体基板上に形成された微細配線パターンで構成された定電圧駆動回路であるため、一般に、サージのような静電気放電に対しては脆弱である。そこで、このような半導体集積回路を静電気放電から保護するため、ESD(Electro-Static-Discharge)保護デバイスが用いられる。
ESD保護デバイスは、特許文献1〜4に記載されているように、半導体基板にダイオードを含むESD保護回路が構成されたものである。ESD保護回路におけるダイオードの保護動作は、ダイオードの逆方向電圧印加時のブレイクダウン現象を利用していて、ブレイクダウン電圧が動作電圧になる。
特許文献4には、ESD保護デバイスを表面実装部品として構成する例が示されている。ここで、図1を用いて特許文献4のESD保護デバイスの構成を説明する。図1は特許文献4のESD保護デバイスを構成する半導体装置の断面図である。この半導体装置はシリコン基板(半導体基板)1を備えている。シリコン基板1の上面中央部には集積回路が設けられ、上面周辺部には複数の接続パッド2が集積回路に接続されて設けられている。接続パッド2の中央部を除くシリコン基板1の上面には酸化シリコンからなる絶縁膜3が設けられ、接続パッド2の中央部は絶縁膜3に設けられた開口部4を介して露出されている。
絶縁膜3の上面にはポリイミド等の有機樹脂からなる保護膜(絶縁膜)5が設けられている。保護膜5の絶縁膜3の開口部4に対応する部分には開口部6が設けられている。保護膜5の上面の再配線形成領域には凹部7が設けられている。凹部7は開口部6に連通されている。
両開口部4、6を介して露出された接続パッド2の上面から保護膜5の凹部7内の上面の所定の箇所にかけて下地金属層8aおよび該下地金属層8a上に設けられた上層金属層8bからなる再配線8が設けられている。
再配線8の接続パッド部上面には柱状電極10が設けられている。再配線8を含む保護膜5の上面には封止膜11がその上面が柱状電極10の上面と面一となるように設けられている。柱状電極10の上面には半田ボール12が設けられている。
特開平4−146660号公報 特開2001−244418号公報 特開2007−013031号公報 特開2004−158758号公報
ところで、このようなESD保護デバイスを高周波回路中に設けた場合に、ダイオードの寄生容量の影響を受けるという問題があった。すなわち、ESDデバイスが信号線路に挿入されることにより、ダイオードの寄生容量の影響でインピーダンスがずれてしまい、その結果、信号のロスが生じることがある。特に高周波回路に用いられるESD保護デバイスには、接続される信号線路や保護対象である集積回路の高周波特性を低下させないため、寄生容量の小さいことが要求される。
しかし、図1に示されるような従来のESD保護デバイスにおいてはダイオードの寄生容量以外に、電極間に構造上の寄生容量が生じて、ESD保護デバイス自体の容量の増加を招いてしまうことがある。
本発明は、ダイオードの寄生容量による影響を軽減して回路特性の劣化を抑制したESD保護デバイスを提供することを目的としている。
本発明のESD保護デバイスは、高周波ライン用のESD保護回路と前記ESD保護回路に導通する第1及び第2の入出力電極とが形成された半導体基板と、
前記第1の入出力電極と第1の端子電極に導通する柱状の第1のポスト電極と、前記第2の入出力電極と第2の端子電極に導通する柱状の第2のポスト電極と、を備えた再配線層と、を有し、
前記第1及び第2のポスト電極の中心間距離が前記第1及び第2の入出力電極の中心間距離よりも大きい構造とする。
例えば、前記第1のポスト電極と前記第2のポスト電極との間の最短距離が前記第1及び第2の入出力電極の中心間距離よりも大きい。
また、前記再配線層は、内層に形成された第1及び第2の面内配線と、この第1及び第2の面内配線と前記第1及び第2の入出力電極とをそれぞれつなぐ第1及び第2の層間配線とを備え、前記第1のポスト電極は前記第1の面内配線と前記第1の端子電極との間をつなぎ、前記第2のポスト電極は前記第2の面内配線と前記第2の端子電極との間をつなぐ構造とする。
前記第1及び第2のポスト電極の、前記中心軸に直交する面での断面積は前記入出力電極側より前記端子電極側が大きいことが好ましい。
例えば、前記第1及び第2のポスト電極の前記断面積は、前記入出力電極から前記端子電極に向かって連続的又は段階的に大きくなる形状を備える。
また、本発明のESD保護デバイスは、例えば前記半導体基板の第1の側面と、この第1の側面に隣接する第3・第4の側面とで構成される二つの角部の近傍の再配線層上に、第1の信号ラインに接続される第1の端子電極及び第2の信号ラインに接続される第2の端子電極をそれぞれ備え、
前記半導体基板の前記第1の側面に対向する第2の側面と、この第2の側面に隣接する第3・第4の側面とで構成される二つの角部の近傍の再配線層上に、電源ラインに接続される第3の端子電極及びグランドラインに接続される第4の端子電極をそれぞれ備え、
前記ESD保護回路が、第1の端子電極と第3の端子電極との間、第1の端子電極と第4の端子電極との間、第2の端子電極と第3の端子電極との間、及び第2の端子電極と第4の端子電極との間にそれぞれ接続されている構造とする。
本発明によれば、ポスト電極間の浮遊容量を最小限に抑えることができ、寄生容量が小さく高周波特性に優れたESD保護デバイスを実現できる。
図1は特許文献4のESD保護デバイスを構成する半導体装置の断面図である。 図2Aは第1の実施形態に係るESD保護デバイス101の主要部の断面図である。 図2BはESD保護デバイス101の上面図である。 図3はESD保護デバイス101の斜視図である。 図4は図2Aに示したESD保護デバイス101と比較例について、ポスト電極の寸法と面内配線のパッドの大きさを表す図である。 図5は、第1の実施形態に係るESD保護デバイス101を適用した回路図の例である。 図6はそれをアンテナ部分に適用した回路図の例である。 図7AはESD保護デバイス101と実装先のプリント配線板の構成を示す図である。 図7Bはプリント配線板に対するESD保護デバイス101の実装状態の構成を示す図である。 図8Aは第2の実施形態に係るESD保護デバイス102の主要部の断面図である。 図8Bは第2の実施形態に係るESD保護デバイス102の実装面側から見た平面図である。 図9はESD保護デバイス102の回路図である。 図10AはESD保護デバイス102と実装先のプリント配線板の構成を示す図である。 図10Bはプリント配線板に対するESD保護デバイス102の実装状態の構成を示す図である。 図11は第3の実施形態に係るESD保護デバイス103の主要部の断面図である。
《第1の実施形態》
第1の実施形態に係るESD保護デバイスについて、各図を参照して説明する。
図2Aは第1の実施形態に係るESD保護デバイス101の主要部の断面図である。図2BはESD保護デバイス101の上面図である。また、図3はESD保護デバイス101の斜視図である。
ESD保護デバイス101は、図2Aに示すように、入出力電極21A,21Bを有する半導体基板20とその表面に形成された再配線層30とを有する。図2Aでは表れていないが、ESD保護回路は半導体基板20の表層に形成されていて、入出力電極21A,21BはそのESD保護回路に接続されている。再配線層30は、層間配線24A,24B、面内配線25A,25Bおよびポスト電極27A,27Bを含んでいる。
厚み方向に設けられた層間配線24A,24Bの一端は、半導体基板20の表面に設けられた入出力電極21A,21Bに接続されていて、他端は、平面方向に引き回された面内配線25A,25Bの一端に接続されている。面内配線25A,25Bの他端は、厚み方向に設けられたポスト電極27A,27Bの一端に接続されている。
ESD保護デバイス101の上面側には、図2Bに示すように、2つの矩形状の端子電極28A,28Bが形成されている。すなわち、ESD保護デバイス101の上面形状は長辺(寸法:L1)および短辺(寸法:W1)を有する長方形状に形成されていて、端子電極28A,28Bも長辺(寸法:W2)および短辺(寸法:L2)を有する長方形状に形成されている。端子電極28A,28Bの短辺はESD保護デバイスの長辺に対して平行に形成されていて、端子電極28A,28Bの長辺はESD保護デバイス101の端面に対して平行に形成されている。
ESD保護デバイス101は、ショットキーバリアダイオード等のダイオードを含み、入出力電極21A,21Bに接続されている。各入出力電極はアルミニウムのパッド(Alパッド)として構成されている。半導体基板20のESD保護回路が形成されている面には、SiO2からなる無機絶縁層22が設けられていて、この無機絶縁層22のうちAlパッドが設けられた部分には開口部が形成されている。この開口部およびこの開口部の周辺領域には、TiおよびCuからなるUBM(Under Bump Metal)層が形成されていて、このUBM層が層間配線24A,24Bを構成している。UBM層の表面にはCuからなる面内配線25A,25Bが設けられている。面内配線25A,25Bは、隣接するポスト電極27A,27Bが互いに離れた方向に配置されるよう、引き回されている。
面内配線25A,25Bと無機絶縁層22との間には、UBM層と無機絶縁層22との密着性を高めるための絶縁接着層23A,23Bがポリイミドによって形成されている。
面内配線25A,25Bは、それぞれの第1端を第1領域、第2端を第2領域で表すと、第1領域は層間配線24A,24Bに接続される領域、第2領域はポスト電極27A,27Bに接続される領域である。各ポスト電極27A,27Bは、エポキシ系樹脂からなる有機絶縁膜26中に柱状に立てられていて、半導体基板20の主面に対して垂直方向に延設されている。
第1のポスト電極27Aと第2のポスト電極27Bは、両ポスト電極の中心間の距離Aが第1の入出力電極21Aと第2の入出力電極21Bの中心間の距離Bよりも大きくなるように配置されている。
このように、隣接する第1および第2の入出力電極21A−21B間の距離よりも、隣接する第1および第2のポスト電極27A−27B間の距離を大きくすることで、ポスト電極27A−27B間の浮遊容量を最小限に抑えることができ、寄生容量が小さく高周波特性に優れたESD保護デバイスを実現できる。
また、平面視で、層間配線24A,24Bとポスト電極27A,27Bとが重ならないように配置することで、このESD保護デバイス101をプリント配線板のようなマザー基板に直接搭載しても、マザー基板からの熱応力や落下衝撃がESD保護デバイス101に直接的には影響を及ぼしにくくなる。
このESD保護デバイス101において、第1および第2のポスト電極27A,27Bは、両ポスト電極の最大幅が第1および第2の層間配線24A,24Bの径よりも大きく、しかも、各ポスト電極27A,27B間の最短距離Cが第1および第2の入出力電極21A,21Bの中心間距離Bよりも大きくなるように配置されている。この構造により、層間配線24A,24B間に生じる浮遊容量より、ポスト電極27A,27B間に生じる浮遊容量を同等以下にすることができる。そのため、ポスト電極27A,27Bを設けることによる浮遊容量の増加は抑えられる。
図2A、図2B、図3に示すように、ポスト電極27A,27Bは、面内配線25A,25B側の面積が小さく、端子電極28A,28B側の面積が大きいというように、ポスト電極の延設方向(厚み方向)に平行な断面形状が台形状である。この形状による効果について、図4を基に説明する。図4の(a)は図2Aに示したESD保護デバイス101のポスト電極の寸法と面内配線のパッドの寸法とについて示す図である。図4の(b)は比較例の図である。
第1の実施形態に係るESD保護デバイス101では、ポスト電極27A,27Bの、半導体基板20側の幅が小さく、マザーボードに対する実装面側の幅が大きい。そのため、マザーボードとの接続信頼性を確保しつつも、面内配線25A,25Bのサイズを小さくできる。面内配線25A,25Bのサイズが小さければ、面内配線25A,25Bと半導体基板20との間(特に、ポスト電極27A,27Bが接続される面内配線のパッドP27と半導体基板20との間)に生成される容量が小さいので、寄生容量が小さく、高周波特性に優れたESD保護デバイスを実現できる。
また、ポスト電極27A,27Bの延設方向に垂直方向の断面(横断面)が矩形状となるように構成されているため、ポスト電極27A,27Bの断面積を大きくとることができ、半導体基板の面積を有効活用でき、小型化しても、マザーボードとの接続信頼性が高く、さらに高周波特性に優れたESD保護デバイスを実現できる。
なお、ポスト電極27A,27Bの横断面積は入出力電極21A,21B側から端子電極28A,28Bに向かって段階的に大きくなる形状であってもよい。
各ポスト電極27A,27Bの端子電極28A,28B側、つまり、プリント配線板等のマザーボードへの接続面側には、Ni/AuやNi/Sn等の金属めっき膜が設けられている。ポスト電極27Aの表面に形成された金属めっき膜は、信号ライン用の端子電極28Aを構成していて、ポスト電極27Bの表面に形成された金属めっき膜はグランド端子用の端子電極28Bを構成している。
各ポスト電極27A,27Bは例えばCuめっき膜からなり、Niめっき膜はCuめっき膜とAuめっき膜との間の拡散防止層またはCuめっき膜とSnめっき膜との間の拡散防止層として機能する。
図5は、第1の実施形態に係るESD保護デバイス101を適用した回路図の例である。また、図6はそれをアンテナ部分に適用した回路図の例である。
ESD保護デバイス101は、二つのショットキーバリアダイオードが向かい合わせに直列接続されたESD保護回路を構成している。このESD保護デバイス101は、図5に示すように、信号ラインとGNDラインの間に接続される。例えば図6の例では、ESD保護デバイス101の信号ライン用端子電極28Aを信号ラインに接続し、グランド端子用端子電極28BをGNDに接続することで、ESD保護デバイスをアンテナとRF回路の間に挿入する。これにより、アンテナから入ってきたESDの過渡電流はグランドにシャントされ、信号ラインの電圧を安全なレベルにクランプすることができる。
図7AはESD保護デバイス101と実装先のプリント配線板の構成を示す図、図7Bはプリント配線板に対するESD保護デバイス101の実装状態の構成を示す図である。
ESD保護デバイス101は、図7A,図7Bに示すように、プリント配線板50のパッド電極51A,51Bに、これらのパッド電極51A,51B上に設けられたはんだ52A,52Bを介して、リフローはんだ法等によって搭載、固定される。このESD保護デバイス101は、1チャンネル品として構成された例であり、1本の信号ラインに対してESD保護機能を発揮する。
このように、再配線層30におけるポスト電極を断面矩形の柱状に形成することで、ポスト電極のインダクタンス成分を信号周波帯で大きくすることができ、ESD保護回路のダイオードが持つ寄生容量を見かけ上小さくすることができる。その結果、ESD保護性能を低下させることなく、高周波信号に対して寄生容量が小さく、ロスの小さな小型・薄型のESD保護デバイスを実現できる。
また、再配線層30の導体部分を、入出力電極21A,21Bに一端が接続された層間配線24A,24Bと、層間配線24A,24Bの他端に一端が接続された面内配線25A,25Bと、面内配線25A,25Bの他端に接続されたポスト電極27A,27Bとで構成すると、ポスト電極27A,27Bの位置自由度が高まり、これにともなって、その形状の自由度も増すので好適である。
図7A,図7Bに示すように、ESD保護デバイス101はその実装面を下にしてプリント配線板50に実装される。上記の第1実施形態においては、ESD保護デバイス101の実装面側をESD保護デバイス101の上面側とした。
《第2の実施形態》
図8Aは第2の実施形態に係るESD保護デバイス102の主要部の断面図である。図8Bはその実装面側から見た平面図である。図8Aは、図8BにおけるX−Xラインでの断面図である。
ESD保護デバイス102は、入出力電極21A,21D等を有する半導体基板20とその表面に形成された再配線層30とを有する。図8A、図8Bでは表れていないが、ESD保護回路は半導体基板20の表層に形成されていて、入出力電極(21A,21D等)はそのESD保護回路に接続されている。再配線層30は、層間配線(24A,24D等)、面内配線(25A,25D等)およびポスト電極(27A,27D等)を含んでいる。
図8Aに示す断面の構造は、第1の実施形態で示したESD保護デバイス101の場合と同様である。但し、第2の実施形態では端子電極(28A,28D等)にはんだバンプによる端子電極(29A,29D等)を形成している。また、ポスト電極(27A,27D等)は円柱状である。この第2の実施形態では、4つの端子電極を備え2チャンネルのESD保護デバイスを構成している。
図9は前記ESD保護デバイス102の回路図である。ここで端子電極29Cは電源ラインに接続される端子、端子電極29Dはグランドに接続される端子、端子電極29Aは第1の信号ラインに接続される端子、端子電極29Bは第2の信号ラインに接続される端子である。
このように、第1の信号ラインと電源ラインとの間にダイオードD1が接続され、第1の信号ラインとグランドとの間にダイオードD4が接続されている。同様に、第2の信号ラインと電源ラインとの間にダイオードD2が接続され、第2の信号ラインとグランドとの間にダイオードD3が接続されている。また、電源ラインとグランドとの間にダイオードD5が接続されている。また、電源ラインに対して逆向きにダイオードD6が挿入されている。これらのダイオードのうちダイオードD1〜D5は、端子電極29A,29Bから入るサージ電流をバイパスさせて、サージを電源ラインまたはグランドに落とす。
前記ダイオードD5はショットキーバリアダイオード、その他のダイオードD1〜D4,D6はPN接合ダイオードである。なお、ダイオードD6は端子電極29A,29Bから電源ラインへ流れようとする電流を遮断させるために設けている。なお、これらのダイオードD1〜D6は必要な電流容量に応じて複数のダイオードが並列接続されて構成される。
図10AはESD保護デバイス102と実装先のプリント配線板の構成を示す図、図10Bはプリント配線板に対するESD保護デバイス102の実装状態の構成を示す図である。
このESD保護デバイス102は、図10A,図10Bに示すように、プリント配線板50のパッド電極(51A,51D等)に、リフローはんだ法等によって搭載、固定される。このESD保護デバイス102は、2チャンネル品として構成された例であり、2本の信号ラインに対してESD保護機能を発揮する。
《第3の実施形態》
図11は第3の実施形態に係るESD保護デバイス103の主要部の断面図である。このESD保護デバイス103においては、ポスト電極27A,27Bは、デバイスの側面に露出していて、その側面の表面に金属めっき膜による端子電極28A,28Bが形成されている。すなわち、ESD保護デバイスの底面(図11に示す向きでは上方の面)および側面に連続した端子電極28A,28Bが形成されている。
このような構造の端子電極を備えることによって、このESD保護デバイス103をマザーボードに実装した際、はんだが端子電極28A,28Bの側面にも回り込み、はんだと端子電極28A,28Bとの間の接合面積が増大する。その結果、ESD保護デバイス103の接合強度を向上させることができ、また、その実装状態(はんだ付け状態)の確認が容易になる。
D1〜D6…ダイオード
P27…パッド
20…半導体基板
21A,21B,21D…入出力電極
22…無機絶縁層
23A,23B…絶縁接着層
24A,24B…層間配線
25A,25B…面内配線
26…有機絶縁膜
27A,27B,27D…ポスト電極
28A…信号ライン用端子電極
28B…グランド端子用端子電極
29A,29B,29C,29D…はんだバンプ端子電極
30…再配線層
50…プリント配線板
51A,51B…パッド電極
101〜103…ESD保護デバイス

Claims (6)

  1. 高周波ライン用のESD保護回路と前記ESD保護回路に導通する第1及び第2の入出力電極とが形成された半導体基板と、
    前記第1の入出力電極と第1の端子電極に導通する柱状の第1のポスト電極と、前記第2の入出力電極と第2の端子電極に導通する柱状の第2のポスト電極と、を備えた再配線層と、を有し、
    前記第1及び第2のポスト電極の中心間距離が前記第1及び第2の入出力電極の中心間距離よりも大きい、ESD保護デバイス。
  2. 前記第1のポスト電極と前記第2のポスト電極との間の最短距離が前記第1及び第2の入出力電極の中心間距離よりも大きい、請求項1に記載のESD保護デバイス。
  3. 前記再配線層は、内層に形成された第1及び第2の面内配線と、この第1及び第2の面内配線と前記第1及び第2の入出力電極とをそれぞれつなぐ第1及び第2の層間配線とを備え、前記第1のポスト電極は前記第1の面内配線と前記第1の端子電極との間をつなぎ、前記第2のポスト電極は前記第2の面内配線と前記第2の端子電極との間をつなぐ、請求項1又は2に記載のESD保護デバイス。
  4. 前記第1及び第2のポスト電極の、中心軸に直交する面での断面積は前記入出力電極側より前記端子電極側が大きい、請求項3に記載のESD保護デバイス。
  5. 前記第1及び第2のポスト電極の前記断面積は、前記入出力電極から前記端子電極に向かって連続的又は段階的に大きくなる形状を備える、請求項4に記載のESD保護デバイス。
  6. 前記半導体基板の第1の側面と、この第1の側面に隣接する第3・第4の側面とで構成される二つの角部の近傍の再配線層上に、第1の信号ラインに接続される第1の端子電極及び第2の信号ラインに接続される第2の端子電極をそれぞれ備え、
    前記半導体基板の前記第1の側面に対向する第2の側面と、この第2の側面に隣接する第3・第4の側面とで構成される二つの角部の近傍の再配線層上に、電源ラインに接続される第3の端子電極及びグランドラインに接続される第4の端子電極をそれぞれ備え、
    前記ESD保護回路が、第1の端子電極と第3の端子電極との間、第1の端子電極と第4の端子電極との間、第2の端子電極と第3の端子電極との間、及び第2の端子電極と第4の端子電極との間にそれぞれ接続されている、請求項1乃至5の何れかに記載のESD保護デバイス。
JP2012529540A 2010-08-18 2011-07-27 Esd保護デバイス Active JP5532137B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012529540A JP5532137B2 (ja) 2010-08-18 2011-07-27 Esd保護デバイス

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010183317 2010-08-18
JP2010183317 2010-08-18
JP2012529540A JP5532137B2 (ja) 2010-08-18 2011-07-27 Esd保護デバイス
PCT/JP2011/067123 WO2012023394A1 (ja) 2010-08-18 2011-07-27 Esd保護デバイス

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013182825A Division JP5617980B2 (ja) 2010-08-18 2013-09-04 Esd保護デバイス

Publications (2)

Publication Number Publication Date
JPWO2012023394A1 JPWO2012023394A1 (ja) 2013-10-28
JP5532137B2 true JP5532137B2 (ja) 2014-06-25

Family

ID=45605055

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2012529540A Active JP5532137B2 (ja) 2010-08-18 2011-07-27 Esd保護デバイス
JP2013182825A Active JP5617980B2 (ja) 2010-08-18 2013-09-04 Esd保護デバイス

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2013182825A Active JP5617980B2 (ja) 2010-08-18 2013-09-04 Esd保護デバイス

Country Status (4)

Country Link
US (2) US8912660B2 (ja)
JP (2) JP5532137B2 (ja)
CN (1) CN203536403U (ja)
WO (1) WO2012023394A1 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN203536403U (zh) * 2010-08-18 2014-04-09 株式会社村田制作所 Esd保护器件
US9082764B2 (en) * 2012-03-05 2015-07-14 Corning Incorporated Three-dimensional integrated circuit which incorporates a glass interposer and method for fabricating the same
JP6211772B2 (ja) * 2013-02-14 2017-10-11 ローム株式会社 Lsiのesd保護回路および半導体装置
US8907470B2 (en) 2013-02-21 2014-12-09 International Business Machines Corporation Millimeter wave wafer level chip scale packaging (WLCSP) device and related method
JP6098230B2 (ja) * 2013-02-28 2017-03-22 株式会社村田製作所 半導体装置
CN206250192U (zh) * 2013-02-28 2017-06-13 株式会社村田制作所 Esd 保护电路用半导体装置
JPWO2014132938A1 (ja) * 2013-02-28 2017-02-02 株式会社村田製作所 半導体装置およびesd保護デバイス
WO2014132937A1 (ja) * 2013-02-28 2014-09-04 株式会社村田製作所 Esd保護デバイス
JP6048218B2 (ja) * 2013-02-28 2016-12-21 株式会社村田製作所 Esd保護デバイス
CN205452284U (zh) * 2013-04-05 2016-08-10 株式会社村田制作所 Esd保护器件
KR102188985B1 (ko) 2014-02-10 2020-12-10 삼성디스플레이 주식회사 터치 패널 및 터치 패널의 제조 방법
KR102456667B1 (ko) 2015-09-17 2022-10-20 삼성전자주식회사 재배선 패드를 갖는 반도체 소자
US10510741B2 (en) * 2016-10-06 2019-12-17 Semtech Corporation Transient voltage suppression diodes with reduced harmonics, and methods of making and using
CN209266387U (zh) * 2017-03-22 2019-08-16 株式会社村田制作所 薄膜esd保护器件
WO2019031036A1 (ja) * 2017-08-10 2019-02-14 株式会社村田製作所 Esd保護デバイス、および、信号伝送線路
KR20200133888A (ko) * 2019-05-20 2020-12-01 삼성디스플레이 주식회사 표시 장치 및 그것을 포함하는 전자 장치
JP7427392B2 (ja) * 2019-08-27 2024-02-05 株式会社村田製作所 インダクタ部品
US20210159198A1 (en) * 2019-11-24 2021-05-27 Nanya Technology Corporation Semiconductor structure and manufacturing method thereof
JP2022174666A (ja) * 2021-05-11 2022-11-24 音羽電機工業株式会社 半導体回路
WO2023058555A1 (ja) * 2021-10-04 2023-04-13 株式会社村田製作所 過渡電圧吸収素子
US20230206987A1 (en) * 2021-12-29 2023-06-29 Changxin Memory Technologies, Inc. Integrated circuit structure, memory, and integrated circuit layout

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005327816A (ja) * 2004-05-12 2005-11-24 Fujitsu Ltd 半導体装置及びその製造方法
JP2010087113A (ja) * 2008-09-30 2010-04-15 Casio Computer Co Ltd 半導体装置
WO2010061495A1 (ja) * 2008-11-27 2010-06-03 パナソニック株式会社 半導体装置及びその製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04146660A (ja) 1990-10-08 1992-05-20 Fujitsu Ltd 入出力保護素子及びその製造方法
FR2770341B1 (fr) * 1997-10-24 2000-01-14 Sgs Thomson Microelectronics Dispositif de protection contre des decharges electrostatiques a faible niveau de seuil
JP3424164B2 (ja) 1998-12-24 2003-07-07 カシオ計算機株式会社 半導体装置の製造方法
US6140155A (en) 1998-12-24 2000-10-31 Casio Computer Co., Ltd. Method of manufacturing semiconductor device using dry photoresist film
JP2001244418A (ja) 2000-03-01 2001-09-07 Nec Corp 半導体集積回路装置
JP2002064161A (ja) 2000-08-21 2002-02-28 Ibiden Co Ltd 半導体チップ及びその製造方法
JP2002064163A (ja) * 2000-08-21 2002-02-28 Ibiden Co Ltd 半導体チップ
TWI280641B (en) * 2001-12-28 2007-05-01 Via Tech Inc Chip structure
JP3945380B2 (ja) 2002-11-08 2007-07-18 カシオ計算機株式会社 半導体装置およびその製造方法
US7285867B2 (en) 2002-11-08 2007-10-23 Casio Computer Co., Ltd. Wiring structure on semiconductor substrate and method of fabricating the same
JP2005026434A (ja) * 2003-07-02 2005-01-27 Hitachi Ltd 半導体装置
US7468545B2 (en) * 2005-05-06 2008-12-23 Megica Corporation Post passivation structure for a semiconductor device and packaging process for same
JP2007013031A (ja) 2005-07-04 2007-01-18 Toshiba Corp 高周波半導体回路及び無線通信機器
US7397121B2 (en) * 2005-10-28 2008-07-08 Megica Corporation Semiconductor chip with post-passivation scheme formed over passivation layer
KR101517598B1 (ko) * 2008-07-21 2015-05-06 삼성전자주식회사 반도체 장치 및 그 제조 방법
JP5310947B2 (ja) * 2010-06-02 2013-10-09 株式会社村田製作所 Esd保護デバイス
JP5521830B2 (ja) * 2010-06-30 2014-06-18 株式会社村田製作所 Esd保護デバイス
US8241963B2 (en) * 2010-07-13 2012-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. Recessed pillar structure
CN203536403U (zh) * 2010-08-18 2014-04-09 株式会社村田制作所 Esd保护器件
US8853071B2 (en) * 2013-03-08 2014-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical connectors and methods for forming the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005327816A (ja) * 2004-05-12 2005-11-24 Fujitsu Ltd 半導体装置及びその製造方法
JP2010087113A (ja) * 2008-09-30 2010-04-15 Casio Computer Co Ltd 半導体装置
WO2010061495A1 (ja) * 2008-11-27 2010-06-03 パナソニック株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2014033207A (ja) 2014-02-20
US20130168837A1 (en) 2013-07-04
CN203536403U (zh) 2014-04-09
JPWO2012023394A1 (ja) 2013-10-28
US9202791B2 (en) 2015-12-01
WO2012023394A1 (ja) 2012-02-23
US20150061146A1 (en) 2015-03-05
US8912660B2 (en) 2014-12-16
JP5617980B2 (ja) 2014-11-05

Similar Documents

Publication Publication Date Title
JP5532137B2 (ja) Esd保護デバイス
JP5310947B2 (ja) Esd保護デバイス
US9633989B2 (en) ESD protection device
US10020298B2 (en) ESD protection device
US9847299B2 (en) Semiconductor package and mounting structure thereof
KR100415279B1 (ko) 칩 적층 패키지 및 그 제조 방법
JP2004063761A (ja) 半導体装置
JP5843045B2 (ja) 半導体装置
KR20130089473A (ko) 반도체 패키지
JPWO2005122257A1 (ja) コンデンサを内蔵した半導体装置及びその製造方法
JP5521830B2 (ja) Esd保護デバイス
JP2010206021A (ja) 電子部品実装構造体、およびその製造方法
US8847391B2 (en) Non-circular under bump metallization (UBM) structure, orientation of non-circular UBM structure and trace orientation to inhibit peeling and/or cracking
US7884465B2 (en) Semiconductor package with passive elements embedded within a semiconductor chip
JP3855992B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2014167987A (ja) 半導体装置
WO2014192429A1 (ja) 半導体装置
JPWO2005053028A1 (ja) 静電破壊保護素子を備えた半導体装置
JP2008078327A (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130904

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140325

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140407

R150 Certificate of patent or registration of utility model

Ref document number: 5532137

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150