CN205452284U - Esd保护器件 - Google Patents

Esd保护器件 Download PDF

Info

Publication number
CN205452284U
CN205452284U CN201620151265.6U CN201620151265U CN205452284U CN 205452284 U CN205452284 U CN 205452284U CN 201620151265 U CN201620151265 U CN 201620151265U CN 205452284 U CN205452284 U CN 205452284U
Authority
CN
China
Prior art keywords
protective device
esd protective
semiconductor substrate
esd
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN201620151265.6U
Other languages
English (en)
Inventor
加藤登
中矶俊幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Application granted granted Critical
Publication of CN205452284U publication Critical patent/CN205452284U/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Emergency Protection Circuit Devices (AREA)

Abstract

本实用新型涉及ESD保护器件，其具备：Si基板(10)、形成在Si基板(10)的ESD保护电路(10A)、形成在Si基板(10)的表面并与ESD保护电路(10A)的第1以及第2输入输出端导通的焊盘(P1、P2)、形成在Si基板(10)的表面并使焊盘(P1、P2)与金属电镀膜(23A、23B)导通的再配线层(20)、以及形成在Si基板(10)的背面的绝缘性树脂膜(30)。由此，提供一种能够抑制来自外部的噪声等的影响的(ESD)保护器件。

Description

ESD保护器件
本申请是国家申请号为201490000466.5，进入中国国家阶段日期为2015年8月28日，发明名称为“ESD保护器件”的实用新型申请的分案申请。
技术领域
本实用新型涉及从静电放电等的浪涌保护电子电路的ESD保护器件。
背景技术
在各种电子设备中具备IC。为了从因ESD(静电放电)而产生的浪涌保护该IC，在IC的输入输出部连接有例如专利文献1所记载的ESD保护器件。专利文献1公开了在半导体基板上形成有集成电路的ESD保护器件，实现了ESD保护器件的小型化。
专利文献1：日本特表2008－507124号公报
然而，在如专利文献1所记载那样在半导体基板上形成有集成电路的构成的ESD保护器件中，在半导体基板露出的状态的情况下，有可能产生以下现象：半导体基板与外部的导体接触，ESD或者噪声电流经由半导体基流入集成电路，进而流向与ESD保护器件连接的电路(信号线)。
实用新型内容
因此，本实用新型的目的在于提供一种能够抑制来自外部的噪声等的影响的ESD保护器件。
本实用新型的特征在于，具备：半导体基板，其形成有ESD保护电路；第1金属膜，其形成于上述半导体基板的第1面，并且与上述ESD保护电路的第1输入输出端导通；第2金属膜，其形成于上述半导体基板的第1面，并且与上述ESD保护电路的第2输入输出端导通；再配线层，其形成于上述半导体基板的第1面，使上述第1金属膜与第1外部电极导通，并且使上述第2金属膜与第2外部电极导通；以及绝缘性树脂膜，其形成于上述半导体基板的第2面。
在该构成中，由于利用绝缘性树脂膜保护半导体基板，所以即使半导体基板与外部导体接触，噪声(电流)也不会经由半导体基板流入。
优选上述绝缘性树脂膜为热塑性树脂的膜。
在该构成中，例如在通过切割来从晶片分离各个ESD保护器件的情况下，绝缘性树脂膜因切割时的热而向半导体基板的侧面流出，从而不仅半导体基板的第2面，侧面也能够由绝缘性树脂膜保护。
优选上述绝缘性树脂膜形成有多层，多层中的靠近上述半导体基板的至少一层为热固化树脂。
在该构成中，即使因切割时的热而绝缘性树脂膜溶化从而产生膜厚变薄的部位，也能够利用热固化树脂来防止半导体基板的露出。
优选上述绝缘性树脂膜与上述再配线层所包含的树脂层厚度相同。
在该构成中，能够抑制半导体基板的热收缩的影响所引起的弯曲，能够进行半导体基板的精密的切割。
根据本实用新型，通过利用绝缘性树脂膜保护半导体基板，能够防止半导体基板与外部导体接触，而导致噪声(电流)经由半导体基板流入。
附图说明
图1是实施方式所涉及的ESD保护器件的主视剖面图。
图2A是表示形成在Si基板的ESD保护电路的平面构成的图。
图2B是ESD保护电路的电路图。
图3A是表示在ESD保护器件中流动的电流路径的图。
图3B是表示在ESD保护器件中流动的电流路径的图。
图4是表示在绝缘性树脂膜为热塑性的情况下的ESD保护器件的切断部分的示意图。
图5是形成多层绝缘性树脂膜的情况下的ESD保护器件的剖面图。
图6是实施方式所涉及的ESD保护器件的其它例子的主视剖面图。
图7A是表示实施方式所涉及的ESD保护器件的连接例的图。
图7B是表示实施方式所涉及的ESD保护器件的连接例的图。
具体实施方式
图1是本实施方式所涉及的ESD保护器件的主视剖面图。ESD保护器件1是CSP(ChipSizePackage：芯片尺寸封装)类型的器件，在构成有包括二极管以及齐纳二极管的ESD保护电路10A的Si基板10上形成有包括多个树脂层等的再配线层20。Si基板10相当于本实用新型所涉及的半导体基板，但本实用新型所涉及的半导体基板并不局限于Si基板，也可以是GaAs基板等。
图2A是表示形成在Si基板10的ESD保护电路10A的平面构成的图，图2B是ESD保护电路10A的电路图。Si基板10为p型基板，在其表面形成有p型外延层，在该p外延层内按顺序形成有n阱、p阱，由这些阱和p型扩散层或者n型扩散层在Si基板10形成二极管以及齐纳二极管。
在本实施方式中，在Si基板10的表面形成有二极管D1a、D1b、D3a、D3b。而且，在Si基板10的厚度方向上形成有二极管D2、D4以及齐纳二极管Dz。这些各元件形成图2B所示的电路。此外，在图2B中，将二极管D1a、D1b表示为一个二极管D1，将二极管D3a、D3b表示为一个二极管D3。
所形成的二极管D1、D2以正向一致的方式串联连接，二极管D3、D4以正向一致的方式串联连接。另外，串联连接的二极管D1、D2以及二极管D3、D4分别以正向一致的方式与齐纳二极管Dz并联连接。并且，在二极管D1、D4的形成位置之间以及二极管D2、D3的形成位置之间夹设齐纳二极管Dz。所形成的二极管D1a、D1b与二极管D2的连接点成为ESD保护电路10A的第1输入输出端，并与形成于Si基板10的Al焊盘(以下，称为焊盘。)P1连接。另外，所形成的二极管D3a、D3b与二极管D4的连接点成为ESD保护电路10A的第2输入输出端，并与形成于Si基板10的Al焊盘(以下，称为焊盘。)P2连接。焊盘P1、P2相当于本实用新型所涉及的第1金属膜以及第2金属膜。
形成在Si基板10的表层的再配线层20包括以覆盖焊盘P1、P2的一部分而形成于Si基板10的表面的SiN保护膜(未图示)和覆盖SiN保护膜的树脂层21。SiN保护膜通过溅射而形成，树脂层21通过环氧类(或者聚酰亚胺类)阻焊剂的旋涂而形成。在SiN保护膜以及树脂层21上形成有使焊盘P1、P2的一部分露出的开口(接触孔)。
在该接触孔以及该接触孔周边区域形成有由Ti以及Cu构成的层，该层构成层间配线21A、21B。在层间配线21A、21B层的表面的一部分形成有由Cu构成的柱状的层内电极22A、22B。层内电极22A、22B立在由环氧类(或者聚酰亚胺类)树脂构成的树脂层23中。
在层内电极22A、22B的表面形成有Ni/Au或者Ni/Sn等金属电镀膜23A、23B。金属电镀膜23A、23B与层内电极22A、22B导通。ESD保护器件1被安装于母板，从而该金属电镀膜23A、23B成为向印刷线路板等母板的连接面侧。另外，在本实施方式中，金属电镀膜23A与母板的信号线用端子电极连接，金属电镀膜23B与接地用端子电极连接。
通过在Si基板10的背面(与形成有再配线层20的面相反侧的面)例如涂覆具有1MΩ·cm的电阻率的环氧树脂等阻焊剂，来形成绝缘性树脂膜30。通过形成绝缘性树脂膜30，能够防止来自外部的电流对ESD保护器件1带来影响。以下，使用图2A、图2B、图3A以及图3B，与ESD保护器件1的动作原理一起进行说明。
图3A以及图3B是表示在ESD保护器件1中流动的电流路径的图。此外，在图3A中，再配线层20的图示省略。
如上述那样，与ESD保护电路10A的第1输入输出端连接的焊盘P1与信号线连接，与第2输入输出端连接的焊盘P2与接地连接。从信号线向焊盘P1输入的浪涌电流，如图3A以及图3B的虚线路径所示那样，从二极管D1、齐纳二极管Dz通过二极管D4流向焊盘P2。而且，从焊盘P2向与ESD保护器件1连接的母板的接地放电。
如上述那样，ESD保护电路10A的各元件形成于p型基板的Si基板10。因此，若假设不形成绝缘性树脂膜30，且外部导体与ESD保护器件1的Si基板10接触，则有可能从该外部导体向Si基板10流入电流Iout。该情况下，如图3B所示，有可能电流Iout从二极管D2、D4向焊盘P1、P2流入，再从那儿流入信号线。该情况下，使来自信号线的浪涌电流向接地放电这样的ESD保护器件1的功能遭到损害。根据本实用新型，通过在Si基板10形成绝缘性树脂膜30，能够防止电流Iout流入Si基板10。
此外，ESD保护器件1为双向型，例如在从焊盘P2输入浪涌电流的情况下，通过二极管D3、齐纳二极管Dz、二极管D2，并从焊盘P1向接地放电。
另外，绝缘性树脂膜30为与再配线层20几乎相同的厚度。ESD保护器件1在硅晶片上形成有集成电路的状态下通过切割机切削而形成(芯片化)。在假设未形成绝缘性树脂膜30的情况下，在绝缘性树脂膜30的固化时，硅晶片被向再配线层20侧拉动而产生弯曲，从而有可能无法在平面状态下切割硅晶片。因此，通过在Si基板10的背面形成与再配线层20几乎相同的厚度且同材料的绝缘性树脂膜30，能够抑制硅晶片的弯曲，能够在平坦的状态下切割硅晶片。另外，通过绝缘性树脂膜30，能够防止Si基板10的碎裂。此外，绝缘性树脂膜30的厚度并不局限于与再配线层20相同的厚度。
该绝缘性树脂膜30可以为热塑性，该情况下，有时能够进一步抑制电流Iout的影响。图4是表示绝缘性树脂膜30为热塑性的情况下的ESD保护器件1的切断部分的示意图。在硅晶片上形成有集成电路的状态下通过切割机进行切削来形成(芯片化)ESD保护器件1时，如图4所示，因切割时的发热，绝缘性树脂膜30垂至Si基板10的侧面。由此，不仅Si基板10的背面，侧面也能够被绝缘性树脂膜30绝缘保护。
另外，也可以在Si基板10的背面形成多层绝缘性树脂膜。图5是形成了多层绝缘性树脂膜的情况下的ESD保护器件的剖面图。在该例子中，在Si基板10的背面形成有热固化树脂31，并且形成有热塑性树脂32。该情况下，即使因切割时的热导致热塑性树脂32溶化而产生膜厚变薄的部位，也能够通过热固化树脂31，来防止Si基板10的露出。
此外，也可以形成三层以上的绝缘性树脂膜。该情况下，为了防止Si基板10的露出，优选靠近Si基板10的至少一层为热固化树脂。
图6是本实施方式所涉及的ESD保护器件1的其它例子的主视剖面图。与图1同样地，ESD保护器件1A具有构成有ESD保护电路10A的Si基板10，并且在该Si基板10上形成有再配线层40。
形成在Si基板10的表层的再配线层40包括以覆盖焊盘P1、P2的周边部的一部分而形成在Si基板10的表面的SiN(或者SiO2)保护膜41和覆盖SiN保护膜41以及焊盘P1、P2的树脂层42。SiN保护膜41通过溅射而形成，树脂层42通过环氧类(或者聚酰亚胺类)阻焊剂的旋涂而形成。在树脂层42形成有使焊盘P1、P2的一部分露出的接触孔。
在该接触孔及其周边区域形成有Ti/Cu/Ti电极43A、43B。Ti/Cu/Ti电极43A、43B具有与Si基板10的表面对置的平面部分，并且通过树脂层42的接触孔与焊盘P1、P2导通。Ti/Cu/Ti电极43A、43B是ESD保护器件1A的浪涌电流(ESD电流)的电流路径。
在Ti/Cu/Ti电极43A、43B的平面部分的一部分形成有由Au/Ni构成的外部电极44A、44B。形成外部电极44A、44B的Ti/Cu/Ti电极43A、43B的部分被蚀刻而露出Cu，外部电极44A、44B被选择性地电镀到露出的Cu部分。该外部电极44A、44B是ESD保护器件1的输入输出端子用的端子电极，例如，相当于图1所示的金属电镀膜23A、23B。
再配线层40包括进一步形成于树脂层42的树脂层46。树脂层46例如是低介电常数的环氧树脂(或者，聚酰亚胺树脂、液晶聚合物等)的层。此外，Ti/Cu/Ti电极43A、43B在表层具有Ti，所以Ti/Cu/Ti电极43A、43B与树脂层46的接合强度较高。在该树脂层46形成有使外部电极44A、44B的一部分露出的开口46A、46B。
通过在Si基板10的背面例如涂覆具有1MΩ·cm的电阻率的环氧树脂等阻焊剂，来形成绝缘性树脂膜50。绝缘性树脂膜50是与再配线层40几乎相同的厚度。通过形成绝缘性树脂膜50，能够防止来自外部的电流对ESD保护器件1A带来影响。另外，通过形成绝缘性树脂膜50，能够抑制制造时的硅晶片的弯曲。
图7A以及图7B是表示本实施方式所涉及的ESD保护器件1的连接例的图。ESD保护器件1被搭载于电子设备。作为电子设备的例子，能够例举笔记本PC、平板型终端装置、移动电话、数码相机、便携式音乐播放器等。
在图7A中，示出在将I/O端口100和应保护的IC101连接的信号线与GND之间连接了ESD保护器件1的例子。I/O端口100例如是连接天线的端口。本实施方式所涉及的ESD保护器件1为双向型，第1输入输出端以及第2输入输出端的任一个都可以为输入侧。例如在将第1输入输出端作为输入侧的情况下，第1输入输出端与信号线连接，第2输入输出端与GND连接。
在图7B中，示出在将连接器102与IC101连接的信号线与GND线之间连接了ESD保护器件1的例子。该例子的信号线例如是高速传输线路(差动传输线路)，在多个信号线的各个与GND线之间连接有ESD保护器件1。
如以上说明那样，在本实施方式所涉及的ESD保护器件1中，通过在Si基板10形成绝缘性树脂膜30，能够防止Si基板10与外部导体接触，而导致噪声(电流)通过Si基板10向信号线流入。
附图标记说明：1、1A…ESD保护器件；10…Si基板；10A…ESD保护电路；20…再配线层；21…树脂层；21A、21B…层间配线；22A、22B…层内电极；23…树脂层；23A…金属电镀膜(第1外部电极)；23B…金属电镀膜(第2外部电极)；30…绝缘性树脂膜；31…热固化树脂；32…热塑性树脂；40…再配线层；41…SiN保护膜；42…树脂层；43A、43B…Ti/Cu/Ti电极；44A、44B…外部电极；46…树脂层；46A、46B…开口；50…绝缘性树脂膜；P1…焊盘(第1金属膜)；P2…焊盘(第2金属膜)；D1～D4…二极管；Dz…齐纳二极管。

Claims (9)

1.一种ESD保护器件，其中，具备：
半导体基板，其形成有ESD保护电路，所述ESD保护电路包括在面方向形成的多个二极管和在厚度方向形成的多个二极管；
第1金属膜，其形成于所述半导体基板的第1面侧，并且与所述ESD保护电路的第1输入输出端导通；
第2金属膜，其形成于所述半导体基板的所述第1面侧，并且与所述ESD保护电路的第2输入输出端导通；
再配线层，其形成于所述半导体基板的所述第1面侧，使所述第1金属膜与第1外部电极导通，并且使所述第2金属膜与第2外部电极导通；以及
绝缘性树脂膜，其形成于所述半导体基板的第2面侧的整个面。
2.根据权利要求1所述的ESD保护器件，其中，
在厚度方向形成的多个二极管中的第1二极管的一端与所述第1输入输出端连接，另一端与接地连接，在厚度方向形成的多个二极管中的第2二极管的一端与所述第2输入输出端连接，另一端与接地连接。
3.根据权利要求1所述的ESD保护器件，其中，
所述半导体基板是p型硅基板。
4.根据权利要求2所述的ESD保护器件，其中，
所述半导体基板是p型硅基板。
5.根据权利要求1所述的ESD保护器件，其中，
所述绝缘性树脂膜为热塑性树脂的膜。
6.根据权利要求2所述的ESD保护器件，其中，
所述绝缘性树脂膜为热塑性树脂的膜。
7.根据权利要求1至6中任意一项所述的ESD保护器件，其中，
所述绝缘性树脂膜形成有多层，多层中的靠近所述半导体基板的至少一层为热固化树脂。
8.根据权利要求1至6中任意一项所述的ESD保护器件，其中，
在所述第1金属膜及所述第2金属膜与所述第1外部电极及所述第2外部电极之间具有树脂层。
9.根据权利要求8所述的ESD保护器件，其中，
所述绝缘性树脂膜与所述树脂层厚度相同。
CN201620151265.6U 2013-04-05 2014-02-25 Esd保护器件 Expired - Lifetime CN205452284U (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2013079978 2013-04-05
JP2013-079978 2013-04-05
JP2013126659 2013-06-17
JP2013-126659 2013-06-17
CN201490000466.5U CN205104477U (zh) 2013-04-05 2014-02-25 Esd保护器件

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201490000466.5U Division CN205104477U (zh) 2013-04-05 2014-02-25 Esd保护器件

Publications (1)

Publication Number Publication Date
CN205452284U true CN205452284U (zh) 2016-08-10

Family

ID=51658099

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201490000466.5U Expired - Lifetime CN205104477U (zh) 2013-04-05 2014-02-25 Esd保护器件
CN201620151265.6U Expired - Lifetime CN205452284U (zh) 2013-04-05 2014-02-25 Esd保护器件

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201490000466.5U Expired - Lifetime CN205104477U (zh) 2013-04-05 2014-02-25 Esd保护器件

Country Status (4)

Country Link
US (2) US9741709B2 (zh)
JP (2) JP5843049B2 (zh)
CN (2) CN205104477U (zh)
WO (1) WO2014162795A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2525774A (en) 2013-02-28 2015-11-04 Murata Manufacturing Co Semiconductor device
CN205081096U (zh) 2013-02-28 2016-03-09 株式会社村田制作所 Esd保护器件
JP5843045B2 (ja) 2013-02-28 2016-01-13 株式会社村田製作所 半導体装置
CN205104477U (zh) 2013-04-05 2016-03-23 株式会社村田制作所 Esd保护器件
JP6668771B2 (ja) * 2016-01-18 2020-03-18 株式会社村田製作所 電子部品
CN209249442U (zh) * 2017-08-10 2019-08-13 株式会社村田制作所 Esd保护器件以及信号传输线路
JP6929820B2 (ja) 2018-05-23 2021-09-01 ミネベアミツミ株式会社 回路基板、モータユニット、およびファン
JP7154913B2 (ja) 2018-09-25 2022-10-18 株式会社東芝 半導体装置及びその製造方法

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2906576B2 (ja) 1990-05-11 1999-06-21 日産自動車株式会社 半導体装置
FR2683947B1 (fr) 1991-11-18 1994-02-18 Sgs Thomson Microelectronics Sa Diode de protection monolithique basse tension a faible capacite.
JPH05268123A (ja) 1992-03-19 1993-10-15 Fujitsu Ltd 双方向給電回路
JPH05266123A (ja) 1992-03-19 1993-10-15 Fujitsu Ltd 論理シミュレーション方法及び論理シミュレータ
JP2774906B2 (ja) * 1992-09-17 1998-07-09 三菱電機株式会社 薄形半導体装置及びその製造方法
JPH1154708A (ja) 1997-08-06 1999-02-26 Mitsubishi Electric Corp 半導体集積回路装置
US6538300B1 (en) * 2000-09-14 2003-03-25 Vishay Intertechnology, Inc. Precision high-frequency capacitor formed on semiconductor substrate
JP2002252309A (ja) * 2001-02-23 2002-09-06 Denso Corp 半導体チップのパッケージ構造及びパッケージ方法
JP2002270720A (ja) 2001-03-09 2002-09-20 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP4963148B2 (ja) 2001-09-18 2012-06-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2003124222A (ja) 2001-10-11 2003-04-25 Hitachi Ltd 半導体装置
JP3778152B2 (ja) 2002-09-27 2006-05-24 株式会社デンソー ダイオード
US7285867B2 (en) 2002-11-08 2007-10-23 Casio Computer Co., Ltd. Wiring structure on semiconductor substrate and method of fabricating the same
JP3945380B2 (ja) 2002-11-08 2007-07-18 カシオ計算機株式会社 半導体装置およびその製造方法
JP2004281898A (ja) 2003-03-18 2004-10-07 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP3983205B2 (ja) 2003-07-08 2007-09-26 沖電気工業株式会社 半導体装置及びその製造方法
JP2005340573A (ja) 2004-05-28 2005-12-08 Fujikura Ltd 半導体素子、半導体装置、及び半導体素子の製造方法
EP1617473A1 (en) 2004-07-13 2006-01-18 Koninklijke Philips Electronics N.V. Electronic device comprising an ESD device
JP4735929B2 (ja) 2004-08-03 2011-07-27 株式会社村田製作所 誘電体薄膜キャパシタの製造方法、及び誘電体薄膜キャパシタ
JP4547247B2 (ja) 2004-12-17 2010-09-22 ルネサスエレクトロニクス株式会社 半導体装置
US7781826B2 (en) 2006-11-16 2010-08-24 Alpha & Omega Semiconductor, Ltd. Circuit configuration and manufacturing processes for vertical transient voltage suppressor (TVS) and EMI filter
US7880223B2 (en) 2005-02-11 2011-02-01 Alpha & Omega Semiconductor, Ltd. Latch-up free vertical TVS diode array structure using trench isolation
US7468545B2 (en) 2005-05-06 2008-12-23 Megica Corporation Post passivation structure for a semiconductor device and packaging process for same
US7489488B2 (en) 2005-10-19 2009-02-10 Littelfuse, Inc. Integrated circuit providing overvoltage protection for low voltage lines
JP2007123538A (ja) 2005-10-27 2007-05-17 Matsushita Electric Ind Co Ltd サージ保護用半導体装置及びその製造方法
TWI303872B (en) 2006-03-13 2008-12-01 Ind Tech Res Inst High power light emitting device assembly with esd preotection ability and the method of manufacturing the same
JP4267660B2 (ja) 2006-12-05 2009-05-27 日本特殊陶業株式会社 多層配線基板及び素子搭載装置
JP5118982B2 (ja) 2007-01-31 2013-01-16 三洋電機株式会社 半導体モジュールおよびその製造方法
DE102007020656B4 (de) * 2007-04-30 2009-05-07 Infineon Technologies Ag Werkstück mit Halbleiterchips, Halbleiterbauteil und Verfahren zur Herstellung eines Werkstücks mit Halbleiterchips
US7579632B2 (en) 2007-09-21 2009-08-25 Semiconductor Components Industries, L.L.C. Multi-channel ESD device and method therefor
JP5301231B2 (ja) 2008-09-30 2013-09-25 株式会社テラミクロス 半導体装置
US8089095B2 (en) 2008-10-15 2012-01-03 Semiconductor Components Industries, Llc Two terminal multi-channel ESD device and method therefor
JP2009016882A (ja) * 2008-10-20 2009-01-22 Panasonic Corp 半導体装置およびその製造方法
JP4794615B2 (ja) 2008-11-27 2011-10-19 パナソニック株式会社 半導体装置
JPWO2010100995A1 (ja) 2009-03-02 2012-09-06 株式会社村田製作所 アンチヒューズ素子
WO2010114687A1 (en) 2009-03-30 2010-10-07 Megica Corporation Integrated circuit chip using top post-passivation technology and bottom structure technology
JP2010278040A (ja) 2009-05-26 2010-12-09 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
US8710645B2 (en) * 2009-10-19 2014-04-29 Jeng-Jye Shau Area reduction for surface mount package chips
WO2011152255A1 (ja) 2010-06-02 2011-12-08 株式会社村田製作所 Ｅｓｄ保護デバイス
WO2012023394A1 (ja) * 2010-08-18 2012-02-23 株式会社村田製作所 Ｅｓｄ保護デバイス
US8217462B2 (en) 2010-09-22 2012-07-10 Amazing Microelectronic Corp. Transient voltage suppressors
TWI403423B (zh) 2010-12-02 2013-08-01 Cal Comp Electronics & Comm Co 功能選項設定方法與應用其之多功能事務機
JP6002880B2 (ja) 2011-01-20 2016-10-05 株式会社ユピテル 電源制御装置
JP2012182381A (ja) 2011-03-02 2012-09-20 Panasonic Corp 半導体装置
JP6037499B2 (ja) 2011-06-08 2016-12-07 ローム株式会社 半導体装置およびその製造方法
GB2525774A (en) 2013-02-28 2015-11-04 Murata Manufacturing Co Semiconductor device
CN205104477U (zh) 2013-04-05 2016-03-23 株式会社村田制作所 Esd保护器件

Also Published As

Publication number Publication date
US20150371984A1 (en) 2015-12-24
CN205104477U (zh) 2016-03-23
JP6269639B2 (ja) 2018-01-31
US10020298B2 (en) 2018-07-10
JP5843049B2 (ja) 2016-01-13
US20170317069A1 (en) 2017-11-02
JP2016058745A (ja) 2016-04-21
JPWO2014162795A1 (ja) 2017-02-16
WO2014162795A1 (ja) 2014-10-09
US9741709B2 (en) 2017-08-22

Similar Documents

Publication Publication Date Title
CN205452284U (zh) Esd保护器件
CN104051429B (zh) 用于晶圆级封装的方法和装置
CN105051887B (zh) 半导体装置
JP5532137B2 (ja) Ｅｓｄ保護デバイス
JP5796692B2 (ja) Ｅｓｄ保護デバイス
CN205508776U (zh) 半导体装置
CN106033752A (zh) 半导体衬底及具有半导体衬底的半导体封装结构
JP2010135391A (ja) 半導体装置及び半導体装置の製造方法
CN103855126B (zh) 半导体器件及其制造方法
JP2014167987A (ja) 半導体装置
JP2010016062A (ja) 半導体装置
JPWO2016181710A1 (ja) 薄膜デバイス
CN205282447U (zh) 半导体装置
CN208127191U (zh) 一种半导体芯片的封装结构
JP2007134552A (ja) 半導体装置
JP6098230B2 (ja) 半導体装置
WO2014192430A1 (ja) 半導体装置
CN112670259B (zh) 晶圆封装元件
JP2018067575A (ja) 半導体装置および配線基板の設計方法

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20160810

CX01 Expiry of patent term