CN103855126B - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN103855126B
CN103855126B CN201310069494.4A CN201310069494A CN103855126B CN 103855126 B CN103855126 B CN 103855126B CN 201310069494 A CN201310069494 A CN 201310069494A CN 103855126 B CN103855126 B CN 103855126B
Authority
CN
China
Prior art keywords
protection ring
functional area
semiconductor devices
material layer
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310069494.4A
Other languages
English (en)
Other versions
CN103855126A (zh
Inventor
陈宪伟
吴念芳
郭鸿毅
陈洁
陈英儒
于宗源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN103855126A publication Critical patent/CN103855126A/zh
Application granted granted Critical
Publication of CN103855126B publication Critical patent/CN103855126B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

公开了半导体器件及其制造方法。在一个实施例中，一种制造半导体器件的方法包括在工件上方形成集成电路的第一功能区域，以及在工件上方形成集成电路的第二功能区域。该方法包括围绕集成电路的第一功能区域形成保护环。在第一功能区域和第二功能区域上方设置的材料层中形成该保护环。

Description

半导体器件及其制造方法
技术领域
本发明涉及半导体器件及其制造方法。
背景技术
半导体器件用于各种电子应用，举例来说，诸如个人电脑、手机、数码相机和其他电子设备。通常通过提供工件；在工件上方形成各种材料层；以及使用光刻来图案化材料层以形成集成电路来制造半导体器件。通过最小部件尺寸的不断减小，半导体产业继续提高集成电路的各种电子元件(即晶体管、二极管、电阻器、电容器等)的集成密度，这实现了将更多的元件集成在给定的区域内。
在半导体器件中使用诸如金属或半导体的导电材料用于为集成电路形成电连接。多年来，铝用作导电材料金属进行电连接，而二氧化硅用作绝缘体。但是，随着器件的尺寸减小，为了改善器件性能，用于导体和绝缘体的材料已经发生变化。现在，在一些用途中，铜通常用作互连件的导电材料。在互连件的绝缘材料的一些设计中，已开始使用低介电常数(k)材料和极低k(ELK)材料。
发明内容
为了解决现有技术中存在的问题，根据本发明的一方面，提供了一种制造半导体器件的方法，所述方法包括：在工件上方形成集成电路的第一功能区域；在所述工件上方形成所述集成电路的第二功能区域；以及围绕所述集成电路的第一功能区域形成保护环，其中，形成所述保护环包括在所述第一功能区域和所述第二功能区域上方设置的材料层中形成所述保护环。
在所述的方法中，形成所述保护环包括形成第一保护环，并且，所述方法还包括在围绕所述第二功能区域在所述材料层中形成第二保护环。
所述的方法还包括在所述工件上方形成所述集成电路的多个所述第二功能区域。
在所述的方法中，形成所述保护环包括形成第一保护环，并且，所述方法还包括围绕所述多个所述第二功能区域中的每一个第二功能区域在所述材料层中形成第二保护环。
在所述的方法中，形成所述保护环包括在后段(BEOL)制造工艺中形成所述保护环。
所述的方法还包括围绕所述集成电路的外围形成密封环，其中，形成所述密封环包括围绕所述保护环和所述集成电路的第二功能区域形成所述密封环。
根据本发明的另一方面，提供了一种半导体器件，包括：集成电路的第一功能区域，设置在工件上方；所述集成电路的第二功能区域，设置在所述工件上方；以及保护环，围绕所述第一功能区域的外围设置，其中，所述保护环设置在材料层中，所述材料层设置在所述第一功能区域和所述第二功能区域上方。
在所述的半导体器件中，所述材料层包括多个绝缘材料层。
在所述的半导体器件中，所述保护环包括在所述多个绝缘材料层中设置的多条导线。
在所述的半导体器件中，所述保护环还包括在所述多条导线中的两条导线之间设置的多个导电通孔或通孔条，并且，所述多个导电通孔或所述通孔条设置在所述多个绝缘材料层中的一个绝缘材料层中。
在所述的半导体器件中，所述半导体器件包括多个金属化层，并且，所述保护环设置在所述半导体器件的多个金属化层中的每一个金属化层中。
在所述的半导体器件中，所述保护环的多条导线中的一条导线是不连续的。
所述的半导体器件还包括具有第一端部和第二端部的电路线路，其中，所述电路线路的第一端部连接至所述集成电路的第一功能区域，并且，所述电路线路延伸穿过所述多条导线中的不连续的导线。
在所述的半导体器件中，所述电路线路的第二端部连接至第二功能电路。
根据本发明的又一方面，提供了一种半导体器件，包括：集成电路的多个功能区域，设置在工件上方；保护环，围绕所述多个功能区域中的一个功能区域设置，所述保护环设置在材料层中，所述材料层设置在所述多个功能区域上方；以及密封环，围绕所述保护环和所述集成电路的多个功能区域设置在所述材料层中。
在所述的半导体器件中，所述材料层包含绝缘材料。
在所述的半导体器件中，所述绝缘材料包括介电常数小于约3.9的低介电常数(k)材料。
在所述的半导体器件中，所述保护环是连续的。
在所述的半导体器件中，所述保护环包含导电材料。
在上述半导体器件中，所述保护环的一部分包括导线，并且，所述导线的宽度为约0.1μm或更大。
附图说明
为了更全面地理解本发明及其优点，现在将参考结合附图所进行的以下描述，其中：
图1是根据一些实施例的半导体器件的俯视图，其中围绕集成电路的功能区域形成保护环；
图2是图1中示出的半导体器件的一部分的截面图；
图3是根据其他实施例的半导体器件的俯视图，其中围绕集成电路的每一个功能区域形成保护环；
图4是图3中示出的半导体器件的透视图；
图5是根据其他实施例的半导体器件的俯视图，其中围绕集成电路的每一个功能区域形成保护环；
图6是图5中示出的半导体器件的透视图；
图7是根据一些实施例的半导体器件的透视图，其中围绕集成电路的一些功能区域形成保护环；
图8是根据一些实施例的保护环的透视图，其中保护环是连续的；
图9是根据其他实施例的保护环的透视图，其中保护环是不连续的；
图10是根据一些实施例的两个保护环的透视图，其中穿过保护环的不连续区域布线电路线路；
图11和图12是根据一些实施例的保护环的一部分的截面图；
图13是根据一些实施例的围绕半导体器件的多个保护环设置的密封环的截面图；以及
图14是根据一些实施例的制造半导体器件的方法的流程图。
除非另有说明，不同附图中的相应标号和符号通常是指相应部件。绘制附图用于清楚地示出各个实施例的相关方面而不必按比例绘制。
具体实施方式
在下面详细论述本发明的一些实施例的制造和使用。然而，应该理解，本发明提供了许多可以在各种具体环境中实现的可应用的发明构思。所论述的具体实施例仅是制造和使用本发明的说明性具体方式，而不用于限制本发明的范围
本发明的一些实施例涉及半导体器件及其制造方法。将在本文中描述用于多功能集成电路的新型保护环。
首先参照图1，示出根据一些实施例的半导体器件100的俯视图，其中围绕集成电路的功能区域104a形成保护环106a。半导体器件100包括工件102。举例来说，工件102可以包括含有硅或其他半导体材料的半导体衬底并且可以被绝缘层覆盖。工件102还可以包括其他有源元件或电路(未示出)。例如，工件102可以包括位于单晶硅上方的氧化硅。工件102可以包括半导体元件，诸如晶体管、二极管等。化合物半导体(作为实例，GaAs、InP、Si/Ge或SiC)可以用于代替硅。作为实例，工件102可以包括绝缘体上硅(SOI)或绝缘体上锗(GOI)衬底。
在半导体器件100的功能区域104a和104b中在工件102中和/或上方形成有源区域。有源区域可以包括晶体管(诸如图2中示出的晶体管116)、逻辑器件、存储器器件或其他类型的电路。在图1中仅示出两个功能区域104a和104b；但是，将在本文中进一步描述，根据一些实施例，在单个集成电路上形成三个或更多个功能区域104。
围绕功能区域104a的外围形成保护环106a。在一些实施例中，在半导体器件100的上部材料层中形成保护环106a。例如，将在本文中进一步描述，在半导体器件100的金属化层M1、V1和MN(参见图2)中形成保护环106a。在一些实施例中，在半导体器件100的每一金属化层M1、V1和MN中形成保护环106a。
再次参照图1，围绕集成电路的外围形成密封环108。密封环108围绕保护环106a形成，而保护环106a围绕功能区域104a设置。密封环108也围绕功能区域104b。在一些实施例中，在其中形成保护环106a的同一或同一些材料层中形成密封环108。
在一些实施例中，仅在半导体器件100的一个功能区域104a上或仅在一些功能区域104a上形成保护环106a。在其他实施例中，在半导体器件100的所有功能区域104a和104b上形成保护环106a。例如，在图1中以围绕功能区域104b的外围设置的虚线示出保护环106b。
图2是图1中示出的半导体器件100的一部分的截面图。示出保护环106a及功能区域104a的一部分的截面图。示出功能区域104a中的有源区域的实例，其中有源区域包括晶体管116。可选地，功能区域104a可以包括其他类型的电路。晶体管116包括在工件102内形成的在边缘处被浅沟槽隔离(STI)区域118限定的源极和漏极区域124。晶体管116包括在工件102上方在源极和漏极区域124之间形成的栅极电介质122和在栅极电介质122上方设置的栅极120。
半导体器件100包括接触层CO，其包括在绝缘材料115中形成的接触件114，该接触件114设置在功能区域104a的晶体管116和其他有源器件(未示出)上方。接触件114与晶体管116的栅极120形成电接触。还可以形成其他接触件114，诸如用于晶体管116的源极和漏极区域124的接触件(未示出)。在接触层CO上方形成多个金属化层M1、V1和MN，在这些金属化层中形成为功能区域104a提供电连接的导线110’和通孔112”。
在半导体器件100的金属化层M1、V1和MN中形成保护环106a。保护环106a包括在金属化层M1中形成的导线110、在金属化层V1中形成的与金属化层M1中的导线110的顶面连接的导电通孔112或一个或多个通孔条(via bar)112’、和在金属化层MN中形成的与导电通孔112或一个或多个通孔条112’连接的导线110。位于金属化层M1中的导线110、导电通孔112或一个或多个通孔条112’和在金属化层MN中形成的导线110分别形成在绝缘材料层132a、132b和132c中。绝缘材料层132a、132b和132c在本文中还被称为材料层130。
举例来说，保护环106a的导线110包含Cu、Cu合金、其他金属、或它们的多层或组合。保护环106a的导线110的宽度在截面图中具有尺寸d1。作为实例，在一些实施例中，尺寸d1为约0.1μm或更大。作为另一实例，在一些实施例中，尺寸d1为约1.5μm。可选地，尺寸d1可以包括其他值，并且导线110可以包含其他材料。在示出的实例中，导线110是连续的。可选地，将在下文中进一步描述，导线110可以是不连续的，。
举例来说，保护环106a的导电通孔112或通孔条112’包含Cu、Cu合金、其他金属、或它们的多层或组合。可选地，导电通孔112和通孔条112’可以包含其他材料。导电通孔112或通孔条112’的宽度在截面图中具有尺寸d2。作为实例，在一些实施例中，尺寸d2为约0.05μm或更大。可选地，尺寸d2可以包括其他值。导电通孔112可以包括在金属化层M1和MN中的导线110之间设置的多个通孔112的阵列或在金属化层M1和MN中的导线110之间设置的连续的或不连续的通孔条112’。
作为实例，在一些实施例中，保护环106a与功能区域104a的外围间隔分开约0.1μm或更小的尺寸d3。在其他实施例中，保护环106可以与功能区域104a的外围间隔分开其它尺寸。
在一些实施例中，绝缘材料层132a、132b和/或132c中的一层或多层可以包含低介电常数(k)材料，该材料的介电常数或k值小于二氧化硅的介电常数(其为约3.9)。作为另一实例，在其他实施例中，绝缘材料层132a、132b和/或132c中的一层或多层可以包含介电常数或k值为约2.5或更小的极低k(ELK)材料。作为实例，绝缘材料层132a、132b和/或132c可以包括厚度为约70至210nm的介电膜(诸如黑金刚石TM(BD)膜)、氟化硅玻璃(FSG)或其他材料。可选地，绝缘材料层132a、132b和/或132c可以包含其他材料和尺寸。这些材料中的一些材料具有低结构强度，并且有利的是，接近功能区域104a的外围设置的保护环106a为半导体器件100提供增强的结构支撑和稳健性。例如，保护环106a还防止或减少绝缘材料132a、132b和/或132c分层的可能性。
为了制造半导体器件100，提供了工件102，并且在功能区域104a和104b中形成有源区域，诸如晶体管116。在绝缘材料115中形成接触件114，其形成在工件102和有源区域上方。采用消减(subtractive)或镶嵌技术形成金属化层M1、V1和MN。作为另一实例，在一些实施例中，可以采用双镶嵌技术同时形成两个邻近的金属化层V1/MN。在一些实施例中，与形成功能区域104a的导线110’和通孔112”同时形成保护环106a是有利的。在其他实施例中，可以可选地使用分开的制造或光刻工艺步骤来形成保护环106a。
图3是根据其他实施例的半导体器件100的俯视图，其中围绕集成电路的每一个功能区域104形成保护环106。图4是图3中示出的半导体器件100的透视图。围绕半导体器件100的外围，例如围绕保护环106(其围绕功能区域104设置)形成密封环108。
在图3和图4中示出的实施例中，功能区域104包括基本相同的尺寸和形状。作为实例，功能区域104可以包括多个存储器器件或具有类似或相同功能的其他类型的器件。可选地，功能区域104可以包括不同的功能。
在图4中，为了简明起见，没有示出在位于功能区域104上方的金属化层M1、V1和/或MN中形成的导线和通孔；但是，在一些实施例中，可以在其中形成保护环106的位于功能区域104上方的相同金属化层M1、V1和/或MN中形成导线和通孔。同样为了简化附图，在图4中(或在图5和图6中)没有对每一个功能区域104和保护环106都进行标记。
图5是根据其他实施例的半导体器件100的俯视图，其中围绕集成电路的每一个功能区域104形成保护环106。图6是图5中示出的半导体器件100的透视图。在示出的实施例中，功能区域104包括不同的形状和尺寸。功能区域104还可以包括不同的或基本相同的功能。例如，根据半导体器件100的用途和类型，功能区域104可以包含各种功能、电路或模块。
半导体器件100包括含有功能区域104的单个集成电路，其中在包括半导体晶圆的工件102上制造集成电路。例如，在一些实施例中，在工件102上制造多个集成电路，然后将其分割成包括片上系统(SOC)的多个半导体器件100，每一个半导体器件100都包括多个功能区域104。
图7是根据一些实施例的半导体器件100的透视图，其中围绕集成电路的一些功能区域104a、104b、104c和104d分别形成保护环106a、106b、106c和106d。在其他功能区域104上没有形成保护环。例如，在半导体器件100中可以包括围绕预定的功能区域104a、104b、104c和104d的保护环106a、106b、106c和106d。例如，在半导体器件100中可以包括围绕需要并且受益于增强的稳健性的特定功能区域104a、104b、104c和104d的保护环106a、106b、106c和106d。作为另一实例，在半导体器件100中还可以或可选地包括围绕具有足够用于保护环106a、106b、106c和106d的区域的功能区域104a、104b、104c和104d的保护环106a、106b、106c和106d。
图8是根据一些实施例的半导体器件100的保护环106的透视图，其中保护环106是连续的。在金属化层M1和MN中形成的导线110每一个都包括连续的导线110。单个连续的通孔条112’包括在金属化层V1中形成的连续的导线。连续的通孔条112’具有小于导线110的宽度。图8中示出的连续的保护环106被完全密封并且对半导体器件100接近保护环106的稳健性提供了很大的改善。根据本发明的一些实施例，可以围绕半导体器件100的一个或多个功能电路104的外围形成连续的保护环106。
图9是根据其他实施例的半导体器件100的保护环106的透视图，其中保护环106是不连续的。在一些实施例中，金属化层M1和MN中的导线110是不连续的，并且金属化层V1中的通孔条112’也是不连续的。金属化层V1可以包括在通孔条112’之间设置的一个或多个通孔112。可选地，在金属化层M1或MN中的导线110中仅有一条可以是不连续的。保护环106的不连续区域134允许进行例如与半导体器件100的另一范围或区域的电路布线。
图10是根据一些实施例的两个保护环106a和106b的透视图，其中穿过保护环106a和106b的不连续区域134布线电路线路(circuit routing line)136。在示出的实施例中，保护环106a和106b均在一侧上是不连续的。分别位于保护环106a和106b的金属化层M1和MN中的导线110a和110b可以都是不连续的，或在保护环106a和106b的金属化层M1(或MN，未示出)中分别仅有一条导线110a可以是不连续的，如图10中的虚线所示。保护环106a和106b的通孔条112a’和112b’各自都是不连续的。在一些实施例中，可以将电路线路136的一个端部138a电连接至功能区域104a，并且可以将电路线路136的另一端部138b电连接至功能区域104b以在功能区域104a和104b之间提供电连接。可选地，例如，保护环106a和106b的不连续区域134可以用于提供功能区域104a或104b与半导体器件100的其他区域、接触焊盘或输入/输出区域(未示出)的电连接。
图11和图12是根据一些实施例的半导体器件100的保护环106的一部分的截面图。在金属化层V1至VN-1中形成通孔112或通孔条112’，并且在金属化层M1至MN中形成导线110。在绝缘材料层132内形成的顶部金属化层VN-1/MN上方设置钝化层144a和144b(参见图12)。在图11中，一些导线110是连续的，其他导线110是不连续的并且包括不连续区域134。
在图12中，在保护环106的不连续区域134中形成电路线路136。电路线路136提供从功能区域104到功能区域104的外部区域142的电连接。例如，电路线路136适合于将来自半导体器件100的功能区域104的信号140输出到功能区域104的外部区域142。为了简明起见，在图11和图12中未对所有的导线110、通孔112或通孔条112’或者绝缘材料层132进行标记。
图13是根据一些实施例的围绕半导体器件100的多个保护环106(未在图13中示出；参见图12)设置的密封环108的截面详视图。接近半导体器件100的划线148形成密封环108。在其中形成部分保护环106(参见图12)的相同的材料层M1至MN和V1至VN-1中形成部分密封环108。密封环108包括具有导电材料的两个同心环150b和150a，其中较大的环150a包括接近密封环108的顶面设置的导电材料146。密封环108减少或阻止管芯切割期间的碎裂并且阻止最终的集成电路受到湿气损伤。例如，在一些实施例中，较小的环150b包括在切割工艺中被破坏的牺牲元件，而较大的环150a保留在结构中。可选地，例如，密封环108可以包括单个较大的环150a而可以不包括较小的环150b，未示出。
图14是根据一些实施例的制造半导体器件的方法的流程图160。在步骤162中，在工件上方形成集成电路的第一功能区域。在步骤164中，在工件上方形成集成电路的第二功能区域。在步骤166中，围绕集成电路的第一功能区域在集成电路的第一功能区域和第二功能区域上方设置的材料层中形成保护环。
本发明的一些实施例包括制造半导体器件的方法。其他实施例包括含有本文中描述的新型保护环106、106a、106b、106c和106d的半导体器件100。
本发明的一些实施例的优势包括提供新型保护环106、106a、106b、106c和106d，其减少或防止半导体器件100的绝缘材料层132、132a、132b和132c分层并且加强集成电路的整体结构，形成具有强化强度的集成电路。由于保护环106、106a、106b、106c和106d的导电材料塔式结构(例如，由导线110和通孔112和/或通孔条112’组成)，减少了绝缘材料层132、132a、132b和132c中的应力，对其中形成保护环106、106a、106b、106c和106d的材料层130的绝缘材料层132、132a、132b和132c形成分层保护。例如，在绝缘材料层132、132a、132b和132c包含ELK材料的实施例中，保护环106、106a、106b、106c和106d尤其有利于为材料层130的绝缘材料层132、132a、132b和132c提供稳健性增强的结构。新型保护环106、106a、106b、106c和106d在(例如，集成电路的)半导体器件100内提供改善的机械支撑。
由于导线110和通孔112和/或通孔条112’的导电材料，保护环106、106a、106b、106c和106d还提供了噪声降低或防止。作为实例，保护环106、106a、106b、106c和106d还用作屏蔽件，阻止噪声影响功能区域104、104a、104b、104c和104d和/或防止功能区域104、104a、104b、104c和104d发出可能有害地影响其他功能区域104、104a、104b、104c和104d和/或半导体器件100的外部器件的噪声。通过实施本文中描述的新型保护环106、106a、106b、106c和106d，可以保护功能区域104、104a、104b、104c和104d免受来自单个集成电路中的其他功能区域104、104a、104b、104c和104d的噪声干扰。
在一些实施例中，在后段(BEOL)工艺和结构中不需要额外的光刻掩模或工艺来包括保护环106、106a、106b、106c和106d；相反，可以修改用于形成功能区域104a(参见图2)的导线110’和通孔112”的现有光刻掩模和工艺来形成本文中描述的新型保护环106、106a、106b、106c和106d。此外，新型保护环106、106a、106b、106c和106d的结构和设计可很容易地应用于制造工艺流程中。
根据本发明的一些实施例，一种制造半导体器件的方法包括在工件上方形成集成电路的第一功能区域，以及在工件上方形成集成电路的第二功能区域。该方法包括围绕集成电路的第一功能区域形成保护环。在第一功能区域和第二功能区域上方设置的材料层中形成该保护环。
根据其他实施例，一种半导体器件包括在工件上方设置的集成电路的第一功能区域和在工件上方设置的集成电路的第二功能区域。保护环围绕第一功能区域的外围设置。该保护环设置在第一功能区域和第二功能区域上方设置的材料层中。
根据其他实施例，一种半导体器件包括在工件上方设置的集成电路的多个功能区域。围绕多个功能区域中的一个功能区域设置保护环。该保护环设置在多个功能区域上方设置的材料层中。密封环围绕集成电路的保护环和多个功能区域设置在材料层中。
尽管已经详细地描述了本发明的一些实施例及其优势，但应该理解，可以在不背离所附权利要求限定的本发明主旨和范围的情况下，做各种不同的改变、替换和更改。例如，本领域的技术人员将很容易理解本文中描述的许多部件、功能、工艺和材料可以发生改变并且仍保留在本发明的范围内。此外，本申请的范围预期并不仅限于说明书中描述的工艺、机器、制造、材料组分、装置、方法和步骤的特定实施例。作为本领域普通技术人员根据本发明的发明内容将很容易理解，根据本发明可以利用现有的或今后开发的用于执行与根据本文所述相应实施例基本上相同的功能或获得基本上相同结果的工艺、机器、制造、材料组分、装置、方法或步骤。因此，所附权利要求预期在其范围内包括这样的工艺、机器、制造、材料组分、装置、方法或步骤。

Claims (18)

1.一种制造半导体器件的方法，所述方法包括：
在工件上方形成集成电路的第一功能区域；
在所述工件上方形成所述集成电路的第二功能区域；
围绕所述集成电路的第一功能区域形成不连续的第一保护环，其中，形成所述保护环包括在所述第一功能区域和所述第二功能区域上方设置的材料层中形成所述第一保护环；
围绕所述第二功能区域在所述材料层中形成不连续的第二保护环，其中，所述第一保护环和所述第二保护环分别包括在所述材料层中设置的不连续的多条导线、以及在所述多条导线中的两条导线之间设置的不连续的多个导电通孔或通孔条；
将电路线路的一个端部经由所述第一保护环的不连续区域电连接至所述第一功能区域，并且将所述电路线路的另一个端部经由所述第二保护环的不连续区域电连接至所述第二功能区域；以及
围绕所述集成电路的外围形成密封环，其中，所述密封环包括具有导电材料的两个同心环。
2.根据权利要求1所述的方法，还包括在所述工件上方形成所述集成电路的多个所述第二功能区域。
3.根据权利要求1所述的方法，其中，形成所述保护环包括形成所述第一保护环，并且，所述方法还包括围绕所述多个所述第二功能区域中的每一个第二功能区域在所述材料层中形成所述第二保护环。
4.根据权利要求1所述的方法，其中，形成所述保护环包括在后段(BEOL)制造工艺中形成所述保护环。
5.根据权利要求1所述的方法，形成所述密封环包括围绕所述保护环和所述集成电路的第二功能区域形成所述密封环。
6.一种半导体器件，包括：
集成电路的第一功能区域，设置在工件上方；
所述集成电路的第二功能区域，设置在所述工件上方；
不连续的第一保护环，围绕所述第一功能区域的外围设置，其中，所述第一保护环设置在材料层中，所述材料层设置在所述第一功能区域和所述第二功能区域上方；
不连续的第二保护环，围绕所述第二功能区域在所述材料层中形成；
电路线路，所述电路线路的一个端部经由所述第一保护环的不连续区域电连接至所述第一功能区域，并且所述电路线路的另一个端部经由所述第二保护环的不连续区域电连接至所述第二功能区域；以及
围绕所述集成电路的外围形成的密封环，其中，所述密封环包括具有导电材料的两个同心环，
其中，所述第一保护环和所述第二保护环分别包括在所述材料层中设置的不连续的多条导线、以及在所述多条导线中的两条导线之间设置的不连续的多个导电通孔或通孔条。
7.根据权利要求6所述的半导体器件，其中，所述材料层包括多个绝缘材料层。
8.根据权利要求7所述的半导体器件，其中，所述保护环包括在所述多个绝缘材料层中设置的所述多条导线。
9.根据权利要求8所述的半导体器件，其中，所述多个导电通孔或所述通孔条设置在所述多个绝缘材料层中的一个绝缘材料层中。
10.根据权利要求9所述的半导体器件，其中，所述半导体器件包括多个金属化层，并且，所述保护环设置在所述半导体器件的多个金属化层中的每一个金属化层中。
11.根据权利要求8所述的半导体器件，其中，所述保护环的多条导线中的一条导线是不连续的。
12.根据权利要求11所述的半导体器件，其中，所述电路线路具有第一端部和第二端部，其中，所述电路线路的第一端部连接至所述集成电路的第一功能区域，并且，所述电路线路延伸穿过所述多条导线中的不连续的导线。
13.根据权利要求12所述的半导体器件，其中，所述电路线路的第二端部连接至第二功能电路。
14.一种半导体器件，包括：
集成电路的多个功能区域，设置在工件上方，所述多个功能区域包括第一功能区域和第二功能区域；
不连续的第一保护环和第二保护环，分别围绕所述第一功能区域和所述第二功能区域设置，所述第一和第二保护环设置在材料层中，所述材料层设置在所述多个功能区域上方，其中，所述第一保护环和所述第二保护环分别包括在所述材料层中设置的不连续的多条导线、以及在所述多条导线中的两条导线之间设置的不连续的多个导电通孔或通孔条；
电路线路，所述电路线路的一个端部经由所述第一保护环的不连续区域电连接至所述第一功能区域，并且所述电路线路的另一个端部经由所述第二保护环的不连续区域电连接至所述第二功能区域；以及
密封环，围绕所述第一和第二保护环和所述集成电路的多个功能区域设置在所述材料层中，其中，所述密封环包括具有导电材料的两个同心环。
15.根据权利要求14所述的半导体器件，其中，所述材料层包含绝缘材料。
16.根据权利要求15所述的半导体器件，其中，所述绝缘材料包括介电常数小于3.9的低介电常数(k)材料。
17.根据权利要求14所述的半导体器件，其中，所述第一和第二保护环包含导电材料。
18.根据权利要求17所述的半导体器件，其中，所述第一和第二保护环的一部分包括导线，并且，所述导线的宽度为0.1μm或更大。
CN201310069494.4A 2012-11-29 2013-03-05 半导体器件及其制造方法 Active CN103855126B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/689,385 2012-11-29
US13/689,385 US9245842B2 (en) 2012-11-29 2012-11-29 Semiconductor devices having guard ring structure and methods of manufacture thereof

Publications (2)

Publication Number Publication Date
CN103855126A CN103855126A (zh) 2014-06-11
CN103855126B true CN103855126B (zh) 2019-11-08

Family

ID=50772542

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310069494.4A Active CN103855126B (zh) 2012-11-29 2013-03-05 半导体器件及其制造方法

Country Status (2)

Country Link
US (2) US9245842B2 (zh)
CN (1) CN103855126B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109449124B (zh) * 2018-11-13 2020-10-23 德淮半导体有限公司 堆叠式半导体装置及其制造方法
US11373962B2 (en) 2020-08-14 2022-06-28 Taiwan Semiconductor Manufacturing Co., Ltd. Advanced seal ring structure and method of making the same
US11728229B2 (en) 2021-03-25 2023-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy patterns in redundant region of double seal ring
US11676958B2 (en) 2021-03-26 2023-06-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device including cumulative sealing structures and method and system for making of same
US20230120504A1 (en) * 2021-10-18 2023-04-20 Artilux, Inc. Wafer-Level Device Measurement for Optical Sensors

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7161175B2 (en) * 1997-09-30 2007-01-09 Jeng-Jye Shau Inter-dice signal transfer methods for integrated circuits
JP3865636B2 (ja) * 2002-01-09 2007-01-10 松下電器産業株式会社 半導体装置および半導体チップ
TWI221655B (en) * 2003-11-25 2004-10-01 Airoha Tech Corp Integrated circuit chip
JP2009266923A (ja) * 2008-04-23 2009-11-12 Seiko Epson Corp 半導体装置およびその製造方法
US7948060B2 (en) * 2008-07-01 2011-05-24 Xmos Limited Integrated circuit structure
JP5638205B2 (ja) * 2009-06-16 2014-12-10 ルネサスエレクトロニクス株式会社 半導体装置
US8338917B2 (en) * 2010-08-13 2012-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple seal ring structure
US8729664B2 (en) * 2012-04-02 2014-05-20 International Business Machines Corporation Discontinuous guard ring
US8785246B2 (en) * 2012-08-03 2014-07-22 Plx Technology, Inc. Multiple seal-ring structure for the design, fabrication, and packaging of integrated circuits

Also Published As

Publication number Publication date
US20140145346A1 (en) 2014-05-29
US20160133583A1 (en) 2016-05-12
US9245842B2 (en) 2016-01-26
CN103855126A (zh) 2014-06-11
US9379067B2 (en) 2016-06-28

Similar Documents

Publication Publication Date Title
US11837595B2 (en) Semiconductor device structure and method for manufacturing the same
CN103855126B (zh) 半导体器件及其制造方法
US8310034B2 (en) Semiconductor device
US20120146193A1 (en) Thermal Conduction Paths for Semiconductor Structures
US7812457B2 (en) Semiconductor device and semiconductor wafer and a method for manufacturing the same
KR20120049865A (ko) 후면 방열 기능을 갖는 반도체-온-절연체
CN101000915B (zh) 半导体装置及其制造方法
CN205452284U (zh) Esd保护器件
CN103943641B (zh) 半导体晶片封装体及其制造方法
US9768135B2 (en) Semiconductor device having conductive bump with improved reliability
JP2018117054A (ja) 半導体装置および電力変換装置
US10199297B2 (en) Semiconductor structure and fabrication method thereof
CN107210285B (zh) 具有法拉第笼的集成电路组件
KR100514019B1 (ko) 반도체 장치
JP4432470B2 (ja) 半導体装置
TW201626012A (zh) 波導結構以及其製作方法
TWI540616B (zh) 晶圓級晶片陣列及其製造方法
TWI529872B (zh) 射頻裝置封裝及其製造方法
JP2006121004A (ja) パワーｉｃ
KR20160101866A (ko) 반도체 장치 및 그 제조 방법
CN111564420A (zh) 具有散热结构的高电阻晶片及其制作方法
JP4890827B2 (ja) 半導体装置
JP5228361B2 (ja) 半導体装置の実装構造
CN113097091B (zh) 一种半导体结构及其制造方法
JP2008258578A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant