JPWO2016181710A1 - 薄膜デバイス - Google Patents
薄膜デバイス Download PDFInfo
- Publication number
- JPWO2016181710A1 JPWO2016181710A1 JP2017515872A JP2017515872A JPWO2016181710A1 JP WO2016181710 A1 JPWO2016181710 A1 JP WO2016181710A1 JP 2017515872 A JP2017515872 A JP 2017515872A JP 2017515872 A JP2017515872 A JP 2017515872A JP WO2016181710 A1 JPWO2016181710 A1 JP WO2016181710A1
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- resin layer
- reinforcing
- resistive
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 378
- 239000011347 resin Substances 0.000 claims abstract description 108
- 229920005989 resin Polymers 0.000 claims abstract description 108
- 239000002184 metal Substances 0.000 claims abstract description 74
- 229910052751 metal Inorganic materials 0.000 claims abstract description 74
- 230000003014 reinforcing effect Effects 0.000 claims abstract description 46
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 238000000034 method Methods 0.000 claims abstract description 25
- 239000003990 capacitor Substances 0.000 claims description 39
- 238000005452 bending Methods 0.000 abstract description 8
- 239000010410 layer Substances 0.000 description 106
- 238000000605 extraction Methods 0.000 description 25
- 239000010408 film Substances 0.000 description 25
- 239000000463 material Substances 0.000 description 12
- 238000004519 manufacturing process Methods 0.000 description 10
- 238000000206 photolithography Methods 0.000 description 9
- 239000011241 protective layer Substances 0.000 description 9
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N Phenol Chemical compound OC1=CC=CC=C1 ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 7
- 238000007740 vapor deposition Methods 0.000 description 7
- 229910052804 chromium Inorganic materials 0.000 description 6
- 229910052759 nickel Inorganic materials 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000000203 mixture Substances 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 230000002457 bidirectional effect Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 230000002787 reinforcement Effects 0.000 description 2
- 229910019974 CrSi Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Ceramic Capacitors (AREA)
Abstract
樹脂層が膨張することにより生じる応力により薄膜抵抗素子が破損するのを防止して、信頼性の高い薄膜デバイスを得ることができる技術を提供することを目的とする。抵抗薄膜１２のうちの第１の金属薄膜１５ａ〜１５ｃと平面視で重なる部分においては、第１の金属薄膜１５ａ〜１５ｃにより抵抗薄膜１２が基板１に対して押さえこまれるので、高温状態において樹脂層３が膨張することにより薄膜抵抗素子Ｒ１，Ｒ２に加わる曲げ応力等を緩和することができ、抵抗薄膜１２のうちの第１の金属薄膜１５ａ〜１５ｃと平面視で重ならない部分には第１の補強用薄膜１２ａが形成されているので、樹脂層３が膨張することにより生じる応力等によって薄膜抵抗素子Ｒ１，Ｒ２が破損するのを防止することができ、信頼性の高い薄膜抵抗素子Ｒ１，Ｒ２付きの薄膜デバイス１００を得ることができる。
Description
本発明は、薄膜抵抗素子を備える薄膜デバイスに関する。
従来、薄膜抵抗素子を備える種々の薄膜デバイスが提供されている（例えば特許文献１参照）。例えば、図６に示す従来の薄膜デバイス５００は、半導体基板５０１上に形成された集積回路５０２と、集積回路５０２上に配置された複数の電極パッド５０３と、各電極パッド５０３間に設けられたパッシベーション膜５０４上に形成された樹脂層５０５とを備えている。樹脂層５０５はポリイミド樹脂やエポキシ樹脂等により形成され、樹脂層５０５の電極パッド５０３に重なる位置に貫通孔が設けられている。また、貫通孔内においてバリアメタル層５０６を介して電極パッド５０３に接続される再配線５０７が樹脂層５０５上に形成されている。そして、樹脂層５０５上の再配線５０７に挟まれた位置に薄膜抵抗素子５０８が設けられている。
図６に示す薄膜デバイス５００では、薄膜抵抗素子５０８は、バリアメタル層５０６と、バリアメタル層５０６上に積層されたシード層５０９とを備えている。バリアメタル層５０６は、Ｔｉ、ＴｉＮ、Ｎｉ等により形成され、電極パッド５０３と再配線５０７との密着性を向上させるために設けられている。また、シード層５０９は、再配線５０７をめっき法により形成する際の電極として機能するものであり、Ｃｕ、Ａｌ等により形成されている。そして、バリアメタル層５０６およびシード層５０９それぞれの膜厚が適宜調整されることにより、薄膜抵抗素子５０８の抵抗値が調整されている。
ところで、図６に示す薄膜デバイス５００が、他の基板などに実装等される際の熱サイクルにおいて加熱された場合に、樹脂層５０５が膨張すること等により薄膜抵抗素子５０８に曲げ応力が加わり、薄膜抵抗素子５０８が破損するおそれがある。
この発明は、上記した課題に鑑みてなされたものであり、樹脂層が膨張することにより生じる応力等により薄膜抵抗素子が破損するのを防止して、信頼性の高い薄膜デバイスを得ることができる技術を提供することを目的とする。
上記した目的を達成するために、本発明の薄膜デバイスは、基板と、前記基板の一方主面側に積層された複数の樹脂層とを備え、前記複数の樹脂層は、薄膜抵抗素子が一方主面に設けられた第１の樹脂層と、前記第１の樹脂層の前記基板と反対側に配置された第１の金属薄膜が一方主面に設けられた第２の樹脂層とを含み、前記薄膜抵抗素子は、抵抗薄膜と、前記抵抗薄膜上に形成された第１の補強用薄膜とを有し、前記第１の補強用薄膜が、前記第１の金属薄膜と平面視で重ならない部分に配置されていることを特徴としている。
このように構成された発明では、他の基板などに実装等される際の熱サイクルにおいて薄膜デバイスが加熱された場合に、薄膜抵抗素子が形成された第１の樹脂層は、熱膨張率が小さい基板と反対側に向って膨張しようとする。このとき、第１の樹脂層の基板と反対側に配置された第２の樹脂層に第１の金属薄膜が形成されているため、薄膜抵抗素子が有する抵抗薄膜のうちの第１の金属薄膜と平面視で重なる部分においては、抵抗薄膜が第１の金属薄膜により基板に対して押さえ込まれた状態になる。そのため、高温状態において樹脂層が膨張することにより抵抗薄膜に加わる曲げ応力を緩和することができる。一方、抵抗薄膜のうちの第１の金属薄膜と平面視で重ならない部分においても、第１の補強用薄膜が形成されているので、樹脂層が膨張することにより生じる応力により薄膜抵抗素子が破損するのを防止することができる。
また、前記薄膜抵抗素子は、前記抵抗薄膜上に形成された接続電極をさらに有し、前記第１の補強用薄膜と前記接続電極とが同一のプロセスにより同時に形成されていてもよい。
このように構成すると、薄膜抵抗素子に接続される引出電極との接触抵抗を低減するための接続電極と、第１の補強用薄膜とを同一のプロセスにより同一の材料を用いて同時に抵抗薄膜上に形成することにより、第１の補強用薄膜を形成するための工程を簡略化することができる。したがって、製造工程を増大させることなく従来の製造工程を用いて、薄膜抵抗素子のクラックや断線が防止された信頼性の高い薄膜デバイスを提供することができる。また、薄膜デバイスの製造コストの低減を図ることができる。
また、前記抵抗薄膜は、Ｓｉを含有するとよい。
このようにしても、Ｓｉを含有することにより脆くなった薄膜抵抗素子の破損を防止した信頼性の高い薄膜デバイスを提供することができる。
また、前記抵抗薄膜の抵抗率が、前記第１の補強用薄膜の抵抗率よりも大きいとよい。
このようにすると、抵抗薄膜のうちの第１の補強用薄膜が形成された部分においては、抵抗値が第１の補強用薄膜の抵抗率に依存することを利用して、抵抗薄膜上に任意の形状および大きさで第１の補強用薄膜を形成することにより、薄膜抵抗素子の抵抗値設計を容易に行うことができる。
また、前記複数の樹脂層は、前記第１の樹脂層の前記基板側に配置された第２の金属薄膜が一方主面に設けられた第３の樹脂層をさらに含み、前記薄膜抵抗素子は、前記抵抗薄膜上に形成された第２の補強用薄膜をさらに有し、前記第２の補強用薄膜が、前記第２の金属薄膜と平面視で重ならない部分に配置されているとよい。
このように構成すると、抵抗薄膜のうちの第２の樹脂層の第１の金属薄膜と第３の樹脂層の第２の金属薄膜との間に挟み込まれた状態になる部分においては、高温状態において樹脂層が膨張することにより薄膜抵抗素子に加わる曲げ応力をさらに緩和することができる。また、抵抗薄膜のうちの第２の金属薄膜と平面視で重ならない部分においても、第２の補強用薄膜が形成されているので、樹脂層が膨張することにより生じる応力により薄膜抵抗素子が破損するのをさらに確実に防止することができる。
また、第１〜第４外部電極と、前記第１、第２外部電極間に直列接続された可変容量型の薄膜キャパシタ素子と、一端が前記第３外部電極に接続された第１の前記薄膜抵抗素子と、一端が前記第４外部電極に接続された第２の前記薄膜抵抗素子とを備え、前記第１、第２の薄膜抵抗素子の他端間に前記薄膜キャパシタ素子が挿入されるように、前記第１、第２の薄膜抵抗素子それぞれの他端が前記薄膜キャパシタ素子両端のそれぞれに接続されているとよい。
このように構成すると、第１、第２外部電極を入出力端子とする可変容量型の薄膜キャパシタ素子を備える薄膜デバイスを提供することができる。すなわち、第３、第４外部電極間の電圧を調整して第１、第２の薄膜抵抗素子を介して薄膜キャパシタ素子の両端に印加される電圧を任意に調整することにより薄膜キャパシタ素子の容量を調整することができる。
また、所定電圧以上の静電気放電が生じた場合に前記第１、第２の薄膜抵抗素子および前記薄膜キャパシタ素子を経由しない電流パスを形成するＥＳＤ保護素子をさらに備えていてもよい。
このように構成すると、所定電圧以上の静電気放電（ＥＳＤ：Ｅｌｅｃｔｒｏ−Ｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ）に起因する過電圧が生じると、第１、第２の薄膜抵抗素子および薄膜キャパシタ素子を経由しない電流パスがＥＳＤ保護素子により形成されるので、第１、第２の薄膜抵抗素子および薄膜キャパシタ素子を過電圧から保護することができる。
本発明によれば、抵抗薄膜のうちの第１の金属薄膜と平面視で重なる部分においては、第１の金属薄膜により抵抗薄膜が基板に対して押さえこまれるので、高温状態において樹脂層が膨張することにより薄膜抵抗素子に加わる曲げ応力等を緩和することができ、抵抗薄膜のうちの第１の金属薄膜と平面視で重ならない部分には第１の補強用薄膜が形成されているので、樹脂層が膨張することにより生じる応力等によって薄膜抵抗素子が破損するのを防止することができ、信頼性の高い薄膜抵抗素子付きの薄膜デバイスを得ることができる。
＜第１実施形態＞
本発明の第１実施形態について図１〜図３を参照して説明する。なお、図１および図２では、説明を簡易なものとするために本発明にかかる主要な構成のみが図示されている。また、後の説明で参照する図４および図５についても、図１および図２と同様に主要な構成のみが図示されているが、以下の説明においてはその説明は省略する。
本発明の第１実施形態について図１〜図３を参照して説明する。なお、図１および図２では、説明を簡易なものとするために本発明にかかる主要な構成のみが図示されている。また、後の説明で参照する図４および図５についても、図１および図２と同様に主要な構成のみが図示されているが、以下の説明においてはその説明は省略する。
（構成）
薄膜デバイス１００の概略構成について説明する。
薄膜デバイス１００の概略構成について説明する。
薄膜デバイス１００は、ガラス基板やセラミック基板、樹脂基板、Ｓｉ基板（Ｓｉの線膨張係数：３．４×１０−６／Ｋ）、ＧａＡｓ基板などの基板１と、基板１の一方主面１ａ側に積層された複数の樹脂層２，３，４と、基板１の一方主面１ａ上に設けられた可変容量型の複数（この実施形態では１０個）の薄膜キャパシタ素子Ｃと、複数（この実施形態では７個）の第１の薄膜抵抗素子Ｒ１（本発明の「薄膜抵抗素子」に相当）と、複数（この実施形態では６個）の第２の薄膜抵抗素子Ｒ２（本発明の「薄膜抵抗素子」に相当）と、複数（この実施形態では２個）のＥＳＤ保護素子Ｄ１，Ｄ２とを備えている。
薄膜キャパシタ素子Ｃは、基板１の一方主面１ａ上の所定領域にＰｔ薄膜により形成されたキャパシタ電極層５と、（Ｂａ，Ｓｒ）ＴｉＯ３（以下「ＢＳＴ」と称する）誘電体層６と、ＢＳＴ誘電体層６上にＰｔ薄膜により形成されたキャパシタ電極層７とにより形成される。
また、薄膜キャパシタ素子Ｃは、ＳｉＯ２耐湿保護膜により形成された保護層８により被覆され、保護層８上に樹脂層２が積層されている。樹脂層２（本発明の「第３の樹脂層」に相当）の一方主面２ａには、保護層８および樹脂層２に形成された透孔を介して薄膜キャパシタ素子Ｃの上側のキャパシタ電極層７に接続されたＣｕ／Ｔｉ引出電極９と、薄膜キャパシタ素子Ｃの下側のキャパシタ電極層５に接続されたＣｕ／Ｔｉ引出電極１０と、第２の金属薄膜１１ａ，１１ｂとが形成されている。
第２の金属薄膜１１ａ，１１ｂは、それぞれ、同一の薄膜形成プロセスにより同一の材料を用いて引出電極９，１０と同時に形成されている。また、樹脂層２に、引出電極９，１０および第２の金属薄膜１１ａ，１１ｂを被覆して樹脂層３が積層されている。なお、この実施形態では、第２の金属薄膜１１ａ，１１ｂと引出電極９，１０とが一体形成されているが、第２の金属薄膜１１ａ，１１ｂと引出電極９，１０とが分離して形成されていてもよいし、第２の金属薄膜１１ａ，１１ｂが樹脂層２の一方主面２ａに形成された他の引出電極と一体形成されていてもよい。
各薄膜抵抗素子Ｒ１，Ｒ２は、それぞれ、樹脂層３（本発明の「第１の樹脂層」に相当）（樹脂層３の線膨張係数：５４．０×１０−６／Ｋ）の一方主面３ａの所定領域に薄膜形成プロセスにより形成されたＮｉ、Ｃｒ、Ｓｉを主成分とする抵抗薄膜１２と、それぞれ抵抗薄膜１２上に形成された第１、第２の補強用薄膜１２ａ，１２ｂおよび接続電極１２ｃ，１２ｄとを備えている。第１、第２の補強用薄膜１２ａ，１２ｂおよび接続電極１２ｃ，１２ｄは、それぞれ、Ｎｉを主成分としてＣｒを含む同一の材料を用いて同一の薄膜形成プロセスにより、分離配置された状態で形成されている。
ここで、抵抗薄膜１２は、その抵抗率が第１、第２の補強用薄膜１２ａ，１２ｂの抵抗率よりも大きい材料により形成されている。なお、各薄膜抵抗素子Ｒ１，Ｒ２の全てが樹脂層３上に形成されているが、各薄膜抵抗素子Ｒ１，Ｒ２が、それぞれ、異なる樹脂層上に分散して配置されていてもよい。
また、各薄膜抵抗素子Ｒ１，Ｒ２（抵抗薄膜１２）は、樹脂層３の一方主面３ａ上に積層された樹脂層４により被覆されている。樹脂層４（本発明の「第２の樹脂層」に相当）（樹脂層４の線膨張係数：５４．０×１０−６／Ｋ）の一方主面４ａには、詳細には図示省略されているが、樹脂層３，４に形成された透孔を介して引出電極９，１０や薄膜抵抗素子Ｒ１〜Ｒ１３の接続電極１２ｃ，１２ｄに電気的に接続されたＣｕ／Ｔｉ引出電極１３，１４（Ｃｕの線膨張係数：１６．５×１０−６／Ｋ、Ｔｉの線膨張係数：８．６×１０−６／Ｋ）と、第１の金属薄膜１５ａ，１５ｂ，１５ｃとが形成されている。第１の金属薄膜１５ａ〜１５ｃそれぞれは、同一の薄膜形成プロセスにより同一の材料を用いて引出電極１３，１４と同時に形成されている。なお、図１および図２に示すように、第１の金属薄膜１５ｃが、それぞれ引出電極１３，１４と一体形成された第１の金属薄膜１５ａ，１５ｂと分離した状態で形成されているが、第１の金属薄膜１５ｃが、第１の金属薄膜１５ａ，１５ｂや他の引出電極と一体形成されていてもよい。
また、図１および図２に示すように、抵抗薄膜１２のうち、樹脂層３の基板１と反対側に配置された樹脂層４の第１の金属薄膜１５ａ〜１５ｃと平面視で重ならない部分に、第１の補強用薄膜１２ａが配置され、抵抗薄膜１２のうち、樹脂層３の基板１側に配置された樹脂層２の第２の金属薄膜１１ａ，１１ｂと平面視で重ならない部分に、第２の補強用薄膜１２ｂが配置されている。なお、第１、第２の金属薄膜１１ａ，１１ｂ，１５ａ〜１５ｃと抵抗薄膜１２との平面視における境界部分に重なるように、第１、第２の補強用薄膜１２ａ，１２ｂが配置されるようにするとよい。さらに、境界部分には応力が集中しやすいため、補強用薄膜１２ａ，１２ｂが境界部分に重なるように配置されることで、薄膜抵抗素子に加わる曲げ応力等を好適に緩和できる。
また、引出電極１３，１４に接続された第１の金属薄膜１５ａ，１５ｂ上に複数のＡｕ／Ｎｉ外部電極１６が形成され、引出電極１３，１４および第１の金属薄膜１５ａ，１５ｂと、各外部電極１６それぞれの端縁部分とを被覆するように樹脂により形成された保護層１７が樹脂層４の一方主面４ａ上に積層されている。
ＥＳＤ保護素子Ｄ１，Ｄ２それぞれは、図３に示すように、双方向ツェナーダイオードにより形成されている。双方向ツェナーダイオードの形成方法については特に限定されるものではなく、図示省略されているが、例えば、ｐ型およびｎ型のいずれか一方の導電型の第１の半導体薄膜と他方の導電型の第２の半導体薄膜とがｐｎ接合されて形成されたものや、例えば、Ｂドープされてｐ型に形成されたＳｉから成る基板１上にｎ型ａ−Ｓｉにより半導体膜が成膜されて形成されたものにより、ＥＳＤ保護素子Ｄ１，Ｄ２を形成することができる。
以上のように構成された薄膜デバイス１００は、図３に示すように、それぞれ外部電極１６により形成された第１〜第４外部電極Ｐ１〜Ｐ４を有し、第１、第２外部電極Ｐ１，Ｐ２間に１０個の薄膜キャパシタ素子Ｃが直列接続されている。また、一端が第３外部電極Ｐ３に接続された複数の第１の薄膜抵抗素子Ｒ１のうちのいずれかの他端と、一端が第４外部電極Ｐ４に接続された第２の薄膜抵抗素子Ｒ２のうちのいずれかの他端との間に複数の薄膜キャパシタ素子Ｃのうちのいずれか１個が挿入されるように、各第１の薄膜抵抗素子Ｒ１それぞれの他端および各第２の薄膜抵抗素子Ｒ２それぞれの他端が各薄膜キャパシタ素子Ｃそれぞれの両端に接続されている。
また、所定電圧以上の静電気放電（ＥＳＤ：Ｅｌｅｃｔｒｏ−Ｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ）が生じた場合に、第１、第２の薄膜抵抗素子Ｒ１，Ｒ２および薄膜キャパシタ素子Ｃを経由しない電流パスＷ１，Ｗ２が形成されるように、第１、第３外部電極Ｐ１，Ｐ３間にＥＳＤ保護素子Ｄ１が直列接続され、第２、第３外部電極Ｐ２，Ｐ３間にＥＳＤ保護素子Ｄ２が直列接続されている。
したがって、所定電圧以上の静電気放電に起因する過電圧が生じると、第１、第２の薄膜抵抗素子Ｒ１，Ｒ２および薄膜キャパシタ素子Ｃを経由しない電流パスＷ１，Ｗ２がＥＳＤ保護素子Ｄ１，Ｄ２により形成されるので、第１、第２の薄膜抵抗素子Ｒ１，Ｒ２および薄膜キャパシタ素子Ｃを過電圧から保護することができる。
（製造方法）
薄膜デバイス１００の製造方法の一例について説明する。なお、この実施形態では、大面積の基板１が用いられて複数の薄膜デバイス１００の集合体が形成された後に個片化されることにより、複数の薄膜デバイス１００が同時に形成される。なお、以下の説明においては、ＥＳＤ保護素子Ｄ１，Ｄ２の形成方法の説明は省略する。
薄膜デバイス１００の製造方法の一例について説明する。なお、この実施形態では、大面積の基板１が用いられて複数の薄膜デバイス１００の集合体が形成された後に個片化されることにより、複数の薄膜デバイス１００が同時に形成される。なお、以下の説明においては、ＥＳＤ保護素子Ｄ１，Ｄ２の形成方法の説明は省略する。
まず、例えばＳｉにより形成された基板１上の所定領域にスパッタにより下側のＰｔキャパシタ電極層５が形成され、ＭＯＤ法によりＢＳＴ誘電体層６が形成され、スパッタにより上側のＰｔキャパシタ電極層７が形成された後に、ＲＩＥ（反応性イオンエッチング）によりパターニングされることにより、複数の薄膜キャパシタ素子Ｃが形成される。次に、各薄膜キャパシタ素子Ｃを被覆するＳｉＯ２保護層８が形成され、フォトリソグラフィによって透孔が形成されたフェノール系感光性樹脂絶縁膜から成る樹脂層２が形成され、樹脂層硬化のための熱処理が行われる。なお、保護層８を設けずに、各薄膜キャパシタ素子Ｃを被覆するように樹脂層２が形成されてもよい。
続いて、樹脂層２の透孔内のＳｉＯ２耐湿保護膜をドライエッチングにより除去し、薄膜形成プロセスであるスパッタ法を用いて、引出電極９，１０および第２の金属薄膜１１ａ，１１ｂを形成するＴｉ膜が成膜され、Ｃｕ膜が成膜される。そして、フォトリソグラフィによるエッチングによりパターン形成されて、引出電極９，１０および第２の金属薄膜１１ａ，１１ｂが形成される。次に、フォトリソグラフィによって透孔が形成されたフェノール系感光性樹脂絶縁膜から成る樹脂層３が形成され、樹脂層硬化のための熱処理が行われる。
次に、リフトオフレジストが形成され、Ｎｉ、Ｃｒ、Ｓｉを主成分とする混合物から成る蒸着材料を用いて、リフトオフ法により抵抗薄膜１２が蒸着形成される。続いて、リフトオフレジストが形成され、Ｎｉ、Ｃｒを主成分とする混合物から成る蒸着材料を用いて、リフトオフ法により第１、第２の補強用薄膜１２ａ，１２ｂおよび接続電極１２ｃ，１２ｄが抵抗薄膜１２上に蒸着形成される。このとき、第１、第２の補強用薄膜１２ａ，１２ｂは、それぞれ、平面視したときに、樹脂層２上の第２の金属薄膜１１ａ，１１ｂおよび後述する樹脂層４上の第１の金属薄膜１５ａ〜１５ｃの両方を形成することができない部分、または形成しない部分に重なるように配置される。
続いて、フォトリソグラフィによって透孔が形成されたフェノール系感光性樹脂絶縁膜から成る樹脂層４が形成され、樹脂層硬化のための熱処理が行われる。そして、薄膜形成プロセスであるスパッタ法を用いて、引出電極１３，１４および第１の金属薄膜１５ａ〜１５ｃを形成するＴｉ膜が成膜され、Ｃｕ膜が成膜される。
次に、形成されたＣｕ／Ｔｉ膜上に所定位置に開口が設けられたレジストがパターン形成されて、めっき法により第１〜第４外部電極Ｐ１〜Ｐ４を成す外部電極１６がＣｕ／Ｔｉ膜上の所定位置に形成される。そして、レジストが除去された後に、フォトリソグラフィによるエッチングによりＣｕ／Ｔｉ膜がパターン形成されて、引出電極１３，１４および第１の金属薄膜１５ａ〜１５ｃが形成される。
そして、フォトリソグラフィによって外部電極露出部が形成されたフェノール系感光性樹脂絶縁膜からなる保護層１７が形成され、樹脂層硬化のための熱処理が行われた後に、ダイシングにより各薄膜デバイス１００ごとに個片化されることによって、薄膜デバイス１００が完成する。
このように構成された薄膜デバイス１００は、他の配線基板等にはんだやワイヤボンディング等を用いて実装されることにより、第１、第２外部電極Ｐ１，Ｐ２を入出力端子とする可変容量素子として使用される。すなわち、第３、第４外部電極Ｐ３，Ｐ４間の電圧を調整して第１、第２の薄膜抵抗素子Ｒ１，Ｒ２を介して各薄膜キャパシタ素子Ｃそれぞれの両端に印加される電圧を任意に調整することにより各薄膜キャパシタ素子Ｃそれぞれの容量を調整することができる。なお、図３に示す電気回路は一例であって、薄膜キャパシタ素子Ｃの数や第１、第２の薄膜抵抗素子Ｒ１，Ｒ２の数、ＥＳＤ保護素子Ｄ１，Ｄ２の数は図３に示す例に限定されるものではない。
以上のように、この実施形態では、他の基板などに実装等される際の熱サイクルにおいて薄膜デバイス１００が加熱された場合に、薄膜抵抗素子Ｒ１，Ｒ２が形成された樹脂層３は、熱膨張率が小さい基板１と反対側に向って膨張しようとする。このとき、樹脂層３の基板１と反対側に配置された樹脂層４に第１の金属薄膜１５ａ〜１５ｃが形成されているため、薄膜抵抗素子Ｒ１，Ｒ２が有する抵抗薄膜１２のうちの第１の金属薄膜１５ａ〜１５ｃと平面視で重なる部分においては、抵抗薄膜１２が第１の金属薄膜１５ａ〜１５ｃにより基板１に対して押さえ込まれた状態になる。そのため、高温状態において樹脂層３が膨張することにより抵抗薄膜１２に加わる曲げ応力を緩和することができる。一方、抵抗薄膜１２のうちの第１の金属薄膜１５ａ〜１５ｃと平面視で重ならない部分においても、第１の補強用薄膜１２ａが形成されているので、樹脂層３が膨張することにより生じる応力により薄膜抵抗素子Ｒ１，Ｒ２が破損するのを防止することができる。
また、抵抗薄膜１２のうちの樹脂層４の第１の金属薄膜１５ａ〜１５ｃと樹脂層２の第２の金属薄膜１１ａ，１１ｂとの間に挟み込まれた状態になる部分においては、高温状態において樹脂層３が膨張することにより薄膜抵抗素子Ｒ１，Ｒ２に加わる曲げ応力をさらに緩和することができる。また、抵抗薄膜１２のうちの第２の金属薄膜１１ａ，１１ｂと平面視で重ならない部分においても、第２の補強用薄膜１２ｂが形成されているので、樹脂層３が膨張することにより生じる応力により薄膜抵抗素子Ｒ１，Ｒ２が破損するのをさらに確実に防止することができる。
また、薄膜抵抗素子Ｒ１，Ｒ２に接続される引出電極１３，１４との接触抵抗を低減するための接続電極１２ｃ，１２ｄと、第１、第２の補強用薄膜１２ａ，１２ｂとを同一の薄膜形成プロセスにより同一の材料を用いて同時に抵抗薄膜１２上に形成することにより、第１、第２の補強用薄膜１２ａ，１２ｂを形成するための工程を簡略化することができる。したがって、製造工程を増大させることなく従来の製造工程を用いて、薄膜抵抗素子Ｒ１，Ｒ２のクラックや断線が防止された信頼性の高い薄膜デバイス１００を提供することができる。また、薄膜デバイス１００の製造コストの低減を図ることができる。
また、抵抗薄膜１２の抵抗率が、第１、第２の補強用薄膜１２ａ，１２ｂの抵抗率よりも大きく構成されているので、抵抗薄膜１２のうちの第１、第２の補強用薄膜１２ａ，１２ｂが形成された部分においては、抵抗値が第１、第２の補強用薄膜１２ａ，１２ｂの抵抗率に依存する。したがって、抵抗薄膜１２上に任意の形状および大きさで第１、第２の補強用薄膜１２ａ、１２ｂを形成することにより、薄膜抵抗素子Ｒ１，Ｒ２の抵抗値設計を容易に行うことができる。
また、上記した構成とすることにより、Ｓｉを含有することにより脆くなった各薄膜抵抗素子Ｒ１，Ｒ２の破損を防止した信頼性の高い薄膜デバイス１００を提供することができる。
なお、第１の金属薄膜１５ａ〜１５ｃを、薄膜デバイス１００の側面に露出するように、樹脂層４の端縁部まで引き伸ばして形成してもよい。このようにすると、第１の金属薄膜１５ａ〜１５ｃにより吸収した応力を薄膜デバイス１００の側面に効果的に逃がすことができる。また、第１の金属薄膜１５ｃと引出電極１３，１４とが分離して形成されているので、第１の金属薄膜１５ｃにより吸収された応力が引出電極１３，１４に加わるのを抑制することができる。また、第２の金属薄膜１１ａと引出電極９とを分離して形成することにより、同様の効果を奏することができる。
＜第２実施形態＞
本発明の第２の実施形態について図４を参照して説明する。
本発明の第２の実施形態について図４を参照して説明する。
この実施形態が上記した第１実施形態と異なるのは、図４に示すように、第２の金属薄膜１１ａ，１１ｂが設けられていない点である。以下の説明においては、上記した第１実施形態と異なる点を中心に説明し、その他の構成は上記した第１実施形態と同様の構成であるため、同一符号を引用することによりその構成の説明は省略する。
（構成）
薄膜デバイス１００ａの概略構成について説明する。
薄膜デバイス１００ａの概略構成について説明する。
薄膜デバイス１００ａは、基板１と、基板１の一方主面１ａ側に積層された複数の樹脂層３，４と、薄膜抵抗素子Ｒとを備えている。
薄膜抵抗素子Ｒは、基板１の一方主面１ａに積層された樹脂層３の一方主面３ａの所定領域に薄膜形成プロセスにより形成されたＮｉ、Ｃｒ、Ｓｉを主成分とする抵抗薄膜１２と、それぞれ抵抗薄膜１２上に形成された第１の補強用薄膜１２ａおよび接続電極１２ｃ，１２ｄとを備えている。第１、第２の補強用薄膜１２ａ，１２ｂおよび接続電極１２ｃ，１２ｄは、それぞれ、Ｎｉを主成分としてＣｒを含む同一の材料を用いて同一の薄膜形成プロセスにより、分離配置された状態で形成されている。そして、薄膜抵抗素子Ｒ（抵抗薄膜１２）は、樹脂層３の一方主面３ａ上に積層された樹脂層４により被覆されている。また、樹脂層４の一方主面４ａには、樹脂層４に形成された透孔（図示省略）を介して薄膜抵抗素子Ｒに電気的に接続されたＣｕ／Ｔｉ引出電極１３，１４と、第１の金属薄膜１５ａ〜１５ｃとが形成されている。なお、上記した第１実施形態と同様に、第１の補強用薄膜１２ａは、抵抗薄膜１２のうちの第１の金属薄膜１５ａ〜１５ｃと平面視で重ならない部分に配置されている。
また、引出電極１３，１４上に複数のＡｕ／Ｎｉ外部電極１６が形成され、引出電極１３，１４および第１の金属薄膜１５ａ，１５ｂと、各外部電極１６それぞれの端縁部分とを被覆するように樹脂により形成された保護層１７が樹脂層４の一方主面４ａ上に積層されている。
（製造方法）
薄膜デバイス１００ａの製造方法の一例について説明する。なお、上記した第１実施形態と同様に、大面積の基板１が用いられて複数の薄膜デバイス１００ａの集合体が形成された後に個片化されることにより、複数の薄膜デバイス１００ａが同時に形成される。
薄膜デバイス１００ａの製造方法の一例について説明する。なお、上記した第１実施形態と同様に、大面積の基板１が用いられて複数の薄膜デバイス１００ａの集合体が形成された後に個片化されることにより、複数の薄膜デバイス１００ａが同時に形成される。
まず、例えばＳｉにより形成された基板１上にフェノール系感光性樹脂絶縁膜から成る樹脂層３が形成され、樹脂層硬化のための熱処理が行われる。次に、リフトオフレジストが形成され、Ｎｉ、Ｃｒ、Ｓｉを主成分とする混合物から成る蒸着材料を用いて、リフトオフ法により抵抗薄膜１２が蒸着形成される。続いて、リフトオフレジストが形成され、Ｎｉ、Ｃｒを主成分とする混合物から成る蒸着材料を用いて、リフトオフ法により第１の補強用薄膜１２ａおよび接続電極１２ｃ，１２ｄが抵抗薄膜１２上に蒸着形成される。このとき、第１の補強用薄膜１２ａは、平面視したときに、後述する樹脂層４上の第１の金属薄膜１５ａ〜１５ｃを形成することができない部分、または形成しない部分に重なるように配置される。
次に、フォトリソグラフィによって透孔（図示省略）が形成されたフェノール系感光性樹脂絶縁膜から成る樹脂層４が形成され、樹脂層硬化のための熱処理が行われる。そして、薄膜形成プロセスであるスパッタ法を用いて、引出電極１３，１４および第１の金属薄膜１５ａ〜１５ｃを形成するＴｉ膜が成膜され、Ｃｕ膜が成膜される。
次に、形成されたＣｕ／Ｔｉ膜上に所定位置に開口が設けられたレジストがパターン形成されて、めっき法により外部電極１６がＣｕ／Ｔｉ膜上の所定位置に形成される。そして、レジストが除去された後に、フォトリソグラフィによるエッチングによりＣｕ／Ｔｉ膜がパターン形成されて、引出電極１３，１４および第１の金属薄膜１５ａ〜１５ｃが形成される。
そして、フォトリソグラフィによって外部電極露出部が形成されたフェノール系感光性樹脂絶縁膜からなる保護層１７が形成され、樹脂層硬化のための熱処理が行われた後に、ダイシングにより各薄膜デバイス１００ａごとに個片化されることによって、薄膜デバイス１００ａが完成する。
以上のように、この実施形態では、上記した第１実施形態と同様に、抵抗薄膜１２のうちの第１の金属薄膜１５ａ〜１５ｃと平面視で重ならない部分に第１の補強用薄膜１２ａが形成されているので、例えば高温状態において樹脂層３が膨張しても、各樹脂層３，４が膨張することにより生じる応力により薄膜抵抗素子Ｒが破損するのを防止することができる。
＜第３実施形態＞
本発明の第３の実施形態について図５を参照して説明する。
本発明の第３の実施形態について図５を参照して説明する。
この実施形態が上記した第２実施形態と異なるのは、図５に示すように、抵抗薄膜１２上に接続電極１２ｃ，１２ｄが形成されていない点ある。その他の構成は上記した第１実施形態と同様の構成であるため、同一符号を引用することによりその構成の説明は省略する。
このように、抵抗薄膜１２上に接続電極１２ｃ，１２ｄが形成されていなくとも、上記した第２実施形態と同様に、第１の補強用薄膜１２ａにより第１、第２の薄膜抵抗素子Ｒが破損するのが防止された信頼性の高い薄膜デバイス１００を提供することができる。
なお、本発明は上記した実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて、上記したもの以外に種々の変更を行なうことが可能であり、上記した各実施形態がどのように組み合わされてもよい。例えば、薄膜抵抗素子Ｒ，Ｒ１，Ｒ２（抵抗薄膜１２）の材料は上記した例に限定されるものではなく、例えばＣｒＳｉ合金により薄膜抵抗素子Ｒ，Ｒ１，Ｒ２が形成されてもよいし、例えば図６に示す従来の薄膜デバイス５００のように、Ｐｔ等の導電材料により薄膜抵抗素子Ｒ，Ｒ１，Ｒ２が形成されてもよい。
また、上記した第１、第２の金属薄膜１１ａ，１１ｂ，１５ａ〜１５ｃは、それぞれ、高周波信号が通過する信号線を形成してもよいし、電源に接続された電源ラインを形成するものであってもよいし、ダミー電極であってもよい。
また、薄膜抵抗素子に追加して、薄膜キャパシタ素子や薄膜インダクタ素子、薄膜サーミスタ素子等の薄膜回路素子が適宜組み合わされることにより、薄膜抵抗素子を備える各種の回路が構成された薄膜デバイスを提供することができる。この場合には、薄膜キャパシタ素子、薄膜インダクタ素子、薄膜サーミスタ素子の構成は、一般的な薄膜回路素子の構成を有していればよい。具体的には、例えば、近距離通信装置のアンテナ感度調整用のデバイスや、フォトダイオード用ノイズフィルタデバイスを本発明の薄膜デバイスにより構成することができる。
また、誘電体層を形成する誘電体材料は上記した例に限定されるものではない。たとえば、ＢａＴｉＯ３、ＳｒＴｉＯ３、ＰｂＴｉＯ３などの誘電体材料により誘電体層が形成されていてもよい。
また、第１の金属薄膜１５ａ〜１５ｃ、第２の金属薄膜１１ａ，１１ｂを形成するための薄膜形成プロセスは、上記したスパッタ法に限定されるものではなく、ＣＶＤ法等であってもよい。
本発明は、薄膜抵抗素子を備える薄膜デバイスに広く適用することができる。
１ 基板
２，３，４ 樹脂層
１ａ，２ａ，３ａ，４ａ 一方主面
１１ａ，１１ｂ 第２の金属薄膜
１２ 抵抗薄膜
１２ａ 第１の補強用薄膜
１２ｂ 第２の補強用薄膜
１２ｃ，１２ｄ 接続電極
１５ａ〜１５ｃ 第１の金属薄膜
１００，１００ａ 薄膜デバイス
Ｃ 薄膜キャパシタ素子
Ｄ１，Ｄ２ ＥＳＤ保護素子
Ｐ１ 第１外部電極
Ｐ２ 第２外部電極
Ｐ３ 第３外部電極
Ｐ４ 第４外部電極
Ｒ 薄膜抵抗素子
Ｒ１ 第１の薄膜抵抗素子（薄膜抵抗素子）
Ｒ２ 第２の薄膜抵抗素子（薄膜抵抗素子）
Ｗ１，Ｗ２ 電流パス
２，３，４ 樹脂層
１ａ，２ａ，３ａ，４ａ 一方主面
１１ａ，１１ｂ 第２の金属薄膜
１２ 抵抗薄膜
１２ａ 第１の補強用薄膜
１２ｂ 第２の補強用薄膜
１２ｃ，１２ｄ 接続電極
１５ａ〜１５ｃ 第１の金属薄膜
１００，１００ａ 薄膜デバイス
Ｃ 薄膜キャパシタ素子
Ｄ１，Ｄ２ ＥＳＤ保護素子
Ｐ１ 第１外部電極
Ｐ２ 第２外部電極
Ｐ３ 第３外部電極
Ｐ４ 第４外部電極
Ｒ 薄膜抵抗素子
Ｒ１ 第１の薄膜抵抗素子（薄膜抵抗素子）
Ｒ２ 第２の薄膜抵抗素子（薄膜抵抗素子）
Ｗ１，Ｗ２ 電流パス
また、前記薄膜抵抗素子は、前記抵抗薄膜上に形成された接続電極をさらに有していてもよい。
Claims (7)
- 基板と、
前記基板の一方主面側に積層された複数の樹脂層とを備え、
前記複数の樹脂層は、
薄膜抵抗素子が一方主面に設けられた第１の樹脂層と、
前記第１の樹脂層の前記基板と反対側に配置された第１の金属薄膜が一方主面に設けられた第２の樹脂層とを含み、
前記薄膜抵抗素子は、
抵抗薄膜と、前記抵抗薄膜上に形成された第１の補強用薄膜とを有し、
前記第１の補強用薄膜が、前記第１の金属薄膜と平面視で重ならない部分に配置されている
ことを特徴とする薄膜デバイス。 - 前記薄膜抵抗素子は、
前記抵抗薄膜上に形成された接続電極をさらに有し、
前記第１の補強用薄膜と前記接続電極とが同一のプロセスにより同時に形成されていることを特徴とする請求項１に記載の薄膜デバイス。 - 前記抵抗薄膜は、Ｓｉを含有することを特徴とする請求項１または２に記載の薄膜デバイス。
- 前記抵抗薄膜の抵抗率が、前記第１の補強用薄膜の抵抗率よりも大きいことを特徴とする請求項１ないし３のいずれかに記載の薄膜デバイス。
- 前記複数の樹脂層は、
前記第１の樹脂層の前記基板側に配置された第２の金属薄膜が一方主面に設けられた第３の樹脂層をさらに含み、
前記薄膜抵抗素子は、
前記抵抗薄膜上に形成された第２の補強用薄膜をさらに有し、
前記第２の補強用薄膜が、前記第２の金属薄膜と平面視で重ならない部分に配置されている
ことを特徴とする請求項１ないし４のいずれかに記載の薄膜デバイス。 - 第１〜第４外部電極と、
前記第１、第２外部電極間に直列接続された可変容量型の薄膜キャパシタ素子と、
一端が前記第３外部電極に接続された第１の前記薄膜抵抗素子と、
一端が前記第４外部電極に接続された第２の前記薄膜抵抗素子とを備え、
前記第１、第２の薄膜抵抗素子の他端間に前記薄膜キャパシタ素子が挿入されるように、前記第１、第２の薄膜抵抗素子それぞれの他端が前記薄膜キャパシタ素子両端のそれぞれに接続されていることを特徴とする請求項１ないし５いずれかに記載の薄膜デバイス。 - 所定電圧以上の静電気放電が生じた場合に前記第１、第２の薄膜抵抗素子および前記薄膜キャパシタ素子を経由しない電流パスを形成するＥＳＤ保護素子をさらに備えることを特徴とする請求項６に記載の薄膜デバイス。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015098307 | 2015-05-13 | ||
| JP2015098307 | 2015-05-13 | ||
| PCT/JP2016/059103 WO2016181710A1 (ja) | 2015-05-13 | 2016-03-23 | 薄膜デバイス |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2016181710A1 true JPWO2016181710A1 (ja) | 2017-08-10 |
| JP6191804B2 JP6191804B2 (ja) | 2017-09-06 |
Family
ID=57247903
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017515872A Active JP6191804B2 (ja) | 2015-05-13 | 2016-03-23 | 薄膜デバイス |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP6191804B2 (ja) |
| CN (1) | CN207572353U (ja) |
| WO (1) | WO2016181710A1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6562161B2 (ja) | 2017-02-17 | 2019-08-21 | 株式会社村田製作所 | 薄膜デバイスおよび薄膜デバイスの製造方法 |
| DE112021006302T5 (de) * | 2021-01-08 | 2023-09-21 | Rohm Co., Ltd. | Elektronische komponente |
| WO2023112551A1 (ja) * | 2021-12-17 | 2023-06-22 | ローム株式会社 | 半導体装置およびその製造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03225950A (ja) * | 1990-01-31 | 1991-10-04 | Sony Corp | 半導体装置の製造方法 |
| US20060228879A1 (en) * | 2005-04-08 | 2006-10-12 | Texas Instruments Incorporated | Thin film resistor head structure and method for reducing head resistivity variance |
| JP2006332428A (ja) * | 2005-05-27 | 2006-12-07 | Seiko Instruments Inc | 半導体集積回路装置 |
| JP2015088585A (ja) * | 2013-10-30 | 2015-05-07 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
-
2016
- 2016-03-23 WO PCT/JP2016/059103 patent/WO2016181710A1/ja active Application Filing
- 2016-03-23 JP JP2017515872A patent/JP6191804B2/ja active Active
- 2016-03-23 CN CN201690000755.4U patent/CN207572353U/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03225950A (ja) * | 1990-01-31 | 1991-10-04 | Sony Corp | 半導体装置の製造方法 |
| US20060228879A1 (en) * | 2005-04-08 | 2006-10-12 | Texas Instruments Incorporated | Thin film resistor head structure and method for reducing head resistivity variance |
| JP2006332428A (ja) * | 2005-05-27 | 2006-12-07 | Seiko Instruments Inc | 半導体集積回路装置 |
| JP2015088585A (ja) * | 2013-10-30 | 2015-05-07 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN207572353U (zh) | 2018-07-03 |
| JP6191804B2 (ja) | 2017-09-06 |
| WO2016181710A1 (ja) | 2016-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105814687B (zh) | 半导体封装及其安装结构 | |
| JP6222365B2 (ja) | Ｅｓｄ保護機能付複合電子部品 | |
| JP2004079579A (ja) | 半導体装置 | |
| US10770451B2 (en) | Thin-film ESD protection device | |
| TWI503856B (zh) | 金屬薄膜表面安裝保險絲 | |
| JP2011054979A (ja) | 薄膜キャパシタ | |
| JP6269639B2 (ja) | Ｅｓｄ保護デバイス | |
| US20170345577A1 (en) | Capacitor | |
| JP6191804B2 (ja) | 薄膜デバイス | |
| JP6319467B2 (ja) | 薄膜デバイス | |
| JPWO2017057422A1 (ja) | 薄膜型ｌｃ部品およびその実装構造 | |
| KR20130128403A (ko) | 세라믹 다층 소자 및 세라믹 다층 소자의 제조 방법 | |
| US11469593B2 (en) | Thin-film ESD protection device with compact size | |
| US7989917B2 (en) | Integrated circuit device including a resistor having a narrow-tolerance resistance value coupled to an active component | |
| WO2017124793A1 (zh) | 一种电路保护器件 | |
| US9627110B2 (en) | Chip resistor | |
| US9698092B2 (en) | Electronic device | |
| US20160064614A1 (en) | Light emitting diode package and manufacturing method thereof | |
| JP6819894B2 (ja) | 電子部品 | |
| TWI490890B (zh) | 過電流保護元件 | |
| KR20020073821A (ko) | 서지 보호 회로부를 포함하는 반도체 소자 및 그 제조방법 | |
| JP2018078259A (ja) | 薄膜デバイス | |
| KR20180110436A (ko) | 감전보호소자, 그 제조 방법 및 이를 구비한 휴대용 전자장치 | |
| KR20180110438A (ko) | 감전보호소자 및 이를 구비한 휴대용 전자장치 | |
| JPH1070240A (ja) | 電気回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170317 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20170317 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20170420 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170425 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170530 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170711 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170724 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6191804 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |