WO2023112551A1 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
WO2023112551A1
WO2023112551A1 PCT/JP2022/041560 JP2022041560W WO2023112551A1 WO 2023112551 A1 WO2023112551 A1 WO 2023112551A1 JP 2022041560 W JP2022041560 W JP 2022041560W WO 2023112551 A1 WO2023112551 A1 WO 2023112551A1
Authority
WO
WIPO (PCT)
Prior art keywords
insulating film
sio
film
based insulating
resistor
Prior art date
Application number
PCT/JP2022/041560
Other languages
English (en)
French (fr)
Inventor
文悟 田中
恵治 和田
Original Assignee
ローム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ローム株式会社 filed Critical ローム株式会社
Publication of WO2023112551A1 publication Critical patent/WO2023112551A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/02—Housing; Enclosing; Embedding; Filling the housing or enclosure
    • H01C1/034—Housing; Enclosing; Embedding; Filling the housing or enclosure the housing or enclosure being formed as coating or mould without outer sheath
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C13/00—Resistors not provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H01C17/075—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thin film techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body

Definitions

  • the lower insulating film is formed on the substrate and has an insulating film laminated structure in which a nitride film and a SiO-based insulating film are alternately laminated; the first nitride film formed on the second SiO-based insulating film; and the first SiO-based insulating film formed on the upper surface of the first nitride film except for the peripheral edge portion. and an insulating film, and the resistor is formed on the first SiO-based insulating film.
  • the first chip 5 includes first to fourth resistance circuits 121 to 124 for stepping down the high voltage of the high voltage generator 101 (see FIG. 1).
  • the first to fourth resistor circuits 121-124 are connected in series.
  • a plurality of resistors r included in each of the first region E1, third region E3, fifth region E5, seventh region E7, ninth region E9 and eleventh region E11 are real resistors ra.
  • the resistor r included in each of the second region E2, fourth region E4, sixth region 6E, eighth region E8 and tenth region E10 is a dummy resistor rb.
  • the -X side end of the odd-numbered real resistor ra from the +Y side end is the -X side of the even-numbered real resistor ra adjacent to the -Y side. It is connected to the X side end. Also, the +X side ends of the even-numbered real resistors ra from the +Y side end are connected to the +X-side ends of the odd-numbered real resistors ra adjacent to the -Y side.
  • the plurality of real resistors ra forming the second resistance circuit 122 are the two real resistors ra adjacent in the Y direction among the plurality of real resistors ra forming the first resistance circuit 121.
  • a high voltage difference develops between the second resistive circuit 122 and the adjacent real resistor ra of the first resistive circuit 121.
  • a dummy resistor rb is arranged at a location where a high voltage difference occurs in order to relax the electric field at the location where the high voltage difference occurs.
  • the -X side end of the lower surface of the resistor 23 is connected to the first lower metal via a first via 63 that continuously penetrates the first SiO-based insulating film 34, the first nitride film 33 and the second SiO-based insulating film 32. 61 is electrically connected.
  • the +X side end of the lower surface of the resistor 23 is connected to the second lower metal 62 via a second via 64 that continuously penetrates the first SiO-based insulating film 34 , the first nitride film 33 and the second SiO-based insulating film 32 . is electrically connected to the -X side end of the .
  • the first via 63 and the second via 64 are made of W (tungsten).
  • Such an upper metal includes an upper metal forming the wiring 154 and the terminal P4 in FIG. 3 and an upper metal forming the wiring 159 and the terminal P5 in FIG.
  • the real resistor group configuring the third resistor circuit 123 are placed between two real resistors ra adjacent in the Y direction in the real resistor group configuring the fourth resistor circuit 124.
  • a difference is less likely to occur between the average value of the resistance values of the real resistors ra in the fourth resistor circuit 124 and the average value of the resistance values of the real resistors ra in the third resistor circuit 123 .
  • an error is less likely to occur in the ratio (R3/R4) of the resistance value R3 of the third resistance circuit 123 to the resistance value R4 of the fourth resistance circuit 124 .
  • a first insulating film 31A and a second insulating film 31B are alternately laminated on a substrate 21 to form an insulating film lamination structure 31.
  • a metal film Al film in this embodiment
  • the metal film is patterned. .
  • a first lower metal 61 and a second lower metal 62 are formed on the insulating film laminated structure 31 .
  • a laminated film of the second SiO-based insulating film 32, the first nitride film 33, and the insulating material film 234 is provided with a first lower metal 61 and a first lower metal 61 and a lower end extending through the laminated film.
  • a first via 63 and a second via 64 reaching the second lower metal 62 are formed.
  • a resistive material film which is a material film of the resistors 23, is formed on the insulating material film 234, the resistive material film is patterned to form a plurality of resistors 23 (a plurality of real resistors ra and a plurality of dummy resistors rb) are formed. Thereby, the upper ends of the first via 63 and the second via 64 are connected to the resistor 23 .
  • a second nitride film 42 is formed on the first nitride film 33 so as to cover the exposed surfaces of the upper metal 66, the third SiO-based insulating film 41, the first SiO-based insulating film 34 and the first nitride film 33. be.
  • An opening 67 is formed in the second nitride film 42 to expose a portion of the upper surface of the upper metal 66 . Thereby, the first chip 5 as shown in FIGS. 3 and 4 is obtained.
  • 9A to 9D are cross-sectional views showing an example of the manufacturing process of the first chip 5B shown in FIG. 8, and are cross-sectional views corresponding to the cross-section of FIG.
  • a resistive material film which is a material film of the resistors 23, is formed on the first SiO-based insulating film 34B, the resistive material film is patterned to form a plurality of resistors 23. (a plurality of real resistors ra and a plurality of dummy resistors rb) are formed.
  • the intermediate insulating film is formed on the first nitride film, the laminate of the fourth SiO-based insulating film and the resistive film, the exposed surfaces of the first metal, the second metal, and the first nitride film
  • the semiconductor device according to [A10] including the second nitride film formed to cover the .
  • the upper insulating film includes the first SiO-based insulating film formed on the second nitride film and the third nitride film formed on the first SiO-based insulating film
  • the semiconductor device is a first extraction electrode formed on the first SiO-based insulating film and electrically connected to one end of the resistor; a second extraction electrode formed on the first SiO-based insulating film and electrically connected to the other end of the resistor, the third nitride film is formed on the first SiO-based insulating film so as to cover the first lead-out electrode and the second lead-out electrode;
  • the third nitride film is formed with a first opening exposing a portion of the upper surface of the first extraction electrode and a second opening exposing a portion of the upper surface of the second extraction electrode, [A16]
  • the semiconductor device according to .
  • SiO 2 is used as the "SiO-based insulating film”. Further, in this embodiment and modified examples 5A to 5H of the first chip 5 which will be described later, a SiN film is used as the "nitride film”.
  • a resistor 23 is formed on the first nitride film 33 .
  • the resistor 23 has a rectangular shape elongated in the X direction in plan view.
  • the resistor 23 is arranged across the first lower metal 61A and the second lower metal 61B in plan view.
  • resistor 23 is made of CrSi.
  • the upper insulating film 25 includes a first SiO-based insulating film 41 formed on the second nitride film 34 and a protective film 42 formed on the first SiO-based insulating film 41 .
  • the first nitride film 33B is formed on the upper surface of the insulating film lamination structure 31 .
  • the first nitride film 33B is preferably formed over substantially the entire upper surface of the insulating film laminated structure 31 .
  • the film thickness of the first nitride film 33B is about 0.15 ⁇ m.
  • 20A to 20D are cross-sectional views showing an example of the manufacturing process of the first chip 5C shown in FIG. 19, and are cross-sectional views corresponding to the cut plane of FIG.
  • the first chip 5F in FIG. 23 has substantially the same configuration as the first chip 5 in FIG. In the first chip 5F of FIG. 23, unlike the first chip 5 of FIG. The difference is that a first lead-out electrode 73A and a second lead-out electrode 74A electrically connected to the second lower metal 62 through a fifth via 69 are formed. In this case, the third via 65 and upper metal 66 of FIG. 13 are not formed.
  • a SiO 2 film was used as the "SiO-based insulating film".
  • the SiN film is used as the “nitride film”. Other nitride films may be used.
  • the seal ring includes a lower ring portion formed on the insulating film laminated structure and covered with the second SiO-based insulating film, an upper ring portion formed on the first SiO-based insulating film, including a ring body portion connecting the lower ring portion and the upper ring portion,
  • the upper metal 66 shown in FIG. 26 is arranged so as to partially overlap the +X side end of the second lower metal 62 in plan view.
  • the upper metal 66 is connected to the +X side end of the second lower metal 62 via a third via 65 that continuously penetrates the first SiO-based insulating film 41 , the first nitride film 33 and the second SiO-based insulating film 32 . electrically connected.
  • the third via 65 is made of W (tungsten).
  • the second lower metal 62 and the third via 65 shown in FIG. 26 constitute the wiring 152 (see FIG. 3).
  • a metal film (Al film in this embodiment), which is a material film of the upper metal 66 and the upper ring portion 28, is formed on the first SiO-based insulating film 41
  • a metal film is formed.
  • a film is patterned.
  • the upper metal 66 and the upper ring portion 28 are formed on the first SiO-based insulating film 41 .
  • the upper end of the third via 65 is connected to the upper metal 66 .
  • the upper surface of the ring body portion 26 is joined to the lower surface of the upper ring portion 28 .
  • the plan view of the first chip 5E in FIG. 32 is the same as in FIG.
  • the structure of the seal ring 25A is different from that of the seal ring 25D of the first tip 5D of FIG.
  • the seal ring 25E does not include the upper ring portion 28 of the seal ring 25D shown in FIG. That is, the seal ring 25E is composed of the ring body portion 26D and the lower ring portion 27 of the seal ring 25D shown in FIG.
  • a metal film (Al film in this embodiment), which is a material film for the upper metal 66 and the upper ring portion 28H, is formed on the first SiO-based insulating film 41.
  • a film is patterned.
  • the upper metal 66 and the upper ring portion 28H are formed on the first SiO-based insulating film 41.
  • the upper end of the third via 65 is connected to the upper metal 66 .
  • the upper surface of the ring body portion 26H is joined to the lower surface of the upper ring portion 28H.
  • a second nitride film 44J (protective film 42J) is formed on the first SiO-based insulating film 41J so as to cover the first extraction electrode 73, the second extraction electrode 74 and the seal ring 25J.
  • a first opening 75 exposing a portion of the upper surface of the first lead electrode 73 and a second opening 76 exposing a portion of the upper surface of the second lead electrode 74 are formed in the second nitride film 44J. .
  • the first chip 5J as shown in FIG. 38 is obtained.
  • the entire seal ring 25M corresponds to the main ring portion of the present disclosure.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

半導体装置（5）は、基板（21）と、基板上に形成された下側絶縁膜（22）と、下側絶縁膜上に形成された抵抗体（23）と、下側絶縁膜上に前記抵抗体を覆うように形成された上側絶縁膜（24）と含む。下側絶縁膜は、第１窒化膜（33）と、第１窒化膜上に形成された第１ＳｉＯ系絶縁膜（34）とを含み、上側絶縁膜は、第２窒化膜（42）を含む。抵抗体は第１ＳｉＯ系絶縁膜上に形成されており、第２窒化膜の周縁部の下面は、第１窒化膜の上面に接合されている。

Description

半導体装置およびその製造方法
　本開示は、半導体装置およびその製造方法に関する。
　ハイブリット車または電気自動車に搭載される車両駆動用バッテリーとしては、出力電圧が高いものが用いられる。そして、車両駆動用バッテリーの出力電圧が昇圧されて、モータ駆動回路に供給される。そのため、このような車両には、モータ駆動回路に供給される高電圧を監視するための電圧監視装置（高電圧モニタ）が設けられている。
　下記特許文献１には、高電圧の信号を降圧する第１チップと、第１チップによって降圧された信号を信号処理する第２チップとからなる電圧監視装置が開示されている。特許文献１には、第１チップの抵抗回路の回路図は開示されているが、第１チップ内の複数の抵抗素子の具体的な配列は開示されていない。
　下記特許文献２には、高電圧の信号を降圧する第１チップ内の一つの抵抗素子の構造が開示されている。具体的には、シリコン基板上に第１シリコン酸化膜が形成され、第１シリコン酸化膜上に第１窒化膜が形成され、第１窒化膜上に薄膜抵抗部が形成されている。第１窒化膜上の周縁部を除いた領域に、薄膜抵抗部を覆うように、第２シリコン酸化膜が形成されている。
　第２シリコン酸化膜上に、薄膜抵抗部の一端部に接続される第１引き出し電極と、薄膜抵抗部の他端部に接続される第２引き出し電極とが形成されている。第１窒化膜上には、第１引き出し電極、第２シリコン酸化膜および第１窒化膜の露出面を覆うように、第２窒化膜が形成されている。第２窒化膜には、第１引き出し電極の上面の一部を露出させるための第１開口と、第２引き出し電極の上面の一部を露出させるための第２開口が形成されている。これにより、第１引き出し電極および第２引き出し電極に、外部配線を接続するためのコンタクト部が形成されている。
特開２０１６－１３６６０８号公報 特開２０１７－７９２５４号公報
　本開示の目的は、抵抗体を備えた半導体装置であって、新規な構成でかつ耐湿性の向上化が図れる半導体装置およびその製造方法を提供することである。
　この明細書において、「ＳｉＯ系絶縁膜」とは、ＳｉＯ２、ＳｉＯＮ等のようにＳｉＯ２またはＳｉＯを含む絶縁膜をいう。
　本開示の一実施形態は、基板と、前記基板上に形成された下側絶縁膜と、前記下側絶縁膜上に形成された抵抗体と、前記下側絶縁膜上に前記抵抗体を覆うように形成された上側絶縁膜と含み、前記下側絶縁膜は、第１窒化膜と、前記第１窒化膜上に形成された第１ＳｉＯ系絶縁膜とを含み、前記上側絶縁膜は、第２窒化膜を含み、前記抵抗体は前記第１ＳｉＯ系絶縁膜上に形成されており、前記第２窒化膜の周縁部の下面は、前記第１窒化膜の上面に接合されている、半導体装置を提供する。
　この構成では、抵抗体を備えた半導体装置であって、新規な構成でかつ耐湿性の向上化が図れる半導体装置が得られる。
　本開示の一実施形態は、基板上に、下側絶縁膜を形成する工程と、前記下側絶縁膜上に抵抗体を形成する工程と、前記下側絶縁膜上に前記抵抗体を覆うように、第２窒化膜を含む上側絶縁膜を形成する工程を含み、前記下側絶縁膜を形成する工程は、前記基板上に第１窒化膜を形成する工程と、前記第１窒化膜上に第１ＳｉＯ系絶縁膜を形成する工程とを含み、前記上側絶縁膜を形成する工程において、前記第２窒化膜の周縁部の下面が、前記第１窒化膜の上面に接合される、半導体装置の製造方法を提供する。
　この製造方法では、抵抗体を備えた半導体装置であって、新規な構成でかつ耐湿性の向上化が図れる半導体装置を製造できる。
　本開示における上述の、またはさらに他の目的、特徴および効果は、添付図面を参照して次に述べる実施形態の説明により明らかにされる。
図１は、第１本開示、第２本開示および第３本開示それぞれの一実施形態に係る半導体装置を示す図解的な平面図である。 図２は、主として、第１チップの概略的な電気的構成と、第２チップの概略的な電気的構成とを示す模式図である。 図３は、第１チップの図解的な平面図である。 図４は、第１本開示における図３のＡ－Ａ線に沿う断面図である。 図５Ａは、図３および図４に示す第１本開示における第１チップの製造工程の一部を示す断面図であって、図４の切断面に対応する断面図である。 図５Ｂは、図５Ａの次の工程を示す断面図である。 図５Ｃは、図５Ｂの次の工程を示す断面図である。 図５Ｄは、図５Ｃの次の工程を示す断面図である。 図５Ｅは、図５Ｄの次の工程を示す断面図である。 図６は、第１本開示における第１チップの第１変形例を説明するための図解的な断面図である。 図７Ａは、図３および図６に示す第１チップの製造工程の一部を示す断面図であって、図６の切断面に対応する断面図である。 図７Ｂは、図７Ａの次の工程を示す断面図である。 図７Ｃは、図７Ｂの次の工程を示す断面図である。 図７Ｄは、図７Ｃの次の工程を示す断面図である。 図７Ｅは、図７Ｄの次の工程を示す断面図である。 図８は、第１本開示における第１チップの第２変形例を説明するための図解的な断面図である。 図９Ａは、図３および図８に示す第１チップの製造工程の一部を示す断面図であって、図８の切断面に対応する断面図である。 図９Ｂは、図９Ａの次の工程を示す断面図である。 図９Ｃは、図９Ｂの次の工程を示す断面図である。 図９Ｄは、図９Ｃの次の工程を示す断面図である。 図１０は、第１本開示における第１チップの第３変形例を説明するための図解的な断面図である。 図１１は、第１本開示における第１チップの第４変形例を説明するための図解的な断面図である。 図１２は、第１本開示における第１チップの第５変形例を説明するための図解的な断面図である。 図１３は、第２本開示における図３のＡ－Ａ線に沿う断面図である。 図１４Ａは、図３および図１３に示す第２本開示における第１チップの製造工程の一部を示す断面図であって、図１３の切断面に対応する断面図である。 図１４Ｂは、図１４Ａの次の工程を示す断面図である。 図１４Ｃは、図１４Ｂの次の工程を示す断面図である。 図１４Ｄは、図１４Ｃの次の工程を示す断面図である。 図１４Ｅは、図１４Ｄの次の工程を示す断面図である。 図１５は、第２本開示における第１チップの第１変形例を説明するための図解的な断面図である。 図１６Ａは、図３および図１５に示す第１チップの製造工程の一部を示す断面図であって、図１５の切断面に対応する断面図である。 図１６Ｂは、図１６Ａの次の工程を示す断面図である。 図１６Ｃは、図１６Ｂの次の工程を示す断面図である。 図１６Ｄは、図１６Ｃの次の工程を示す断面図である。 図１７は、第２本開示における第１チップの第２変形例を説明するための図解的な断面図である。 図１８Ａは、図３および図１７に示す第１チップの製造工程の一部を示す断面図であって、図１７の切断面に対応する断面図である。 図１８Ｂは、図１８Ａの次の工程を示す断面図である。 図１８Ｃは、図１８Ｂの次の工程を示す断面図である。 図１８Ｄは、図１８Ｃの次の工程を示す断面図である。 図１８Ｅは、図１８Ｄの次の工程を示す断面図である。 図１９は、第２本開示における第１チップの第３変形例を説明するための図解的な断面図である。 図２０Ａは、図３および図１９に示す第１チップの製造工程の一部を示す断面図であって、図１９の切断面に対応する断面図である。 図２０Ｂは、図２０Ａの次の工程を示す断面図である。 図２０Ｃは、図２０Ｂの次の工程を示す断面図である。 図２０Ｄは、図２０Ｃの次の工程を示す断面図である。 図２１は、第２本開示における第１チップの第４変形例を説明するための図解的な断面図である。 図２２は、第２本開示における第１チップの第５変形例を説明するための図解的な断面図である。 図２３は、第２本開示における第１チップの第６変形例を説明するための図解的な断面図である。 図２４は、第２本開示における第１チップの第７変形例を説明するための図解的な断面図である。 図２５は、第２本開示における第１チップの第８変形例を説明するための図解的な断面図である。 図２６は、第３本開示における図３のＡ－Ａ線に沿う断面図である。 図２７Ａは、図３および図２６に示す第３本開示における第１チップの製造工程の一部を示す断面図であって、図２６の切断面に対応する断面図である。 図２７Ｂは、図２７Ａの次の工程を示す断面図である。 図２７Ｃは、図２７Ｂの次の工程を示す断面図である。 図２７Ｄは、図２７Ｃの次の工程を示す断面図である。 図２７Ｅは、図２７Ｄの次の工程を示す断面図である。 図２８は、第３本開示における第１チップの第１変形例を説明するための図解的な断面図である。 図２９は、第３本開示における第１チップの第２変形例を説明するための図解的な断面図である。 図３０は、第３本開示における第１チップの第３変形例を説明するための図解的な断面図である。 図３１は、第３本開示における第１チップの第４変形例を説明するための図解的な断面図である。 図３２は、第３本開示における第１チップの第５変形例を説明するための図解的な断面図である。 図３３は、第３本開示における第１チップの第６変形例を説明するための図解的な断面図である。 図３４は、第３本開示における第１チップの第７変形例を説明するための図解的な断面図である。 図３５は、第３本開示における第１チップの第８変形例を説明するための図解的な断面図である。 図３６Ａは、図３および図３５に示す第１チップの製造工程の一部を示す断面図であって、図３５の切断面に対応する断面図である。 図３６Ｂは、図３６Ａの次の工程を示す断面図である。 図３６Ｃは、図３６Ｂの次の工程を示す断面図である。 図３６Ｄは、図３６Ｃの次の工程を示す断面図である。 図３６Ｅは、図３６Ｄの次の工程を示す断面図である。 図３６Ｆは、図３６Ｅの次の工程を示す断面図である。 図３７は、第３本開示における第１チップの第９変形例を説明するための図解的な断面図である。 図３８は、第３本開示における第１チップの第１０変形例を説明するための図解的な断面図である。 図３９Ａは、図３および図３８に示す第１チップの製造工程の一部を示す断面図であって、図３８の切断面に対応する断面図である。 図３９Ｂは、図３９Ａの次の工程を示す断面図である。 図３９Ｃは、図３９Ｂの次の工程を示す断面図である。 図４０は、第３本開示における第１チップの第１１変形例を説明するための図解的な断面図である。 図４１は、第３本開示における第１チップの第１２変形例を説明するための図解的な断面図である。 図４２は、第３本開示における第１チップの第１３変形例を説明するための図解的な断面図である。 図４３は、第３本開示における第１チップの第１４変形例を説明するための図解的な断面図である。 図４４は、第３本開示における第１チップの第１５変形例を説明するための図解的な断面図である。 図４５は、第３本開示における第１チップの第１６変形例を説明するための図解的な断面図である。 図４６は、第３本開示における第１チップの第１７変形例を説明するための図解的な断面図である。 図４７は、第３本開示における第１チップの第１８変形例を説明するための図解的な断面図である。 図４８は、第３本開示における第１チップの第１９変形例を説明するための図解的な断面図である。 図４９は、第３本開示における第１チップの第２０変形例を説明するための図解的な断面図である。 図５０は、第３本開示における第１チップの第２１変形例を説明するための図解的な断面図である。 図５１は、第３本開示における第１チップの第２２変形例を説明するための図解的な断面図である。 図５２は、第３本開示における第１チップの第２３変形例を説明するための図解的な断面図である。 図５３は、第３本開示における第１チップの第２４変形例を説明するための図解的な断面図である。 図５４は、第３本開示における第１チップの第２５変形例を説明するための図解的な断面図である。 図５５は、第３本開示における第１チップの第２６変形例を説明するための図解的な断面図である。 図５６は、第３本開示における第１チップの第２７変形例を説明するための図解的な断面図である。 図５７は、第３本開示における第１チップの第２８変形例を説明するための図解的な断面図である。 図５８は、第３本開示における第１チップの第２９変形例を説明するための図解的な断面図である。 図５９は、第３本開示における第１チップの第３０変形例を説明するための図解的な断面図である。 図６０は、第３本開示における第１チップの第３１変形例を説明するための図解的な断面図である。
　［１］第１本開示について
　［第１本開示の実施形態の説明］
　第１本開示の一実施形態は、基板と、前記基板上に形成された下側絶縁膜と、前記下側絶縁膜上に形成された抵抗体と、前記下側絶縁膜上に前記抵抗体を覆うように形成された上側絶縁膜と含み、前記下側絶縁膜は、第１窒化膜と、前記第１窒化膜上に形成された第１ＳｉＯ系絶縁膜とを含み、前記上側絶縁膜は、第２窒化膜を含み、前記抵抗体は前記第１ＳｉＯ系絶縁膜上に形成されており、前記第２窒化膜の周縁部の下面は、前記第１窒化膜の上面に接合されている、半導体装置を提供する。
　この構成では、抵抗体を備えた半導体装置であって、新規な構成でかつ耐湿性の向上化が図れる半導体装置が得られる。
　第１本開示の一実施形態では、前記下側絶縁膜は、前記基板上に形成され、窒化膜とＳｉＯ系絶縁膜とが交互に積層された絶縁膜積層構造と、前記絶縁膜積層構造上に形成された第２ＳｉＯ系絶縁膜と、前記第２ＳｉＯ系絶縁膜上に形成された前記第１窒化膜と、前記第１窒化膜上面における周縁部を除いた領域に形成された前記第１ＳｉＯ系絶縁膜とを含み、前記第１ＳｉＯ系絶縁膜上に前記抵抗体が形成されている。
　第１本開示の一実施形態では、前記絶縁膜積層構造上に形成され、前記第２ＳｉＯ系絶縁膜によって覆われた第１メタルおよび第２メタルと、前記第２ＳｉＯ系絶縁膜と前記第１窒化膜と前記第１ＳｉＯ系絶縁膜との積層膜を貫通し、前記第１メタルと前記抵抗体の一端部とを電気的に接続する第1ビアと、前記積層膜を貫通し、前記第２メタルと前記抵抗体の他端部とを電気的に接続する第２ビアとを含む。
　第１本開示の一実施形態では、前記上側絶縁膜が、前記第１ＳｉＯ系絶縁膜上に前記抵抗体を覆うように形成された第３ＳｉＯ系絶縁膜と、前記第１窒化膜上に、前記第３ＳｉＯ系絶縁膜を覆うように形成された前記第２窒化膜とを含む。
　第１本開示の一実施形態では、前記第３ＳｉＯ系絶縁膜上に形成された第３メタルであって、前記第２ＳｉＯ系絶縁膜と前記第１窒化膜と前記第１ＳｉＯ系絶縁膜と前記第３ＳｉＯ系絶縁膜との積層膜を貫通する第３ビアを介して、前記第１メタルまたは前記第２メタルに電気的に接続された第３メタルとを含み、前記第２窒化膜は、前記第１窒化膜上に、前記第３メタル、前記第３ＳｉＯ系絶縁膜、前記第１ＳｉＯ系絶縁膜および前記第１窒化膜の露出面を覆うように形成されている。
　第１本開示の一実施形態では、前記第２窒化膜に、前記第３メタルの上面の一部を露出させる開口が形成されている。
　第１本開示の一実施形態では、前記下側絶縁膜は、前記基板上に形成され、窒化膜とＳｉＯ系絶縁膜とが交互に積層された絶縁膜積層構造と、前記絶縁膜積層構造上に形成された前記第１窒化膜と、前記第１窒化膜上における周縁部を除いた領域に形成された第４ＳｉＯ系絶縁膜と、前記第４ＳｉＯ系絶縁膜上に形成された第５ＳｉＯ系絶縁膜とを含み、前記第１ＳｉＯ系絶縁膜が、前記第４ＳｉＯ系絶縁膜と前記第５ＳｉＯ系絶縁膜とから構成されており、第５ＳｉＯ系絶縁膜上に前記抵抗体が形成されている。
　第１本開示の一実施形態では、前記第４ＳｉＯ系絶縁膜上に形成され、前記第５ＳｉＯ系絶縁膜によって覆われた第１メタルおよび第２メタルと、前記第５ＳｉＯ系絶縁膜を貫通し、前記第１メタルと前記抵抗体の一端部とを電気的に接続する第1ビアと、前記第５ＳｉＯ系絶縁膜を貫通し、前記第２メタルと前記抵抗体の他端部とを電気的に接続する第２ビアとを含む。
　第１本開示の一実施形態では、前記上側絶縁膜が、前記第５ＳｉＯ系絶縁膜上に、前記抵抗体を覆うように形成された第６ＳｉＯ系絶縁膜と、前記第１窒化膜上に前記第１ＳｉＯ系絶縁膜を覆うように形成された前記第２窒化膜とを含む。
　第１本開示の一実施形態では、前記第６ＳｉＯ系絶縁膜上に形成された第３メタルであって、前記第５ＳｉＯ系絶縁膜と前記第６ＳｉＯ系絶縁膜との積層膜を貫通する第３ビアを介して、前記第１メタルまたは前記第２メタルに電気的に接続された第３メタルを含み、前記第２窒化膜は、前記第１窒化膜上に、前記第３メタル、前記第６ＳｉＯ系絶縁膜、前記第５ＳｉＯ系絶縁膜、前記第４ＳｉＯ系絶縁膜および前記第１窒化膜の露出面を覆うように形成されている。
　第１本開示の一実施形態では、前記第２窒化膜に、前記第３メタルの上面の一部を露出させる開口が形成されている。
　第１本開示の一実施形態では、前記下側絶縁膜は、前記基板上に形成された第７ＳｉＯ系絶縁膜と、前記第７ＳｉＯ系絶縁膜上に形成された前記第１窒化膜と、前記第１窒化膜上面における周縁部を除いた領域に形成された前記第１ＳｉＯ系絶縁膜とを含み、前記第１ＳｉＯ系絶縁膜上に前記抵抗体が形成されている。
　第１本開示の一実施形態では、前記上側絶縁膜が、前記第１ＳｉＯ系絶縁膜上に、前記抵抗体を覆うように形成された第８ＳｉＯ系絶縁膜と、前記第８ＳｉＯ系絶縁膜上に形成された前記第２窒化膜とを含む。
　第１本開示の一実施形態では、前記第８ＳｉＯ系絶縁膜上に形成され、前記抵抗体の一端部に電気的に接続された第１引き出し電極と、前記第８ＳｉＯ系絶縁膜上に形成され、前記抵抗体の他端部に電気的に接続された第２引き出し電極とを含み、前記第２窒化膜は、前記第１窒化膜上に、前記第１引き出し電極、前記第２引き出し電極、前記第８ＳｉＯ系絶縁膜、前記第１ＳｉＯ系絶縁膜および前記第１窒化膜の露出面を覆うように形成されている。
　第１本開示の一実施形態では、前記第２窒化膜に、前記第１引き出し電極の上面の一部を露出させる第１開口と、前記第２引き出し電極の上面の一部を露出させる第２開口が形成されている。
　第１本開示の一実施形態は、基板上に、下側絶縁膜を形成する工程と、前記下側絶縁膜上に抵抗体を形成する工程と、前記下側絶縁膜上に前記抵抗体を覆うように、第２窒化膜を含む上側絶縁膜を形成する工程を含み、前記下側絶縁膜を形成する工程は、前記基板上に第１窒化膜を形成する工程と、前記第１窒化膜上に第１ＳｉＯ系絶縁膜を形成する工程とを含み、前記上側絶縁膜を形成する工程において、前記第２窒化膜の周縁部の下面が、前記第１窒化膜の上面に接合される、半導体装置の製造方法を提供する。
　この製造方法では、抵抗体を備えた半導体装置であって、新規な構成でかつ耐湿性の向上化が図れる半導体装置を製造できる。
　［第１本開示の実施形態の詳細な説明］
　以下、図１～図１２に基づいて、第１本開示の実施の形態を詳細に説明する。
　図１は、この発明の一実施形態に係る半導体装置を示す図解的な平面図である。図２は、主として、第１チップの概略的な電気的構成と、第２チップの概略的な電気的構成とを示す模式図である。
　説明の便宜上、以下において、図１および図３に示した＋Ｘ方向、－Ｘ方向、＋Ｙ方向および－Ｙ方向を用いることがある。＋Ｘ方向は、平面視において、半導体装置１の表面に沿う所定の方向であり、＋Ｙ方向は、平面視において、半導体装置１の表面に沿う方向あって、＋Ｘ方向に直交する方向である。－Ｘ方向は、＋Ｘ方向と反対の方向であり、－Ｙ方向は、＋Ｙ方向と反対の方向である。＋Ｘ方向および－Ｘ方向を総称するときには単に「Ｘ方向」という。＋Ｙ方向および－Ｙ方向を総称するときには単に「Ｙ方向」という。
　半導体装置１は、第１リード２と、第１フレーム３と、第２フレーム４と、第１フレーム３上に固定された第１チップ５と、第２フレーム４上に固定された第２チップ６と、第２チップ６に接続される第２～第７リード７～１２と、配線１３１～１４２と、これらを封止する封止樹脂１３とを含む。
　第１フレーム３は、平面視において、Ｙ方向に長い矩形状の本体部３Ａと、本体部３Ａの－Ｘ側縁における－Ｙ側端部から－Ｘ方向に延びたリード部３Ｂとを含む。第１リード２は、第１フレーム３の本体部３Ａの－Ｘ側縁における＋Ｙ側端部に対して、－Ｘ側に間隔を空けて配置されている。
　第２フレーム４は、平面視において、第１フレーム３の本体部３Ａに対して、＋Ｘ側に間隔を空けて配置されている。第２フレーム４は、平面視でＹ方向に長い矩形状を有している。第２～第７リード７～１２は、平面視において、第２フレーム４に対して、＋Ｘ側に間隔を空けて配置されている。第２～第７リード７～１２は、平面視において、Ｙ方向に間隔を空けて配置されている。
　第１リード２、リード部３Ｂおよび第２～第７リード７～１２は、それぞれその一部（例えば下面および外端面）が封止樹脂１３から露出している。
　第１チップ５は、複数の端子Ｐ１～Ｐ６を含む。端子Ｐ１は、第１リード２に配線１３１を介して接続されている。端子Ｐ２は、リード部３Ｂに配線１３２を介して接続されている。第１リード２には、高電圧発生部１０１の正極が接続される。リード部３Ｂには、高電圧発生部１０１の負極が接続される。
　第１チップ５は、図２に示すように、高電圧発生部１０１（図１参照）の高電圧を降圧するための第１～第４抵抗回路１２１～１２４を含む。第１～第４抵抗回路１２１～１２４は、直列に接続されている。
　第１抵抗回路１２１の一端は、端子Ｐ１に接続されている。第１抵抗回路１２１の他端は、第２抵抗回路１２２の一端に接続されている。第１抵抗回路１２１と第２抵抗回路１２２との接続点は、端子Ｐ３に接続されている。第２抵抗回路１２２の他端は、端子Ｐ４に接続されている。第３抵抗回路１２３の一端は、端子Ｐ５に接続されている。第３抵抗回路１２３の他端は、第４抵抗回路１２４の一端に接続されている。第３抵抗回路１２３と第４抵抗回路１２４との接続点は、端子Ｐ６に接続されている。第４抵抗回路１２４の他端は、端子Ｐ２に接続されている。
　端子Ｐ４と端子Ｐ５とは、後述するように、第２チップ６を経由する配線によって互いに接続されている。つまり、第２抵抗回路１２２の他端と、第３抵抗回路１２３の一端とは電気的に接続されている。
　以下において、第１抵抗回路１２１の抵抗値をＲ１、第２抵抗回路１２２の抵抗値をＲ２、第３抵抗回路１２３の抵抗値をＲ３、第４抵抗回路１２４の抵抗値をＲ４とする。
　Ｒ２は、Ｒ１よりも小さく、Ｒ１に対するＲ２の比（Ｒ２／Ｒ１）は、予め設定されている。Ｒ３は、Ｒ４よりも小さく、Ｒ４に対するＲ３の比（Ｒ３／Ｒ４）は、予め設定されている。比（Ｒ２／Ｒ１）および比（Ｒ３／Ｒ４）は、同一の所定値（例えば、１／９９９）に設定される。
　第２チップ６は、複数の端子Ｑ１～Ｑ１０を含む。端子Ｑ１～Ｑ４は、それぞれ、配線１３３～１３６を介して、端子Ｐ３～端子Ｐ６に接続されている。端子Ｑ５～Ｑ１０は、それぞれ、配線１３７～１４２（図１参照）を介して、第２～第７リード７～１２に接続されている。端子Ｑ２と、端子Ｑ３とは、図２に示すように、第２チップ６内において配線１９１によって接続されている。
　第２チップ６は、端子Ｑ１と端子Ｑ４との間に接続された電圧検出回路１９２を含む。電圧検出回路１９２は、第１抵抗回路１２１と第２抵抗回路１２２との接続点と、第３抵抗回路１２３と第４抵抗回路１２４との接続点との間の電圧に応じた電圧を検出する。電圧検出回路１９２は、オペアンプを含む。端子Ｑ５～Ｑ１０（第２～第７リード７～１２）は、第２チップ６内のオペアンプに電源電圧を供給したり、電圧検出回路１９２の出力信号を出力したりするために用いられる。
　図３は、第１チップ５の図解的な平面図である。
　第１チップ５には、平面視において、Ｘ方向に延びた単位抵抗体ｒ（以下、「抵抗体ｒ」という。）がＹ方向に間隔を空けて複数配置されている。複数の抵抗体ｒは、いずれかの抵抗回路１２１～１２４の構成要素として用いられる実抵抗体ｒａと、いずれの抵抗回路１２１～１２４の構成要素としても用いられないダミー抵抗体ｒｂとを含む。図３においては、明確化のため、ダミー抵抗体ｒｂには、ドットのハッチングが付加されている。
　この実施形態では、複数の抵抗体ｒは、Ｙ方向に所定のピッチ間隔を空けて配置されている。この実施形態では、最も＋Ｙ側にある抵抗体ｒは、ダミー抵抗体ｒｂ（以下、「＋Ｙ側ダミー抵抗体ｒｂ」という。）である。最も－Ｙ側にある抵抗体ｒは、ダミー抵抗体ｒｂ（以下、「－Ｙ側ダミー抵抗体ｒｂ」という。）である。
　＋Ｙ側ダミー抵抗体ｒｂと－Ｙ側ダミー抵抗体ｒｂとの間の領域は、第１～第４抵抗回路１２１～１２４等を形成するために、Ｙ方向に１１個の領域Ｅ１～Ｅ１１に分けられている。これらの領域Ｅ１～Ｅ１１は、大きさが同じ領域や大きさが異なる領域を含んでいる。
　これらの領域Ｅ１～Ｅ１１を、それぞれ、＋Ｙ方向側から、第１領域Ｅ１、第２領域Ｅ２、…、第１０領域Ｅ１０、第１１領域Ｅ１１ということにする。この実施形態では、第６領域Ｅ６は、＋Ｙ側ダミー抵抗体ｒｂと－Ｙ側ダミー抵抗体ｒｂとの間の領域のＹ方向中央に配置されている。
　第１領域Ｅ１、第５領域Ｅ５、第７領域Ｅ７および第１１領域Ｅ１１の大きさはほぼ等しく、他の領域Ｅ２、Ｅ３、Ｅ４、Ｅ８、Ｅ９およびＥ１０よりも大きい。第３領域Ｅ３および第９領域Ｅ９の大きさはほぼ等しい。第２領域Ｅ２、第４領域Ｅ４、第８領域Ｅ８および第１０領域Ｅ１０それぞれの大きさはほぼ等しい。第６領域６Ｅは、第１～第１１領域Ｅ１～Ｅ１１のうちで最も小さい。
　第１領域Ｅ１、第３領域Ｅ３、第５領域Ｅ５、第７領域Ｅ７、第９領域Ｅ９および第１１領域Ｅ１１それぞれに含まれる複数の抵抗体ｒは、実抵抗体ｒａである。第２領域Ｅ２、第４領域Ｅ４、第６領域６Ｅ、第８領域Ｅ８および第１０領域Ｅ１０それぞれに含まれる抵抗体ｒは、ダミー抵抗体ｒｂである。
　第１抵抗回路１２１は、第１領域Ｅ１内の複数の実抵抗体ｒａと、第５領域Ｅ５内の複数の実抵抗体ｒａとを含む。第１抵抗回路１２１は、これらの領域Ｅ１，Ｅ５内の全ての実抵抗体ｒａの直列回路からなる。
　具体的には、領域Ｅ１内においては、＋Ｙ側端から奇数行目（奇数番目）の実抵抗体ｒａの－Ｘ側端部は、それぞれ、その－Ｙ側に隣接する偶数行目（偶数番目）の実抵抗体ｒａの－Ｘ側端部に接続されている。また、＋Ｙ側端から偶数行目の実抵抗体ｒａの＋Ｘ側端部は、それぞれ、その－Ｙ側に隣接する奇数行目の実抵抗体ｒａの＋Ｘ側端部に接続されている。
　領域Ｅ５においては、＋Ｙ側端から偶数行目の実抵抗体ｒａの－Ｘ側端部は、それぞれ、その－Ｙ側に隣接する奇数行目の実抵抗体ｒａの－Ｘ側端部に接続されている。また、＋Ｙ側端から奇数行目の実抵抗体ｒａの＋Ｘ側端部は、それぞれ、その－Ｙ側に隣接する偶数行目の実抵抗体ｒａの＋Ｘ側端部に接続されている。
　領域Ｅ１内の－Ｙ側端の実抵抗体ｒａの－Ｘ側端部は、領域Ｅ５内の＋Ｙ側端の実抵抗体ｒａの－Ｘ側端部に、配線１５１を介して電気的に接続されている。これにより、領域Ｅ１，Ｅ５内の全ての実抵抗体ｒａが直列に接続されている。領域Ｅ１内の＋Ｙ側端の実抵抗体ｒａの＋Ｘ方側端部は、配線１５２を介して、端子Ｐ１に接続されている。領域Ｅ５内の－Ｙ側端の実抵抗体ｒａの＋Ｘ側端部は、配線１５３を介して、端子Ｐ３に接続されている。
　第２抵抗回路１２２は、第３領域Ｅ３内の複数の実抵抗体ｒａを含む。第２抵抗回路１２２は、第３領域Ｅ３内の複数（図３の例では３個）の実抵抗体ｒａの並列回路からなる。
　具体的には、第３領域Ｅ３内の複数の実抵抗体ｒａの－Ｘ側端部どうしが電気的に接続されているとともに、これらの実抵抗体ｒａの＋Ｘ側端部どうしが電気的に接続されている。第３領域Ｅ３内の複数の実抵抗体ｒａの－Ｘ側端部は、配線１５４を介して、端子Ｐ４に接続されている。第３領域Ｅ３内の複数の実抵抗体ｒａの＋Ｘ側端部は、配線１５５を介して、端子Ｐ３に接続されている。
　第２抵抗回路１２２内の複数の実抵抗体ｒａは、第１領域Ｅ１内の－Ｙ側端の実抵抗体ｒａと、第５領域Ｅ５内の＋Ｙ側端の実抵抗体ｒａとの間に配置されている。つまり、第２抵抗回路１２２内の複数の実抵抗体ｒａは、第１抵抗回路１２１の複数の実抵抗体ｒａのうちのＹ方向に隣接する２つの実抵抗体ｒａの間に配置されている。
　第４抵抗回路１２４は、第７領域Ｅ７内の複数の実抵抗体ｒａと、第１１領域Ｅ１１内の複数の実抵抗体ｒａとを含む。第４抵抗回路１２４は、これらの領域Ｅ７，Ｅ１１内の全ての実抵抗体ｒａの直列回路からなる。
　具体的には、領域Ｅ７内においては、＋Ｙ側端から奇数行目の実抵抗体ｒａの－Ｘ側端部は、それぞれ、その－Ｙ側に隣接する偶数行目の実抵抗体ｒａの－Ｘ側端部に接続されている。また、＋Ｙ側端から偶数行目の実抵抗体ｒａの＋Ｘ側端部は、それぞれ、その－Ｙ側に隣接する奇数行目の実抵抗体ｒａの＋Ｘ側端部に接続されている。
　領域Ｅ１１においては、＋Ｙ側端から偶数行目の実抵抗体ｒａの－Ｘ側端部は、それぞれ、その－Ｙ側に隣接する奇数行目の実抵抗体ｒａの－Ｘ側端部に接続されている。また、＋Ｙ側端から奇数行目の実抵抗体ｒａの＋Ｘ側端部は、それぞれ、その－Ｙ側に隣接する偶数行目の実抵抗体ｒａの＋Ｘ側端部に接続されている。
　領域Ｅ７内の－Ｙ側端の実抵抗体ｒａの－Ｘ側端部は、領域Ｅ１１内の＋Ｙ側端の実抵抗体ｒａの－Ｘ側端部に、配線１５６を介して電気的に接続されている。これにより、領域Ｅ７，Ｅ１１内の全ての実抵抗体ｒａが直列に接続されている。領域Ｅ７内の＋Ｙ側端の実抵抗体ｒａの＋Ｘ方側端部は、配線１５７を介して、端子Ｐ６に接続されている。領域Ｅ１１内の－Ｙ側端の実抵抗体ｒａの＋Ｘ側端部は、配線１５８を介して、端子Ｐ２に接続されている。
　第３抵抗回路１２３は、第９領域Ｅ９内の複数の実抵抗体ｒａを含む。第３抵抗回路１２３は、第９領域Ｅ９内の複数（図３の例では３個）の実抵抗体ｒａの並列回路からなる。
　具体的には、第９領域Ｅ９内の複数の実抵抗体ｒａの－Ｘ側端部どうしが電気的に接続されているとともに、これらの実抵抗体ｒａの＋Ｘ側端部どうしが電気的に接続されている。第９領域Ｅ９内の複数の実抵抗体ｒａの－Ｘ側端部は、配線１５９を介して、端子Ｐ５に接続されている。第９領域Ｅ９内の複数の実抵抗体ｒａの＋Ｘ側端部は、配線１６０を介して、端子Ｐ６に接続されている。
　第３抵抗回路１２３内の複数の実抵抗体ｒａは、第７領域Ｅ７内の－Ｙ側端の実抵抗体ｒａと、第１１領域Ｅ１１内の＋Ｙ側端の実抵抗体ｒａとの間に配置されている。つまり、第３抵抗回路１２３内の複数の実抵抗体ｒａは、第４抵抗回路１２４の複数の実抵抗体ｒａのうちのＹ方向に隣接する２つの実抵抗体ｒａの間に配置されている。
　この実施形態では、第２抵抗回路１２２を構成する複数の実抵抗体ｒａは、第１抵抗回路１２１を構成する複数の実抵抗体ｒａのうちのＹ方向に隣接する２つの実抵抗体ｒａの間に配置されているので、第２抵抗回路１２２と、それに隣接する第１抵抗回路１２１の実抵抗体ｒａとの間には、高電圧差が発生する。
　また、第３抵抗回路１２３を構成する複数の実抵抗体ｒａは、第４抵抗回路１２４を構成する複数の実抵抗体ｒａのうちのＹ方向に隣接する２つの実抵抗体ｒａの間に配置されているので、第３抵抗回路１２３と、それに隣接する第４抵抗回路１２４の実抵抗体ｒａとの間には、高電圧差が発生する。
　そこで、この実施形態では、高電圧差が発生する箇所の電界を緩和するために、高電圧差が発生する箇所に、ダミー抵抗体ｒｂを配置するようにしている。
　具体的には、第２領域Ｅ２、第４領域Ｅ４、第８領域Ｅ８および第１０領域Ｅ１０それぞれに、複数のダミー抵抗体ｒｂが配置されている。これらの各領域Ｅ２、Ｅ４、Ｅ８およびＥ１０を総称して、耐圧用ダミー配置領域Ｅｄｕｍｍｙということにする。
　耐圧用ダミー配置領域Ｅｄｕｍｍｙには、Ｙ方向に前記ピッチ間隔を空けて２つのダミー抵抗体ｒｂが配置されている。つまり、耐圧用ダミー配置領域Ｅｄｕｍｍｙには、２行に配置された２つのダミー抵抗体ｒｂが配置されている。各ダミー抵抗体ｒｂは、他のダミー抵抗体ｒｂに電気的に接続されていない。また、各ダミー抵抗体ｒｂは、いずれの実抵抗体ｒａにも電気的に接続されていないし、いずれの端子Ｐ１～Ｐ６にも電気的に接続されていない。
　なお、第６領域Ｅ６には、１つのダミー抵抗体ｒｂが配置されている。
　図４は、図３のＡ－Ａ線に沿う断面図である。
　第１チップ５の断面構造について説明する。
　第１チップ５は、基板２１と、基板２１上に形成された下側絶縁膜２２と、下側絶縁膜２２上に形成されかつ抵抗体ｒを構成する抵抗体２３と、下側絶縁膜２２上に抵抗体２３を覆うように形成された上側絶縁膜２４とを含む。
　さらに、第１チップ５は、下側絶縁膜２２内に配置された第１下側メタル６１および第２下側メタル６２と、上側絶縁膜２４内に配置された上側メタル６６とを含む。ただし、上側メタル６６の上面の一部は、上側絶縁膜２４から露出している。
　基板２１は、例えば、Ｓｉ基板からなる。基板２１の膜厚は、例えば３００μｍ程度である。
　下側絶縁膜２２は、基板２１上に形成された絶縁膜積層構造３１と、絶縁膜積層構造３１上に形成された第２ＳｉＯ系絶縁膜３２と、第２ＳｉＯ系絶縁膜３２上に形成された第１窒化膜３３と、第１窒化膜３３上に形成された第１ＳｉＯ系絶縁膜３４とを含む。
　この実施形態および後述する第１チップ５の変形例５Ａ～５Ｅでは、「ＳｉＯ系絶縁膜」として、ＳｉＯ２が用いられる。また、この実施形態および後述する第１チップ５の変形例５Ａ～５Ｅでは、「窒化膜」として、ＳｉＮ膜が用いられる。
　絶縁膜積層構造３１は、ＳｉＯ系絶縁膜からなる第１絶縁膜３１Ａと、引っ張り応力を持つ窒化膜からなる第２絶縁膜３１Ｂとが、交互に積層された構造を有する。第１絶縁膜３１Ａと第２絶縁膜３１Ｂの積層数は任意数であってよく、図４に示されている積層数と異なっていてもよい。２種類の絶縁膜３１Ａ，３１Ｂを積層しているのは、第１絶縁膜３１Ａの成膜によって生じる基板２１の反りを、第２絶縁膜３１Ｂの成膜によってコントロールし、絶縁膜を厚く成膜するためである。
　第１絶縁膜３１Ａの膜厚は、例えば２μｍ程度であり、第２絶縁膜３１Ｂの膜厚は、例えば０．３μｍ程度である。絶縁膜積層構造３１の厚さは、例えば１３．５μｍ程度である。
　絶縁膜積層構造３１上に、複数の下側メタル６１，６２が配置されている。図４の例では、下側メタル６１，６２は、－Ｘ側端寄りに配置された第１下側メタル６１と、第１下側メタル６１に対して＋Ｘ側に配置された第２下側メタル６２とを含む。この実施形態では、下側メタル６１，６２は、Ａｌ（アルミニウム）から構成されている。これらの下側メタル６１，６２は、実抵抗体ｒａどうしを電気的に接続したり、実抵抗体ｒａを端子Ｐ１～Ｐ６に接続したりするために用いられる。
　第２ＳｉＯ系絶縁膜３２は、絶縁膜積層構造３１上に、下側メタル６１，６２を覆うように形成されている。そして、第２ＳｉＯ系絶縁膜３２上に第１窒化膜３３が形成されている。第１窒化膜３３は、第２ＳｉＯ系絶縁膜３２上面のほぼ全域に形成されていることが好ましい。第２ＳｉＯ系絶縁膜３２の膜厚は、０．８μｍ程度である。第１窒化膜３３の膜厚は、０．１５μｍ程度である。
　第１ＳｉＯ系絶縁膜３４は、第１窒化膜３３上面の周縁部を除いた領域に、形成されている。第１ＳｉＯ系絶縁膜３４の膜厚は、０．１５μｍ程度である。
　第１ＳｉＯ系絶縁膜３４上に、抵抗体２３が形成されている。抵抗体２３は、平面視においてＸ方向に長い矩形である。抵抗体２３は、平面視において、第１下側メタル６１と第２下側メタル６２とに跨るようにして配置されている。この実施形態では、抵抗体２３は、ＣｒＳｉから構成されている。
　抵抗体２３の下面の－Ｘ側端部は、第１ＳｉＯ系絶縁膜３４、第１窒化膜３３および第２ＳｉＯ系絶縁膜３２を連続して貫通する第１ビア６３を介して第１下側メタル６１に電気的に接続されている。抵抗体２３の下面の＋Ｘ側端部は、第１ＳｉＯ系絶縁膜３４、第１窒化膜３３および第２ＳｉＯ系絶縁膜３２を連続して貫通する第２ビア６４を介して第２下側メタル６２の－Ｘ側端部に電気的に接続されている。この実施形態では、第１ビア６３および第２ビア６４は、Ｗ（タングステン）から構成されている。
　上側絶縁膜２４は、第１ＳｉＯ系絶縁膜３４上に、抵抗体２３を覆うように形成された第３ＳｉＯ系絶縁膜４１と、第３ＳｉＯ系絶縁膜４１上に形成された第２窒化膜４２とを含む。第３ＳｉＯ系絶縁膜４１の膜厚は、０．４μｍ程度である。第２窒化膜４２の膜厚は、１．２μｍ程度である。
　第３ＳｉＯ系絶縁膜４１上には、上側メタル６６が形成されている。この実施形態および後述する第１チップ５の第１変形例５Ａ（図６参照）では、各上側メタル６６は、いずれかの端子Ｐ１～Ｐ６（図３参照）を含んでいる。上側メタル６６は、端子のみを含んでいる場合と、端子と配線とを一体的に含んでいる場合とがある。図４に現れている上側メタル６６は、端子Ｐ１のみを含んでいる。言い換えれば、図４に現れている上側メタル６６は、端子Ｐ１を構成している。
　なお、図４には現れていないが、第１下側メタル６１に図示しないビアを介して上側メタルが接続されている箇所もある。このような上側メタルとしては、図３の配線１５４および端子Ｐ４を構成する上側メタルおよび図３の配線１５９および端子Ｐ５を構成する上側メタルがある。
　図４に示されている上側メタル６６は、平面視において、第２下側メタル６２の＋Ｘ側端部に一部が重なるように配置されている。上側メタル６６は、第３ＳｉＯ系絶縁膜４１、第１ＳｉＯ系絶縁膜３４、第１窒化膜３３および第２ＳｉＯ系絶縁膜３２を連続して貫通する第３ビア６５を介して、第２下側メタル６２の＋Ｘ側端部に電気的に接続されている。この実施形態では、第３ビア６５は、Ｗ（タングステン）から構成されている。図４に示されている第２下側メタル６２および第３ビア６５は、配線１５２（図３参照）を構成している。
　第２窒化膜４２は、第１窒化膜３３上に、上側メタル６６、第３ＳｉＯ系絶縁膜４１、第１ＳｉＯ系絶縁膜３４および第１窒化膜３３の露出面を覆うように形成されている。第２窒化膜４２の下面の周縁部は、第１窒化膜３３の上面の周縁部に接合されている。
　第２窒化膜４２には、上側メタル６６の上面の一部を露出させるための開口６７が形成されている。この開口６７により、端子Ｐ１～Ｐ６に配線を接続するためのパッド部が形成される。
　本実施形態では、第１窒化膜３３と第２窒化膜４２とによって全ての抵抗体２３が包囲されているので、耐湿性の向上化を図ることができる。
　本実施形態において、第１チップ５を製造する際には、プロセスばらつきによって抵抗体ｒの抵抗特性がばらつくおそれがある。プロセスばらつきは、例えば、－Ｙ方向または＋Ｙ方向というように、一方向に沿って段階的に起こる傾向がある。
　本実施形態では、第１抵抗回路１２１を構成する実抵抗体群のうちのＹ方向に隣接する２つの実抵抗体ｒａの間に、第２抵抗回路１２２を構成する実抵抗体群が配置されている。これにより、第１抵抗回路１２１内の実抵抗体ｒａの抵抗値の平均値と、第２抵抗回路１２２内の実抵抗体ｒａの抵抗値の平均値との間に、差が生じにくくなる。この結果、第１抵抗回路１２１の抵抗値Ｒ１に対する第２抵抗回路１２２の抵抗値Ｒ２との比（Ｒ２／Ｒ１）に誤差が生じにくくなる。
　同様に、本実施形態では、第４抵抗回路１２４を構成する実抵抗体群のうちのＹ方向に隣接する２つの実抵抗体ｒａの間に、第３抵抗回路１２３を構成する実抵抗体群が配置されている。これにより、第４抵抗回路１２４内の実抵抗体ｒａの抵抗値の平均値と、第３抵抗回路１２３内の実抵抗体ｒａの抵抗値の平均値との間に、差が生じにくくなる。この結果、第４抵抗回路１２４の抵抗値Ｒ４に対する第３抵抗回路１２３の抵抗値Ｒ３との比（Ｒ３／Ｒ４）に誤差が生じにくくなる。
　前述したように、第２抵抗回路１２２を本実施形態のように配置した場合には、第２抵抗回路１２２と、それに隣接する第１抵抗回路１２１の実抵抗体ｒａとの間に、高電圧差が発生する。また、第３抵抗回路１２３を本実施形態のように配置した場合には、第３抵抗回路１２３と、それに隣接する第４抵抗回路１２４の実抵抗体ｒａとの間に、高電圧差が発生する。しかし、本実施形態では、高電圧差が発生する箇所に、ダミー抵抗体ｒｂを配置しているので、高電圧差が発生する箇所の電界を緩和することができる。
　図５Ａ～図５Ｄは、図３および図４に示す第１チップ５の製造工程の一例を示す断面図であって、図４の切断面に対応する断面図である。
　まず、図５Ａに示すように、基板２１上に、第１絶縁膜３１Ａと、第２絶縁膜３１Ｂとが交互に積層されることにより、絶縁膜積層構造３１が形成される。そして、絶縁膜積層構造３１上に、第１下側メタル６１および第２下側メタル６２の材料膜であるメタル膜（この実施形態ではＡｌ膜）が形成された後、メタル膜がパターニングされる。これにより、絶縁膜積層構造３１上に、第１下側メタル６１および第２下側メタル６２が形成される。
　次に、図５Ｂに示すように、絶縁膜積層構造３１上に第１下側メタル６１および第２下側メタル６２を覆うように、第２ＳｉＯ系絶縁膜３２が形成される。次に、第２ＳｉＯ系絶縁膜３２上に第１窒化膜３３が形成される。次に、第１窒化膜３３上に第１ＳｉＯ系絶縁膜３４の材料膜である絶縁材料膜２３４が形成される。
　次に、図５Ｃに示すように、第２ＳｉＯ系絶縁膜３２と、第１窒化膜３３と絶縁材料膜２３４との積層膜に、当該積層膜を貫通しかつ下端が第１下側メタル６１および第２下側メタル６２にそれぞれ達する第１ビア６３および第２ビア６４が形成される。そして、絶縁材料膜２３４上に、抵抗体２３の材料膜である抵抗材料膜が形成された後、抵抗材料膜がパターニングされることにより、複数の抵抗体２３（複数の実抵抗体ｒａおよび複数のダミー抵抗体ｒｂ）が形成される。これにより、第１ビア６３および第２ビア６４の上端が、抵抗体２３に接続される。
　次に、図５Ｄに示すように、絶縁材料膜２３４上に、抵抗体２３を覆うように第３ＳｉＯ系絶縁膜４１の材料膜である絶縁材料膜２４１が形成される。次に、第２ＳｉＯ系絶縁膜３２と第１窒化膜３３と絶縁材料膜２３４と絶縁材料膜２４１との積層膜に、当該積層膜を貫通し、下端が第２下側メタル６２に達する第３ビア６５が形成される。そして、第３ＳｉＯ系絶縁膜４１上に、上側メタル６６の材料膜であるメタル膜が形成された後、メタル膜（この実施形態ではＡｌ膜）がパターニングされる。これにより、絶縁材料膜２４１上に、上側メタル６６が形成される。これにより、第３ビア６５の上端が、上側メタル６６に接続される。
　次に、図５Ｅに示すように、絶縁材料膜２３４と絶縁材料膜２４１との積層膜が、パターニングされることにより、当該積層膜の周縁部が除去される。これにより、絶縁材料膜２３４からなる第１ＳｉＯ系絶縁膜３４と、絶縁材料膜２４１からなる第３ＳｉＯ系絶縁膜４１が得られる。これにより、絶縁膜積層構造３１、第２ＳｉＯ系絶縁膜３２、第１窒化膜３３および第１ＳｉＯ系絶縁膜３４からなる下側絶縁膜２２が得られる。
　この後、第１窒化膜３３上に、上側メタル６６、第３ＳｉＯ系絶縁膜４１、第１ＳｉＯ系絶縁膜３４および第１窒化膜３３の露出面を覆うように、第２窒化膜４２が形成される。そして、第２窒化膜４２に、上側メタル６６の上面の一部を露出させる開口６７が形成される。これにより、図３および図４に示されるような第１チップ５が得られる。
　図６は、第１チップの第１変形例を説明するための断面図であり、図４に対応する断面図である。図６において、図４の各部に対応する部分には、図４と同じ符号を付して示す。
　図６の第１チップ５Ａの平面図は、図３と同様である。図６の第１チップ５Ａは、基板２１と、基板２１上に形成された下側絶縁膜２２Ａと、下側絶縁膜２２Ａ上に形成されかつ抵抗体ｒを構成する抵抗体２３と、下側絶縁膜２２Ａ上に抵抗体２３を覆うように形成された上側絶縁膜２４Ａとを含む。
　さらに、第１チップ５Ａは、下側絶縁膜２２Ａ内に配置された第１下側メタル６１および第２下側メタル６２と、上側絶縁膜２４Ａ内に配置された上側メタル６６と含む。ただし、上側メタル６６の上面の一部は、上側絶縁膜２４Ａから露出している。
　下側絶縁膜２２Ａは、基板２１上に形成された絶縁膜積層構造３１と、絶縁膜積層構造３１上に形成された第１窒化膜３３Ａと、第１窒化膜３３Ａ上に形成された第１ＳｉＯ系絶縁膜３４Ａとを含む。第１ＳｉＯ系絶縁膜３４Ａは、第１窒化膜３３Ａ上に形成された第４ＳｉＯ系絶縁膜３５と、第４ＳｉＯ系絶縁膜３５上に形成された第５ＳｉＯ系絶縁膜３６とからなる。
　第１窒化膜３３Ａは、絶縁膜積層構造３１上面のほぼ全域に形成されている。第４ＳｉＯ系絶縁膜３５は、第１窒化膜３３Ａ上面の周縁部を除いた領域に形成されている。第１窒化膜３３Ａの膜厚は、０．１５μｍ程度である。第４ＳｉＯ系絶縁膜３５の膜厚は、０．１５μｍ程度である。
　第４ＳｉＯ系絶縁膜３５上に、複数の下側メタル６１，６２が配置されている。図６の例では、下側メタル６１，６２は、－Ｘ側端寄りに配置された第１下側メタル６１と、第１下側メタル６１に対して＋Ｘ側に配置された第２下側メタル６２とを含む。
　第５ＳｉＯ系絶縁膜３６は、第４ＳｉＯ系絶縁膜３５上に、第１下側メタル６１および第２下側メタル６２を覆うように形成されている。第５ＳｉＯ系絶縁膜３６の膜厚は、１μｍ程度である。
　第５ＳｉＯ系絶縁膜３６上に、抵抗体２３が形成されている。抵抗体２３は、平面視においてＸ方向に長い矩形である。抵抗体２３は、平面視において、第１下側メタル６１と第２下側メタル６２とに跨るようにして配置されている。
　抵抗体２３の下面の－Ｘ側端部は、第４ＳｉＯ系絶縁膜３５を貫通する第１ビア６３を介して第１下側メタル６１に電気的に接続されている。抵抗体２３の下面の＋Ｘ側端部は、第４ＳｉＯ系絶縁膜３５を貫通する第２ビア６４を介して第２下側メタル６２の－Ｘ側端部に電気的に接続されている。
　上側絶縁膜２４Ａは、第５ＳｉＯ系絶縁膜３６上に、抵抗体２３を覆うように形成された第６ＳｉＯ系絶縁膜４１Ａと、第６ＳｉＯ系絶縁膜４１Ａ上に形成された第２窒化膜４２Ａとを含む。
　第６ＳｉＯ系絶縁膜４１Ａの膜厚は、０．４μｍ程度である。第６ＳｉＯ系絶縁膜４１Ａ上には、上側メタル６６が形成されている。
　図６に示されている上側メタル６６は、平面視において、第２下側メタル６２の＋Ｘ側端部に一部が重なるように配置されている。上側メタル６６は、第６ＳｉＯ系絶縁膜４１Ａおよび第５ＳｉＯ系絶縁膜３６を連続して貫通する第３ビア６５を介して、第２下側メタル６２の＋Ｘ側端部に電気的に接続されている。図６に示される上側メタル６６は、配線５２（図３参照）および端子Ｐ１を構成している。
　第２窒化膜４２Ａは、第１窒化膜３３Ａ上に、上側メタル６６、第６ＳｉＯ系絶縁膜４１Ａ、第５ＳｉＯ系絶縁膜３６、第４ＳｉＯ系絶縁膜３５および第１窒化膜３３Ａの露出面を覆うように形成されている。第２窒化膜４２Ａの下面の周縁部は、第１窒化膜３３Ａの上面の周縁部に接合されている。第２窒化膜４２Ａの膜厚は、１．２μｍ程度である。
　第２窒化膜４２Ａには、上側メタル６６の上面の一部を露出させるための開口６７が形成されている。この開口により、端子Ｐ１～Ｐ６に配線を接続するためのパッド部が形成される。
　第１変形例においても、前述の実施形態と同様な効果が得られる。
　なお、絶縁膜積層構造３１の最上層が第２絶縁膜（窒化膜）３１Ｂである場合には、第１窒化膜３３Ａとして、絶縁膜積層構造３１の最上層の第２絶縁膜３１Ｂが用いられてもよい。この場合は、下側絶縁膜２２Ａは、基板２１上に形成されかつ最上層に第１窒化膜３３Ａ（第２絶縁膜３１Ｂ）を有する絶縁膜積層構造３１と、絶縁膜積層構造３１上に形成された第１ＳｉＯ系絶縁膜３４Ａとを含む。
　図７Ａ～図７Ｄは、図３および図６に示す第１チップ５Ａの製造工程の一例を示す断面図であって、図６の切断面に対応する断面図である。
　まず、図７Ａに示すように、基板２１上に、第１絶縁膜３１Ａと、第２絶縁膜３１Ｂとが交互に積層されることにより、絶縁膜積層構造３１が形成される。次に、絶縁膜積層構造３１上に、第１窒化膜３３Ａが形成される。次に、第１窒化膜３３Ａ上に第４ＳｉＯ系絶縁膜３５の材料膜である絶縁材料膜２３５が形成される。
　次に、図７Ｂに示すように、絶縁材料膜２３５上に、第１下側メタル６１および第２下側メタル６２の材料膜であるメタル膜が形成された後、メタル膜がパターニングされる。これにより、絶縁材料膜２３５上に、第１下側メタル６１および第２下側メタル６２が形成される。そして、絶縁材料膜２３５上に第１下側メタル６１および第２下側メタル６２を覆うように、第５ＳｉＯ系絶縁膜３６の材料膜である絶縁材料膜２３６が形成される。
　次に、図７Ｃに示すように、絶縁材料膜２３６に、絶縁材料膜２３６を貫通しかつ下端が第１下側メタル６１および第２下側メタル６２にそれぞれ達する第１ビア６３および第２ビア６４が形成される。そして、絶縁材料膜２３６上に、抵抗体２３の材料膜である抵抗材料膜が形成された後、抵抗体２３がパターニングされることにより、複数の抵抗体２３が形成される。これにより、第１ビア６３および第２ビア６４の上端が、抵抗体２３に接続される。
　次に、図７Ｄに示すように、絶縁材料膜２３６上に、第６ＳｉＯ系絶縁膜４１Ａの材料膜である絶縁材料膜２４１Ａが形成される。次に、絶縁材料膜２３６と絶縁材料膜２４１Ａとの積層膜に、当該積層膜を貫通し、下端が第２下側メタル６２に達する第３ビア６５が形成される。そして、絶縁材料膜２４１Ａ上に、上側メタル６６の材料膜であるメタル膜が形成された後、メタル膜がパターニングされる。これにより、絶縁材料膜２４１Ａ上に、上側メタル６６が形成される。これにより、第３ビア６５上端が、上側メタル６６に接続される。
　次に、図７Ｅに示すように、絶縁材料膜２３５と絶縁材料膜２３６と絶縁材料膜２４１Ａとの積層膜が、パターニングされることにより、当該積層膜の周縁部が除去される。これにより、絶縁材料膜２３５からなる第４ＳｉＯ系絶縁膜３５と、絶縁材料膜２３６からなる第５ＳｉＯ系絶縁膜３６と、絶縁材料膜２４１Ａからなる第６ＳｉＯ系絶縁膜４１Ａが得られる。これにより、第４ＳｉＯ系絶縁膜３５と第５ＳｉＯ系絶縁膜３６との積層膜からなる第１ＳｉＯ系絶縁膜３４Ａが得られる。また、絶縁膜積層構造３１、第１窒化膜３３Ａおよび第１ＳｉＯ系絶縁膜３４Ａからなる下側絶縁膜２２Ａが得られる。
　この後、第１窒化膜３３Ａ上に、上側メタル６６、第６ＳｉＯ系絶縁膜４１Ａ、第５ＳｉＯ系絶縁膜３６、第４ＳｉＯ系絶縁膜３５および第１窒化膜３３Ａの露出面を覆うように、第２窒化膜４２Ａが形成される。そして、第２窒化膜４２Ａに、上側メタル６６のの上面の一部を露出させる開口６７が形成される。これにより、図３および図６に示されるような第１チップ５Ａが得られる。
　図８は、第１チップの第２変形例を説明するための断面図であり、図４に対応する断面図である。図８において、図４の各部に対応する部分には、図４と同じ符号を付して示す。
　図８の第１チップ５Ｂの平面図は、図３と同様である。図８の第１チップ５Ｂは、基板２１と、基板２１上に形成された下側絶縁膜２２Ｂと、下側絶縁膜２２Ｂ上に形成されかつ抵抗体ｒを構成する抵抗体２３と、下側絶縁膜２２Ｂ上に抵抗体２３を覆うように形成された上側絶縁膜２４Ｂとを含む。
　さらに、第１チップ５Ｂは、上側絶縁膜２４Ｂ内に配置された第１引き出し電極７３および第２引き出し電極７４とを含む。ただし、第１引き出し電極７３の上面の一部および第２引き出し電極７４の上面の一部は、上側絶縁膜２４Ｂから露出している。
　下側絶縁膜２２Ｂは、基板２１上に形成された第７ＳｉＯ系絶縁膜３７と、第７ＳｉＯ系絶縁膜３７上に形成された第１窒化膜３３Ｂと、第１窒化膜３３Ｂ上に形成された第１ＳｉＯ系絶縁膜３４Ｂを含む。第１窒化膜３３Ｂは、第７ＳｉＯ系絶縁膜３７上面のほぼ全域に形成されていることが好ましい。第７ＳｉＯ系絶縁膜３７の膜厚は、例えば、６μｍ程度である。第１窒化膜３３Ｂの膜厚は、例えば、０．１５μｍ程度である。
　第１ＳｉＯ系絶縁膜３４Ｂは、第１窒化膜３３Ｂ上面の周縁部を除いた領域に形成されている。第１ＳｉＯ系絶縁膜３４Ｂの膜厚は、例えば、０．５μｍ程度である。
　第１ＳｉＯ系絶縁膜３４Ｂ上に、抵抗体２３が形成されている。抵抗体２３は、平面視においてＸ方向に長い矩形である。この実施形態では、抵抗体２３は、ＣｒＳｉから構成されている。
　上側絶縁膜２４Ｂは、第１ＳｉＯ系絶縁膜３４Ｂ上に、抵抗体２３を覆うように形成された第８ＳｉＯ系絶縁膜４１Ｂと、第１窒化膜３３Ｂ上に第１ＳｉＯ系絶縁膜３４Ｂ、抵抗体２３、第８ＳｉＯ系絶縁膜４１Ｂ等を覆うように形成された第２窒化膜４２Ｂとを含む。
　第８ＳｉＯ系絶縁膜４１Ｂの膜厚は、０．３μｍ程度である。第８ＳｉＯ系絶縁膜４１Ｂには、抵抗体２３の－Ｘ側端部の上面の一部を露出させるための第１コンタクト孔７１と、抵抗体２３の＋Ｘ側端部の上面の一部を露出させるための第２コンタクト孔７２とが形成されている。
　第８ＳｉＯ系絶縁膜４１Ｂ上に、第１引き出し電極７３と、第２引き出し電極７４とが形成されている。第１引き出し電極７３は、平面視において、抵抗体２３の－Ｘ側端部を含む領域に形成されている。第２引き出し電極７４は、平面視において、抵抗体２３の＋Ｘ側端部を含む領域に形成されている。
　第１引き出し電極７３の一部は、第１コンタクト孔７１に入り込み、第１コンタクト孔７１内において抵抗体２３の－Ｘ側端部に接続されている。第２引き出し電極７４の一部は、第２コンタクト孔７２に入り込み、第２コンタクト孔７２内において抵抗体２３の＋Ｘ側端部に接続されている。この実施形態では、第１引き出し電極７３および第２引き出し電極７４は、Ａｌ（アルミニウム）から構成されている。
　第２窒化膜４２Ｂは、第１窒化膜３３Ｂ上に、第１引き出し電極７３、第２引き出し電極７４、第８ＳｉＯ系絶縁膜４１Ｂ、第１ＳｉＯ系絶縁膜３４Ｂおよび第１窒化膜３３Ｂの露出面を覆うように形成されている。第２窒化膜４２Ｂの膜厚は、１μｍ程度である。第２窒化膜４２Ｂの下面の周縁部は、第１窒化膜３３Ｂの上面の周縁部に接合されている。
　第２窒化膜４２Ｂには、第１引き出し電極７３の上面の一部を露出させるための第１開口７５と、第２引き出し電極７４の上面の一部を露出させるための第２開口７６とが形成されている。これにより、第１引き出し電極７３に、第１開口７５から露出した第１パッド部７３ａが形成されている。同様に、第２引き出し電極７４に、第２開口７６から露出した第２パッド部７４ａが形成されている。
　これらのパッド部７３ａ，７３ｂは、実抵抗体ｒａどうしを接続するための配線（図３の配線１５１，１５６を含む）を接続したり、実抵抗体ｒａを端子Ｐ１～Ｐ６に接続するための配線（図３の配線１５２～１５５，１５７～１６０を含む）を接続したりするために用いられる。
　第２変形例においても、図４の第１チップと同様な効果が得られる。
　図９Ａ～図９Ｄは、図８に示す第１チップ５Ｂの製造工程の一例を示す断面図であって、図８の切断面に対応する断面図である。
　まず、図９Ａに示すように、Ｓｉ基板２１上に、第７ＳｉＯ系絶縁膜３７が形成される。次に、第７ＳｉＯ系絶縁膜３７上に第１窒化膜３３Ｂが形成される。次に、第１窒化膜３３Ｂ上に第１ＳｉＯ系絶縁膜３４Ｂの材料膜が形成される。そして、第１ＳｉＯ系絶縁膜３４Ｂの材料膜がパターニングされることにより、当該材料膜の周縁部が除去される。これにより、第７ＳｉＯ系絶縁膜３７と第１窒化膜３３Ｂと第１ＳｉＯ系絶縁膜３４Ｂからなる下側絶縁膜２２Ｂが得られる。
　次に、図９Ｂに示すように、第１ＳｉＯ系絶縁膜３４Ｂ上に抵抗体２３の材料膜である抵抗材料膜が形成された後、抵抗材料膜がパターニングされることにより、複数の抵抗体２３（複数の実抵抗体ｒａおよび複数のダミー抵抗体ｒｂ）が形成される。
　次に、図９Ｃに示すように、第１ＳｉＯ系絶縁膜３４Ｂ上に、抵抗体２３を覆うように、第８ＳｉＯ系絶縁膜４１Ｂが形成される。そして、第８ＳｉＯ系絶縁膜４１Ｂに、第８ＳｉＯ系絶縁膜４１Ｂを貫通しかつ下端が抵抗体２３の－Ｘ側端部の上面に達する第１コンタクト孔７１と、第８ＳｉＯ系絶縁膜４１Ｂを貫通しかつ下端が抵抗体２３の＋Ｘ側端部の上面に達する第２コンタクト孔７２とが形成される。
　次に、図９Ｄに示すように、第８ＳｉＯ系絶縁膜４１Ｂ上に、第１引き出し電極７３および第２引き出し電極７４の材料膜であるメタル膜が形成される。この際、メタル膜は、第１コンタクト孔７１および第２コンタクト孔７２内に入り込む。この後、メタル膜がパターニングされる。これにより、第８ＳｉＯ系絶縁膜４１Ｂ上に、第１引き出し電極７３および第２引き出し電極７４が形成される。
　この後、第１窒化膜３３Ｂ上に、第１引き出し電極７３、第２引き出し電極７４、第８ＳｉＯ系絶縁膜４１Ｂおよび第１ＳｉＯ系絶縁膜３４Ｂの露出面を覆うように、第２窒化膜４２Ｂが形成される。そして、第２窒化膜４２Ｂに、第１引き出し電極７３の上面の一部を露出させる第１開口７５と、第２引き出し電極７４の上面の一部を露出させる第２開口７６とが形成される。これにより、図３および図８に示されるような第１チップ５Ｂが得られる。
　図１０は、第１チップの第３変形例を説明するための断面図であり、図８に対応する断面図である。図１０において、図８の各部に対応する部分には、図８と同じ符号を付して示す。
　図１０の第１チップ５Ｃは、図８の第１チップ５Ｂとほぼ同様な構成を有している。図１０の第１チップ５Ｃでは、図８の第１チップ５Ｂと比較して、第１引き出し電極７３の代わりに第１上側メタル６６Ａが形成され、第２引き出し電極７４の代わりに、第２上側メタル６６Ｂが形成されている点が異なっている。
　第１上側メタル６６Ａおよび第２上側メタル６６Ｂは、実抵抗体ｒａどうしを接続したり、実抵抗体ｒａを端子Ｐ１～Ｐ６に接続したりするために用いられる。また、第１上側メタル６６Ａおよび第２上側メタル６６Ｂは、配線と端子とを一体的に含んでいてもよい。図１０の例では、第２上側メタル６６Ｂは、端子Ｐ１および配線１５２を一体的に含んでいる。第２窒化膜４２Ｂには、第２上側メタル６６Ｂにおける端子Ｐ１を構成している部分の上面の一部を露出させるための開口６７Ａが形成されている。
　図１１は、第１チップの第４変形例を説明するための断面図であり、図４に対応する断面図である。図１１において、図４の各部に対応する部分には、図４と同じ符号を付して示す。
　図１１の第１チップ５Ｄは、図４の第１チップ５とほぼ同様な構成を有している。図１１の第１チップ５Ｄでは、図４の第１チップ５と比較して、第３ＳｉＯ系絶縁膜４１上に、第１下側メタル６１に第４ビア６８を介して電気的に接続される第１引き出し電極７３Ａと、第２下側メタル６２に第５ビア６９を介して電気的に接続される第２引き出し電極７４Ａとが形成されている点が異なっている。この場合、図４の第３ビア６５および上側メタル６６は形成されない。
　また、この場合、第２窒化膜４２には、第１引き出し電極７３Ａの上面の一部を露出させるための開口７５Ａと、第２引き出し電極７４Ａの上面の一部を露出させるための開口７６Ａとが形成されている。
　第１引き出し電極７３Ａおよび第２引き出し電極７４Ａは、実抵抗体ｒａどうしを接続するための配線（図３の配線１５１，１５６を含む）を接続したり、実抵抗体ｒａを端子Ｐ１～Ｐ６に接続するための配線（図３の配線１５２～１５５，１５７～１６０を含む）を接続したりするために用いられる。
　図１２は、第１チップの第５変形例を説明するための断面図であり、図６に対応する断面図である。図１２において、図６の各部に対応する部分には、図６と同じ符号を付して示す。
　図１２の第１チップ５Ｅは、図６の第１チップ５Ａとほぼ同様な構成を有している。図１２の第１チップ５Ｅでは、図６の第１チップ５Ａと比較して、第３ＳｉＯ系絶縁膜４１上に、第１下側メタル６１に第４ビア６８を介して電気的に接続される第１引き出し電極７３Ｂと、第２下側メタル６２に第５ビア６９を介して電気的に接続される第２引き出し電極７４Ｂとが形成されている点が異なっている。この場合、図６の第３ビア６５および上側メタル６６は形成されない。
　また、この場合、第２窒化膜４２には、第１引き出し電極７３Ｂの上面の一部を露出させるための開口７５Ｂと、第２引き出し電極７４Ｂの上面の一部を露出させるための開口７６Ｂとが形成されている。
　第１引き出し電極７３Ｂおよび第２引き出し電極７４Ｂは、実抵抗体ｒａどうしを接続するための配線（図３の配線１５１，１５６を含む）を接続したり、実抵抗体ｒａを端子Ｐ１～Ｐ６に接続するための配線（図３の配線１５２～１５５，１５７～１６０を含む）を接続したりするために用いられる。
　以上、第１本開示の実施形態および第１本開示における第１チップ５の第１～第５変形例について説明してきたが、第１本開示はさらに他の実施形態で実施することもできる。
　例えば、前述の第１本開示の実施形態および第１本開示における第１チップ５の第１～第５変形例においては、「ＳｉＯ系絶縁膜」としてはＳｉＯ２膜が用いられていたが、「ＳｉＯ系絶縁膜」としてＳｉＯＮ膜等のＳｉＯ２膜以外のＳｉＯ系絶縁膜が用いられてもよい。また、前述の第１本開示の実施形態および第１本開示における第１チップ５の第１～第５変形例においては、「窒化膜」としては、ＳｉＮ膜が用いられているが、ＳｉＮ膜以外の窒化膜が用いられてもよい。
　また、前述の第１本開示における第１チップ５，５Ａ～５Ｅでは、ダミー抵抗ｒｂ（図３参照）が設けられているが、ダミー抵抗ｒｂは設けられていなくてもよい。
　また、図３に示される抵抗体ｒの配置パターンは一例であり、抵抗体ｒの配置パターンは図３以外の配置パターンであってもよい。
　［２］第２本開示について
　以下、図１～図３および図１３～図２５を参照して、第２本開示について説明する。図１３～図２５に記載された符号は、図４～図１２に記載された符号とは無関係である。
　第２本開示の目的は、抵抗体を備えた半導体装置であって、新規な構成でかつ耐湿性の向上化が図れる半導体装置およびその製造方法を提供することである。
　［第２本開示の構成］
　［Ａ１］　基板と、
　前記基板上に形成された下側絶縁膜と、
　前記下側絶縁膜上に形成された抵抗体と、
　前記下側絶縁膜上に前記抵抗体を覆うように形成された中間絶縁膜と、
　前記中間絶縁膜上に形成された上側絶縁膜とを含み、
　前記下側絶縁膜は、第１窒化膜を含み、
　前記中間絶縁膜は、第２窒化膜を含み、
　前記上側絶縁膜は、第１ＳｉＯ系絶縁膜と、前記第１ＳｉＯ系絶縁膜上に配置された第３窒化膜を含み、
　前記抵抗体は、前記第１窒化膜と前記第２窒化膜とによって包囲されている、半導体装置。
　この構成では、抵抗体を備えた半導体装置であって、新規な構成でかつ耐湿性の向上化が図れる半導体装置が得られる。
　［Ａ２］　前記下側絶縁膜は、
　前記基板上に形成され、窒化膜とＳｉＯ系絶縁膜とが交互に積層された絶縁膜積層構造と、
　前記絶縁膜積層構造上に形成された第２ＳｉＯ系絶縁膜と、
　前記第２ＳｉＯ系絶縁膜上に形成された前記第１窒化膜とを含み、
　前記第１窒化膜上に前記抵抗体が形成されている、［Ａ１］に記載の半導体装置。
　［Ａ３］　前記絶縁膜積層構造上に形成された第１メタルおよび第２メタルと、
　前記第２ＳｉＯ系絶縁膜と前記第１窒化膜との積層膜を貫通し、前記第１メタルと前記抵抗体の一端部とを電気的に接続する第１ビアと、
　前記積層膜を貫通し、前記第２メタルと前記抵抗体の他端部とを電気的に接続する第２ビアとを含む、［Ａ２］に記載の半導体装置。
　［Ａ４］　前記中間絶縁膜が、前記第１窒化膜上に前記抵抗膜を覆うように形成された前記第２窒化膜を含む、［Ａ３］に記載の半導体装置。
　［Ａ５］　前記上側絶縁膜が、前記第２窒化膜上に形成された前記第１ＳｉＯ系絶縁膜と、前記第１ＳｉＯ系絶縁膜上に配置されかつ前記第３窒化膜を含む保護膜とを含み、
　前記半導体装置は、
　前記第１ＳｉＯ系絶縁膜上に形成された第３メタルであって、前記第２ＳｉＯ系絶縁膜と前記第１窒化膜と前記第２窒化膜と前記第１ＳｉＯ系絶縁膜との積層膜を貫通する第３ビアを介して、前記第１メタルまたは前記第２メタルに電気的に接続された第３メタルを含む、［Ａ４］に記載の半導体装置。
　［Ａ６］　前記保護膜に、前記第３メタルの上面の一部を露出させる開口が形成されている、［Ａ５］に記載の半導体装置。
　［Ａ７］　前記抵抗体の下面と前記第１窒化膜の上面の間に、第３ＳｉＯ系絶縁膜が介在している、［Ａ２］～［Ａ６］のいずれかに記載の半導体装置。
　［Ａ８］　前記抵抗体の上面と前記第２窒化膜の下面との間に、前記第１、第２および前記第３ＳｉＯ系絶縁膜とは異なるＳｉＯ系絶縁膜が介在している、［Ａ４］～［Ａ７］のいずれかに記載の半導体装置。
　［Ａ９］　前記下側絶縁膜は、
　前記基板上に形成され、窒化膜とＳｉＯ系絶縁膜とが交互に積層された絶縁膜積層構造と、
　前記絶縁膜積層構造上に形成された前記第１窒化膜と、
　前記抵抗体の下面と前記第１窒化膜の上面との間に介在する第４ＳｉＯ系絶縁膜とを含む、［Ａ１］に記載の半導体装置。
　［Ａ１０］　前記第１窒化膜上に形成された第１メタルおよび第２メタルと、
　前記第４ＳｉＯ系絶縁膜を貫通し、前記第１メタルと前記抵抗体の一端部とを電気的に接続する第1ビアと、
　前記第４ＳｉＯ系絶縁膜を貫通し、前記第２メタルと前記抵抗体の他端部とを電気的に接続する第２ビアとを含む、［Ａ９］に記載の半導体装置。
　［Ａ１１］　前記中間絶縁膜が、前記第１窒化膜上に、前記第４ＳｉＯ系絶縁膜と前記抵抗膜との積層体、前記第１メタル、前記第２メタルおよび前記第１窒化膜の露出面を覆うように形成された前記第２窒化膜を含む、［Ａ１０］に記載の半導体装置。
　［Ａ１２］　前記上側絶縁膜が、前記第２窒化膜上に形成された前記第１ＳｉＯ系絶縁膜と、前記第１ＳｉＯ系絶縁膜上に配置されかつ前記第３窒化膜を含む保護膜とを含み、
　前記半導体装置は、
　前記第１ＳｉＯ系絶縁膜上に形成された第３メタルであって、前記第２窒化膜と前記第１ＳｉＯ系絶縁膜との積層膜を貫通する第３ビアを介して、前記第１メタルまたは前記第２メタルに電気的に接続された第３メタルを含む、［Ａ１１］に記載の半導体装置。
　［Ａ１３］　前記保護膜に、前記第３メタルの上面の一部を露出させる開口が形成されている、［Ａ１２］に記載の半導体装置。
　［Ａ１４］　前記抵抗体の上面と前記第２窒化膜の下面との間に、前記第１、第２、第３および第４ＳｉＯ系絶縁膜とは異なるＳｉＯ系絶縁膜が介在している、［Ａ１１］～［Ａ１３］のいずれかに記載の半導体装置。
　［Ａ１５］　前記下側絶縁膜は、
　前記基板上に形成された第５ＳｉＯ系絶縁膜と、
　前記第５ＳｉＯ系絶縁膜上に形成された前記第１窒化膜とを含み、
　前記１窒化膜上に前記抵抗体が形成されている、［Ａ１］に記載の半導体装置。
　［Ａ１６］　前記中間絶縁膜が、前記１窒化膜上に、前記抵抗体を覆うように形成された前記第２窒化膜を含む、［Ａ１５］に記載の半導体装置。
　［Ａ１７］　前記上側絶縁膜が、前記第２窒化膜上に形成された前記第１ＳｉＯ系絶縁膜と、前記第１ＳｉＯ系絶縁膜上に形成された前記第３窒化膜とを含み、
　前記半導体装置は、
　前記第１ＳｉＯ系絶縁膜上に形成され、前記抵抗体の一端部に電気的に接続された第１引き出し電極と、
　前記第１ＳｉＯ系絶縁膜上に形成され、前記抵抗体の他端部に電気的に接続された第２引き出し電極とを含み、
　前記第３窒化膜は、前記第１ＳｉＯ系絶縁膜上に、前記第１引き出し電極および前記第２引き出し電極を覆うように形成されており、
　前記第３窒化膜に、前記第１引き出し電極の上面の一部を露出させる第１開口と、前記第２引き出し電極の上面の一部を露出させる第２開口が形成されている、［Ａ１６］に記載の半導体装置。
　［Ａ１８］　前記抵抗体の下面と前記第１窒化膜の上面との間に、第６ＳｉＯ系絶縁膜が介在している、［Ａ１６］または［Ａ１７］に記載の半導体装置。
　［Ａ１９］　基板上に、第１窒化膜を含む下側絶縁膜を形成する工程と、
　前記下側絶縁膜上に抵抗体を形成する工程と、
　前記下側絶縁膜上に前記抵抗体を覆うように、第２窒化膜を含む中間絶縁膜を形成する工程と、
　前記中間絶縁膜上に、第１ＳｉＯ系絶縁膜と、前記第１ＳｉＯ系絶縁膜上に形成される第３窒化膜とを含む上側絶縁膜を形成する工程とを含み、
　前記中間絶縁膜を形成する工程において、前記抵抗体が、前記第１窒化膜と前記第２窒化膜とによって包囲される、半導体装置の製造方法。
　この製造方法では、抵抗体を備えた半導体装置であって、新規な構成でかつ耐湿性の向上化が図れる半導体装置を製造できる。
　［第２本開示の実施形態の詳細な説明］
　以下、図１～図３および図１３～図２５に基づいて、第２本開示の実施の形態を詳細に説明する。
　図１は、この発明の一実施形態に係る半導体装置を示す図解的な平面図である。図２は、主として、第１チップの概略的な電気的構成と、第２チップの概略的な電気的構成とを示す模式図である。図３は、第１チップの図解的な平面図である。
　図１～図３は、第１本開示の図１～図３と同じなので、その説明を省略する。
　図１３は、図３のＡ－Ａ線に沿う断面図である。
　第１チップ５の断面構造について説明する。
　第１チップ５は、基板２１と、基板２１上に形成された下側絶縁膜２２と、下側絶縁膜２２上に形成されかつ抵抗体ｒを構成する抵抗体２３と、下側絶縁膜２２上に抵抗体２３を覆うように形成された中間絶縁膜２４と、中間絶縁膜２４に形成された上側絶縁膜２５とを含む。
　さらに、第１チップ５は、下側絶縁膜２２内に配置された第１下側メタル６１および第２下側メタル６２と、上側絶縁膜２５内に配置された上側メタル６６とを含む。ただし、上側メタル６６の上面の一部は、上側絶縁膜２５から露出している。
　基板２１は、例えば、Ｓｉ基板からなる。基板２１の膜厚は、例えば３００μｍ程度である。
　下側絶縁膜２２は、基板２１上に形成された絶縁膜積層構造３１と、絶縁膜積層構造３１上に形成された第２ＳｉＯ系絶縁膜３２と、第２ＳｉＯ系絶縁膜３２上に形成された第１窒化膜３３とを含む。
　この実施形態および後述する第１チップ５の変形例５Ａ～５Ｈでは、「ＳｉＯ系絶縁膜」として、ＳｉＯ２が用いられる。また、この実施形態および後述する第１チップ５の変形例５Ａ～５Ｈでは、「窒化膜」として、ＳｉＮ膜が用いられる。
　絶縁膜積層構造３１は、ＳｉＯ系絶縁膜からなる第１絶縁膜３１Ａと、引っ張り応力を持つ窒化膜からなる第２絶縁膜３１Ｂとが、交互に積層された構造を有する。第１絶縁膜３１Ａと第２絶縁膜３１Ｂの積層数は任意数であってよく、図１３に示されている積層数と異なっていてもよい。２種類の絶縁膜３１Ａ，３１Ｂを積層しているのは、第１絶縁膜３１Ａの成膜によって生じる基板２１の反りを、第２絶縁膜３１Ｂの成膜によってコントロールし、絶縁膜を厚く成膜するためである。
　第１絶縁膜３１Ａの膜厚は、例えば２μｍ程度であり、第２絶縁膜３１Ｂの膜厚は、例えば０．３μｍ程度である。絶縁膜積層構造３１の厚さは、例えば１３．５μｍ程度である。
　絶縁膜積層構造３１上に、複数の下側メタル６１，６２が配置されている。図１３の例では、下側メタル６１，６２は、－Ｘ側端寄りに配置された第１下側メタル６１と、第１下側メタル６１に対して＋Ｘ側に配置された第２下側メタル６２とを含む。この実施形態では、下側メタル６１，６２は、Ａｌ（アルミニウム）から構成されている。これらの下側メタル６１，６２は、実抵抗体ｒａどうしを電気的に接続したり、実抵抗体ｒａを端子Ｐ１～Ｐ６に接続したりするために用いられる。
　第２ＳｉＯ系絶縁膜３２は、絶縁膜積層構造３１上に、下側メタル６１，６２を覆うように形成されている。そして、第２ＳｉＯ系絶縁膜３２上に第１窒化膜３３が形成されている。第１窒化膜３３は、第２ＳｉＯ系絶縁膜３２上面のほぼ全域に形成されていることが好ましい。第２ＳｉＯ系絶縁膜３２の膜厚は、０．８μｍ程度である。第１窒化膜３３の膜厚は、０．１５μｍ程度である。
　第１窒化膜３３上に、抵抗体２３が形成されている。抵抗体２３は、平面視においてＸ方向に長い矩形である。抵抗体２３は、平面視において、第１下側メタル６１Ａと第２下側メタル６１Ｂとに跨るようにして配置されている。この実施形態では、抵抗体２３は、ＣｒＳｉから構成されている。
　抵抗体２３の下面の－Ｘ側端部は、第１窒化膜３３および第２ＳｉＯ系絶縁膜３２を連続して貫通する第１ビア６３を介して第１下側メタル６１に電気的に接続されている。抵抗体２３の下面の＋Ｘ側端部は、第１窒化膜３３および第２ＳｉＯ系絶縁膜３２を連続して貫通する第２ビア６４を介して第２下側メタル６２の－Ｘ側端部に電気的に接続されている。この実施形態では、第１ビア６３および第２ビア６４は、Ｗ（タングステン）から構成されている。
　中間絶縁膜２４は、第１窒化膜３３上に、抵抗体２３を覆うように形成された第２窒化膜３４からなる。第２窒化膜３４は、抵抗体２３の露出面ならびに第１窒化膜３３の上面の露出面を覆っている。したがって、第２窒化膜３４の下面は、抵抗体２３を覆っている部分を除いて、第１窒化膜３３の上面に接合されている。第２窒化膜３４の膜厚は、０．１５μｍ程度である。
　上側絶縁膜２５は、第２窒化膜３４上に形成された第１ＳｉＯ系絶縁膜４１と、第１ＳｉＯ系絶縁膜４１上に形成された保護膜４２とを含む。
　第１ＳｉＯ系絶縁膜４１の膜厚は、０．４μｍ程度である。第１ＳｉＯ系絶縁膜４１上には、上側メタル６６が形成されている。この実施形態および後述する第１チップ５の第１、第２変形例５Ａ，５Ｂ（図１５、図１７参照）では、各上側メタル６６は、いずれかの端子Ｐ１～Ｐ６（図３参照）を含んでいる。上側メタル６６は、端子のみを含んでいる場合と、端子と配線とを一体的に含んでいる場合とがある。図１３に現れている上側メタル６６は、端子Ｐ１のみを含んでいる。言い換えれば、図１３に現れている上側メタル６６は、端子Ｐ１を構成している。
　なお、図１３には現れていないが、第１下側メタル６１に図示しないビアを介して上側メタルが接続されている箇所もある。このような上側メタルとしては、図３の配線１５４および端子Ｐ４を構成する上側メタルおよび図３の配線１５９および端子Ｐ５を構成する上側メタルがある。
　図１３に示されている上側メタル６６は、平面視において、第２下側メタル６２の＋Ｘ側端部に一部が重なるように配置されている。上側メタル６６は、第１ＳｉＯ系絶縁膜４１、第２窒化膜３４、第１窒化膜３３および第２ＳｉＯ系絶縁膜３２を連続して貫通する第３ビア６５を介して、第２下側メタル６２の＋Ｘ側端部に電気的に接続されている。この実施形態では、第３ビア６５は、Ｗ（タングステン）から構成されている。図１３に示されている第２下側メタル６２および第３ビア６５は、配線１５２（図３参照）を構成している。
　保護膜４２は、第１ＳｉＯ系絶縁膜４１上に、上側メタル６６を覆うように形成されている。保護膜４２は、下層の保護用ＳｉＯ系絶縁膜４４と、上層の第３窒化膜４５との積層膜から構成されている。保護用ＳｉＯ系絶縁膜４４の膜厚は、１μｍ程度である。第３窒化膜４５の膜厚は、１．２μｍ程度である。なお、保護膜４２は、第３窒化膜４５のみから構成されていてもよい。
　保護膜４２には、上側メタル６６の上面の一部を露出させるための開口６７が形成されている。この開口により、端子Ｐ１～Ｐ６に配線を接続するためのパッド部が形成される。
　本実施形態では、第１窒化膜３３と第２窒化膜３４とによって、全ての抵抗体２３が抵抗体２３毎に包囲されているので、耐湿性の向上化を図ることができる。
　本実施形態において、第１チップ５を製造する際には、プロセスばらつきによって抵抗体ｒの抵抗特性がばらつくおそれがある。プロセスばらつきは、例えば、－Ｙ方向または＋Ｙ方向というように、一方向に沿って段階的に起こる傾向がある。
　本実施形態では、第１抵抗回路１２１を構成する実抵抗体群のうちのＹ方向に隣接する２つの実抵抗体ｒａの間に、第２抵抗回路１２２を構成する実抵抗体群が配置されている。これにより、第１抵抗回路１２１内の実抵抗体ｒａの抵抗値の平均値と、第２抵抗回路１２２内の実抵抗体ｒａの抵抗値の平均値との間に、差が生じにくくなる。この結果、第１抵抗回路１２１の抵抗値Ｒ１に対する第２抵抗回路１２２の抵抗値Ｒ２との比（Ｒ２／Ｒ１）に誤差が生じにくくなる。
　同様に、本実施形態では、第４抵抗回路１２４を構成する実抵抗体群のうちのＹ方向に隣接する２つの実抵抗体ｒａの間に、第３抵抗回路１２３を構成する実抵抗体群が配置されている。これにより、第４抵抗回路１２４内の実抵抗体ｒａの抵抗値の平均値と、第３抵抗回路１２３内の実抵抗体ｒａの抵抗値の平均値との間に、差が生じにくくなる。この結果、第４抵抗回路１２４の抵抗値Ｒ４に対する第３抵抗回路１２３の抵抗値Ｒ３との比（Ｒ３／Ｒ４）に誤差が生じにくくなる。
　前述したように、第２抵抗回路１２２を本実施形態のように配置した場合には、第２抵抗回路１２２と、それに隣接する第１抵抗回路１２１の実抵抗体ｒａとの間に、高電圧差が発生する。また、第３抵抗回路１２３を本実施形態のように配置した場合には、第３抵抗回路１２３と、それに隣接する第４抵抗回路１２４の実抵抗体ｒａとの間に、高電圧差が発生する。しかし、本実施形態では、高電圧差が発生する箇所に、ダミー抵抗体ｒｂを配置しているので、高電圧差が発生する箇所の電界を緩和することができる。
　なお、図１３において、抵抗体２３の上面と第２窒化膜３４との間に、ＳｉＯ系絶縁膜が形成されていてもよい。
　図１４Ａ～図１４Ｅは、図３および図１３に示す第１チップ５の製造工程の一例を示す断面図であって、図１３の切断面に対応する断面図である。
　まず、図１４Ａに示すように、基板２１上に、第１絶縁膜３１Ａと、第２絶縁膜３１Ｂとが交互に積層されることにより、絶縁膜積層構造３１が形成される。そして、絶縁膜積層構造３１上に、第１下側メタル６１および第２下側メタル６２の材料膜であるメタル膜（この実施形態ではＡｌ膜）が形成された後、メタル膜がパターニングされる。これにより、絶縁膜積層構造３１上に、第１下側メタル６１および第２下側メタル６２が形成される。
　次に、図１４Ｂに示すように、絶縁膜積層構造３１上に第１下側メタル６１および第２下側メタル６２を覆うように、第２ＳｉＯ系絶縁膜３２が形成される。そして、第２ＳｉＯ系絶縁膜３２上に第１窒化膜３３が形成される。これにより、絶縁膜積層構造３１、第２ＳｉＯ系絶縁膜３２および第１窒化膜３３からなる下側絶縁膜２２が得られる。
　次に、図１４Ｃに示すように、第２ＳｉＯ系絶縁膜３２と第１窒化膜３３との積層膜に、当該積層膜を貫通しかつ下端が第１下側メタル６１および第２下側メタル６２に達する第１ビア６３および第２ビア６４が形成される。そして、第１窒化膜３３上に、抵抗体２３の材料膜である抵抗材料膜が形成された後、抵抗材料膜がパターニングされることにより、複数の抵抗体２３（複数の実抵抗体ｒａおよび複数のダミー抵抗体ｒｂ）が形成される。これにより、第１ビア６３および第２ビア６４の上端が、抵抗体２３に接続される。
　次に、図１４Ｄに示すように、第１窒化膜３３上に、抵抗体２３を覆うように、第２窒化膜３４（中間絶縁膜２４）が形成される。
　次に、図１４Ｅに示すように、第２窒化膜３４上に第１ＳｉＯ系絶縁膜４１が形成される。そして、第２ＳｉＯ系絶縁膜３２と第１窒化膜３３と第２窒化膜３４と第１ＳｉＯ系絶縁膜４１との積層膜に、当該積層膜を貫通し、下端が第２下側メタル６２に達する第３ビア６５が形成される。そして、第１ＳｉＯ系絶縁膜４１上に、上側メタル６６の材料膜であるメタル膜が形成された後、メタル膜（この実施形態ではＡｌ膜）がパターニングされる。これにより、第１ＳｉＯ系絶縁膜４１上に、上側メタル６６が形成される。これにより、第３ビア６５の上端が、上側メタル６６に接続される。
　この後、第１ＳｉＯ系絶縁膜４１上に、上側メタル６６を覆うように、保護膜４２が形成される。そして、保護膜４２に、上側メタル６６の上面の一部を露出させる開口６７が形成される。これにより、図３および図１３に示されるような第１チップ５が得られる。
　図１５は、第１チップの第１変形例を説明するための断面図であり、図１３に対応する断面図である。図１５において、図１３の各部に対応する部分には、図１３と同じ符号を付して示す。
　図１５の第１チップ５Ａの平面図は、図３と同様である。図１５の第１チップ５Ａでは、抵抗体２３の下面と、第１窒化膜３３との間に、第３ＳｉＯ系絶縁膜３５が介在している。第３ＳｉＯ系絶縁膜３５の膜厚は、０．１５μｍ程度である。
　図１５の第１チップ５Ａでは、下側絶縁膜２２は、絶縁膜積層構造３１と、絶縁膜積層構造３１上に形成された第２ＳｉＯ系絶縁膜３２と、第２ＳｉＯ系絶縁膜３２上に形成された第１窒化膜３３と、第１窒化膜３３上に選択的に形成された第３ＳｉＯ系絶縁膜３５とからなる。
　図１５の第１チップ５Ａでは、第１ビア６３および第２ビア６４は、第２ＳｉＯ系絶縁膜３２と第１窒化膜３３と第３ＳｉＯ系絶縁膜３５との積層膜を貫通している。
　第１変形例においても、前述の実施形態と同様な効果が得られる。
　図１５において、保護膜４２は、第３窒化膜４５のみから構成されていてもよい。また、図１５において、抵抗体２３の上面と第２窒化膜３４との間に、ＳｉＯ系絶縁膜が形成されていてもよい。
　図１６Ａ～図１６Ｄは、図３および図１５に示す第１チップ５Ａの製造工程の一例を示す断面図であって、図１５の切断面に対応する断面図である。
　第１チップ５Ａを製造する場合には、図１４Ａの工程と同様な工程が行われる。
　次に、図１６Ａに示すように、絶縁膜積層構造３１上に第１下側メタル６１および第２下側メタル６２を覆うように、第２ＳｉＯ系絶縁膜３２が形成される。そして、第２ＳｉＯ系絶縁膜３２上に第１窒化膜３３が形成される。また、第１窒化膜３３上面の全域に、第３ＳｉＯ系絶縁膜３５の材料膜であるＳｉＯ系材料膜８１が形成される。
　次に、図１６Ｂに示すように、第２ＳｉＯ系絶縁膜３２と第１窒化膜３３とＳｉＯ系材料膜８１との積層膜に、当該積層膜を貫通しかつ下端が第１下側メタル６１および第２下側メタル６２それぞれに達する第１ビア６３および第２ビア６４が形成される。そして、ＳｉＯ系材料膜８１上に、抵抗体２３の材料膜である抵抗材料膜が形成される。
　この後、抵抗材料膜およびＳｉＯ系材料膜８１がパターニングされることにより、第３ＳｉＯ系絶縁膜３５とその上に形成された抵抗体２３とからなる複数の積層体が形成される。これにより、第１ビア６３および第２ビア６４の上端が、抵抗体２３に接続される。これにより、絶縁膜積層構造３１、第２ＳｉＯ系絶縁膜３２、第１窒化膜３３および第３ＳｉＯ系絶縁膜３５からなる下側絶縁膜２２が得られる。
　次に、図１６Ｃに示すように、第１窒化膜３３上に、第３ＳｉＯ系絶縁膜３５と抵抗体２３との積層体を覆うように、第２窒化膜３４（中間絶縁膜２４）が形成される。
　次に、図１６Ｄに示すように、第２窒化膜３４上に第１ＳｉＯ系絶縁膜４１が形成される。そして、第２ＳｉＯ系絶縁膜３２と第１窒化膜３３と第２窒化膜３４と第１ＳｉＯ系絶縁膜４１との積層膜に、当該積層膜を貫通し、下端が第２下側メタル６２に達する第３ビア６５が形成される。そして、第１ＳｉＯ系絶縁膜４１上に、上側メタル６６の材料膜であるメタル膜が形成された後、メタル膜がパターニングされる。これにより、第１ＳｉＯ系絶縁膜４１上に、上側メタル６６が形成される。これにより、第３ビア６５上端が、上側メタル６６に接続される。
　この後、第１ＳｉＯ系絶縁膜４１上に、上側メタル６６を覆うように、保護膜４２が形成される。そして、保護膜４２に、上側メタル６６の上面の一部を露出させる開口６７が形成される。これにより、図３および図１５に示されるような第１チップ５Ａが得られる。
　図１７は、第１チップの第２変形例を説明するための断面図であり、図１３に対応する断面図である。図１７において、図１３の各部に対応する部分には、図１３と同じ符号を付して示す。
　図１７の第１チップ５Ｂの平面図は、図３と同様である。図１７の第１チップ５Ｂは、基板２１と、基板２１上に形成された下側絶縁膜２２Ｂと、下側絶縁膜２２Ｂ上に形成されかつ抵抗体ｒを構成する抵抗体２３と、下側絶縁膜２２Ｂ上に抵抗体２３を覆うように形成された中間絶縁膜２４Ｂと、中間絶縁膜２４Ｂ上に形成された上側絶縁膜２５Ｂとを含む。
　さらに、第１チップ５は、下側絶縁膜２２Ｂ内に配置された第１下側メタル６１および第２下側メタル６２と、上側絶縁膜２５Ｂ内に配置された上側メタル６６とを含む。ただし、上側メタル６６の上面の一部は、上側絶縁膜２５Ｂから露出している。
　下側絶縁膜２２Ｂは、基板２１上に形成された絶縁膜積層構造３１と、絶縁膜積層構造３１上に形成された第１窒化膜３３Ｂと、第１窒化膜３３Ｂ上に選択的に形成された複数の第４ＳｉＯ系絶縁膜３６とを含む。
　第１窒化膜３３Ｂは、絶縁膜積層構造３１上面に形成されている。第１窒化膜３３Ｂは、絶縁膜積層構造３１上面のほぼ全域に形成されていることが好ましい。第１窒化膜３３Ｂの膜厚は、０．１５μｍ程度である。
　第１窒化膜３３Ｂ上に、複数の下側メタル６１，６２が配置されている。図１７の例では、下側メタル６１，６２は、－Ｘ側端寄りに配置された第１下側メタル６１と、第１下側メタル６１に対して＋Ｘ側に配置された第２下側メタル６２とを含む。
　複数の第４ＳｉＯ系絶縁膜３６は、平面視で各抵抗体２３の真下位置に配置されるように形成されている。第４ＳｉＯ系絶縁膜３６の膜厚は、１μｍ程度である。
　各第４ＳｉＯ系絶縁膜３６上に、抵抗体２３が形成されている。抵抗体２３は、平面視においてＸ方向に長い矩形である。抵抗体２３は、平面視において、第１下側メタル６１Ａと第２下側メタル６１Ｂとに跨るようにして配置されている。
　抵抗体２３の下面の－Ｘ側端部は、第４ＳｉＯ系絶縁膜３６を貫通する第１ビア６３を介して第１下側メタル６１に電気的に接続されている。抵抗体２３の下面の＋Ｘ側端部は、第４ＳｉＯ系絶縁膜３６を貫通する第２ビア６４を介して第２下側メタル６２の－Ｘ側端部に電気的に接続されている。
　中間絶縁膜２４Ｂは、第１窒化膜３３Ｂ上に、第４ＳｉＯ系絶縁膜３６と抵抗体２３との積層体を覆うように形成された第２窒化膜３４Ｂからなる。第２窒化膜３４Ｂは、第４ＳｉＯ系絶縁膜３６と抵抗体２３との積層体の露出面ならびに第１窒化膜３３Ｂの上面の露出面を覆っている。したがって、第２窒化膜３４Ｂの下面は、第４ＳｉＯ系絶縁膜３６と抵抗体２３との積層体を覆っている部分を除いて、第１窒化膜３３Ｂの上面に接合されている。第２窒化膜３４Ｂの膜厚は、０．１５μｍ程度である。
　上側絶縁膜２５Ｂは、第２窒化膜３４Ｂ上に形成された第１ＳｉＯ系絶縁膜４１Ｂと、第１ＳｉＯ系絶縁膜４１Ｂ上に形成された保護膜４２Ｂとを含む。
　第１ＳｉＯ系絶縁膜４１Ｂの膜厚は、１μｍ程度である。第１ＳｉＯ系絶縁膜４１Ｂ上には、上側メタル６６が形成されている。
　図１７に示されている上側メタル６６は、平面視において、第２下側メタル６２の＋Ｘ側端部に一部が重なるように配置されている。上側メタル６６は、第１ＳｉＯ系絶縁膜４１Ｂおよび第２窒化膜３４Ｂを連続して貫通する第３ビア６５を介して、第２下側メタル６２の＋Ｘ側端部に電気的に接続されている。図１７に示されている上側メタル６６は、端子Ｐ１を構成している。
　保護膜４２Ｂは、第１ＳｉＯ系絶縁膜４１Ｂ上に、上側メタル６６を覆うように形成されている。保護膜４２Ｂは、下層の保護用ＳｉＯ系絶縁膜４４Ｂと、上層の第３窒化膜４５Ｂとの積層膜から構成されている。保護用ＳｉＯ系絶縁膜４４Ｂの膜厚は、１μｍ程度である。第３窒化膜４５Ｂの膜厚は、１．２μｍ程度である。なお、保護膜４２Ｂは、第３窒化膜４５Ｂのみから構成されていてもよい。
　保護膜４２Ｂには、上側メタル６６の上面の一部を露出させるための開口６７が形成されている。この開口により、端子Ｐ１～Ｐ６に配線を接続するためのパッド部が形成される。
　第２変形例においても、前述の実施形態と同様な効果が得られる。
　なお、図１７において、抵抗体２３の上面と第２窒化膜３４Ｂとの間に、ＳｉＯ系絶縁膜が形成されていてもよい。
　なお、絶縁膜積層構造３１の最上層が第２絶縁膜（窒化膜）３１Ｂである場合には、第１窒化膜３３Ｂとして、絶縁膜積層構造３１の最上層の第２絶縁膜３１Ｂが用いられてもよい。この場合は、下側絶縁膜２２Ｂは、基板２１上に形成されかつ最上層に第１窒化膜３３Ａ（第２絶縁膜３１Ｂ）を有する絶縁膜積層構造３１と、絶縁膜積層構造３１上に選択的に形成された複数の第４ＳｉＯ系絶縁膜３６とを含む。
　図１８Ａ～図１８Ｅは、図３および図１７に示す第１チップ５Ｂの製造工程の一例を示す断面図であって、図１７の切断面に対応する断面図である。
　まず、図１８Ａに示すように、基板２１上に、第１絶縁膜３１Ａと、第２絶縁膜３１Ｂとが交互に積層されることにより、絶縁膜積層構造３１が形成される。そして、絶縁膜積層構造３１上に、第１窒化膜３３Ｂが形成される。そして、第１窒化膜３３Ｂ上に、第１下側メタル６１および第２下側メタル６２の材料膜であるメタル膜が形成された後、メタル膜がパターニングされる。これにより、第１窒化膜３３Ｂ上に、第１下側メタル６１および第２下側メタル６２が形成される。
　次に、図１８Ｂに示すように、第１窒化膜３３Ｂ上に、第１下側メタル６１および第２下側メタル６２を覆うように、第４ＳｉＯ系絶縁膜３６の材料膜であるＳｉＯ系材料膜８２が形成される。そして、ＳｉＯ系材料膜８２に、ＳｉＯ系材料膜８２を貫通しかつ下端が第１下側メタル６１および第２下側メタル６２に達する第１ビア６３および第２ビア６４が形成される。
　次に、図１８Ｃに示すように、ＳｉＯ系材料膜８２上に、抵抗体２３の材料膜である抵抗材料膜が形成される。この後、抵抗材料膜およびＳｉＯ系材料膜８２がパターニングされることにより、第４ＳｉＯ系絶縁膜３６とその上に形成された抵抗体２３とからなる複数の積層体が形成される。これにより、第１ビア６３および第２ビア６４の上端が、抵抗体２３に接続される。これにより、絶縁膜積層構造３１、第１窒化膜３３Ｂおよび第４ＳｉＯ系絶縁膜３６からなる下側絶縁膜２２Ｂが得られる。
　次に、図１８Ｄに示すように、第１窒化膜３３Ｂ上に、第４ＳｉＯ系絶縁膜３６と抵抗体２３との積層体の露出面、第１および第２下側メタル６１，６２の露出面ならびに第１窒化膜３３Ｂ上面の露出面を覆うように、第２窒化膜３４Ｂ（中間絶縁膜２４Ｂ）が形成される。
　次に、図１８Ｅに示すように、第２窒化膜３４Ｂ上に第１ＳｉＯ系絶縁膜４１Ｂが形成される。そして、第２窒化膜３４Ｂと第１ＳｉＯ系絶縁膜４１Ｂとの積層膜に、当該積層膜を貫通し、下端が第２下側メタル６２に達する第３ビア６５が形成される。そして、第１ＳｉＯ系絶縁膜４１Ｂ上に、上側メタル６６の材料膜であるメタル膜が形成された後、メタル膜がパターニングされる。これにより、第１ＳｉＯ系絶縁膜４１Ｂ上に、上側メタル６６が形成される。これにより、第３ビア６５上端が、上側メタル６６に接続される。
　この後、第１ＳｉＯ系絶縁膜４１Ｂ上に、上側メタル６６を覆うように、保護膜４２Ｂが形成される。そして、保護膜４２Ｂに、上側メタル６６の上面の一部を露出させる開口６７が形成される。これにより、図３および図１７に示されるような第１チップ５Ｂが得られる。
　図１９は、第１チップの第３変形例を説明するための断面図であり、図１３に対応する断面図である。図１９において、図１３の各部に対応する部分には、図１３と同じ符号を付して示す。
　図１９の第１チップ５Ｃの平面図は、図３と同様である。図１９の第１チップ５Ｃは、基板２１と、基板２１上に形成された下側絶縁膜２２Ｃと、下側絶縁膜２２Ｃ上に形成されかつ抵抗体ｒを構成する抵抗体２３と、下側絶縁膜２２Ｃ上に抵抗体２３を覆うように形成された中間絶縁膜２４Ｃと、中間絶縁膜２４Ｃ上に形成された上側絶縁膜２５Ｃとを含む。
　さらに、第１チップ５Ｃは、中間絶縁膜２４Ｃと上側絶縁膜２５Ｂとの積層膜内に配置された第１引き出し電極７３および第２引き出し電極７４を含む。ただし、第１引き出し電極７３の上面の一部および第２引き出し電極７４の上面の一部は、上側絶縁膜２５Ｃから露出している。
　下側絶縁膜２２Ｃは、基板２１上に形成された第５ＳｉＯ系絶縁膜３７と、第５ＳｉＯ系絶縁膜３７上に形成された第１窒化膜３３Ｃとを含む。第１窒化膜３３Ｃは、第５ＳｉＯ系絶縁膜３７上面のほぼ全域に形成されていることが好ましい。第５ＳｉＯ系絶縁膜３７の膜厚は、例えば、６μｍ程度である。第１窒化膜３３Ｃの膜厚は、例えば、０．１５μｍ程度である。
　第１窒化膜３３Ｃ上に、抵抗体２３が形成されている。抵抗体２３は、平面視においてＸ方向に長い矩形である。この実施形態では、抵抗体２３は、ＣｒＳｉから構成されている。
　中間絶縁膜２４Ｃは、第１窒化膜３３Ｃ上に、抵抗体２３を覆うように形成された第２窒化膜３４Ｃからなる。第２窒化膜３４Ｃの膜厚は、０．１５μｍ程度である。第２窒化膜３４Ｃは、抵抗体２３の露出面および第１窒化膜３３Ｃの上面の露出面を覆っている。したがって、第２窒化膜３４Ｃの下面は、抵抗体２３を覆っている部分を除いて、第１窒化膜３３Ｃの上面に接合されている。
　上側絶縁膜２５Ｃは、第２窒化膜３４Ｃ上に形成された第１ＳｉＯ系絶縁膜４１Ｃと、第１ＳｉＯ系絶縁膜４１Ｃ上に形成された第３窒化膜４５Ｃとを含む。
　第２窒化膜３４Ｃと第１ＳｉＯ系絶縁膜４１Ｃとの積層膜には、抵抗体２３の－Ｘ側端部の上面の一部を露出させるための第１コンタクト孔７１と、抵抗体２３の＋Ｘ側端部の上面の一部を露出させるための第２コンタクト孔７２とが形成されている。
　第１ＳｉＯ系絶縁膜４１Ｃ上に、第１引き出し電極７３と、第２引き出し電極７４とが形成されている。第１引き出し電極７３は、平面視において、抵抗体２３の－Ｘ側端部を含む領域に形成されている。第２引き出し電極７４は、平面視において、抵抗体２３の＋Ｘ側端部を含む領域に形成されている。
　第１引き出し電極７３の一部は、第１コンタクト孔７１に入り込み、第１コンタクト孔７１内において抵抗体２３の－Ｘ側端部に接続されている。第２引き出し電極７４の一部は、第２コンタクト孔７２に入り込み、第２コンタクト孔７２内において抵抗体２３の＋Ｘ側端部に接続されている。この実施形態では、第１引き出し電極７３および第２引き出し電極７４は、Ａｌ（アルミニウム）から構成されている。
　第３窒化膜４５Ｃは、第１ＳｉＯ系絶縁膜４１Ｃ上に、第１引き出し電極７３および第２引き出し電極７４を覆うように形成されている。第３窒化膜４５Ｃの膜厚は、１μｍ程度である。
　第３窒化膜４５Ｃには、第１引き出し電極７３の上面の一部を露出させるための第１開口７５と、第２引き出し電極７４の上面の一部を露出させるための第２開口７６とが形成されている。これにより、第１引き出し電極７３に、第１開口７５から露出した第１パッド部７３ａが形成されている。同様に、第２引き出し電極７４に、第２開口７６から露出した第２パッド部７４ａが形成されている。
　これらのパッド部７３ａ，７３ｂは、実抵抗体ｒａどうしを接続するための配線（図３の配線１５１，１５６を含む）を接続したり、実抵抗体ｒａを端子Ｐ１～Ｐ６に接続するための配線（図３の配線１５２～１５５，１５７～１６０を含む）を接続したりするために用いられる。
　第３変形例においても、図１３の第１チップ５と同様な効果が得られる。
　図２０Ａ～図２０Ｄは、図１９に示す第１チップ５Ｃの製造工程の一例を示す断面図であって、図１９の切断面に対応する断面図である。
　まず、図２０Ａに示すように、基板２１上に、第５ＳｉＯ系絶縁膜３７が形成される。そして、第５ＳｉＯ系絶縁膜３７上に第１窒化膜３３Ｃが形成される。これにより、第５ＳｉＯ系絶縁膜３７および第１窒化膜３３Ｃからなる下側絶縁膜２２Ｃが得られる。
　次に、図２０Ｂに示すように、第１窒化膜３３Ｃ上に抵抗体２３の材料膜である抵抗材料膜が形成された後、抵抗材料膜がパターニングされることにより、複数の抵抗体２３（複数の実抵抗体ｒａおよび複数のダミー抵抗体ｒｂ）が形成される。
　次に、図２０Ｃに示すように、第１窒化膜３３Ｃ上に、抵抗体２３を覆うように、第２窒化膜３４Ｃ（中間絶縁膜２４Ｃ）が形成される。次に、第２窒化膜３４Ｃ上に、第１ＳｉＯ系絶縁膜４１Ｃが形成される。そして、第２窒化膜３４Ｃと第１ＳｉＯ系絶縁膜４１Ｃとの積層膜に、当該積層膜を貫通しかつ下端が抵抗体２３の－Ｘ側端部の上面に達する第１コンタクト孔７１と、当該積層膜を貫通しかつ下端が抵抗体２３の＋Ｘ側端部の上面に達する第２コンタクト孔７２とが形成される。
　次に、図２０Ｄに示すように、第１ＳｉＯ系絶縁膜４１Ｃ上に、第１引き出し電極７３および第２引き出し電極７４の材料膜であるメタル膜が形成される。この際、メタル膜は、第１コンタクト孔７１および第２コンタクト孔７２内に入り込む。この後、メタル膜がパターニングされる。これにより、第１ＳｉＯ系絶縁膜４１Ｃ上に、第１引き出し電極７３および第２引き出し電極７４が形成される。
　この後、第１ＳｉＯ系絶縁膜４１Ｃ上に、第１引き出し電極７３および第２引き出し電極７４を覆うように、第３窒化膜４５Ｃが形成される。そして、第３窒化膜４５Ｃに、第１引き出し電極７３の上面の一部を露出させる第１開口７５と、第２引き出し電極７４の上面の一部を露出させる第２開口７６とが形成される。これにより、図３および図１９に示されるような第１チップ５Ｃが得られる。
　図２１は、第１チップの第４変形例を説明するための断面図であり、図１９に対応する断面図である。図２１において、図１９の各部に対応する部分には、図１９と同じ符号を付して示す。
　図２１の第１チップ５Ｄの平面図は、図３と同様である。図２１の第１チップ５Ｄでは、抵抗体２３の下面と第１窒化膜３３Ｃとの間に、第６ＳｉＯ系絶縁膜３８が介在している。第６ＳｉＯ系絶縁膜３８の膜厚は、０．５μｍ程度である。
　図２１の第１チップ５Ｄでは、下側絶縁膜２２Ｃは、絶縁膜積層構造３１と、絶縁膜積層構造３１上に形成された第５ＳｉＯ系絶縁膜３７と、第５ＳｉＯ系絶縁膜３７上に形成された第１窒化膜３３Ｃと、第１窒化膜３３Ｃ上に選択的に形成された第６ＳｉＯ系絶縁膜３８とからなる。
　第４変形例においても、前述の実施形態と同様な効果が得られる。
　第４変形例に係る第１チップ５Ｄを製造方法は、次の点を除いて、第３変形例に係る第１チップ５Ｃの製造方法と同様である。すなわち、第４変形例に係る第１チップ５Ｄの製造方法では、前述の図２０Ｂの工程において、第１窒化膜３３Ｃ上に、第６ＳｉＯ系絶縁膜３８の材料膜と、抵抗体２３の材料膜とが形成された後、これらの材料膜がパターニングされることにより、第６ＳｉＯ系絶縁膜３８とその上に形成された抵抗体２３とからなる複数の積層体が形成される。
　図２２は、第１チップの第５変形例を説明するための断面図であり、図１９に対応する断面図である。図２２において、図１９の各部に対応する部分には、図１９と同じ符号を付して示す。
　図２２の第１チップ５Ｅは、図１９の第１チップ５Ｃとほぼ同様な構成を有している。図２２の第１チップ５Ｅでは、図１９の第１チップ５Ｄと比較して、第１引き出し電極７３の代わりに第１上側メタル６６Ａが形成され、第２引き出し電極７４の代わりに、第２上側メタル６６Ｂが形成されている点が異なっている。
　第１上側メタル６６Ａおよび第２上側メタル６６Ｂは、実抵抗体ｒａどうしを接続したり、実抵抗体ｒａを端子Ｐ１～Ｐ６に接続したりするために用いられる。また、第１上側メタル６６Ａおよび第２上側メタル６６Ｂは、配線と端子とを一体的に含んでいてもよい。図２２の例では、第２上側メタル６６Ｂは、端子Ｐ１および配線１５２を一体的に含んでいる。第３窒化膜４５Ｃには、第２上側メタル６６Ｂにおける端子Ｐ１を構成している部分の上面の一部を露出させるための開口６７Ａが形成されている。
　図２３は、第１チップの第６変形例を説明するための断面図であり、図１３に対応する断面図である。図２３において、図１３の各部に対応する部分には、図１３と同じ符号を付して示す。
　図２３の第１チップ５Ｆは、図１３の第１チップ５とほぼ同様な構成を有している。図２３の第１チップ５Ｆでは、図１３の第１チップ５と比較して、第１ＳｉＯ系絶縁膜４１上に、第１下側メタル６１に第４ビア６８を介して電気的に接続される第１引き出し電極７３Ａと、第２下側メタル６２に第５ビア６９を介して電気的に接続される第２引き出し電極７４Ａとが形成されている点が異なっている。この場合、図１３の第３ビア６５および上側メタル６６は形成されない。
　また、この場合、保護膜４２には、第１引き出し電極７３Ａの上面の一部を露出させるための開口７５Ａと、第２引き出し電極７４Ａの上面の一部を露出させるための開口７６Ａとが形成されている。
　第１引き出し電極７３Ａおよび第２引き出し電極７４Ａは、実抵抗体ｒａどうしを接続するための配線（図３の配線１５１，１５６を含む）を接続したり、実抵抗体ｒａを端子Ｐ１～Ｐ６に接続するための配線（図３の配線１５２～１５５，１５７～１６０を含む）を接続したりするために用いられる。
　図２４は、第１チップの第７変形例を説明するための断面図であり、図１５に対応する断面図である。図２４において、図１５の各部に対応する部分には、図１５と同じ符号を付して示す。
　図２４の第１チップ５Ｇは、図１５の第１チップ５Ａとほぼ同様な構成を有している。図２４の第１チップ５Ｇでは、図１５の第１チップ５Ａと比較して、第１ＳｉＯ系絶縁膜４１上に、第１下側メタル６１に第４ビア６８を介して電気的に接続される第１引き出し電極７３Ｂと、第２下側メタル６２に第５ビア６９を介して電気的に接続される第２引き出し電極７４Ｂとが形成されている点が異なっている。この場合、図１５の第３ビア６５および上側メタル６６は形成されない。
　また、この場合、保護膜４２には、第１引き出し電極７３Ｂの上面の一部を露出させるための開口７５Ｂと、第２引き出し電極７４Ｂの上面の一部を露出させるための開口７６Ｂとが形成されている。
　第１引き出し電極７３Ｂおよび第２引き出し電極７４Ｂは、実抵抗体ｒａどうしを接続するための配線（図３の配線１５１，１５６を含む）を接続したり、実抵抗体ｒａを端子Ｐ１～Ｐ６に接続するための配線（図３の配線１５２～１５５，１５７～１６０を含む）を接続したりするために用いられる。
　図２５は、第１チップの第８変形例を説明するための断面図であり、図１７に対応する断面図である。図２５において、図１７の各部に対応する部分には、図１７と同じ符号を付して示す。
　図２５の第１チップ５Ｈは、図１７の第１チップ５Ｂとほぼ同様な構成を有している。図２５の第１チップ５Ｈでは、図１７の第１チップ５Ｂと比較して、第１ＳｉＯ系絶縁膜４１Ｂ上に、第１下側メタル６１に第４ビア６８を介して電気的に接続される第１引き出し電極７３Ｃと、第２下側メタル６２に第５ビア６９を介して電気的に接続される第２引き出し電極７４Ｃとが形成されている点が異なっている。この場合、図１７の第３ビア６５および上側メタル６６は形成されない。
　また、この場合、保護膜４２Ｂには、第１引き出し電極７３Ｃの上面の一部を露出させるための開口７５Ｃと、第２引き出し電極７４Ｃの上面の一部を露出させるための開口７６Ｃとが形成されている。
　第１引き出し電極７３Ｃおよび第２引き出し電極７４Ｃは、実抵抗体ｒａどうしを接続するための配線（図３の配線１５１，１５６を含む）を接続したり、実抵抗体ｒａを端子Ｐ１～Ｐ６に接続するための配線（図３の配線１５２～１５５，１５７～１６０を含む）を接続したりするために用いられる。
　以上、第２本開示の実施形態および第２本開示における第１チップ５の第１～第８変形例ついて説明してきたが、第２本開示はさらに他の実施形態で実施することもできる。
　例えば、前述の第２本開示の実施形態および第２本開示における第１チップ５の第１～第８変形例においては、「ＳｉＯ系絶縁膜」としてはＳｉＯ２膜が用いられていたが、「ＳｉＯ系絶縁膜」としてＳｉＯＮ膜等のＳｉＯ２膜以外のＳｉＯ系絶縁膜が用いられてもよい。また、前述の第２本開示の実施形態および第２本開示における第１チップ５の第１～第４変形例においては、「窒化膜」としては、ＳｉＮ膜が用いられているが、ＳｉＮ膜以外の窒化膜が用いられてもよい。
　図１３、図１５および図１７の第１チップ５，５Ａ，５Ｂにおいて、保護膜４２，４２Ｂは、第３窒化膜４５のみから構成されていてもよい。
　また、前述の第２本開示における第１チップ５，５Ａ～５Ｈでは、ダミー抵抗ｒｂ（図３参照）が設けられているが、ダミー抵抗ｒｂは設けられていなくてもよい。
　また、図３に示される抵抗体ｒの配置パターンは一例であり、抵抗体ｒの配置パターンは図３以外の配置パターンであってもよい。
　［３］第３本開示について
　以下、図１～図３および図２６～図６０を参照して、第３本開示について説明する。図２６～図６０に記載された符号は、図４～図１２に記載された符号および図１３～図２５に記載された符号とは無関係である。
　第３本開示の目的は、抵抗体を備えた半導体装置であって、新規な構成でかつ耐湿性の向上化が図れる半導体装置およびその製造方法を提供することである。
　［第３本開示の構成］
　［Ｂ１］　基板と、
　前記基板上に形成された下側絶縁膜と、
　前記下側絶縁膜上に形成された抵抗体と、
　前記下側絶縁膜上に前記抵抗体を覆うように形成された上側絶縁膜と、
　平面視で、前記抵抗体を取り囲むように配置された金属製のシールリングとを含み、
　前記下側絶縁膜は、第１窒化膜を含み、
　前記上側絶縁膜は、前記下側絶縁膜上に前記抵抗体を覆うように形成された第１ＳｉＯ系絶縁膜と、前記第１ＳｉＯ系絶縁膜上に配置されかつ第２窒化膜を含む保護膜とを含み、
　前記シールリングは、前記第１窒化膜と前記第２保護膜との間領域に配置されたメインリング部を少なくとも含む、半導体装置。
　この構成では、抵抗体を備えた半導体装置であって、新規な構成でかつ耐湿性の向上化が図れる半導体装置が得られる。
　［Ｂ２］　前記下側絶縁膜は、
　前記基板上に形成され、窒化膜とＳｉＯ系絶縁膜とが交互に積層された絶縁膜積層構造と、
　前記絶縁膜積層構造上に形成された第２ＳｉＯ系絶縁膜と、
　前記第２ＳｉＯ系絶縁膜上に形成された前記第１窒化膜とを含み、
　前記第１窒化膜上に前記抵抗体が形成されている、［Ｂ１］に記載の半導体装置。
　［Ｂ３］　前記絶縁膜積層構造上に形成され、前記第２ＳｉＯ系絶縁膜によって覆われている第１メタルおよび第２メタルと、
　前記第２ＳｉＯ系絶縁膜と前記第１窒化膜との積層膜を貫通し、前記第１メタルと前記抵抗体の一端部とを電気的に接続する第１ビアと、
　前記積層膜を貫通し、前記第２メタルと前記抵抗体の他端部とを電気的に接続する第２ビアとを含む、［Ｂ２］に記載の半導体装置。
　［Ｂ４］　前記上側絶縁膜が、前記第１窒化膜上に前記抵抗体を覆うように形成された前記第１ＳｉＯ系絶縁膜と、
　前記第１ＳｉＯ系絶縁膜上に形成された前記保護膜とを含む、［Ｂ３］に記載の半導体装置。
　［Ｂ５］　前記第１ＳｉＯ系絶縁膜上に形成された第３メタルであって、前記第２ＳｉＯ系絶縁膜と前記第１窒化膜と前記第１ＳｉＯ系絶縁膜との積層膜を貫通する第３ビアを介して、前記第１メタルまたは前記第２メタルに電気的に接続された第３メタルを含み、
　前記保護膜は、前記第１ＳｉＯ系絶縁膜に、前記第３メタルを覆うように形成されている、［Ｂ４］に記載の半導体装置。
　［Ｂ６］　前記第１窒化膜上に形成された第３ＳｉＯ系絶縁膜を含み、
　前記抵抗体が、前記第３ＳｉＯ系絶縁膜上に形成されており、
　前記第１ＳｉＯ系絶縁膜が、前記第３ＳｉＯ系絶縁膜上に前記抵抗体を覆うように形成されており、
　前記第１ビアおよび前記第２ビアが、前記第２ＳｉＯ系絶縁膜と前記第１窒化膜と前記第３ＳｉＯ系絶縁膜との積層膜を貫通しており、
　前記第３ビアが、前記第２ＳｉＯ系絶縁膜と前記第１窒化膜と前記第３ＳｉＯ系絶縁膜と前記第１ＳｉＯ系絶縁膜との積層膜を貫通している、［Ｂ５］に記載の半導体装置。
　［Ｂ７］　前記シールリングは、前記絶縁膜積層構造上に形成され、前記第２ＳｉＯ系絶縁膜によって覆われた下側リング部と、前記第１ＳｉＯ系絶縁膜上に形成された上側リング部と、下側リング部と上側リング部とを連結するリング本体部とを含み、
　前記上側リング部が前記保護膜によって覆われている、［Ｂ５］または［Ｂ６］に記載の半導体装置。
　［Ｂ８］　前記シールリングは、前記絶縁膜積層構造上に形成され、前記第２ＳｉＯ系絶縁膜によって覆われた下側リング部と、前記保護膜と下側リング部との間の領域に配置され、下面が前記下側リング部の上面に接合されたリング本体部とから構成されている、［Ｂ５］または［Ｂ６］に記載の半導体装置。
　［Ｂ９］　前記シールリングは、前記第１ＳｉＯ系絶縁膜の上面と前記第１窒化膜との間領域に配置され、下面が前記第１窒化膜に接触するリング本体部と、前記第１ＳｉＯ系絶縁膜上に形成され、下面が前記リング本体部の上面に接合された上側リング部とから構成されており、
　前記上側リング部が前記保護膜によって覆われている、［Ｂ５］または［Ｂ６］に記載の半導体装置。
　［Ｂ１０］　前記シールリングは、前記第１ＳｉＯ系絶縁膜の上面と前記第１窒化膜との間領域に配置され、下面が前記第１窒化膜に接触するリング部材から構成されている、［Ｂ５］または［Ｂ６］に記載の半導体装置。
　［Ｂ１１］　前記下側絶縁膜は、前記基板上に形成され、窒化膜とＳｉＯ系絶縁膜とが交互に積層された絶縁膜積層構造と、前記絶縁膜積層構造上に形成された第１窒化膜と、前記第１窒化膜上に形成された第４ＳｉＯ系絶縁膜と、前記第４ＳｉＯ系絶縁膜上に形成された第５ＳｉＯ系絶縁膜とを含み、
　前記第５ＳｉＯ系絶縁膜上に前記抵抗体が形成されており、
　前記第４ＳｉＯ系絶縁膜上に形成され、前記第５ＳｉＯ系絶縁膜によって覆われた第１メタルおよび第２メタルと、
　前記第５ＳｉＯ系絶縁膜を貫通し、前記第１メタルと前記抵抗体の一端部とを電気的に接続する第１ビアと、
　前記第５ＳｉＯ系絶縁膜を貫通し、前記第２メタルと前記抵抗体の他端部とを電気的に接続する第２ビアとを含み、
　前記上側絶縁膜が、前記第１窒化膜上に前記抵抗体を覆うように形成された前記第１ＳｉＯ系絶縁膜と、
　前記第１ＳｉＯ系絶縁膜上に形成された前記保護膜とを含む、［Ｂ１］に記載の半導体装置。
　［Ｂ１２］　前記第１ＳｉＯ系絶縁膜上に形成された第３メタルであって、前記第５ＳｉＯ系絶縁膜と前記第１ＳｉＯ系絶縁膜との積層膜を貫通する第３ビアを介して、前記第１メタルまたは前記第２メタルに電気的に接続された第３メタルとを含み、
　前記保護膜は、前記第１ＳｉＯ系絶縁膜に、前記第３メタルを覆うように形成されている、［Ｂ１１］に記載の半導体装置。
　［Ｂ１３］　前記シールリングは、前記第４ＳｉＯ系絶縁膜上に形成され、前記第５ＳｉＯ系絶縁膜によって覆われた下側リング部と、前記第１ＳｉＯ系絶縁膜上に形成された上側リング部と、下側リング部と上側リング部とを連結するリング本体部と、前記第４ＳｉＯ系絶縁膜内に配置され、上面が下側リング部の下面に接合され、下面が前記第１窒化膜に接触する下端リング部とを含み、
　前記上側リング部が前記保護膜によって覆われている、［Ｂ１２］に記載の半導体装置。
　［Ｂ１４］　前記シールリングは、前記第４ＳｉＯ系絶縁膜上に形成され、前記第５ＳｉＯ系絶縁膜によって覆われた下側リング部と、前記保護膜と下側リング部との間の領域に配置され、下面が前記下側リング部の上面に接合されたリング本体部と、前記第４ＳｉＯ系絶縁膜内に配置され、上面が下側リング部の下面に接合され、下面が前記第１窒化膜に接触する下端リング部とから構成されている、［Ｂ１２］に記載の半導体装置。
　［Ｂ１５］　前記下側絶縁膜は、前記基板上に形成された第６ＳｉＯ系絶縁膜と、前記第６ＳｉＯ系絶縁膜上に形成された前記第１窒化膜とを含み、
　前記第１ＳｉＯ系絶縁膜上に前記抵抗体が形成されており、
　前記上側絶縁膜が、前記第１窒化膜上に、前記抵抗体を覆うように形成された前記第１ＳｉＯ系絶縁膜と、前記第１ＳｉＯ系絶縁膜上に形成された前記保護膜とを含む、［Ｂ１］に記載の半導体装置。
　［Ｂ１６］　前記第１ＳｉＯ系絶縁膜上に形成され、前記抵抗体の一端部に電気的に接続された第１引き出し電極と、
　前記第１ＳｉＯ系絶縁膜上に形成され、前記抵抗体の他端部に電気的に接続された第２引き出し電極とを含み、
　前記保護膜は、前記第１ＳｉＯ系絶縁膜上に、前記第１引き出し電極および前記第２引き出し電極を覆うように形成されており、
　前記保護膜に、前記第１引き出し電極の上面の一部を露出させる第１開口と、前記第２引き出し電極の上面の一部を露出させる第２開口が形成されている、［Ｂ１５］に記載の半導体装置。
　［Ｂ１７］　前記第１窒化膜上に形成された第７ＳｉＯ系絶縁膜を含み、
　前記第７ＳｉＯ系絶縁膜上に、前記抵抗体が形成されている、［Ｂ１５］に記載の半導体装置。
　［Ｂ１８］　前記シールリングは、前記第１ＳｉＯ系絶縁膜の上面と前記第１窒化膜との間領域に配置され、下面が前記第１窒化膜に接触するリング本体部と、前記第１ＳｉＯ系絶縁膜上に形成され、下面が前記リング本体部の上面に接合された上側リング部とから構成されており、
　前記上側リング部が前記保護膜によって覆われている、［Ｂ１６］または［Ｂ１７］に記載の半導体装置。
　［Ｂ１９］　前記シールリングは、前記第１ＳｉＯ系絶縁膜の上面と前記第１窒化膜との間領域に配置され、下面が前記第１窒化膜に接触するリング部材から構成されている、［Ｂ１６］または［Ｂ１７］に記載の半導体装置。
　［Ｂ２０］　基板上に、第１窒化膜を含む下側絶縁膜を形成する工程と、
　前記下側絶縁膜上に抵抗体を形成する工程と、
　前記下側絶縁膜上に前記抵抗体を覆うように、上側絶縁膜を形成する工程と、
　平面視で前記抵抗体を取り囲むように金属製のシールリングを形成する工程とを含み、
　前記上側絶縁膜は、前記下側絶縁膜上に前記抵抗体を覆うように形成された第１ＳｉＯ系絶縁膜と、前記第１ＳｉＯ系絶縁膜上に配置されかつ第２窒化膜を含む保護膜とを含み、
　前記シールリングは、前記第１窒化膜と前記第２保護膜との間領域に形成されたメインリング部を少なくとも含む、半導体装置の製造方法。
　この製造方法では、抵抗体を備えた半導体装置であって、新規な構成でかつ耐湿性の向上化が図れる半導体装置を製造できる。
　［第３本開示の実施形態の詳細な説明］
　以下、図１～図３および図２６～図６０に基づいて、第３本開示の実施の形態を詳細に説明する。
　図１は、この発明の一実施形態に係る半導体装置を示す図解的な平面図である。図２は、主として、第１チップの概略的な電気的構成と、第２チップの概略的な電気的構成とを示す模式図である。図３は、第１チップの図解的な平面図である。
　図１～図３は、第１本開示の図１～図３と同じなので、その説明を省略する。
　図２６は、図３のＡ－Ａ線に沿う断面図である。
　第１チップ５の断面構造について説明する。
　第１チップ５は、基板２１と、基板２１上に形成された下側絶縁膜２２と、下側絶縁膜２２上に形成されかつ抵抗体ｒを構成する抵抗体２３と、下側絶縁膜２２上に抵抗体２３を覆うように形成された上側絶縁膜２４と、平面視で、全ての抵抗体２３を取り囲むように配置された金属製のシールリング２５とを含む。
　シールリング２５は、平面視で矩形環状のリング本体部２６と、リング本体部２６の下面に全長にわたって形成された下側リング部２７と、リング本体部２６の上面に全長にわたって形成された上側リング部２８とから構成されている。下側リング部２７は、垂直断面視において、リング本体部２６に対して内方および外方に突出している。上側リング部２８は、垂直断面視において、リング本体部２６に対して内方および外方に突出している。
　さらに、第１チップ５は、下側絶縁膜２２内に配置された第１下側メタル６１および第２下側メタル６２と、上側絶縁膜２４内に配置された上側メタル６６とを含む。ただし、上側メタル６６の上面の一部は、上側絶縁膜２４から露出している。
　基板２１は、例えば、Ｓｉ基板からなる。基板２１の膜厚は、例えば３００μｍ程度である。
　下側絶縁膜２２は、基板２１上に形成された絶縁膜積層構造３１と、絶縁膜積層構造３１上に形成された第２ＳｉＯ系絶縁膜３２と、第２ＳｉＯ系絶縁膜３２上に形成された第１窒化膜３３とを含む。
　この実施形態および後述する第１チップ５の第１～第１３変形例５Ａ～５Ｚ６では、「ＳｉＯ系絶縁膜」として、ＳｉＯ２が用いられる。また、この実施形態および後述する第１チップ５の第１～第１３変形例５Ａ～５Ｚ６では、「窒化膜」として、ＳｉＮ膜が用いられる。
　絶縁膜積層構造３１は、ＳｉＯ系絶縁膜からなる第１絶縁膜３１Ａと、引っ張り応力を持つ窒化膜からなる第２絶縁膜３１Ｂとが、交互に積層された構造を有する。第１絶縁膜３１Ａと第２絶縁膜３１Ｂの積層数は任意数であってよく、図２６に示されている積層数と異なっていてもよい。２種類の絶縁膜３１Ａ，３１Ｂを積層しているのは、第１絶縁膜３１Ａの成膜によって生じる基板２１の反りを、第２絶縁膜３１Ｂの成膜によってコントロールし、絶縁膜を厚く成膜するためである。
　第１絶縁膜３１Ａの膜厚は、例えば２μｍ程度であり、第２絶縁膜３１Ｂの膜厚は、例えば０．３μｍ程度である。絶縁膜積層構造３１の厚さは、例えば１３．５μｍ程度である。
　絶縁膜積層構造３１上に、複数の下側メタル６１，６２と、下側リング部２７とが配置されている。図２６の例では、下側メタル６１，６２は、下側リング部２７に囲まれている領域内において、－Ｘ側端寄りに配置された第１下側メタル６１と、第１下側メタル６１に対して＋Ｘ側に配置された第２下側メタル６２とを含む。この実施形態では、下側メタル６１，６２および下側リング部２７は、例えばＡｌ（アルミニウム）から構成されている。これらの下側メタル６１，６２は、実抵抗体ｒａどうしを電気的に接続したり、実抵抗体ｒａを端子Ｐ１～Ｐ６に接続したりするために用いられる。
　下側リング部２７は、平面視で矩形環状である。下側リング部２７は、平面視において、全ての抵抗体２３および下側メタル６１，６２を取り囲むように配置されている。
　第２ＳｉＯ系絶縁膜３２は、絶縁膜積層構造３１上に、下側メタル６１，６２および下側リング部２７を覆うように形成されている。そして、第２ＳｉＯ系絶縁膜３２上に第１窒化膜３３が形成されている。第１窒化膜３３は、第２ＳｉＯ系絶縁膜３２上面のほぼ全域に形成されていることが好ましい。第２ＳｉＯ系絶縁膜３２の膜厚は、０．８μｍ程度である。第１窒化膜３３の膜厚は、０．１５μｍ程度である。
　第１窒化膜３３上に、抵抗体２３が形成されている。抵抗体２３は、平面視においてＸ方向に長い矩形である。抵抗体２３は、平面視において、第１下側メタル６１と第２下側メタル６２とに跨るようにして配置されている。この実施形態では、抵抗体２３は、ＣｒＳｉから構成されている。
　抵抗体２３の下面の－Ｘ側端部は、第１窒化膜３３および第２ＳｉＯ系絶縁膜３２を連続して貫通する第１ビア６３を介して第１下側メタル６１に電気的に接続されている。抵抗体２３の下面の＋Ｘ側端部は、第１窒化膜３３および第２ＳｉＯ系絶縁膜３２を連続して貫通する第２ビア６４を介して第２下側メタル６２の－Ｘ側端部に電気的に接続されている。この実施形態では、第１ビア６３および第２ビア６４は、例えば、Ｗ（タングステン）から構成されている。
　上側絶縁膜２４は、第１窒化膜３３上に、抵抗体２３を覆うように形成された第１ＳｉＯ系絶縁膜４１と、第１ＳｉＯ系絶縁膜４１上に形成された保護膜４２とを含む。第１ＳｉＯ系絶縁膜４１の膜厚は、０．４μｍ程度である。
　第１ＳｉＯ系絶縁膜４１上には、上側メタル６６と上側リング部２８とが形成されている。この実施形態では、上側メタル６６および上側リング部２８は、Ａｌ（アルミニウム）から構成されている。
　この実施形態および後述する第１チップ５の第１～第９変形例５Ａ～５Ｉでは、各上側メタル６６は、いずれかの端子Ｐ１～Ｐ６（図３参照）を含んでいる。上側メタル６６は、端子のみを含んでいる場合と、端子と配線とを一体的に含んでいる場合とがある。図２６に現れている上側メタル６６は、端子Ｐ１のみを含んでいる。言い換えれば、図２６に現れている上側メタル６６は、端子Ｐ１を構成している。
　なお、図２６には現れていないが、第１下側メタル６１に図示しないビアを介して上側メタルが接続されている箇所もある。このような上側メタルとしては、図３の配線１５４および端子Ｐ４を構成する上側メタルおよび図３の配線１５９および端子Ｐ５を構成する上側メタルがある。
　図２６に示されている上側メタル６６は、平面視において、第２下側メタル６２の＋Ｘ側端部に一部が重なるように配置されている。上側メタル６６は、第１ＳｉＯ系絶縁膜４１、第１窒化膜３３および第２ＳｉＯ系絶縁膜３２を連続して貫通する第３ビア６５を介して、第２下側メタル６２の＋Ｘ側端部に電気的に接続されている。この実施形態では、第３ビア６５は、Ｗ（タングステン）からなる。図２６に示されている第２下側メタル６２および第３ビア６５は、配線１５２（図３参照）を構成している。
　上側リング部２８は、平面視において、下側リング部２７の真上に配置されている。上側リング部２８は、第２ＳｉＯ系絶縁膜３２と第１窒化膜３３と第１ＳｉＯ系絶縁膜４１との積層膜内に配置されかつ当該積層膜を貫通するリング本体部２６を介して、下側リング部２７に連結されている。この実施形態では、リング本体部２６は、Ｗ（タングステン）からなる。
　保護膜４２は、第１ＳｉＯ系絶縁膜４１上に上側メタル６６および上側リング部２８を覆うように形成された保護用ＳｉＯ系絶縁膜４３と、保護用ＳｉＯ系絶縁膜４３上に形成された第２窒化膜４４とを含む。第１ＳｉＯ系絶縁膜４１の膜厚は、０．４μｍ程度である。第２窒化膜４４の膜厚は、１．２μｍ程度である。
　保護膜４２には、上側メタル６６の上面の一部を露出させるための開口６７が形成されている。この開口６７により、端子Ｐ１～Ｐ６に配線を接続するためのパッド部が形成される。
　シールリング２５は、保護膜４２と第１窒化膜３３との間に形成されたメインリング部（本開示のメインリング部に相当する）を有している。この実施形態では、メインリング部は、リング本体部２６のうちの第１ＳｉＯ系絶縁膜４１内に配置されている部分２６ａと上側リング部２８とから構成されている。
　本実施形態では、第１窒化膜３３と、第２窒化膜４４を含む保護膜４２と、シールリング２５とによって全ての抵抗体２３が包囲されているので、耐湿性の向上化を図ることができる。なお、保護膜４２は、第２窒化膜４４のみから構成されていてもよい。
　本実施形態において、第１チップ５を製造する際には、プロセスばらつきによって抵抗体ｒの抵抗特性がばらつくおそれがある。プロセスばらつきは、例えば、－Ｙ方向または＋Ｙ方向というように、一方向に沿って段階的に起こる傾向がある。
　本実施形態では、第１抵抗回路１２１を構成する実抵抗体群のうちのＹ方向に隣接する２つの実抵抗体ｒａの間に、第２抵抗回路１２２を構成する実抵抗体群が配置されている。これにより、第１抵抗回路１２１内の実抵抗体ｒａの抵抗値の平均値と、第２抵抗回路１２２内の実抵抗体ｒａの抵抗値の平均値との間に、差が生じにくくなる。この結果、第１抵抗回路１２１の抵抗値Ｒ１に対する第２抵抗回路１２２の抵抗値Ｒ２との比（Ｒ２／Ｒ１）に誤差が生じにくくなる。
　同様に、本実施形態では、第４抵抗回路１２４を構成する実抵抗体群のうちのＹ方向に隣接する２つの実抵抗体ｒａの間に、第３抵抗回路１２３を構成する実抵抗体群が配置されている。これにより、第４抵抗回路１２４内の実抵抗体ｒａの抵抗値の平均値と、第３抵抗回路１２３内の実抵抗体ｒａの抵抗値の平均値との間に、差が生じにくくなる。この結果、第４抵抗回路１２４の抵抗値Ｒ４に対する第３抵抗回路１２３の抵抗値Ｒ３との比（Ｒ３／Ｒ４）に誤差が生じにくくなる。
　前述したように、第２抵抗回路１２２を本実施形態のように配置した場合には、第２抵抗回路１２２と、それに隣接する第１抵抗回路１２１の実抵抗体ｒａとの間に、高電圧差が発生する。また、第３抵抗回路１２３を本実施形態のように配置した場合には、第３抵抗回路１２３と、それに隣接する第４抵抗回路１２４の実抵抗体ｒａとの間に、高電圧差が発生する。しかし、本実施形態では、高電圧差が発生する箇所に、ダミー抵抗体ｒｂを配置しているので、高電圧差が発生する箇所の電界を緩和することができる。
　図２７Ａ～図２７Ｄは、図３および図２６に示す第１チップ５の製造工程の一例を示す断面図であって、図２６の切断面に対応する断面図である。
　まず、図２７Ａに示すように、基板２１上に、第１絶縁膜３１Ａと、第２絶縁膜３１Ｂとが交互に積層されることにより、絶縁膜積層構造３１が形成される。そして、絶縁膜積層構造３１上に、第１下側メタル６１、第２下側メタル６２および下側リング部２７の材料膜であるメタル膜（この実施形態ではＡｌ膜）が形成された後、メタル膜がパターニングされる。これにより、絶縁膜積層構造３１上に、第１下側メタル６１、第２下側メタル６２および下側リング部２７が形成される。
　次に、図２７Ｂに示すように、絶縁膜積層構造３１上に、第１下側メタル６１、第２下側メタル６２および下側リング部２７を覆うように、第２ＳｉＯ系絶縁膜３２が形成される。そして、第２ＳｉＯ系絶縁膜３２上に、第１窒化膜３３が形成される。これにより、絶縁膜積層構造３１、第２ＳｉＯ系絶縁膜３２および第１窒化膜３３からなる下側絶縁膜２２が得られる。
　次に、図２７Ｃに示すように、第２ＳｉＯ系絶縁膜３２と第１窒化膜３３との積層膜に、当該積層膜を貫通しかつ下端が第１下側メタル６１および第２下側メタル６２にそれぞれ達する第１ビア６３および第２ビア６４が形成される。そして、第１窒化膜３３上に、抵抗体２３の材料膜である抵抗材料膜が形成された後、抵抗材料膜がパターニングされることにより、複数の抵抗体２３（実抵抗体ｒａおよび複数のダミー抵抗体ｒｂ）が形成される。これにより、第１ビア６３および第２ビア６４の上端が、抵抗体２３に接続される。
　次に、図２７Ｄに示すように、第１窒化膜３３上に、抵抗体２３を覆うように第１ＳｉＯ系絶縁膜４１が形成される。次に、第２ＳｉＯ系絶縁膜３２と第１窒化膜３３と第１ＳｉＯ系絶縁膜４１との積層膜に、当該積層膜を貫通しかつ下端が第２下側メタル６２に達する第３ビア６５と、当該積層膜を貫通しかつ下端が下側リング部２７に接合されたリング本体部２６とが形成される。この実施形態では、第３ビア６５およびリング本体部２６は、Ｗ（タングステン）から構成されている。
　次に、図２７Ｅに示すように、第１ＳｉＯ系絶縁膜４１上に、上側メタル６６および上側リング部２８の材料膜であるメタル膜（この実施形態では、Ａｌ膜）が形成された後、メタル膜がパターニングされる。これにより、第１ＳｉＯ系絶縁膜４１上に、上側メタル６６および上側リング部２８が形成される。これにより、第３ビア６５の上端が、上側メタル６６に接続される。また、リング本体部２６の上面が、上側リング部２８の下面に接合される。
　この後、第１窒化膜３３上に、上側メタル６６およびリング本体部２６を覆うように、保護用ＳｉＯ系絶縁膜４３および第２窒化膜４４がその順に形成される。これにより、保護用ＳｉＯ系絶縁膜４３と第２窒化膜４４との積層膜である保護膜４２が得られる。そして、保護膜４２に、上側メタル６６の上面の一部を露出させる開口６７が形成される。これにより、図３および図２６に示されるような第１チップ５が得られる。
　図２８は、第１チップの第１変形例を説明するための断面図であり、図２６に対応する断面図である。図２８において、図２６の各部に対応する部分には、図２６と同じ符号を付して示す。
　図２８の第１チップ５Ａの平面図は、図３と同様である。図２８の第１チップ５Ａでは、シールリング２５Ａの構成が、図２６の第１チップ５のシールリング２５と異なっている。具体的には、シールリング２５Ａは、図２６に記載のシールリング２５における上側リング部２８を備えていない。つまり、シールリング２５Ａは、図２６に記載のシールリング２５におけるリング本体部２６と下側リング部２７とから構成されている。
　図２８の第１チップ５Ａでは、本開示のメインリング部は、リング本体部２６のうちの第１ＳｉＯ系絶縁膜４１内に配置されている部分２６ａから構成されている。
　第１変形例では、第１窒化膜３３と、第２窒化膜４４を含む保護膜４２と、シールリング２５Ａとによって全ての抵抗体２３が包囲されているので、耐湿性の向上化を図ることができる。なお、保護膜４２は、第２窒化膜４４のみから構成されていてもよい。
　図２８の第１チップ５Ａの製造方法は、図２６の第１チップ５の製造方法に比べて、第１ＳｉＯ系絶縁膜４１上に上側リング部２８が形成されない点が異なるだけなので、その説明を省略する。
　図２９は、第１チップの第２変形例を説明するための断面図であり、図２６に対応する断面図である。図２９において、図２６の各部に対応する部分には、図２６と同じ符号を付して示す。
　図２９の第１チップ５Ｂの平面図は、図３と同様である。図２９の第１チップ５Ｂは、シールリング２５Ｂの構成が、図２６の第１チップ５のシールリング２５と異なっている。具体的には、シールリング２５Ｂは、第１ＳｉＯ系絶縁膜４１内に配置されたリング本体部２６Ｂと、第１ＳｉＯ系絶縁膜４１上に配置された上側リング部２８とから構成されている。つまり、シールリング２５Ｂは、図２６に記載のシールリング２５の下側リング部２７と、図２６に記載のシールリング２５のリング本体部２６における第１ＳｉＯ系絶縁膜４１よりも下方の部分を備えていない。
　リング本体部２６Ｂの下面は、第１窒化膜３３の上面に接触している。リング本体部２６Ｂの上面は、上側リング部２８の下面に接合されている。
　図２９の第１チップ５Ｂでは、本開示のメインリング部は、リング本体部２６Ｂと上側リング部２８とから構成されている。
　第２変形例では、第１窒化膜３３と、第２窒化膜４４を含む保護膜４２と、シールリング２５Ｂとによって全ての抵抗体２３が包囲されているので、耐湿性の向上化を図ることができる。なお、保護膜４２は、第２窒化膜４４のみから構成されていてもよい。
　図２９の第１チップ５Ｂの製造方法は、図２６の第１チップ５の製造方法に比べて、下側リング部２７とリング本体部２６における第１ＳｉＯ系絶縁膜４１よりも下方の部分が形成されない点が異なるだけなので、その説明を省略する。
　図３０は、第１チップの第３変形例を説明するための断面図であり、図２６に対応する断面図である。図３０において、図２６の各部に対応する部分には、図２６と同じ符号を付して示す。
　図３０の第１チップ５Ｃの平面図は、図３と同様である。図３０の第１チップ５Ｃは、シールリング２５Ｃの構成が、図２６の第１チップ５のシールリング２５と異なっている。具体的には、シールリング２５Ｃは、前述した図２９におけるリング本体部２６Ｂのみから構成されている。つまり、シールリング２５Ｃは、第１ＳｉＯ系絶縁膜４１内に配置されたリング部材から構成されている。言い換えれば、シールリング２５Ｃは、図２６に記載のシールリング２５の下側リング部２７と、図２６に記載のシールリング２５のリング本体部２６における第１ＳｉＯ系絶縁膜４１よりも下方の部分と、上側リング部２８とを備えていない。
　図３０の第１チップ５Ｃでは、シールリング２５Ｃの全体が、本開示のメインリング部に相当する。
　第３変形例では、第１窒化膜３３と、第２窒化膜４４を含む保護膜４２と、シールリング２５Ｃとによって全ての抵抗体２３が包囲されているので、耐湿性の向上化を図ることができる。なお、保護膜４２は、第２窒化膜４４のみから構成されていてもよい。
　図３０の第１チップ５Ｃの製造方法は、図２６の第１チップ５の製造方法に比べて、下側リング部２７と、リング本体部２６における第１ＳｉＯ系絶縁膜４１よりも下方の部分と、上側リング部２８とが形成されない点が異なるだけなので、その説明を省略する。
　図３１は、第１チップの第４変形例を説明するための断面図であり、図２６に対応する断面図である。図３１において、図２６の各部に対応する部分には、図２６と同じ符号を付して示す。
　図３１の第１チップ５Ｄの平面図は、図３と同様である。図３１の第１チップ５Ｄでは、第１窒化膜３３上に第３ＳｉＯ系絶縁膜３４が形成されており、第３ＳｉＯ系絶縁膜３４上に抵抗体２３が形成されている点が、図２６の第１チップ５と異なっている。これにより、シールリング２５Ｄの構成も、図２６の第１チップ５のシールリング２５と異なっている。
　図３１の第１チップ５Ｄでは、下側絶縁膜２２Ｄは、基板２１上に形成された絶縁膜積層構造３１と、絶縁膜積層構造３１上に形成された第２ＳｉＯ系絶縁膜３２と、第２ＳｉＯ系絶縁膜３２上に形成された第１窒化膜３３と、第１窒化膜３３上に形成された第３ＳｉＯ系絶縁膜３４とから構成されている。
　第１ビア６３および第２ビア６４は、第２ＳｉＯ系絶縁膜３２と第１窒化膜３３と第３ＳｉＯ系絶縁膜３４との積層膜を貫通している。第３ビア６５は、第２ＳｉＯ系絶縁膜３２と第１窒化膜３３と第３ＳｉＯ系絶縁膜３４と第１ＳｉＯ系絶縁膜４１との積層膜を貫通している。
　シールリング２５Ｄは、リング本体部２６Ｄが図２６の第１チップ５のシールリング２５と異なっている。具体的には、リング本体部２６Ｄは、第２ＳｉＯ系絶縁膜３２と第１窒化膜３３と第３ＳｉＯ系絶縁膜３４と第１ＳｉＯ系絶縁膜４１との積層膜を貫通している。
　図３１の第１チップ５Ｄでは、本開示のメインリング部は、リング本体部２６Ｄのうちの第３ＳｉＯ系絶縁膜３４と第１ＳｉＯ系絶縁膜４１との積層膜内に配置されている部分２６Ｄａと、上側リング部２８とから構成されている。
　第４変形例では、第１窒化膜３３と、第２窒化膜４４を含む保護膜４２と、シールリング２５Ｄとによって全ての抵抗体２３が包囲されているので、耐湿性の向上化を図ることができる。なお、保護膜４２は、第２窒化膜４４のみから構成されていてもよい。
　図３１の第１チップ５Ｄの製造方法は、図２６の第１チップ５の製造方法に比べて、第１窒化膜３３上に第３ＳｉＯ系絶縁膜３４が形成される点と、それに伴って、リング本体部２６Ｄ、第１ビア６３、第２ビア６４および第３ビア６５が第３ＳｉＯ系絶縁膜３４を貫通するように形成される点が異なるだけなので、その説明を省略する。
　図３２は、第１チップの第５変形例を説明するための断面図である。図３２の第１チップ５Ｅの断面構造は、図３１の第１チップ５Ｄの断面構造と類似している。図３２において、図３１の各部に対応する部分には、図３１と同じ符号を付して示す。
　図３２の第１チップ５Ｅの平面図は、図３と同様である。図３２の第１チップ５Ｅでは、シールリング２５Ａの構成が、図３１の第１チップ５Ｄのシールリング２５Ｄと異なっている。具体的には、シールリング２５Ｅは、図３１に記載のシールリング２５Ｄにおける上側リング部２８を備えていない。つまり、シールリング２５Ｅは、図３１に記載のシールリング２５Ｄにおけるリング本体部２６Ｄと下側リング部２７とから構成されている。
　図３２の第１チップ５Ｅでは、本開示のメインリング部は、リング本体部２６Ｄのうちの第３ＳｉＯ系絶縁膜３４と第１ＳｉＯ系絶縁膜４１との積層膜内に配置されている部分２６Ｄａから構成されている。
　第５変形例では、第１窒化膜３３と、第２窒化膜４４を含む保護膜４２と、シールリング２５Ｅとによって全ての抵抗体２３が包囲されているので、耐湿性の向上化を図ることができる。なお、保護膜４２は、第２窒化膜４４のみから構成されていてもよい。
　図３２の第１チップ５Ｅの製造方法は、図３１の第１チップ５Ｄの製造方法に比べて、第１ＳｉＯ系絶縁膜４１上に上側リング部２８が形成されない点が異なるだけなので、その説明を省略する。
　図３３は、第１チップの第６変形例を説明するための断面図である。図３３の第１チップ５Ｆの断面構造は、図３１の第１チップ５Ｄの断面構造と類似している。図３３において、図３１の各部に対応する部分には、図３１と同じ符号を付して示す。
　図３３の第１チップ５Ｆの平面図は、図３と同様である。図３３の第１チップ５Ｆは、シールリング２５Ｆの構成が、図３１の第１チップ５Ｄのシールリング２５Ｄと異なっている。具体的には、シールリング２５Ｆは、第３ＳｉＯ系絶縁膜３４と第１ＳｉＯ系絶縁膜４１との積層膜内に配置されたリング本体部２６Ｆと、第１ＳｉＯ系絶縁膜４１上に配置された上側リング部２８とから構成されている。つまり、シールリング２５Ｆは、図３１に記載のシールリング２５Ｄの下側リング部２７と、図３１に記載のシールリング２５Ｄのリング本体部２６Ｄにおける第３ＳｉＯ系絶縁膜３４よりも下方の部分を備えていない。
　リング本体部２６Ｆの下面は、第１窒化膜３３の上面に接触している。リング本体部２６Ｆの上面は、上側リング部２８の下面に接合されている。
　図３３の第１チップ５Ｆでは、本開示のメインリング部は、リング本体部２６Ｆと上側リング部２８とから構成されている。
　第６変形例では、第１窒化膜３３と、第２窒化膜４４を含む保護膜４２と、シールリング２５Ｆとによって全ての抵抗体２３が包囲されているので、耐湿性の向上化を図ることができる。なお、保護膜４２は、第２窒化膜４４のみから構成されていてもよい。
　図３３の第１チップ５Ｆの製造方法は、図３１の第１チップ５Ｄの製造方法に比べて、下側リング部２７とリング本体部２６Ｄにおける第３ＳｉＯ系絶縁膜３４よりも下方の部分が形成されない点が異なるだけなので、その説明を省略する。
　図３４は、第１チップの第７変形例を説明するための断面図である。図３４の第１チップ５Ｇの断面構造は、図３１の第１チップ５Ｄの断面構造と類似している。図３４において、図３１の各部に対応する部分には、図３１と同じ符号を付して示す。
　図３４の第１チップ５Ｇの平面図は、図３と同様である。図３４の第１チップ５Ｇは、シールリング２５Ｇの構成が、図３１の第１チップ５Ｄのシールリング２５Ｄと異なっている。具体的には、シールリング２５Ｇは、前述した図３３におけるリング本体部２６Ｆのみから構成されている。つまり、シールリング２５Ｃは、第３ＳｉＯ系絶縁膜３４と第１ＳｉＯ系絶縁膜４１との積層膜内に配置されている。言い換えれば、シールリング２５Ｇは、図３１に記載のシールリング２５Ｄの下側リング部２７と、図３１に記載のシールリング２５Ｄのリング本体部２６Ｄにおける第３ＳｉＯ系絶縁膜３４よりも下方の部分と、上側リング部２８とを備えていない。
　図３４の第１チップ５Ｇでは、シールリング２５Ｆの全体が、本開示のメインリング部に相当する。
　第７変形例では、第１窒化膜３３と、第２窒化膜４４を含む保護膜４２と、シールリング２５Ｇとによって全ての抵抗体２３が包囲されているので、耐湿性の向上化を図ることができる。なお、保護膜４２は、第２窒化膜４４のみから構成されていてもよい。
　図３４の第１チップ５Ｇの製造方法は、図３１の第１チップ５Ｄの製造方法に比べて、下側リング部２７と、リング本体部２６Ｄにおける第３ＳｉＯ系絶縁膜３４よりも下方の部分と、上側リング部２８とが形成されない点が異なるだけなので、その説明を省略する。
　図３５は、第１チップの第８変形例を説明するための断面図である。図３５において、図２６の各部に対応する部分には、図２６と同じ符号を付して示す。
　図３５の第１チップ５Ｈの平面図は、図３と同様である。図３５の第１チップ５Ｈは、基板２１と、基板２１上に形成された下側絶縁膜２２Ｈと、下側絶縁膜２２上に形成されかつ抵抗体ｒを構成する抵抗体２３と、下側絶縁膜２２上に抵抗体２３を覆うように形成された上側絶縁膜２４と、平面視で、全ての抵抗体２３を取り囲むように配置された金属製のシールリング２５Ｈとを含む。
　シールリング２５Ｈは、平面視で矩形環状のリング本体部２６Ｈと、リング本体部２６Ｈの下面に全長にわたって形成された下側リング部２７Ｈと、リング本体部２６Ｈの上面に全長にわたって形成された上側リング部２８Ｈと、下側リング部２７Ｈの下面に全長にわたって形成された下端リング部２９Ｈとから構成されている。
　下側リング部２７は、垂直断面視において、リング本体部２６に対して内方および外方に突出している。下端リング部２９Ｈは、垂直断面視において、下側リング部２７の下面の幅中央部に形成されており、下側リング部２７の下面から下方に突出している。上側リング部２８は、垂直断面視において、リング本体部２６に対して内方および外方に突出している。
　さらに、第１チップ５Ｈは、下側絶縁膜２２Ｈ内に配置された第１下側メタル６１および第２下側メタル６２と、上側絶縁膜２４内に配置された上側メタル６６とを含む。ただし、上側メタル６６の上面の一部は、上側絶縁膜２４から露出している。
　下側絶縁膜２２は、基板２１上に形成された絶縁膜積層構造３１と、絶縁膜積層構造３１上に形成された第１窒化膜３３と、第１窒化膜３３上に形成された第４ＳｉＯ系絶縁膜３５と、第４ＳｉＯ系絶縁膜３５上に形成された第５ＳｉＯ系絶縁膜３６とを含む。
　第１窒化膜３３の膜厚は、０．１５μｍ程度である。第４ＳｉＯ系絶縁膜３５の膜厚は、０．５μｍ程度である。第５ＳｉＯ系絶縁膜３６の膜厚は、０．８μｍ程度である。
　第４ＳｉＯ系絶縁膜３５内に下端リング部２９Ｈが配置されている。下端リング部２９Ｈは、平面視で矩形環状である。下端リング部２９Ｈは、平面視において、下側メタル６１，６２、抵抗体２３および上側メタル６６を含む領域を取り囲むように形成されている。下端リング部２９Ｈは、第４ＳｉＯ系絶縁膜３５を貫通しており、その下端は、第１窒化膜３３に接触している。この実施形態では、下端リング部２９Ｈは、Ｗ（タングステン）から構成されている。
　第４ＳｉＯ系絶縁膜３５上に、複数の下側メタル６１，６２と、下側リング部２７Ｈとが配置されている。下側リング部２７Ｈは、下端リング部２９Ｈの真上に配置されている。下端リング部２９Ｈの上面が、下側リング部２７Ｈの下面の幅中央部に接合されている。この実施形態では、下側メタル６１，６２および下側リング部２７Ｈは、Ａｌ（アルミニウム）から構成されている。
　第５ＳｉＯ系絶縁膜３６は、第４ＳｉＯ系絶縁膜３５上に、下側メタル６１，６２および下側リング部２７Ｈを覆うように形成されている。
　第５ＳｉＯ系絶縁膜３６上に、抵抗体２３が形成されている。抵抗体２３の下面の－Ｘ側端部は、第５ＳｉＯ系絶縁膜３６を貫通する第１ビア６３を介して第１下側メタル６１の－Ｘ側端部に電気的に接続されている。抵抗体２３の下面の＋Ｘ側端部は、第５ＳｉＯ系絶縁膜３６を貫通する第２ビア６４を介して第２下側メタル６２に電気的に接続されている。この実施形態では、第１ビア６３および第２ビア６４は、例えば、Ｗ（タングステン）から構成されている。
　上側絶縁膜２４は、第５ＳｉＯ系絶縁膜３６上に、抵抗体２３を覆うように形成された第１ＳｉＯ系絶縁膜４１と、第１ＳｉＯ系絶縁膜４１上に形成された保護膜４２とを含む。
　第１ＳｉＯ系絶縁膜４１上には、上側メタル６６と上側リング部２８Ｈとが形成されている。この実施形態では、上側メタル６６および上側リング部２８Ｈは、Ａｌ（アルミニウム）から構成されている。
　上側メタル６６は、第１ＳｉＯ系絶縁膜４１および第５ＳｉＯ系絶縁膜３６を連続して貫通する第３ビア６５を介して、第２下側メタル６２の＋Ｘ側端部に電気的に接続されている。この実施形態では、第３ビア６５は、Ｗ（タングステン）からなる。
　上側リング部２８Ｈは、平面視において、下側リング部２７Ｈの真上に配置されている。上側リング部２８Ｈは、第５ＳｉＯ系絶縁膜３６と第１ＳｉＯ系絶縁膜４１との積層膜内に配置されたリング本体部２６Ｈを介して、下側リング部２７Ｈに連結されている。この実施形態では、リング本体部２６Ｈは、Ｗ（タングステン）からなる。
　保護膜４２は、ＳｉＯ系絶縁膜４１上に上側メタル６６および上側リング部２８Ｈを覆うように形成された保護用ＳｉＯ系絶縁膜４３と、保護用ＳｉＯ系絶縁膜４３上に形成された第２窒化膜４４とを含む。
　保護膜４２には、上側メタル６６の上面の一部を露出させるための開口６７が形成されている。この開口６７により、端子Ｐ１～Ｐ６に配線を接続するためのパッド部が形成される。
　この実施形態では、シールリング２５Ｈの全体が、本開示のメインリング部に相当する。
　第８変形例では、第１窒化膜３３と、第２窒化膜４４を含む保護膜４２と、シールリング２５Ｈとによって全ての抵抗体２３が包囲されているので、耐湿性の向上化を図ることができる。なお、保護膜４２は、第２窒化膜４４のみから構成されていてもよい。
　なお、絶縁膜積層構造３１の最上層が第２絶縁膜（窒化膜）３１Ｂである場合には、第１窒化膜３３として、絶縁膜積層構造３１の最上層の第２絶縁膜３１Ｂが用いられてもよい。この場合は、下側絶縁膜２２は、基板２１上に形成されかつ最上層に第１窒化膜３３Ａ（第２絶縁膜３１Ｂ）を有する絶縁膜積層構造３１と、絶縁膜積層構造３１上に形成された第４ＳｉＯ系絶縁膜３５と、第４ＳｉＯ系絶縁膜３５上に形成された第５ＳｉＯ系絶縁膜３６とを含む。
　図３６Ａ～図３６Ｆは、図３および図３５に示す第１チップ５Ｈの製造工程の一例を示す断面図であって、図３５の切断面に対応する断面図である。
　まず、図３６Ａに示すように、基板２１上に、第１絶縁膜３１Ａと、第２絶縁膜３１Ｂとが交互に積層されることにより、絶縁膜積層構造３１が形成される。そして、絶縁膜積層構造３１上に、第１窒化膜３３および第４ＳｉＯ系絶縁膜３５がその順に形成される。そして、第４ＳｉＯ系絶縁膜３５内に、第４ＳｉＯ系絶縁膜３５を貫通し、第１窒化膜３３に達する下端リング部２９Ｈが形成される。
　次に、図３６Ｂに示すように、第４ＳｉＯ系絶縁膜３５上に、第１下側メタル６１、第２下側メタル６２および下側リング部２７Ｈの材料膜であるメタル膜（この実施形態ではＡｌ膜）が形成された後、メタル膜がパターニングされる。これにより、第４ＳｉＯ系絶縁膜３５に、第１下側メタル６１、第２下側メタル６２および下側リング部２７Ｈが形成される。これにより、下端リング部２９Ｈの上面の幅中央部が、下側リング部２７Ｈの下面に接合される。
　次に、図３６Ｃに示すように、第４ＳｉＯ系絶縁膜３５上に、第１下側メタル６１、第２下側メタル６２および下側リング部２７Ｈを覆うように、第５ＳｉＯ系絶縁膜３６が形成される。これにより、絶縁膜積層構造３１、第１窒化膜３３、第４ＳｉＯ系絶縁膜３５および第５ＳｉＯ系絶縁膜３６からなる下側絶縁膜２２Ｈが得られる。
　次に、図３６Ｄに示すように、第５ＳｉＯ系絶縁膜３６に、第５ＳｉＯ系絶縁膜３６を貫通しかつ下端が第１下側メタル６１および第２下側メタル６２に達する第１ビア６３および第２ビア６４が形成される。そして、第５ＳｉＯ系絶縁膜３６上に、抵抗体２３の材料膜である抵抗材料膜が形成された後、抵抗材料膜がパターニングされることにより、複数の抵抗体２３（実抵抗体ｒａおよび複数のダミー抵抗体ｒｂ）が形成される。これにより、第１ビア６３および第２ビア６４の上端が、抵抗体２３に接続される。
　次に、図３６Ｅに示すように、第５ＳｉＯ系絶縁膜３６上に、抵抗体２３を覆うように第１ＳｉＯ系絶縁膜４１が形成される。次に、第５ＳｉＯ系絶縁膜３６と第１ＳｉＯ系絶縁膜４１との積層膜に、当該積層膜を貫通しかつ下端が第２下側メタル６２に達する第３ビア６５と、当該積層膜を貫通しかつ下面が下側リング部２７Ｈに接合されるリング本体部２６Ｈとが形成される。
　次に、図３６Ｆに示すように、第１ＳｉＯ系絶縁膜４１上に、上側メタル６６および上側リング部２８Ｈの材料膜であるメタル膜（この実施形態では、Ａｌ膜）が形成された後、メタル膜がパターニングされる。これにより、第１ＳｉＯ系絶縁膜４１上に、上側メタル６６および上側リング部２８Ｈが形成される。これにより、第３ビア６５の上端が、上側メタル６６に接続される。また、リング本体部２６Ｈの上面が、上側リング部２８Ｈの下面に接合される。
　この後、第１ＳｉＯ系絶縁膜４１上に、上側メタル６６およびリング本体部２６Ｈを覆うように、保護用ＳｉＯ系絶縁膜４３および第２窒化膜４４がその順に形成される。これにより、保護用ＳｉＯ系絶縁膜４３と第２窒化膜４４との積層膜である保護膜４２が得られる。そして、保護膜４２に、上側メタル６６の上面の一部を露出させる開口６７が形成される。これにより、図３および図３５に示されるような第１チップ５が得られる。
　図３７は、第１チップの第９変形例を説明するための断面図である。図３７の第１チップ５Ｉの断面構造は、図３５の第１チップ５Ｈの断面構造と類似している。図３７において、図３５の各部に対応する部分には、図３５と同じ符号を付して示す。
　図３７の第１チップ５Ｉの平面図は、図３と同様である。図３７の第１チップ５Ｉでは、シールリング２５Ｉの構成が、図３５の第１チップ５Ｈのシールリング２５Ｈと異なっている。具体的には、シールリング２５Ｉは、図３５に記載のシールリング２５Ｈにおける上側リング部２８Ｈを備えていない。つまり、シールリング２５Ｉは、図３５に記載のシールリング２５Ｈにおけるリング本体部２６Ｈと下側リング部２７Ｈと下端リング部２９Ｈとから構成されている。
　図３７の第１チップ５Ｉでは、シールリング２５Ｉの全体が、本開示のメインリング部に相当する。
　第９変形例では、第１窒化膜３３と、第２窒化膜４４を含む保護膜４２と、シールリング２５Ｉとによって全ての抵抗体２３が包囲されているので、耐湿性の向上化を図ることができる。なお、保護膜４２は、第２窒化膜４４のみから構成されていてもよい。
　図３７の第１チップ５Ｉの製造方法は、図３５の第１チップ５Ｈの製造方法に比べて、第１ＳｉＯ系絶縁膜４１上に上側リング部２８Ｈが形成されない点が異なるだけなので、その説明を省略する。
　図３８は、第１チップの第１０変形例を説明するための断面図である。図３８において、図２６の各部に対応する部分には、図２６と同じ符号を付して示す。
　図３８の第１チップ５Ｊの平面図は、図３と同様である。図３８の第１チップ５Ｊは、基板２１と、基板２１上に形成された下側絶縁膜２２Ｊと、下側絶縁膜２２上に形成されかつ抵抗体ｒを構成する抵抗体２３と、下側絶縁膜２２Ｊ上に抵抗体２３を覆うように形成された上側絶縁膜２４Ｊと、平面視で、全ての抵抗体２３を取り囲むように形成された金属製のシールリング２５Ｊとを含む。
　さらに、第１チップ５Ｊは、上側絶縁膜２４Ｊ内に配置された第１引き出し電極７３および第２引き出し電極７４を含む。ただし、第１引き出し電極７３の上面の一部および第２引き出し電極７４の上面の一部は、上側絶縁膜２４Ｊから露出している。
　シールリング２５Ｊは、平面視で矩形環状のリング本体部２６Ｊと、リング本体部２６Ｊの上面に全長にわたって形成された上側リング部２８Ｊとから構成されている。上側リング部２８Ｊは、垂直断面視において、リング本体部２６Ｊに対して内方および外方に突出している。この実施形態では、リング本体部２６Ｊと上側リング部２８Ｊとは、一体的に形成されている。リング本体部２６Ｊと上側リング部２８Ｊとは、Ａｌ（アルミニウム）から構成されている。
　下側絶縁膜２２Ｊは、基板２１上に形成された第６ＳｉＯ系絶縁膜３７と、第６ＳｉＯ系絶縁膜３７上に形成された第１窒化膜３３とを含む。第６ＳｉＯ系絶縁膜３７の膜厚は、６μｍ程度である。第１窒化膜３３の膜厚は、０．１５μｍ程度である。
　第１窒化膜３３上に、抵抗体２３が形成されている。抵抗体２３は、平面視においてＸ方向に長い矩形である。抵抗体２３は、例えばＣｒＳｉから構成されている。
　上側絶縁膜２４Ｊは、第１窒化膜３３上に抵抗体２３を覆うように形成された第１ＳｉＯ系絶縁膜４１Ｊと、第１ＳｉＯ系絶縁膜４１上に形成された保護膜４２Ｊとを含む。保護膜４２Ｊは、第１ＳｉＯ系絶縁膜４１Ｊ上に形成された第２窒化膜４４Ｊからなる。第１ＳｉＯ系絶縁膜４１Ｊの膜厚は、０．３μｍ程度である。第２窒化膜４４Ｊの膜厚は、１μｍ程度である。
　第１ＳｉＯ系絶縁膜４１Ｊには、抵抗体２３の－Ｘ側端部の上面の一部を露出させるための第１コンタクト孔７１と、抵抗体２３の＋Ｘ側端部の上面の一部を露出させるための第２コンタクト孔７２とが形成されている。さらに、第１ＳｉＯ系絶縁膜４１Ｊには、全ての抵抗体２３を取り囲むように、平面視で矩形環状の環状孔９１が形成されている。環状孔９１は、第１ＳｉＯ系絶縁膜４１Ｊを貫通し、第１窒化膜３３に達している。
　第１ＳｉＯ系絶縁膜４１Ｊ上に、第１引き出し電極７３と、第２引き出し電極７４と、シールリング２５Ｊが形成されている。
　第１引き出し電極７３は、平面視において、抵抗体２３の－Ｘ側端部を含む領域に形成されている。第２引き出し電極７４は、平面視において、抵抗体２３の＋Ｘ側端部を含む領域に形成されている。第１引き出し電極７３の一部は、第１コンタクト孔７１に入り込み、第１コンタクト孔７１内において抵抗体２３の－Ｘ側端部に接続されている。第２引き出し電極７４の一部は、第２コンタクト孔７２に入り込み、第２コンタクト孔７２内において抵抗体２３の＋Ｘ側端部に接続されている。この実施形態では、第１引き出し電極７３および第２引き出し電極７４は、Ａｌ（アルミニウム）から構成されている。
　シールリング２５Ｊは、平面視で矩形環状であり、環状孔９１を覆うように配置されている。シールリング２５Ｊの一部は、環状孔９１に入り込み、環状孔９１内において第１窒化膜３３に接合されている。これにより、シールリング２５Ｊは、環状孔９１内に配置されたリング本体部２６Ｊと、リング本体部２６Ｊに接続されかつ第１ＳｉＯ系絶縁膜４１上に配置された上側リング部２８Ｊとから構成される。リング本体部２６Ｊと上側リング部２８Ｊとは、一体的に形成されている。この実施形態では、シールリング２５Ｊは、Ａｌ（アルミニウム）から構成されている。
　第２窒化膜４４Ｊ（保護膜４２Ｊ）は、第１ＳｉＯ系絶縁膜４１上に、第１引き出し電極７３、第２引き出し電極７４およびシールリング２５Ｊを覆うように形成されている。
　第２窒化膜４４Ｊ（保護膜４２Ｊ）には、第１引き出し電極７３の上面の一部を露出させるための第１開口７５と、第２引き出し電極７４の上面の一部を露出させるための第２開口７６とが形成されている。これにより、第１引き出し電極７３に、第１開口７５から露出した第１パッド部７３ａが形成されている。同様に、第２引き出し電極７４に、第２開口７６から露出した第２パッド部７４ａが形成されている。
　これらのパッド部７３ａ，７３ｂは、実抵抗体ｒａどうしを接続するための配線（図３の配線１５１，１５６を含む）を接続したり、実抵抗体ｒａを端子Ｐ１～Ｐ６に接続するための配線（図３の配線１５２～１５５，１５７～１６０を含む）を接続したりするために用いられる。
　図３８の第１チップ５Ｊでは、シールリング２５Ｊの全体が、本開示のメインリング部に相当する。
　第１０変形例では、第１窒化膜３３と、第２窒化膜４４Ｊからなる保護膜４２と、シールリング２５Ｊとによって全ての抵抗体２３が包囲されているので、耐湿性の向上化を図ることができる。
　図３９Ａ～図３９Ｃは、図３および図３８に示す第１チップ５Ｊの製造工程を示す断面図であって、図３８の切断面に対応する断面図である。
　まず、図３９Ａに示すように、基板２１上に、第６ＳｉＯ系絶縁膜３７が形成される。そして、第６ＳｉＯ系絶縁膜３７上に第１窒化膜３３が形成される。これにより、第６ＳｉＯ系絶縁膜３７および第１窒化膜３３からなる下側絶縁膜２２Ｊが得られる。この後、第１窒化膜３３上に、抵抗体２３の材料膜である抵抗材料膜が形成された後、抵抗材料膜がパターニングされることにより、複数の抵抗体２３（実抵抗体ｒａおよび複数のダミー抵抗体ｒｂ）が形成される。
　次に、図３９Ｂに示すように、第１窒化膜３３上に、抵抗体２３を覆うように、第１ＳｉＯ系絶縁膜４１Ｊが形成される。そして、第１ＳｉＯ系絶縁膜４１Ｊに、第１ＳｉＯ系絶縁膜４１Ｊを貫通しかつ下端が抵抗体２３の－Ｘ側端部の上面に達する第１コンタクト孔７１と、第１ＳｉＯ系絶縁膜４１Ｊを貫通しかつ下端が抵抗体２３の＋Ｘ側端部の上面に達する第２コンタクト孔７２とが形成される。また、第１ＳｉＯ系絶縁膜４１Ｊに、第１ＳｉＯ系絶縁膜４１を貫通する、平面視で矩形環状の環状孔９１が形成される。
　次に、図３９Ｃに示すように、第１ＳｉＯ系絶縁膜４１Ｊ上に、第１引き出し電極７３、第２引き出し電極７４およびシールリング２５Ｊの材料膜であるメタル膜（この実施形態ではＡｌ膜）が形成される。この際、メタル膜は、第１コンタクト孔７１、第２コンタクト孔７２および環状孔９１に入り込む。この後、メタル膜がパターニングされる。これにより、第１引き出し電極７３および第２引き出し電極７４が得られる。また、リング本体部２６Ｊと上側リング部２８Ｊとからなるシールリング２５Ｊが得られる。
　この後、第１ＳｉＯ系絶縁膜４１Ｊ上に、第１引き出し電極７３、第２引き出し電極７４およびシールリング２５Ｊを覆うように、第２窒化膜４４Ｊ（保護膜４２Ｊ）が形成される。そして、第２窒化膜４４Ｊに、第１引き出し電極７３の上面の一部を露出させる第１開口７５と、第２引き出し電極７４の上面の一部を露出させる第２開口７６とが形成される。これにより、図３８に示されるような第１チップ５Ｊが得られる。
　図４０は、第１チップの第１１変形例を説明するための断面図であり、図２６の切断面に対応する断面図である。図４０の第１チップ５Ｋは、図３８の第１チップ５Ｊに類似している。図４０において、図３８の各部に対応する部分には、図３８と同じ符号を付して示す。
　図４０の第１チップ５Ｋの平面図は、図３と同様である。図４０の第１チップ５Ｋでは、シールリング２５Ｋの構成が、図３８の第１チップ５Ｊのールリング２５Ｊと異なっている。具体的には、シールリング２５Ｋは、環状孔９１内に埋め込まれた部分のみからなる。
　また、図４０の第１チップ５Ｋでは、第１引き出し電極７３は、第１ＳｉＯ系絶縁膜４１上に形成された主電極部７３Ａと、第１コンタクト孔７１に埋め込まれかつ主電極部７３Ａを抵抗体２３に接続する接続部７３Ｂとからなる。同様に、第２引き出し電極７４は、第１ＳｉＯ系絶縁膜４１上に形成された主電極部７４Ａと、第２コンタクト孔７２に埋め込まれかつ主電極部７４Ａを抵抗体２３に接続する接続部７４Ｂとからなる。
　この変形例では、シールリング２５Ｋおよび接続部７３Ｂ、７４Ｂは、Ｗ（タングステン）から構成されている。主電極部７３Ａ，７４Ａは、Ａｌ（アルミニウム）から構成されている。
　図４０の第１チップ５Ｋでは、シールリング２５Ｋの全体が、本開示のメインリング部に相当する。
　第１１変形例では、第１窒化膜３３と、第２窒化膜４４Ｊからなる保護膜４２と、シールリング２５Ｋとによって全ての抵抗体２３が包囲されているので、耐湿性の向上化を図ることができる。
　図４０の第１チップ５Ｃの製造方法は、図３８の第１チップ５の製造方法に比べて、次の点において異なる。すなわち、図３９Ｂの工程によって、第１ＳｉＯ系絶縁膜４１Ｊに、第１コンタクト孔７１、第２コンタクト孔７２および環状孔９１が形成されると、これらの孔７１，７２，９１内に、シールリング２５Ｋおよび接続部７３Ｂ、７４Ｂの材料（Ｗ）が埋め込まれる。これにより、シールリング２５Ｋおよび接続部７３Ｂ、７４Ｂが得られる。この後、第１ＳｉＯ系絶縁膜４１Ｊ上に、主電極部７３Ａ，７４Ａの材料膜（Ａｌ膜）が形成された後、この材料膜がパターニングされることにより、主電極部７３Ａ，７４Ａが形成される。
　図４１は、第１チップの第１２変形例を説明するための断面図であり、図２６の切断面に対応する断面図である。図４１の第１チップ５Ｌは、図３８の第１チップ５Ｊに類似している。図４１において、図３８の各部に対応する部分には、図３８と同じ符号を付して示す。
　図４１の第１チップ５Ｌの平面図は、図３と同様である。図４１の第１チップ５Ｌでは、第１窒化膜３３上に第７ＳｉＯ系絶縁膜３８が形成されており、第７ＳｉＯ系絶縁膜３８上に抵抗体２３が形成されている点が、図３８の第１チップ５Ｊと異なっている。これにより、環状溝９１が、図３８の第１チップ５Ｊの環状溝９１と異なっているとともに、シールリング２５Ｌの構成が、図３８の第１チップ５Ｊのシールリング２５Ｊと異なっている。
　図４１の第１チップ５Ｌでは、下側絶縁膜２２Ｌは、基板２１上に形成された第６ＳｉＯ系絶縁膜３７と、第６ＳｉＯ系絶縁膜３７上に形成された第１窒化膜３３と、第１窒化膜３３に形成された第７ＳｉＯ系絶縁膜３８とから構成されている。
　環状溝９１は、第７ＳｉＯ系絶縁膜３８と第１ＳｉＯ系絶縁膜４１Ｊとの積層膜を貫通している。シールリング２５Ｌは、リング本体部２６Ｌと上側リング部２８Ｊとからなるが、リング本体部２６Ｌが図３８のリング本体部２６Ｊと異なっている。具体的には、リング本体部２６Ｌは、環状溝９１に埋め込まれている。つまり、リング本体部２６Ｌは、第７ＳｉＯ系絶縁膜３８と第１ＳｉＯ系絶縁膜４１Ｊとの積層膜内に配置され、当該積層膜を貫通している。
　図４１の第１チップ５Ｌでは、シールリング２５Ｌの全体が、本開示のメインリング部に相当する。
　第１２変形例では、第１窒化膜３３と、第２窒化膜４４Ｊからなる保護膜４２と、シールリング２５Ｌとによって全ての抵抗体２３が包囲されているので、耐湿性の向上化を図ることができる。
　図４１の第１チップ５Ｌの製造方法は、図３８の第１チップ５Ｊの製造方法に比べて、次の点が異なっている。すなわち、第１窒化膜３３上に第７ＳｉＯ系絶縁膜３８が形成された後に、抵抗２３が形成される。また、第１コンタクト孔７１、第２コンタクト孔７２および環状孔９１を形成する工程においては、第７ＳｉＯ系絶縁膜３８と第１ＳｉＯ系絶縁膜４１Ｊとの積層膜を貫通するように環状孔９１が形成されるとともに、第１ＳｉＯ系絶縁膜４１Ｊを貫通するように第１コンタクト孔７１および第２コンタクト孔７２が形成される。
　図４２は、第１チップの第１３変形例を説明するための断面図であり、図２６の切断面に対応する断面図である。図４２の第１チップ５Ｍの断面構造は、図４１の第１チップ５Ｌの断面構造と類似している。図４２において、図４１の各部に対応する部分には、図４１と同じ符号を付して示す。
　図４２の第１チップ５Ｍの平面図は、図３と同様である。図４２の第１チップ５Ｍでは、シールリング２５Ｍの構成が、図４１の第１チップ５Ｌのシールリング２５Ｌと異なっている。
　具体的には、図４２の第１チップ５Ｍでは、シールリング２５Ｍは、環状溝９１に埋め込まれた部分のみからなる。
　また、図４２の第１チップ５Ｍでは、第１引き出し電極７３は、第１ＳｉＯ系絶縁膜４１上に形成された主電極部７３Ａと、第１コンタクト孔７１に埋め込まれかつ主電極部７３Ａを抵抗体２３に接続する接続部７３Ｂとからなる。同様に、第２引き出し電極７４は、第１ＳｉＯ系絶縁膜４１上に形成された主電極部７４Ａと、第２コンタクト孔７２に埋め込まれかつ主電極部７４Ａを抵抗体２３に接続する接続部７４Ｂとからなる。
　この変形例では、シールリング２５Ｍおよび接続部７３Ｂ、７４Ｂとは、Ｗ（タングステン）から構成されている。主電極部７３Ａ，７４Ａは、Ａｌ（アルミニウム）から構成されている。
　図４２の第１チップ５Ｍでは、シールリング２５Ｍの全体が、本開示のメインリング部に相当する。
　第１３変形例では、第１窒化膜３３と、第２窒化膜４４Ｊからなる保護膜４２と、シールリング２５Ｍとによって全ての抵抗体２３が包囲されているので、耐湿性の向上化を図ることができる。
　図４２の第１チップ５Ｍの製造方法は、図４１の第１チップ５Ｌの製造方法に比べて、次の点で異なっている。すなわち、第１コンタクト孔７１、第２コンタクト孔７２および環状孔９１が形成された後、これらの孔７１，７２，９１内に、シールリング２５Ｍおよび接続部７３Ｂ、７４Ｂの材料（Ｗ）が埋め込まれる。これにより、シールリング２５Ｍおよび接続部７３Ｂ、７４Ｂが得られる。この後、第１ＳｉＯ系絶縁膜４１上に、主電極部７３Ａ，７４Ａの材料膜（Ａｌ膜）が形成された後、この材料膜がパターニングされることにより、主電極部７３Ａ，７４Ａが形成される。
　図４３は、第１チップの第１４変形例を説明するための断面図であり、図３８の切断面に対応する断面図である。図４３において、図３８の各部に対応する部分には、図４１と同じ符号を付して示す。
　図４３の第１チップ５Ｎは、図３８の第１チップ５Ｊとほぼ同様な構成を有している。図４３の第１チップ５Ｎでは、図３８の第１チップ５Ｊと比較して、第１引き出し電極７３の代わりに第１上側メタル６６Ａが形成され、第２引き出し電極７４の代わりに、第２上側メタル６６Ｂが形成されている点が異なっている。
　第１上側メタル６６Ａおよび第２上側メタル６６Ｂは、実抵抗体ｒａどうしを接続したり、実抵抗体ｒａを端子Ｐ１～Ｐ６に接続したりするために用いられる。また、第１上側メタル６６Ａおよび第２上側メタル６６Ｂは、配線と端子とを一体的に含んでいてもよい。図４３の例では、第２上側メタル６６Ｂは、端子Ｐ１および配線１５２を一体的に含んでいる。保護膜４２Ｊには、第２上側メタル６６Ｂにおける端子Ｐ１を構成している部分の上面の一部を露出させるための開口６７Ａが形成されている。
　図４４～図５３は、それぞれ、第１チップの第１５～第２４変形例を説明するための断面図である。
　図４４、図４５、図４６、図４７、図４８、図４９、図５０、図５１、図５２および図５３の第１チップ５Ｏ、５Ｐ、５Ｑ、５Ｒ、５Ｓ、５Ｔ、５Ｕ、５Ｖ、５Ｗおよび５Ｘは、それぞれ図２６、図２８、図２９、図３０、図３１、図３２、図３３、図３４、図３５および図３７の第１チップ５、５Ａ、５Ｂ、５Ｃ、５Ｄ、５Ｅ、５Ｆ、５Ｇ、５Ｈおよび５Ｉとほぼ同様な構成を有している。
　図４４、図４５、図４６、図４７、図４８、図４９、図５０、図５１、図５２および図５３のそれぞれにおいて、図２６、図２８、図２９、図３０、図３１、図３２、図３３、図３４、図３５および図３７の各部に対応する部分には、図２６、図２８、図２９、図３０、図３１、図３２、図３３、図３４、図３５および図３７と同じ符号を付して示す。
　図４４～図５３の第１チップ５Ｏ～５Ｘは、それぞれ、それとほぼ同様な構造を有する第１チップ５～５Ｉと比較して、第１ＳｉＯ系絶縁膜４１上に、第１下側メタル６１に第４ビア６８を介して電気的に接続される第１引き出し電極１７３と、第２下側メタル６２に第５ビア６９を介して電気的に接続される第２引き出し電極１７４とが形成されている点が異なっている。この場合、第１チップ５～５Ｉの第３ビア６５および上側メタル６６は形成されない。
　また、この場合、保護膜４２には、第１引き出し電極１７３の上面の一部を露出させるための開口１７５が形成され、第２引き出し電極１７４の上面の一部を露出させるための開口１７６が形成される。
　第１引き出し電極１７３および第２引き出し電極１７４は、実抵抗体ｒａどうしを接続するための配線（図３の配線１５１，１５６を含む）を接続したり、実抵抗体ｒａを端子Ｐ１～Ｐ６に接続するための配線（図３の配線１５２～１５５，１５７～１６０を含む）を接続したりするために用いられる。
　図５４～図５７は、それぞれ、第１チップの第２５～第２８変形例を説明するための断面図である。
　図５４、図５５、図５６および図５７の第１チップ５Ｙ、５Ｚ１、５Ｚ２および５Ｚ３は、それぞれ図２６、図２８、図３１および図３２の第１チップ５、５Ａ、５Ｄおよび５Ｅとほぼ同様な構成を有している。
　図５４、図５５、図５６および図５７のそれぞれにおいて、図２６、図２８、図３１および図３２の各部に対応する部分には、図２６、図２８、図３１および図３２と同じ符号を付して示す。
　図５４～図５７の第１チップ５Ｙ、５Ｚ１、５Ｚ２および５Ｚ３は、それぞれ、それとほぼ同様な構造を有する第１チップ５、５Ａ、５Ｄおよび５Ｅと比較して、シールリング２５Ｎ、２５Ｏ、２５Ｐおよび２５Ｑが下端リング部２２９を有している点が異なっている。
　下端リング部２２９は、絶縁膜積層構造３１を貫通しており、その上面が、下側リング２７の下面の幅中央部に接合されている。
　図５８および図５９は、それぞれ、第１チップの第２９変形例および第３０変形例を説明するための断面図である。
　図５８および図５９の第１チップ５Ｚ４および５Ｚ５は、それぞれ図３５および図３７の第１チップ５Ｈおよび５Ｉとほぼ同様な構成を有している。図５８および図５９のそれぞれにおいて、図３５および図３７の各部に対応する部分には、図３５および図３７と同じ符号を付して示す。
　図５８および図５９の第１チップ５Ｚ４および５Ｚ５は、それぞれ、それとほぼ同様な構造を有する第１チップ５Ｈおよび５Ｉと比較して、シールリング２５Ｒおよび２５Ｓが下方延長リング部２３０を有している点が異なっている。
　下方延長リング部２３０は、絶縁膜積層構造３１と第１窒化膜３３との積層膜を貫通しており、その上面が、下端リング２９Ｈの下面に接合されている。なお、下方延長リング部２３０のうち、第１窒化膜３３を貫通している部分は、下端リング部２９Ｈを形成する工程で形成されてもよい。
　図６０は、第１チップの第３１変形例を説明するための断面図である。
　図６０の第１チップ５Ｚ６は、図３８の第１チップ５Ｊとほぼ同様な構成を有している。図６０において、図３８の各部に対応する部分には、図３８と同じ符号を付して示す。
　図６０の第１チップ５Ｚ６は、第１チップ５Ｊと比較して、シールリング２５Ｔが下端リング部２３１を有している点が異なっている。
　下端リング部２３１は、下側絶縁膜２２Ｊを貫通しており、その上面が、リング本体部２６Ｊの下面に接合されている。
　以上、第３本開示の実施形態および第３本開示における第１チップ５の第１～３１変形例について説明してきたが、第３本開示はさらに他の実施形態で実施することもできる。
　例えば、前述の第３本開示の実施形態および第３本開示における第１チップ５の第１～３１変形例においては、「ＳｉＯ系絶縁膜」としてはＳｉＯ２膜が用いられていたが、「ＳｉＯ系絶縁膜」としてＳｉＯＮ膜等のＳｉＯ２膜以外のＳｉＯ系絶縁膜が用いられてもよい。また、前述の第３本開示の実施形態および第３本開示における第１チップ５の第１～１３変形例においては、「窒化膜」としては、ＳｉＮ膜が用いられているが、ＳｉＮ膜以外の窒化膜が用いられてもよい。
　また、前述の第３本開示における第１チップ５，５Ａ～５Ｍでは、ダミー抵抗ｒｂ（図３参照）が設けられているが、ダミー抵抗ｒｂは設けられていなくてもよい。
　また、図３に示される抵抗体ｒの配置パターンは一例であり、抵抗体ｒの配置パターンは図３以外の配置パターンであってもよい。
　［４］　本開示の実施形態について詳細に説明してきたが、これらは本開示の技術的内容を明らかにするために用いられた具体例に過ぎず、本開示はこれらの具体例に限定して解釈されるべきではなく、本開示の範囲は添付の請求の範囲によってのみ限定される。
　この出願は、２０２１年１２月１７日に日本国特許庁に提出された特願２０２１－２０４８６３号および特願２０２１－２０４８６４号ならびに２０２１年１２月２４日に日本国特許庁に提出された特願２０２１－２１０５４２号、に対応しており、それらの出願の全開示はここに引用により組み込まれるものとする。
　［第１本開示の符号の説明］
　　　１　半導体装置
　　　２　第１リード
　　　３　第１フレーム
　　　３Ａ　本体部
　　　３Ｂ　リード部
　　　４　第２フレーム
　　　５，５Ａ～５Ｅ　第１チップ
　　　６　第２チップ
　　　７～１２　第２～第６リード
　　１３　封止樹脂
　　２１　基板
　　２２　下側絶縁膜
　　２３　抵抗体
　　２４　上側絶縁膜
　　３１　絶縁膜積層構造
　　３１Ａ　第１絶縁膜
　　３１Ｂ　第２絶縁膜
　　３２　第２ＳｉＯ系絶縁膜
　　３３，３３Ａ，３３Ｂ　第１窒化膜
　　３４，３４Ａ，３４Ｂ　第１ＳｉＯ系絶縁膜
　　３５　第４ＳｉＯ系絶縁膜
　　３６　第５ＳｉＯ系絶縁膜
　　３７　第７ＳｉＯ系絶縁膜
　　４１　第３ＳｉＯ系絶縁膜
　　４１Ａ　第６ＳｉＯ系絶縁膜
　　４１Ｂ　第８ＳｉＯ系絶縁膜
　　４２，４２Ａ，４２Ｂ　第２窒化膜
　　６１　第１下側メタル
　　６２　第２下側メタル
　　６３　第１ビア
　　６４　第２ビア
　　６５　第３ビア
　　６６，６６Ａ，６６Ｂ　上側メタル
　　６７，６７Ａ　開口
　　６８　第４ビア
　　６９　第５ビア
　　７１　第１コンタクト孔
　　７２　第２コンタクト孔
　　７３，７３Ａ，７３Ｂ　第１引き出し電極
　　７３ａ　第１パッド部
　　７４，７４Ａ，，７４Ｂ　第２引き出し電極
　　７４ａ　第２パッド部
　　７５，７５Ａ，７５Ｂ　第１開口
　　７６，７６Ａ，７６Ｂ　第２開口
　１０１　高電圧発生部
　１２１　第１抵抗回路
　１２２　第２抵抗回路
　１２３　第３抵抗回路
　１２４　第４抵抗回路
　１３１～１４２　配線
　１５１～１６０　配線
　１９１　配線
　１９２　電圧検出回路
　　２３４，２３５，２３６，２４１，２４１Ａ　絶縁材料膜
　　　ｒ　単位抵抗体（抵抗体）
　　　ｒａ　実抵抗体
　　　ｒｂ　ダミー抵抗体
　　Ｅ１～Ｅ１１　第１領域～第１１領域
　　ｅ１～ｅ４　第１領域～第４領域
　　Ｐ１～Ｐ６　端子
　　Ｑ１～Ｑ１０　端子
　［第２本開示の符号の説明］
　　　５，５Ａ～５Ｈ　第１チップ
　　２１　基板
　　２２，２２Ｂ，２２Ｃ　下側絶縁膜
　　２３　抵抗体
　　２４，２４Ｂ，２４Ｃ　中間絶縁膜
　　２５，２５Ｂ，２５Ｃ　上側絶縁膜
　　３１　絶縁膜積層構造
　　３１Ａ　第１絶縁膜
　　３１Ｂ　第２絶縁膜
　　３２　第２ＳｉＯ系絶縁膜
　　３３，３３Ｂ，３３Ｃ　第１窒化膜
　　３４，３４Ｂ　第２窒化膜
　　３５　第３ＳｉＯ系絶縁膜
　　３６　第４ＳｉＯ系絶縁膜
　　３７　第５ＳｉＯ系絶縁膜
　　３８　第６ＳｉＯ系絶縁膜
　　４１，４１Ｂ，４１Ｃ　第１ＳｉＯ系絶縁膜
　　４２，４２Ａ，４２Ｂ　保護膜
　　４４，４４Ｂ　保護用ＳｉＯ系絶縁膜
　　４５，４５Ｂ，４５Ｃ　第３窒化膜
　　６１　第１下側メタル
　　６２　第２下側メタル
　　６３　第１ビア
　　６４　第２ビア
　　６５　第３ビア
　　６６，６６Ａ，６６Ｂ　上側メタル
　　６７，６７Ａ　開口
　　７１　第１コンタクト孔
　　７２　第２コンタクト孔
　　７３，７３Ａ，７３Ｂ，７３Ｃ　第１引き出し電極
　　７３ａ　第１パッド部
　　７４，７４Ａ，，７４Ｂ，７４Ｃ　第２引き出し電極
　　７４ａ　第２パッド部
　　７５，７５Ａ，７５Ｂ，７５Ｃ　第１開口
　　７６，７６Ａ，７６Ｂ，７６Ｃ　第２開口
　　８１，８２　ＳｉＯ系材料膜
　［第３本開示の符号の説明］
　　　５，５Ａ～５Ｙ，５Ｚ１～５Ｚ６　第１チップ
　　２１　基板
　　２２，２２Ｄ，２２Ｈ，２２Ｊ，２２Ｌ　下側絶縁膜
　　２３　抵抗体
　　２４，２４Ｊ　上側絶縁膜
　　２５，２５Ａ～２５Ｔ　シールリング
　　２６，２６Ｂ，２６Ｄ，２６Ｆ，２６Ｈ，２６Ｊ，２６Ｌ　リング本体部
　　２７，２７Ｈ　下側リング部
　　２８，２８Ｈ，２８Ｊ　上側リング部
　　２９Ｈ　下端リング部
　　３１　絶縁膜積層構造
　　３１Ａ　第１絶縁膜
　　３１Ｂ　第２絶縁膜
　　３２　第２ＳｉＯ系絶縁膜
　　３３　第１窒化膜
　　３４　第３ＳｉＯ系絶縁膜
　　３５　第４ＳｉＯ系絶縁膜
　　３６　第５ＳｉＯ系絶縁膜
　　３７　第６ＳｉＯ系絶縁膜
　　３８　第７ＳｉＯ系絶縁膜
　　４１，４１Ｊ　　第１ＳｉＯ系絶縁膜
　　４２，４２Ｊ　保護膜
　　４３　保護用ＳｉＯ系絶縁膜
　　４４，４４Ｊ　第２窒化膜
　　６１　第１下側メタル
　　６２　第２下側メタル
　　６３　第１ビア
　　６４　第２ビア
　　６５　第３ビア
　　６６，６６Ａ，６６Ｂ　上側メタル
　　６７，６７Ａ　開口
　　６８　第４ビア
　　６９　第５ビア
　　７１　第１コンタクト孔
　　７２　第２コンタクト孔
　　７３，１７３　第１引き出し電極
　　７３ｐ　第１パッド部
　　７３Ａ　主電極部
　　７３Ｂ　接続部
　　７４，１７４　第２引き出し電極
　　７４ｐ　第２パッド部
　　７４Ａ　主電極部
　　７４Ｂ　接続部
　　７５，１７５　第１開口
　　７６，１７６　第２開口
　　９１　環状孔
　２２９，２３１　下端リング部
　２３０　下方延長リング部

Claims (16)

  1. 　基板と、
    　前記基板上に形成された下側絶縁膜と、
    　前記下側絶縁膜上に形成された抵抗体と、
    　前記下側絶縁膜上に前記抵抗体を覆うように形成された上側絶縁膜と含み、
    　前記下側絶縁膜は、第１窒化膜と、前記第１窒化膜上に形成された第１ＳｉＯ系絶縁膜とを含み、
    　前記上側絶縁膜は、第２窒化膜を含み、
    　前記抵抗体は前記第１ＳｉＯ系絶縁膜上に形成されており、
    　前記第２窒化膜の周縁部の下面は、前記第１窒化膜の上面に接合されている、半導体装置。
  2. 　前記下側絶縁膜は、
    　前記基板上に形成され、窒化膜とＳｉＯ系絶縁膜とが交互に積層された絶縁膜積層構造と、
    　前記絶縁膜積層構造上に形成された第２ＳｉＯ系絶縁膜と、
    　前記第２ＳｉＯ系絶縁膜上に形成された前記第１窒化膜と、
    　前記第１窒化膜上面における周縁部を除いた領域に形成された前記第１ＳｉＯ系絶縁膜とを含み、
    　前記第１ＳｉＯ系絶縁膜上に前記抵抗体が形成されている、請求項１に記載の半導体装置。
  3. 　前記絶縁膜積層構造上に形成され、前記第２ＳｉＯ系絶縁膜によって覆われた第１メタルおよび第２メタルと、
    　前記第２ＳｉＯ系絶縁膜と前記第１窒化膜と前記第１ＳｉＯ系絶縁膜との積層膜を貫通し、前記第１メタルと前記抵抗体の一端部とを電気的に接続する第1ビアと、
    　前記積層膜を貫通し、前記第２メタルと前記抵抗体の他端部とを電気的に接続する第２ビアとを含む、請求項２に記載の半導体装置。
  4. 　前記上側絶縁膜が、前記第１ＳｉＯ系絶縁膜上に前記抵抗体を覆うように形成された第３ＳｉＯ系絶縁膜と、
    　前記第１窒化膜上に、前記第３ＳｉＯ系絶縁膜を覆うように形成された前記第２窒化膜とを含む、請求項３に記載の半導体装置。
  5. 　前記第３ＳｉＯ系絶縁膜上に形成された第３メタルであって、前記第２ＳｉＯ系絶縁膜と前記第１窒化膜と前記第１ＳｉＯ系絶縁膜と前記第３ＳｉＯ系絶縁膜との積層膜を貫通する第３ビアを介して、前記第１メタルまたは前記第２メタルに電気的に接続された第３メタルとを含み、
    　前記第２窒化膜は、前記第１窒化膜上に、前記第３メタル、前記第３ＳｉＯ系絶縁膜、前記第１ＳｉＯ系絶縁膜および前記第１窒化膜の露出面を覆うように形成されている、請求項４に記載の半導体装置。
  6. 　前記第２窒化膜に、前記第３メタルの上面の一部を露出させる開口が形成されている、請求項５に記載の半導体装置。
  7. 　前記下側絶縁膜は、
    　前記基板上に形成され、窒化膜とＳｉＯ系絶縁膜とが交互に積層された絶縁膜積層構造と、
    　前記絶縁膜積層構造上に形成された前記第１窒化膜と、
    　前記第１窒化膜上における周縁部を除いた領域に形成された第４ＳｉＯ系絶縁膜と、
    　前記第４ＳｉＯ系絶縁膜上に形成された第５ＳｉＯ系絶縁膜とを含み、
    　前記第１ＳｉＯ系絶縁膜が、前記第４ＳｉＯ系絶縁膜と前記第５ＳｉＯ系絶縁膜とから構成されており、
    　第５ＳｉＯ系絶縁膜上に前記抵抗体が形成されている、請求項１に記載の半導体装置。
  8. 　前記第４ＳｉＯ系絶縁膜上に形成され、前記第５ＳｉＯ系絶縁膜によって覆われた第１メタルおよび第２メタルと、
    　前記第５ＳｉＯ系絶縁膜を貫通し、前記第１メタルと前記抵抗体の一端部とを電気的に接続する第1ビアと、
    　前記第５ＳｉＯ系絶縁膜を貫通し、前記第２メタルと前記抵抗体の他端部とを電気的に接続する第２ビアとを含む、請求項７に記載の半導体装置。
  9. 　前記上側絶縁膜が、前記第５ＳｉＯ系絶縁膜上に、前記抵抗体を覆うように形成された第６ＳｉＯ系絶縁膜と、
    　前記第１窒化膜上に前記第１ＳｉＯ系絶縁膜を覆うように形成された前記第２窒化膜とを含む、請求項８に記載の半導体装置。
  10. 　前記第６ＳｉＯ系絶縁膜上に形成された第３メタルであって、前記第５ＳｉＯ系絶縁膜と前記第６ＳｉＯ系絶縁膜との積層膜を貫通する第３ビアを介して、前記第１メタルまたは前記第２メタルに電気的に接続された第３メタルを含み、
    　前記第２窒化膜は、前記第１窒化膜上に、前記第３メタル、前記第６ＳｉＯ系絶縁膜、前記第５ＳｉＯ系絶縁膜、前記第４ＳｉＯ系絶縁膜および前記第１窒化膜の露出面を覆うように形成されている、請求項９に記載の半導体装置。
  11. 　前記第２窒化膜に、前記第３メタルの上面の一部を露出させる開口が形成されている、請求項１０に記載の半導体装置。
  12. 　前記下側絶縁膜は、
    　前記基板上に形成された第７ＳｉＯ系絶縁膜と、
    　前記第７ＳｉＯ系絶縁膜上に形成された前記第１窒化膜と、
    　前記第１窒化膜上面における周縁部を除いた領域に形成された前記第１ＳｉＯ系絶縁膜とを含み、
    　前記第１ＳｉＯ系絶縁膜上に前記抵抗体が形成されている、請求項１に記載の半導体装置。
  13. 　前記上側絶縁膜が、前記第１ＳｉＯ系絶縁膜上に、前記抵抗体を覆うように形成された第８ＳｉＯ系絶縁膜と、
    　前記第８ＳｉＯ系絶縁膜上に形成された前記第２窒化膜とを含む、請求項１２に記載の半導体装置。
  14. 　前記第８ＳｉＯ系絶縁膜上に形成され、前記抵抗体の一端部に電気的に接続された第１引き出し電極と、
    　前記第８ＳｉＯ系絶縁膜上に形成され、前記抵抗体の他端部に電気的に接続された第２引き出し電極とを含み、
    　前記第２窒化膜は、前記第１窒化膜上に、前記第１引き出し電極、前記第２引き出し電極、前記第８ＳｉＯ系絶縁膜、前記第１ＳｉＯ系絶縁膜および前記第１窒化膜の露出面を覆うように形成されている、請求項１３に記載の半導体装置。
  15. 　前記第２窒化膜に、前記第１引き出し電極の上面の一部を露出させる第１開口と、前記第２引き出し電極の上面の一部を露出させる第２開口が形成されている、請求項１４に記載の半導体装置。
  16. 　基板上に、下側絶縁膜を形成する工程と、
    　前記下側絶縁膜上に抵抗体を形成する工程と、
    　前記下側絶縁膜上に前記抵抗体を覆うように、第２窒化膜を含む上側絶縁膜を形成する工程を含み、
    　前記下側絶縁膜を形成する工程は、前記基板上に第１窒化膜を形成する工程と、前記第１窒化膜上に第１ＳｉＯ系絶縁膜を形成する工程とを含み、
    　前記上側絶縁膜を形成する工程において、前記第２窒化膜の周縁部の下面が、前記第１窒化膜の上面に接合される、半導体装置の製造方法。
PCT/JP2022/041560 2021-12-17 2022-11-08 半導体装置およびその製造方法 WO2023112551A1 (ja)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2021204864 2021-12-17
JP2021204863 2021-12-17
JP2021-204864 2021-12-17
JP2021-204863 2021-12-17
JP2021210542 2021-12-24
JP2021-210542 2021-12-24

Publications (1)

Publication Number Publication Date
WO2023112551A1 true WO2023112551A1 (ja) 2023-06-22

Family

ID=86774517

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/041560 WO2023112551A1 (ja) 2021-12-17 2022-11-08 半導体装置およびその製造方法

Country Status (1)

Country Link
WO (1) WO2023112551A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003051543A (ja) * 2001-08-03 2003-02-21 Matsushita Electric Ind Co Ltd 半導体集積回路
JP2009147279A (ja) * 2007-12-18 2009-07-02 Seiko Instruments Inc 半導体装置
WO2015151786A1 (ja) * 2014-04-03 2015-10-08 株式会社村田製作所 可変容量デバイスおよびその製造方法
WO2016181710A1 (ja) * 2015-05-13 2016-11-17 株式会社村田製作所 薄膜デバイス
JP2018152545A (ja) * 2017-03-14 2018-09-27 エイブリック株式会社 半導体装置
WO2019239701A1 (ja) * 2018-06-15 2019-12-19 株式会社村田製作所 Ｃｒスナバ素子
JP2021090048A (ja) * 2019-12-02 2021-06-10 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003051543A (ja) * 2001-08-03 2003-02-21 Matsushita Electric Ind Co Ltd 半導体集積回路
JP2009147279A (ja) * 2007-12-18 2009-07-02 Seiko Instruments Inc 半導体装置
WO2015151786A1 (ja) * 2014-04-03 2015-10-08 株式会社村田製作所 可変容量デバイスおよびその製造方法
WO2016181710A1 (ja) * 2015-05-13 2016-11-17 株式会社村田製作所 薄膜デバイス
JP2018152545A (ja) * 2017-03-14 2018-09-27 エイブリック株式会社 半導体装置
WO2019239701A1 (ja) * 2018-06-15 2019-12-19 株式会社村田製作所 Ｃｒスナバ素子
JP2021090048A (ja) * 2019-12-02 2021-06-10 ルネサスエレクトロニクス株式会社 半導体装置

Similar Documents

Publication Publication Date Title
US20190148040A1 (en) Method of manufacturing a chip component
DE102014113789A1 (de) Transduceranordnung, die ein Transducerchipplättchen umfasst, und Verfahren zum Abdecken eines Transducerchipplättchens
KR20070120028A (ko) 반도체 장치 및 그 제조 방법
WO2023112551A1 (ja) 半導体装置およびその製造方法
CN102959703B (zh) 用于机动车的封装控制模块
US20090315958A1 (en) Liquid ejection head
CN118284970A (zh) 半导体装置及其制造方法
JP2010118637A (ja) 半導体装置およびその製造方法
US9484324B2 (en) Method of manufacturing semiconductor device
WO2017150343A1 (ja) 半導体装置
JP4889425B2 (ja) 半導体歪測定装置、歪測定方法、圧力センサ及び加速度センサ
JP2013025125A (ja) 表示装置
WO2023085026A1 (ja) 半導体装置
JP2017079254A (ja) 半導体装置
KR20090020486A (ko) 스위칭 소자, 스위칭 소자의 제조방법 및 메모리 소자 어레이
US20240074321A1 (en) Dielectric Transducer, Method for the Production Thereof and Actuator, Sensor or Generator
CN113036053B (zh) 显示屏及无机封装层制作方法
DE102020203868B4 (de) Gassensor für ein Fahrzeug
WO2022176963A1 (ja) 半導体装置
JPH11121477A (ja) 半導体装置およびその製造方法
WO2022202089A1 (ja) 半導体装置および半導体装置の製造方法
US20170170106A1 (en) Wiring substrate, semiconductor package having the wiring substrate, and manufacturing method thereof
US10186550B2 (en) Sensor device module
EP4170685A1 (en) Bus bar assembly and method for manufacturing same
WO2022196273A1 (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22907082

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2023567613

Country of ref document: JP