JP4889425B2 - 半導体歪測定装置、歪測定方法、圧力センサ及び加速度センサ - Google Patents
半導体歪測定装置、歪測定方法、圧力センサ及び加速度センサ Download PDFInfo
- Publication number
- JP4889425B2 JP4889425B2 JP2006262247A JP2006262247A JP4889425B2 JP 4889425 B2 JP4889425 B2 JP 4889425B2 JP 2006262247 A JP2006262247 A JP 2006262247A JP 2006262247 A JP2006262247 A JP 2006262247A JP 4889425 B2 JP4889425 B2 JP 4889425B2
- Authority
- JP
- Japan
- Prior art keywords
- guard ring
- piezoresistive
- conductivity type
- deformed portion
- piezoresistive elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
そして、複数のガードリングが、変形部に形成された高濃度第1導電型の接続領域により互いに電気的に接続されているとともに、ピエゾ抵抗素子のそれぞれの周囲を囲んで配置されており、個々のピエゾ抵抗素子が矩形状の平面形状を有し、ピエゾ抵抗素子に接続された配線がピエゾ抵抗素子の長辺に対して平行に延在し、ガードリングは、配線に平行な2本の辺であるガードリング長辺と、配線に直交する2本の辺であるガードリング短辺とが環状に接続された矩形状の平面形状を有しており、ガードリング短辺の長さよりもガードリング長辺の長さが大きく、ガードリング長辺とピエゾ抵抗素子の長辺との間の間隔、及び、ガードリング短辺とピエゾ抵抗素子の短辺との間の間隔が互いに等しい。
また、この構成によれば、複数のガードリングが互いに接続領域により接続されている。その結果、任意に選んだ1個のガードリング、又は、接続領域の任意の箇所に対して、上述した電圧を印加すれば、全てのガードリングに対して等しい電圧が印加される。つまり、ガードリングごとの電圧のバラツキが抑えられる。よって、複数のピエゾ抵抗素子に対して均一な電圧を印加することができる。
また、この構成によれば、ガードリング間を接続領域で接続することに加え、個々のピエゾ抵抗素子の周りをガードリングで囲んでいる。つまり、ピエゾ抵抗素子の各々の周囲は、環状のガードリングで囲まれる。よって、ガードリングの環の内部に位置するピエゾ抵抗素子に対して、均一な逆バイアス電圧を印加できる。
また、この構成によれば、ピエゾ抵抗素子及び配線の延在する方向に平行なガードリング長辺と、ピエゾ抵抗素子及び配線の延在する方向に直交するガードリング短辺とで環状のガードリングを形成している。その結果、ピエゾ抵抗素子の長辺及びガードリング長辺を平行に配置できる。同様に、ピエゾ抵抗素子の短辺及びガードリング短辺を平行に配置することができる。よって、ピエゾ抵抗素子の長辺(又は短辺)とガードリング長辺(又はガードリング短辺)とが非平行な場合に比較して、ガードリングの占めるスペースを小さくすることができる。
さらに、この構成によれば、ピエゾ抵抗素子の外周とガードリングとの間の間隔を等しくすることができる。その結果、ガードリングを介して個々のピエゾ抵抗素子に加えられる逆バイアス電圧の大きさを、さらに一層、均一にすることができる。
(1)半導体歪測定装置及び圧力センサの概要説明
図1〜図7を参照して、この発明の半導体歪測定装置及び、この半導体歪測定装置を備えた圧力センサについて説明する。
次に、図2〜図4を参照してセンサチップ14及び半導体歪測定装置24の好適例について詳細に説明する。図2は、図1(B)に示したセンサチップ14の拡大断面図である。なお、図2には、図1(A)及び(B)で図示を省略した部品も描いてある。
Vout=[RR2/(RR1+RR2)−RR4/(RR3+RR4)]×Vin・・・(1)
次に、主に、図5(A)及び(B)を参照して、圧力センサ10及び半導体歪測定装置24の動作について説明する。図5(A)は、外界と収納空間12aとで気圧が等しい場合の、センサチップ14の断面形状を模式的に示す図である。図5(B)は、外界の気圧が収納空間12aよりも高い場合の、センサチップ14の断面形状を模式的に示す図である。なお、図5(A)及び(B)においては、説明に不必要な構成要素の図示を省略している。
次に、図6〜図7を参照して、圧力センサ10及び半導体歪測定装置24の製造方法について概説する。図6(A)は、圧力センサ10を製造する工程から一工程を抜き出して示す半導体歪測定装置24付近の拡大断面図である。図6(B)は、図6(A)よりも後に行われる工程を示す、図6(A)と同領域の拡大断面図である。図7(A)は、図6(B)よりも後に行われる工程を示す、図6(A)と同領域の拡大断面図である。図7(B)は、図7(A)よりも後に行われる工程を示す、図6(A)と同領域の拡大断面図である。
始めに、基板18に薄膜部16(絶縁層16b及び半導体層16a)が積層された積層基板34を準備する。なお、上述のように、半導体層16aの導電型はn型である。
次に、コンタクトホール28,28,・・・が形成されたシリコン酸化膜26を上面16c上に成膜する。
次に、配線W1〜W6及びWGを形成する。
次に、図7(A)に示した構造体の上面にシリコン窒化膜30を形成する。
次に、センサチップ14を完成させる。つまり、図7(B)に示した構造体において、基板18に穴18cを形成する。これにより、薄膜部16は、その領域がダイアフラム部20と周辺部22とに区画される。
最後に、センサチップ14を公知の方法でパッケージに封入することにより、図1(B)に示した圧力センサ10が完成する。
次に、この発明の好適例として説明した圧力センサ10及び半導体歪測定装置24の奏する効果について説明する。
半導体歪測定装置24にガードリングG1〜G4を設け、このガードリングG1〜G4に逆バイアス電圧を印加するだけで、確実に、ピエゾ抵抗素子R1〜R4から半導体層16aに流れるリーク電流を防止できる。その結果、リーク電流由来の誤差が少ない出力電圧Voutを得ることができる。よって、圧力センサ10は、より正確に外界の圧力を測定することができる。
リング印加電圧VG(約+6V)を、素子印加電圧Vin(約+3V)と同符号であり、かつ素子印加電圧Vinよりも絶対値が大きい電圧としている。つまり、リング印加電圧VGは、素子印加電圧Vinの約2倍の絶対値である。
ガードリングG1〜G4が互いに接続領域C12,C23及びC34により電気的に直列に接続されている。よって、ガードリングG1に設けられた端子Tに電圧印加部Sを介してリング印加電圧VGを印加すれば、全てのガードリングG1〜G4を等電圧に保つことができる。
ガードリングG1〜G4は、ピエゾ抵抗素子R1〜R4のそれぞれの周囲を囲んでいる。よって、ガードリングG1〜G4で囲まれた領域内部の電圧を均一に保つことができる。その結果、ピエゾ抵抗素子R1〜R4の外周面(ピエゾ抵抗素子R1〜R4と半導体層16aとの界面)には、場所によらず等しい逆バイアス電圧が印加される。
ガードリング長辺G1L,G1L〜G4L,G4Lと、ガードリング短辺G1S,G1S〜G4S,G4Sとを切れ目なく環状に接続したガードリングG1〜G4によりピエゾ抵抗素子R1〜R4を囲んでいる。
(1)ガードリング長辺G1L〜G4Lを、矩形状のピエゾ抵抗素子R1〜R4の長辺R1L〜R4L及び配線W1〜W6と平行に形成している。また、(2)ガードリング長辺G1L〜G4Lの長さを、ガードリング短辺G1S〜G4Sの長さよりも大きくしている。
また、ガードリングG1とピエゾ抵抗素子R1との組、ガードリングG2とピエゾ抵抗素子R2との組、ガードリングG3とピエゾ抵抗素子R3との組、及び、ガードリングG4とピエゾ抵抗素子R4との組において、長辺間隔と短辺間隔とを等しくしている。その結果、ガードリングG1〜G4を介してピエゾ抵抗素子R1〜R4に印加される逆バイアス電圧の大きさを、ピエゾ抵抗素子R1〜R4内部で場所によらず均一にすることができる。よって、全てのピエゾ抵抗素子R1〜R4で、リーク電流耐性を等しくすることができる。
次に、圧力センサ10及び半導体歪測定装置24の設計条件について説明する。
この実施の形態では、リング印加電圧VG(約+6V)を素子印加電圧Vin(約+3V)の約2倍の大きさとして説明した。しかし、リング印加電圧VGは、(1)ピエゾ抵抗素子R1〜R4から半導体層16aに流れるリーク電流を防止でき、かつ、(2)ピエゾ抵抗素子R1〜R4内部を一端から他端に向けて流れる電流を阻害することがなければ、この値(約+6V)には限定されない。
この実施の形態では、半導体層16aをn型の単結晶シリコンとし、ピエゾ抵抗素子R1〜R4を半導体層16aに形成されたp型の領域とし、及びガードリングG1〜G4を半導体層16aに形成されたn+型の領域として説明した。
この実施の形態では、変形部である半導体層16aを電気的に浮遊した状態に保つための絶縁体として、SOI基板のSiO2膜(絶縁層16b)を用いた例につき説明した。しかし、絶縁体は、SiO2膜に限らず、種々な公知の電気的絶縁体を用いることができる。このような構成でも、ピエゾ抵抗素子R1〜R4から半導体層16aに流れるリーク電流を防止することができる。
この実施の形態では、変形部である半導体層16aとして単結晶シリコンを用いた例につき説明した。しかし、半導体層16aは、単結晶シリコンに限らず、種々な公知の半導体を用いることができる。このような構成でも、ピエゾ抵抗素子R1〜R4から半導体層16aに流れるリーク電流を防止することができる。
この実施の形態では、接続領域C12,C23及びC34により、ガードリングG1〜G4を電気的に直列に接続した例につき説明した。しかし、接続領域C12,C23及びC34は必須の構成要件ではない。例えば、ガードリングG1〜G4のそれぞれに対して、独立してリング印加電圧VGを印加してもよい。このような構成でも、ピエゾ抵抗素子R1〜R4から半導体層16aに流れるリーク電流を防止することができる。
この実施の形態では、ガードリングG1〜G4を切れ目のない環状に形成した例につき説明した。しかし、ピエゾ抵抗素子R1〜R4に対して均一なリング印加電圧VGを印加できるのであれば、ガードリングG1〜G4に切れ目が設けられていてもよい。このような構成でも、ピエゾ抵抗素子R1〜R4から半導体層16aに流れるリーク電流を防止することができる。
この実施の形態では、ガードリングG1〜G4とピエゾ抵抗素子R1〜R4の組において、長辺間隔及び短辺間隔を0(零)とした例につき説明した。しかし、ピエゾ抵抗素子R1〜R4に対して均一なリング印加電圧VGを印加できるのであれば、長辺間隔及び短辺間隔は0(零)である必要はない。長辺間隔及び短辺間隔は、設計に応じた任意好適な大きさとすることができる。このような構成でも、ピエゾ抵抗素子R1〜R4から半導体層16aに流れるリーク電流を防止することができる。
この実施の形態では、ガードリングG1〜G4とピエゾ抵抗素子R1〜R4の組において、長辺間隔及び短辺間隔を等しい長さとして説明した。しかし、ピエゾ抵抗素子R1〜R4に対して均一なリング印加電圧VGを印加できるのであれば、長辺間隔及び短辺間隔は等しくなくともよい。このような構成でも、ピエゾ抵抗素子R1〜R4から半導体層16aに流れるリーク電流を防止することができる。
この実施の形態では、ガードリングG1〜G4の幅Dを2.0μmとして説明した。しかし、しかし、ピエゾ抵抗素子R1〜R4に対して均一なリング印加電圧VGを印加できるのであれば、幅Dは2.0μmには限定されない。設計に応じて任意好適な幅Dとすることができる。
この実施の形態では、ピエゾ抵抗素子R1〜R4のそれぞれにガードリングG1〜G4を設けた例につき説明した。しかし、ピエゾ抵抗素子R1〜R4から半導体層16aに流れるリーク電流を防止できるのであれば、複数のピエゾ抵抗素子からなるピエゾ抵抗素子群ごとにガードリングを設けてもよい。
この実施の形態では、電圧印加部Sを、素子印加電圧Vinを印加するための電源とは別の電源としていた。しかし、素子印加電圧Vinを印加するための電源を、電圧印加部Sと共通とし、電圧印加部Sにおいて素子印加電圧Vinを昇圧してもよい。
図8〜図10を参照して、この発明の半導体歪測定装置を備えた加速度センサの好適例について説明する。
12 収納容器
12a 収納空間
12b 底板
12c 開口
12d パイプ
14 センサチップ
16 薄膜部
16a 半導体層
16b 絶縁層
16c 上面
18 基板
18a 第1面
18b 第2面
18c 穴
20 ダイアフラム部
22 周辺部
24 半導体歪測定装置
25 半導体歪ゲージ
R1〜R4 ピエゾ抵抗素子
G1〜G4 ガードリング
C12,C23,C34 接続領域
T 端子
S,SX,SYZ 電圧印加部
26 シリコン酸化膜
28 コンタクトホール
W1〜W6,WG,WX,WY,WZ 配線
30 シリコン窒化膜
32 スルーホール
R1L〜R4L 長辺
R1S〜R4S 短辺
E1 第1中間電極
E2 第2中間電極
G1L〜G4L ガードリング長辺
G1S〜G4S ガードリング短辺
34 積層基板
34b 裏面
40 加速度センサ
42 枠部
42a 上面
42b 下面
42c 内部空間
42d 内壁面
44 錘部
44b 下面
46 梁部
46a 上面
461〜464 第1〜第4梁部
48X,48Y,48Z 半導体歪ゲージ
49X,49Y,49Z 半導体歪測定装置
54 基板
56 薄膜部
56a 半導体層
56b 絶縁層
58 構造体
60 中央錘部
60a 上面
62 周辺錘部
62a 上面
76,90 NSG膜
78 シリコン窒化膜
RX,RX1〜RX4,RY,RY1〜RY4,RZ,RZ1〜RZ4 ピエゾ抵抗素子
RYZ,RYZ1〜RYZ4 ピエゾ抵抗素子群
GX,GX1〜GX4,GYZ,GYZ1〜GYZ4 ガードリング
GXL,GYZL ガードリング長辺
GXS,GYZS ガードリング短辺
CAX,CAY,CAZ コンタクト領域
HX,HY,HZ コンタクトホール
CX,CYZ 接続領域
Claims (11)
- 第1導電型の半導体層で形成されており、測定すべき外力を受けて変形し、かつ電気的に浮遊した変形部と、
該変形部とは反対の導電型である第2導電型の部分として当該変形部に形成され、かつ該変形部の変形量に応じて電気抵抗の大きさが変化する複数のピエゾ抵抗素子と、
不純物濃度が前記変形部の不純物濃度よりも高い高濃度第1導電型の領域として、前記ピエゾ抵抗素子の周囲を囲むように前記変形部に形成された複数のガードリングとを備えた半導体歪ゲージ、及び
前記ピエゾ抵抗素子に対する印加電圧と同符号であり、かつ該印加電圧よりも絶対値が大きい電圧を、前記ガードリングを介して前記変形部に印加する電圧印加部を備えており、
複数の前記ガードリングが、前記変形部に形成された前記高濃度第1導電型の接続領域により互いに電気的に接続されているとともに、前記ピエゾ抵抗素子のそれぞれの周囲を囲んで配置されており、
個々の前記ピエゾ抵抗素子が矩形状の平面形状を有し、該ピエゾ抵抗素子に接続された配線が当該ピエゾ抵抗素子の長辺に対して平行に延在し、
前記ガードリングは、当該配線に平行な2本の辺であるガードリング長辺と、当該配線に直交する2本の辺であるガードリング短辺とが環状に接続された矩形状の平面形状を有しており、
前記ガードリング短辺の長さよりも前記ガードリング長辺の長さが大きく、
前記ガードリング長辺と前記ピエゾ抵抗素子の前記長辺との間の間隔、及び、前記ガードリング短辺と前記ピエゾ抵抗素子の短辺との間の間隔が互いに等しいことを特徴とする半導体歪測定装置。 - 前記変形部に印加する前記電圧の絶対値は、前記ピエゾ抵抗素子に対する前記印加電圧の1.5倍〜2.5倍の範囲の大きさであることを特徴とする請求項1に記載の半導体歪測定装置。
- 第1導電型の半導体層で形成されており、測定すべき外力を受けて変形し、かつ電気的に浮遊した変形部と、
該変形部とは反対の導電型である第2導電型の部分として当該変形部に形成され、かつ該変形部の変形量に応じて電気抵抗の大きさが変化する複数のピエゾ抵抗素子と、
不純物濃度が前記変形部の不純物濃度よりも高い高濃度第1導電型の領域として、前記ピエゾ抵抗素子の周囲を囲むように前記変形部に形成された複数のガードリングとを備えた半導体歪ゲージ、及び
前記変形部と複数の前記ピエゾ抵抗素子との間を逆バイアスに保つ共通の電圧を、前記ガードリングを介して前記変形部に印加する電圧印加部を備えており、
複数の前記ガードリングが、前記変形部に形成された前記高濃度第1導電型の接続領域により互いに電気的に接続されているとともに、前記ピエゾ抵抗素子のそれぞれの周囲を囲んで配置されており、
個々の前記ピエゾ抵抗素子が矩形状の平面形状を有し、該ピエゾ抵抗素子に接続された配線が当該ピエゾ抵抗素子の長辺に対して平行に延在し、
前記ガードリングは、当該配線に平行な2本の辺であるガードリング長辺と、当該配線に直交する2本の辺であるガードリング短辺とが環状に接続された矩形状の平面形状を有しており、
前記ガードリング短辺の長さよりも前記ガードリング長辺の長さが大きく、
前記ガードリング長辺と前記ピエゾ抵抗素子の前記長辺との間の間隔、及び、前記ガードリング短辺と前記ピエゾ抵抗素子の短辺との間の間隔が互いに等しいことを特徴とする半導体歪測定装置。 - 前記半導体歪測定装置が、前記変形部を電気的に浮遊した状態に保つ絶縁体をさらに備え、該絶縁体に接して前記変形部が設けられていることを特徴とする請求項1〜3のいずれか一項に記載の半導体歪測定装置。
- 2個以上の前記ピエゾ抵抗素子を含むピエゾ抵抗素子群を考えたときに、前記ガードリングが、当該ピエゾ抵抗素子群のそれぞれの周囲を囲んで配置されていることを特徴とする請求項1〜4のいずれか一項に記載の半導体歪測定装置。
- 複数の前記ピエゾ抵抗素子により、ブリッジ型回路が構成されていることを特徴とする請求項1〜5のいずれか一項に記載の半導体歪測定装置。
- 4個の前記ピエゾ抵抗素子により、前記ブリッジ型回路としてのホイートストンブリッジが形成されていることを特徴とする請求項6に記載の半導体歪測定装置。
- 請求項1〜7のいずれか一項に記載の半導体歪測定装置を備えた圧力センサであって、
該半導体歪測定装置が形成された前記変形部としての薄膜部と、第1面から第2面にかけて貫通した穴が形成された基板とを備えたセンサチップ、及び、収納容器を備え、
前記薄膜部は、前記第1面側の前記穴の全面を覆うダイアフラム部と、該ダイアフラム部の周辺の前記第1面に気密に接続された周辺部とに区画され、
前記収納容器は、前記ダイアフラム部の前記第1面側を気密に密閉し、かつ、前記ダイアフラム部の前記第2面側を外界と連通させるように配置されていることを特徴とする圧力センサ。 - 請求項1〜7のいずれか一項に記載の半導体歪測定装置を備えた加速度センサであって、
平面形状が枠状に形成された枠部と、
前記枠部に囲まれた内部空間に、当該枠部の内壁面とは間隔を空けて配置されており、測定すべき前記外力を受けて変位可能とされた錘部と、
該錘部を前記枠部に可撓的に接続し、前記錘部の前記変位に応じた大きさだけ撓む、前記変形部としての梁部とを備え、
該梁部に前記半導体歪測定装置が形成されていることを特徴とする加速度センサ。 - 第1導電型の半導体層で形成されており、測定すべき外力を受けて変形し、かつ電気的に浮遊した変形部と、
該変形部とは反対の導電型である第2導電型の部分として当該変形部に形成され、かつ該変形部の変形量に応じて電気抵抗の大きさが変化する複数のピエゾ抵抗素子と、
不純物濃度が前記変形部の不純物濃度よりも高い高濃度第1導電型の領域として、前記ピエゾ抵抗素子の周囲を囲むように前記変形部に形成された複数のガードリングとを備えており、
複数の前記ガードリングが、前記変形部に形成された前記高濃度第1導電型の接続領域により互いに電気的に接続されているとともに、前記ピエゾ抵抗素子のそれぞれの周囲を囲んで配置されており、
個々の前記ピエゾ抵抗素子が矩形状の平面形状を有し、該ピエゾ抵抗素子に接続された配線が当該ピエゾ抵抗素子の長辺に対して平行に延在し、
前記ガードリングは、当該配線に平行な2本の辺であるガードリング長辺と、当該配線に直交する2本の辺であるガードリング短辺とが環状に接続された矩形状の平面形状を有しており、
前記ガードリング短辺の長さよりも前記ガードリング長辺の長さが大きく、
前記ガードリング長辺と前記ピエゾ抵抗素子の前記長辺との間の間隔、及び、前記ガードリング短辺と前記ピエゾ抵抗素子の短辺との間の間隔が互いに等しい半導体歪ゲージを用いて前記変形部に生じた歪みの大きさを測定するに当り、
前記ピエゾ抵抗素子に対する印加電圧と同符号であり、かつ該印加電圧よりも絶対値が大きい電圧を、前記ガードリングを介して前記変形部に印加することを特徴とする歪測定方法。 - 第1導電型の半導体層で形成されており、測定すべき外力を受けて変形し、かつ電気的に浮遊した変形部と、
該変形部とは反対の導電型である第2導電型の部分として当該変形部に形成され、かつ該変形部の変形量に応じて電気抵抗の大きさが変化する複数のピエゾ抵抗素子と、
不純物濃度が前記変形部の不純物濃度よりも高い高濃度第1導電型の領域として、前記ピエゾ抵抗素子の周囲を囲むように前記変形部に形成された複数のガードリングとを備えており、
複数の前記ガードリングが、前記変形部に形成された前記高濃度第1導電型の接続領域により互いに電気的に接続されているとともに、前記ピエゾ抵抗素子のそれぞれの周囲を囲んで配置されており、
個々の前記ピエゾ抵抗素子が矩形状の平面形状を有し、該ピエゾ抵抗素子に接続された配線が当該ピエゾ抵抗素子の長辺に対して平行に延在し、
前記ガードリングは、当該配線に平行な2本の辺であるガードリング長辺と、当該配線に直交する2本の辺であるガードリング短辺とが環状に接続された矩形状の平面形状を有しており、
前記ガードリング短辺の長さよりも前記ガードリング長辺の長さが大きく、
前記ガードリング長辺と前記ピエゾ抵抗素子の前記長辺との間の間隔、及び、前記ガードリング短辺と前記ピエゾ抵抗素子の短辺との間の間隔が互いに等しい半導体歪ゲージを用いて前記変形部に生じた歪みの大きさを測定するに当り、
前記変形部と複数の前記ピエゾ抵抗素子との間を逆バイアスに保つ共通の電圧を、前記ガードリングを介して前記変形部に印加することを特徴とする歪測定方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006262247A JP4889425B2 (ja) | 2006-09-27 | 2006-09-27 | 半導体歪測定装置、歪測定方法、圧力センサ及び加速度センサ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006262247A JP4889425B2 (ja) | 2006-09-27 | 2006-09-27 | 半導体歪測定装置、歪測定方法、圧力センサ及び加速度センサ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008082835A JP2008082835A (ja) | 2008-04-10 |
JP4889425B2 true JP4889425B2 (ja) | 2012-03-07 |
Family
ID=39353863
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006262247A Expired - Fee Related JP4889425B2 (ja) | 2006-09-27 | 2006-09-27 | 半導体歪測定装置、歪測定方法、圧力センサ及び加速度センサ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4889425B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010085143A (ja) * | 2008-09-30 | 2010-04-15 | Torex Semiconductor Ltd | 加速度センサー |
JP5225883B2 (ja) * | 2009-02-12 | 2013-07-03 | トレックス・セミコンダクター株式会社 | 加速度センサー |
WO2015107728A1 (ja) * | 2014-01-16 | 2015-07-23 | 株式会社村田製作所 | ピエゾ抵抗素子およびその製造方法 |
JP6971109B2 (ja) * | 2017-09-27 | 2021-11-24 | 京セラ株式会社 | センサ素子 |
JP7298092B2 (ja) * | 2019-01-30 | 2023-06-27 | ミネベアミツミ株式会社 | センサ装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07302917A (ja) * | 1994-05-10 | 1995-11-14 | Fuji Electric Co Ltd | 半導体圧力センサ |
JPH1022511A (ja) * | 1996-06-28 | 1998-01-23 | Matsushita Electric Works Ltd | 半導体圧力センサ及びその製造方法 |
JP3624597B2 (ja) * | 1996-12-10 | 2005-03-02 | 株式会社デンソー | 半導体装置及びその製造方法 |
JP4123927B2 (ja) * | 2002-12-13 | 2008-07-23 | 株式会社豊田中央研究所 | 力検知素子 |
-
2006
- 2006-09-27 JP JP2006262247A patent/JP4889425B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008082835A (ja) | 2008-04-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8522613B2 (en) | Acceleration sensor | |
KR100502497B1 (ko) | 다이어프램식 반도체 압력 센서 | |
WO2017028466A1 (zh) | 一种mems应变计芯片及其制造工艺 | |
JP3344138B2 (ja) | 半導体複合センサ | |
JP4889425B2 (ja) | 半導体歪測定装置、歪測定方法、圧力センサ及び加速度センサ | |
JP5252016B2 (ja) | 振動式トランスデューサ | |
JP5206726B2 (ja) | 力学量検出装置およびその製造方法 | |
JP5436404B2 (ja) | 半導体圧力センサ及びその製造方法 | |
US20150008544A1 (en) | Physical quantity sensor | |
US20100314701A1 (en) | Pressure sensor and manufacturing method thereof | |
CN105021328B (zh) | Cmos工艺兼容的压阻式压力传感器及其制备方法 | |
JP4431475B2 (ja) | 半導体型3軸加速度センサ | |
US7666699B2 (en) | Semiconductor strain gauge and the manufacturing method | |
US11643324B2 (en) | MEMS sensor | |
US20110001199A1 (en) | Pressure sensor and pressure sensor manufacturing method | |
JP6652479B2 (ja) | 差圧検出素子及び流量計測装置 | |
JP2022042992A (ja) | ひずみゲージおよびひずみ測定アセンブリ | |
US20090243005A1 (en) | Semiconductor physical quantity sensor and method for manufacturing the same | |
US10447231B2 (en) | Vibration transducer | |
JP5191030B2 (ja) | 半導体歪みゲージ | |
JP3187754B2 (ja) | 半導体センサおよびその製造方法 | |
JP5067295B2 (ja) | センサ及びその製造方法 | |
JP2008170271A (ja) | 外力検知センサ | |
JP2009049026A (ja) | 半導体圧力センサ | |
JPS62268167A (ja) | 薄膜圧力センサ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080922 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081210 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090223 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110322 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110520 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111122 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111213 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141222 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |