JP2008170271A - 外力検知センサ - Google Patents
外力検知センサ Download PDFInfo
- Publication number
- JP2008170271A JP2008170271A JP2007003608A JP2007003608A JP2008170271A JP 2008170271 A JP2008170271 A JP 2008170271A JP 2007003608 A JP2007003608 A JP 2007003608A JP 2007003608 A JP2007003608 A JP 2007003608A JP 2008170271 A JP2008170271 A JP 2008170271A
- Authority
- JP
- Japan
- Prior art keywords
- active layer
- soi substrate
- external force
- movable
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】外力検知センサの外力検出に対する信頼性を高める。
【解決手段】半導体から成る支持層39と絶縁層40と半導体から成る活性層41とが積層一体化されているSOI基板38の少なくとも周端縁部により構成される固定部32と、固定部32によって囲まれているSOI基板38の領域にSOI基板38を加工して形成され検知対象の外力によって可動する可動部31,33と、可動部31,33に加えられた外力の大きさが大きくなるにつれて大きくなる可動部の可動量を検出して外力の大きさを検知するための検知部34とを有し、検知部34は、SOI基板38における可動部形成領域の活性層41に形成されている構成を備えた外力検知センサであって、SOI基板38における固定部形成領域の活性層41には、SOI基板38の表面側から絶縁層40に至る溝部2を、可動部形成領域を全周に渡って囲む形態で形成する。
【選択図】図1
【解決手段】半導体から成る支持層39と絶縁層40と半導体から成る活性層41とが積層一体化されているSOI基板38の少なくとも周端縁部により構成される固定部32と、固定部32によって囲まれているSOI基板38の領域にSOI基板38を加工して形成され検知対象の外力によって可動する可動部31,33と、可動部31,33に加えられた外力の大きさが大きくなるにつれて大きくなる可動部の可動量を検出して外力の大きさを検知するための検知部34とを有し、検知部34は、SOI基板38における可動部形成領域の活性層41に形成されている構成を備えた外力検知センサであって、SOI基板38における固定部形成領域の活性層41には、SOI基板38の表面側から絶縁層40に至る溝部2を、可動部形成領域を全周に渡って囲む形態で形成する。
【選択図】図1
Description
本発明は、例えば加速度センサ等の外力検知センサに関するものである。
図5(a)には外力検知センサの一つである加速度センサの主要構成部分の一例が模式的な平面図により示され、図5(b)には図5(a)に示されるA−A部分に対応する位置の加速度センサの模式的な断面図が示されている。図5(a)、(b)に示される加速度センサ30は、浮いた状態で配設されている重り部31と、当該重り部31の周面を間隔を介して囲む形態で配設されている固定部32と、重り部31を図5(b)に示されるZ軸方向に変位可能な状態で固定部32に支持固定させるための片持ち梁33と、片持ち梁33に形成される検知部34と、検知部34等を電気的に外部と接続させるための外部接続手段35と、重り部31の図5(b)に示す上方側と下方側のそれぞれに重り部31と間隔を介して配置され重り部31の収容配置用の閉空間を形成するための封止用部材36とを有して構成されている。
この例では、重り部31と固定部32と片持ち梁33は、SOI(Silicon-On-Insulator)基板38を加工して形成されている。つまり、SOI基板38は、シリコンから成る支持層39と、SiO2から成る絶縁層40と、シリコンから成る活性層41とが下側から上に向けて順に積層して一体化されている基板である。固定部32は、そのSOI基板38の周端縁部により構成されている。また、重り部31は、固定部32により囲まれているSOI基板38の重り部形成領域と固定部32の形成領域との境界となる領域に、支持層39側から活性層41側に貫通する貫通孔42が片持ち梁33の形成領域を避けて形成されることによって、形作られる。また、片持ち梁33は、上記固定部32により囲まれているSOI基板38の領域内における片持ち梁形成領域の支持層39および絶縁層40を除去することにより構成されるものであり、当該片持ち梁33は、SOI基板38の活性層41により形成されており、重り部31や固定部32よりも薄く形成され撓み変形し易くなっている。
上記のように重り部31と固定部32と片持ち梁33が形成されたSOI基板38の上下両側には当該SOI基板38を挟み込む形態でガラス基板から成る封止用部材36が配置されている。固定部32の支持層39側の表面と活性層41側の表面にはそれぞれ接着層43が重り部31の形成領域の全周を囲む形態で積層形成されており、封止用部材36はその接着層43によりSOI基板38と接合一体化されている。この封止用部材36と接着層43と固定部32によって、重り部31および片持ち梁33をZ軸方向に可動可能な状態で収容する閉空間が形成されている。なお、図5(b)中の符号44は、活性層41の表面に形成される絶縁膜(例えば、SiO2膜や、SiNx膜など)を示している。
この例では、重り部31と片持ち梁33は、検知対象の外力によって可動する可動部と成している。すなわち、検知対象の図5(b)に示すZ軸方向の加速度が発生すると、そのZ軸方向の加速度に起因した力によって重り部31がZ軸方向に変位し、また、片持ち梁33は撓み変形する。その重り部31の変位量や、片持ち梁33の撓み変形量は、加速度が大きくなるにつれて大きくなるというように加速度の大きさに応じたものである。
この加速度センサ30の構成では、その片持ち梁33の撓み変形量(つまり、可動部の可動量)を検出して加速度の大きさを検知するための構成を備えている。つまり、可動部である片持ち梁33には次に示すような検知部34が形成されている。検知部34は、図6に表されている拡大図のように、片持ち梁33の表面側に形成された四つのピエゾ抵抗部45を有して構成されている。それら四つのピエゾ抵抗部45は、四角形状の各辺の位置にそれぞれ配置され四角形状を形作るように電気的に接続されてブリッジ回路を構成している。そのブリッジ回路の四つの接続部46のうちの一つの接続部46(Vdd)は、電圧印加手段の高電位側(例えば5Vの電圧供給側)に、また、その接続部46(Vdd)の対角位置にある接続部46(Vgnd)は、その電圧印加手段の低電位側(例えばグランド)に、それぞれ、接続される。さらに残りの二つの接続部46(Vo1,Vo2)は、それぞれ、外力検出手段(図示せず)に電気的に接続される。
図7には、ピエゾ抵抗部45の一構成例が周辺の構成部分と共に模式的な断面図により示されている。この加速度センサ30の構成では、SOI基板38の活性層(シリコン層)41はn型半導体と成しており、ピエゾ抵抗部45は、片持ち梁33を構成している活性層41の表面の一部分に不純物をドープして形成されたp型半導体により構成されている。ピエゾ抵抗部45は、応力変化に応じて電気抵抗の大きさが変化するものである。ピエゾ抵抗部45の両端はそれぞれ別々の端子部48に接続されている。
端子部48は、活性層41の表面の一部分に形成された端子用部位49と、当該端子用部位49に接合され端子用部位49と電気的に導通している電極50とを有して構成されている。端子用部位49は、活性層41の表面の一部分に不純物をドープして形成されたp型半導体により構成されており、当該端子用部位49はピエゾ抵抗部45よりも電気抵抗が小さくなるように不純物のドープ量が調整されて形成されている。電極50は、活性層41に積層形成された絶縁膜44の表面上に形成されており、当該電極50の一部は、絶縁膜44に設けられた貫通孔であるコンタクトホール51を通って絶縁膜44の表面側から活性層41の表面側に伸長形成されて活性層41の端子用部位49に接合している。端子部48は上記のように構成されている。この端子部48の電極50は絶縁膜44上に形成されている配線パターン52に電気的に接続されている。
四つのピエゾ抵抗部45は、上記のような端子部48と配線パターン52を介して電気的に接続して図6に示すようなブリッジ回路を構成している。また、固定部32に積層形成されている絶縁層44の表面上には、ブリッジ回路の四つの接続部46にそれぞれ一対一の関係で配線パターン(図示せず)を介して接続する四つの電極パッド35Aが図5(a)に示されるように互いに間隔を介して形成されている。また、封止用部材36および接着層43には表面側から電極パッド35Aに達する孔部35Bが形成され、当該孔部35Bの内部、および、封止用部材36の表面における孔部35Bの開口端縁部には導体膜35Cが形成されている。上記電極パッド35Aと孔部35Bと導体膜35Cと配線パターンは、閉空間内に収容配置されている検知部であるブリッジ回路を外部と電気的に接続させるための外部接続手段35を構成している。この外部接続手段35と接続部46と配線パターン52と端子部48を介して、ピエゾ抵抗部45には電圧が印加される。また、この例では、図示しない外部接続手段によって活性層41には、例えば、ブリッジ回路の接続部46(Vdd)に印加される電圧と同電位の電圧が印加される。
加速度センサ30の構成では、Z軸方向の加速度が発生していない状態のときには、ブリッジ回路の四つのピエゾ抵抗部45の電気抵抗の大きさが平衡状態となって接続部46(Vo1,Vo2)の電位に差が生じないように形成されている。これに対して、Z軸方向の加速度が発生して片持ち梁33が撓み変形すると、その片持ち梁33の撓み変形による応力変化によって各ピエゾ抵抗部45の電気抵抗の大きさが変化する。図6に示すピエゾ抵抗部45a,45cは、通電する電流の向きがX軸方向に沿う方向であるのに対して、ピエゾ抵抗部45b,45cは、通電する電流の向きがY軸方向に沿う方向であるというように、ピエゾ抵抗部45a,45cとピエゾ抵抗部45b,45cとの電流の通電方向に差違がある。この電流通電方向の差違と、ピエゾ抵抗部45の形成位置の差違とによって、Z軸方向の加速度による片持ち梁33の撓み変形により各ピエゾ抵抗部45の電気抵抗の大きさが変化すると、図6のブリッジ回路の四つのピエゾ抵抗部45の電気抵抗の平衡状態が崩れる。これにより、ブリッジ回路の接続部46(Vo1,Vo2)の電位に差が生じる。この差は、片持ち梁33の撓み変形量が大きくなると大きくなるというように、接続部46(Vo1,Vo2)の電位差と片持ち梁33の撓み変形量(加速度の大きさ)との間には相関関係がある。このことから、ブリッジ回路の接続部46(Vo1,Vo2)に接続されている外力検出手段により検出される接続部46(Vo1,Vo2)の電位差に基づいて、Z軸方向の加速度の大きさを検出することができる。
ところで、SOI基板38の活性層41と支持層39はその間にある絶縁層40によって絶縁されている。しかしながら、その絶縁層40は厚みが1μm以下というように薄いものである。また、SOI基板38の周端面は外部に露出しているために結露による水滴や埃等の異物が付着し、その異物のなかには絶縁層40の厚みよりも大きなものがある。このため、例えば図8のモデル図に示されるように、SOI基板38の周端面に異物Jが支持層39と活性層41とを架け渡すような状態で付着することがあり、この場合には、支持層39と活性層41が導通して、次に示すような問題が発生していた。
つまり、活性層41には前述したように電圧を印加して当該活性層41の電位の安定化が図られている。これに対して、支持層39は電気的に浮いた状態である。このため、活性層41が支持層39に導通してしまうと、支持層39に起因して活性層41の電位が不安定に変動し易くなる。活性層41の電位が不安定になると、加速度センサ30の加速度検出の性能が低下する虞がある。
すなわち、活性層41はn型半導体であり、ピエゾ抵抗部45はp型半導体であることから、活性層41とピエゾ抵抗部45はPN接合となり、当該PN接合部分には、図7に示されるように、空乏層Hが形成される。PN間の電位差が大きくなるに従って空乏層Hの厚みDが厚くなっていき、この空乏層Hの厚みDが厚くなるにつれてピエゾ抵抗部45の厚み(深さ)が薄くなり、ピエゾ抵抗部45の電気抵抗の大きさが大きくなるというように、活性層41とピエゾ抵抗部45のPN間の電位差の変化に応じてピエゾ抵抗部45の電気抵抗の大きさが変化する。このため、例えば、活性層41の電位不安定さに起因したピエゾ抵抗部45の電気抵抗の大きさ変動によって、加速度が発生していないのにも拘わらず、加速度センサ30の検知部34であるブリッジ回路から、加速度が発生した如くの電圧が出力されてしまったり、加速度が発生したときにブリッジ回路から出力される電圧値と、発生した加速度の大きさとの関係が、予め与えられている加速度の大きさと上記ブリッジ回路の出力値との相関関係からずれたものになってしまうというような事態が発生する。このため、ブリッジ回路から出力される電圧値に基づいて、正確な加速度の大きさを検出することができないことがあり、加速度センサ30の加速度検出に対する信頼性を低下させてしまうという問題が発生する。
上記のように、活性層41がSOI基板38の周端面に付着した異物Jを介して支持層39に導通して活性層41の電位が不安定になると、加速度センサ30の加速度検出に対する信頼性が低下するという問題が発生する。
本発明は上記課題を解決するために成されたものであり、その目的は、SOI基板の周端面に付着した異物に因る活性層と支持層間のショートに起因した活性層の電位の不安定化を防止して、活性層の不安定な電位状態に起因した外力検知センサの検出性能の低下を回避することができる外力検知センサを提供することにある。
上記目的を達成するために、この発明は次に示す構成をもって前記課題を解決するための手段としている。すなわち、この発明は、
半導体から成る支持層と、絶縁層と、半導体から成る活性層とが下側から上に向けて順に積層して一体化されているSOI基板の少なくとも周端縁部により構成される固定部と、
固定部によって囲まれている上記SOI基板の領域にSOI基板を加工して形成され検知対象の外力によって可動する可動部と、
可動部に加えられた外力の大きさが大きくなるにつれて大きくなる可動部の可動量を検出して外力の大きさを検知するための検知部と、
を有し、
上記検知部は、上記SOI基板における可動部形成領域の活性層に形成されている構成を備えた外力検知センサであって、
上記SOI基板における固定部形成領域の活性層には、SOI基板の表面側から絶縁層に至る溝部が、可動部形成領域を全周に渡って囲む形態で形成されており、その溝部は、SOI基板の周端面を構成している活性層部分と、可動部を構成している活性層部分とを電気的に絶縁していることを特徴としている。
半導体から成る支持層と、絶縁層と、半導体から成る活性層とが下側から上に向けて順に積層して一体化されているSOI基板の少なくとも周端縁部により構成される固定部と、
固定部によって囲まれている上記SOI基板の領域にSOI基板を加工して形成され検知対象の外力によって可動する可動部と、
可動部に加えられた外力の大きさが大きくなるにつれて大きくなる可動部の可動量を検出して外力の大きさを検知するための検知部と、
を有し、
上記検知部は、上記SOI基板における可動部形成領域の活性層に形成されている構成を備えた外力検知センサであって、
上記SOI基板における固定部形成領域の活性層には、SOI基板の表面側から絶縁層に至る溝部が、可動部形成領域を全周に渡って囲む形態で形成されており、その溝部は、SOI基板の周端面を構成している活性層部分と、可動部を構成している活性層部分とを電気的に絶縁していることを特徴としている。
この発明によれば、外力検知センサを構成するSOI基板における固定部形成領域の活性層には溝部が形成され、当該溝部は、SOI基板の周端面を構成している活性層部分と、可動部を構成している活性層部分とを電気的に絶縁している構成とした。このため、SOI基板の周端面に付着した埃や水滴等の異物によってSOI基板の周端面における支持層と活性層が電気的に導通してしまっても、支持層と電気的に導通してしまった周端面を構成する活性層部分と、可動部を構成している活性層部分とは、上記溝部によって電気的に絶縁されているので、可動部を構成している活性層部分は支持層との電気的な絶縁状態は保持される。
このため、可動部を構成している活性層部分、換言すれば、検知部が形成されている活性層部分が支持層に導通してしまったために、検知部形成領域の活性層部分の電位が不安定になるという問題発生を回避することができる。これにより、検知部形成領域の活性層部分の電位の不安定な状態に起因した外力検知センサの検出性能の信頼性の低下を防止することができる。
検知部がピエゾ抵抗部により構成されているものにあっては、ピエゾ抵抗部が形成されている活性層部分の電位が不安定になると、ピエゾ抵抗部と活性層のPN間の電位差が不安定となって、ピエゾ抵抗部と活性層のPN接合部分の空乏層の厚みが不安定となる。これにより、ピエゾ抵抗部の電気抵抗の大きさが不安定に変動することとなり、このことに起因して、ピエゾ抵抗部を有した検知部の出力値に基づいた外力検出の性能が悪化するという問題が発生する。これに対して、この発明において特有な構成を備えて検知部が形成されている活性層部分の電位の安定化が図られることにより、ピエゾ抵抗部と活性層のPN接合部分の空乏層の厚みが安定化して、ピエゾ抵抗部を有した検知部の出力値に基づいた外力検出の性能の悪化を回避することができる。
SOI基板の上下両側には封止用部材が接合一体化され当該封止用部材と固定部により可動部を気密封止するための閉空間が形成され、可動部が、その閉空間内に変位可能な状態で収容配置されている構成を備えているものにあっては、可動部が閉空間内に収容配置されているが、SOI基板の周端面は外部に露出されているので、その露出しているSOI基板の周端面に埃や水滴等の異物が付着してSOI基板の支持層と活性層が周端面の異物を介して電気的に導通してしまって前述したような外力検出の性能悪化の問題が発生する虞がある。これに対して、この発明において特有な構成を備えることによって、上記同様に、検知部が形成されている活性層部分の電位の安定化を図ることができるので、SOI基板の周端面に付着した異物に起因した外力検出の性能悪化の問題を防止することができて、外力検出の性能に対する信頼性を高めることができる。
以下に、この発明に係る実施形態例を図面に基づいて説明する。
図1(a)には本発明に係る外力検知センサである加速度センサの一実施形態例の主要構成部分が模式的な平面図により示され、図1(b)には図1(a)のA−A部分に対応する位置の加速度センサの模式的な断面図が示されている。なお、この実施形態例の加速度センサの説明において、前記図5に示す加速度センサ30と同一構成部分には同一符号を付し、その共通部分の重複説明は省略する。
この実施形態例の加速度センサ1では、重り部31と固定部32と片持ち梁33はSOI基板38により構成されており、このSOI基板38における固定部32の形成領域の活性層41の部分には、溝部2が、可動部である重り部31および片持ち梁33の形成領域を全周に渡って囲む形態で形成されている。その溝部2は、SOI基板38の表面側から絶縁層40に至る溝であり、SOI基板38の周端面を構成している活性層部分Sと、可動部である重り部31および片持ち梁33を構成している活性層部分Tとを電気的に絶縁している。
この実施形態例の加速度センサ1における上記以外の構成は図5の加速度センサ30と同様な構成である。
以下に、この実施形態例の加速度センサ1の製造工程の一例を図2と図3に基づいて説明する。
まず、図2(a)に示すようなSOI基板38の活性層41においてピエゾ抵抗部45を形成する領域や端子部48の接合用部位49を形成する領域等が定められ、それら各形成領域に活性層41の表面側から不純物をドープして、図2(b)の拡大図に示されるように、ピエゾ抵抗部45や端子部48の接合用部位49等を形成する。この工程における不純物のドープ手法としては、例えば、気層拡散手法や、固層拡散手法や、イオン注入手法等の様々な手法があり、ここでは、何れの手法を用いてもよい。
次に、図2(c)に示されるように、SOI基板38の活性層41の表面に絶縁層44を形成する。この絶縁層44は、活性層41の表面を保護すると共に、絶縁層44の表面上に形成される電極や配線と、活性層41とを絶縁させるためのものである。例えば、絶縁層44としてSiO2等の酸化膜を形成する場合には、例えば熱酸化手法により活性層41の表面部分を酸化させて絶縁層44が形成される。また、絶縁層44としてSiNx膜が形成される場合には、例えばp−CVD法により絶縁層44が活性層41上に積層形成される。
絶縁層44の形成後には、図2(d)に示されるように、その絶縁層44の予め定められた位置にコンタクトホール51を開口形成する。そのコンタクトホール51は、例えばフォトリソ技術を用いて形成することができる。つまり、まず、絶縁層44の表面全面にレジスト膜を形成し、その後、そのレジスト膜の上方側に配置したコンタクトホール形成位置規制用のマスクを利用してコンタクトホール形成領域以外のレジスト膜部分を紫外線照射により硬化させる。そして、レジスト膜の硬化してない部分、つまり、コンタクトホール形成領域のレジスト膜部分を除去してレジスト膜に絶縁層44まで達する孔部を形成する。その後、そのレジスト膜の孔部の形成位置の絶縁膜44の部分をそのレジスト膜の孔部を通して例えばドライエッチング手法やウエットエッチング手法により除去してコンタクトホール51を形成する。その後、レジスト膜を例えばアッシング手法により除去する。このようにフォトリソ技術を利用してコンタクトホール51を形成することができる。
絶縁膜44にコンタクトホール51を形成した後には、図2(e)に示すように、絶縁層44の表面に電極50や配線パターン52や電極パッド35A等と成す導体パターンを形成する。この導体パターンも例えばフォトリソ技術を利用して形成することができる。例えば、絶縁層44の表面全面に例えばスパッタ等の成膜形成技術により導体膜を形成し、次に、その導体膜の表面全面にレジスト膜を形成する。そして、そのレジスト膜の上方側に配置した導体パターン形成用のマスクを利用して導体パターン形成領域のレジスト膜部分を紫外線照射により硬化させる。そして、レジスト膜の硬化してない部分、つまり、導体パターン形成領域以外のレジスト膜部分を除去する。その後、レジスト膜が形成されていない導体膜の部位を例えばドライエッチング手法やウエットエッチング手法により除去して導体パターンを形作る。然る後に、レジスト膜を例えばアッシング手法により除去する。このようにフォトリソ技術を利用して絶縁層44の表面上に電極50や配線パターン52や電極パッド35A等と成る導体パターンを形成することができる。なお、絶縁層44の表面全面に導体膜を形成する工程でその導体膜を形成する導体材料の一部はコンタクトホール51の内部に入り込む。そのコンタクトホール51の内部に入り込んだ導体材料によって、絶縁層44の表面に形成された導体膜(電極50)と、SOI基板38の活性層41に形成された例えば端子部48の接合用部位49とを電気的に接続させる導通路が構成される。
絶縁層44の表面に導体パターンを形成した後には、図3(a)に示されるように、SOI基板38における溝部2の形成領域および貫通孔42の形成領域に位置している絶縁膜44の部位を除去し、引き続いて、その溝部2の形成領域および貫通孔42の形成領域に位置している活性層41の部位を例えば前述したようなフォトリソ技術を利用したエッチング手法により除去する。これにより、溝部2が形成されると共に、貫通孔42におけるSOI基板38の表面側から絶縁層40の位置までの部分が形成される。なお、図3(a)〜(e)では、ピエゾ抵抗部45と端子部48と電極50と導体パターン52等の図示は省略されている。
然る後に、図3(b)に示されるように、SOI基板38における貫通孔42の形成領域および片持ち梁33の形成領域に位置している支持層39の部位を例えば前述したようなフォトリソ技術を利用したエッチング手法により除去し、引き続いて、その貫通孔42の形成領域および片持ち梁33の形成領域に位置している絶縁層40の部位をエッチング手法により除去して、貫通孔42を貫通形成すると共に、片持ち梁33を形成する。
その後、図3(c)に示されるように、固定部32の活性層41側の表面と支持層39側の表面との両面全面に接着層43を積層形成する。そして、SOI基板38の上下両側にガラス基板から成る封止用部材36をそれぞれ配置し接着層43によりSOI基板38と封止用部材36とを接合する。
その後、図3(d)に示されるように、封止用部材36の表面から電極パッド35Aに至る孔部35Bを形成し、図3(e)に示されるように、その孔部35Bの内壁面および開口端縁部に導体膜35Cを形成する。
上記のような製造工程を経て、外力検知センサである加速度センサ1を製造することができる。
なお、この発明は上記実施形態例の形態に限定されるものではなく、様々な実施の形態を採り得る。例えば、この実施形態例では、重り部31および片持ち梁33から成る可動部の可動量を検出する検知部として、4つのピエゾ抵抗部45によるブリッジ回路が設けられていたが、検知部はピエゾ抵抗部45のブリッジ回路に限定されるものではない。例えば、重り部31および片持ち梁33を構成する活性層41の部分が電極として機能する構成とし当該重り部31および片持ち梁33の活性層41の部分が検知部と成している構成としてもよい。この場合には、例えば、重り部31および片持ち梁33の可動量(つまり、検知部の可動量)は次に示すように静電容量の変化を利用して検出される。
すなわち、例えば図4の模式的な断面図に示されるように、重り部31、あるいは、重り部31および片持ち梁33に間隙を介して対向する封止用部材36の領域には検出用の電極4が形成される。また、重り部31および片持ち梁33を構成している活性層41の部分に電圧を印加するための外部接続手段5が形成される。その外部接続手段5は、重り部31および片持ち梁33を構成している活性層41の一部分に不純物をドープして電気抵抗の大きさを活性層41の電気抵抗の大きさよりも小さくした低抵抗の端子用部位6と、この端子用部位6が形成されている活性層41の部位の上側に設けられ端子用部位6と電気的に接続している電極パッド7と、封止用部材36の表面側から電極パッド7に達する孔部8と、当該孔部8の内部および開口端縁部に形成される導体膜9とを有して構成されている。重り部31と片持ち梁33は、その外部接続手段5を介して外部と電気的に接続することができる。
図4の例では、検出用電極4の一部は接着層43の内部にまで伸長形成されており、当該検出用電極4の伸長形成部分は外部接続手段10に電気的に接続されている。その外部接続手段10は、封止用部材36の表面側から検出用電極4の伸長形成部分に至る孔部11と、当該孔部11の内部および開口端縁部に形成されている導体膜12とを有して構成されている。検出用電極4は、その外部接続手段10を介して外部と電気的に接続することができる。
図4の例では、電極として機能する重り部31および片持ち梁33を構成している活性層41の部分(検知部)と、検出用電極4との間に、外部接続手段5,10を介して電圧が印加されると、検知部である活性層41の部分と、検出用電極4との間に静電容量が生じる。検知対象の外力であるZ軸方向の加速度が発生して可動部である重り部31および片持ち梁33が可動すると、その可動量に応じて、検知部(重り部31および片持ち梁33)と検出用電極4間の間隙の大きさが変化するので、検知部と検出用電極4間の静電容量の大きさも変化する。このことから、外部接続手段5,10を介して、検知部と検出用電極4間の電圧の変化を検知部と検出用電極4間の静電容量の大きさの変化として検出することで、当該検出値に基づいてZ軸方向の加速度の大きさを検出することができる。
図4の構成を備えている加速度センサにおいても、SOI基板38における固定部形成領域の活性層に溝部2を、可動部形成領域の全周を渡って囲む形態で形成し、その溝部2によって、SOI基板38の周端面を構成している活性層部分Sと、可動部(重り部31および片持ち梁33)を構成している活性層部分Tとを電気的に絶縁する。これにより、SOI基板38の周端面に付着した異物Jに起因して、可動部(重り部31および片持ち梁33)を構成している活性層部分T(つまり、検知部)の電位が不安定になるという問題を防止する。これにより、外力検出の信頼性低下を回避することができる。
また、この実施形態例では、SOI基板38と、ガラス基板である封止用部材36とは接着層43により接合されていたが、SOI基板38のシリコン層である支持層39および活性層41と、ガラス基板である封止用部材36とは、陽極接合手法により接合してもよい。この場合には、例えば、重り部31と、封止用部材36との間に空隙を形成するために、封止用部材36には、重り部31に対向する部分に、凹部が形成される。
さらに、この実施形態例では、ピエゾ抵抗部45はp型半導体と成し、活性層41はn型半導体と成していたが、ピエゾ抵抗部45はn型半導体と成し、活性層41はp型半導体と成していてもよい。さらに、この実施形態例における加速度センサ1の重り部31は片持ち梁33により固定部32に支持固定されていたが、例えば、重り部31は両持ち梁によってZ軸方向に変位可能な状態で固定部32に支持固定されている形態としてもよい。このように、加速度センサを構成する重り部や、固定部や、梁の形態は図1に示される形態に限定されるものではない。さらに、この実施形態例では、加速度センサを例にして本発明の外力検知センサの実施の形態例を述べたが、例えば、本発明は、加速度センサ以外の例えば角速度センサ等の外力検知センサにも適用することができるものである。
1 加速度センサ
2 溝部
31 重り部
32 固定部
33 片持ち梁
34 検知部
36 封止用部材
45 ピエゾ抵抗部
2 溝部
31 重り部
32 固定部
33 片持ち梁
34 検知部
36 封止用部材
45 ピエゾ抵抗部
Claims (3)
- 半導体から成る支持層と、絶縁層と、半導体から成る活性層とが下側から上に向けて順に積層して一体化されているSOI基板の少なくとも周端縁部により構成される固定部と、
固定部によって囲まれている上記SOI基板の領域にSOI基板を加工して形成され検知対象の外力によって可動する可動部と、
可動部に加えられた外力の大きさが大きくなるにつれて大きくなる可動部の可動量を検出して外力の大きさを検知するための検知部と、
を有し、
上記検知部は、上記SOI基板における可動部形成領域の活性層に形成されている構成を備えた外力検知センサであって、
上記SOI基板における固定部形成領域の活性層には、SOI基板の表面側から絶縁層に至る溝部が、可動部形成領域を全周に渡って囲む形態で形成されており、その溝部は、SOI基板の周端面を構成している活性層部分と、可動部を構成している活性層部分とを電気的に絶縁していることを特徴とする外力検知センサ。 - 検知部は、可動部を構成している活性層の表面の一部分に形成され応力変化に応じて電気抵抗の大きさが変化するピエゾ抵抗部を有して構成されていることを特徴とする請求項1記載の外力検知センサ。
- SOI基板の上下両側には封止用部材が接合一体化され当該封止用部材と固定部により可動部を気密封止するための閉空間が形成され、可動部は、その閉空間内に変位可能な状態で収容配置されていることを特徴とする請求項1又は請求項2記載の外力検知センサ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007003608A JP2008170271A (ja) | 2007-01-11 | 2007-01-11 | 外力検知センサ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007003608A JP2008170271A (ja) | 2007-01-11 | 2007-01-11 | 外力検知センサ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008170271A true JP2008170271A (ja) | 2008-07-24 |
Family
ID=39698509
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007003608A Pending JP2008170271A (ja) | 2007-01-11 | 2007-01-11 | 外力検知センサ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008170271A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011209060A (ja) * | 2010-03-29 | 2011-10-20 | Denso Corp | 加速度センサ、及びその製造方法 |
US8522613B2 (en) | 2009-11-17 | 2013-09-03 | Oki Semiconductor Co., Ltd. | Acceleration sensor |
-
2007
- 2007-01-11 JP JP2007003608A patent/JP2008170271A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8522613B2 (en) | 2009-11-17 | 2013-09-03 | Oki Semiconductor Co., Ltd. | Acceleration sensor |
JP2011209060A (ja) * | 2010-03-29 | 2011-10-20 | Denso Corp | 加速度センサ、及びその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5195102B2 (ja) | センサおよびその製造方法 | |
US8490495B2 (en) | Capacitive pressure sensor with vertical electrical feedthroughs and method to make the same | |
US7382599B2 (en) | Capacitive pressure sensor | |
JP4737276B2 (ja) | 半導体力学量センサおよびその製造方法 | |
US7533570B2 (en) | Electrostatic-capacitance-type acceleration sensor | |
KR100580440B1 (ko) | 도핑된 반도체층을 배선으로 사용한 반도체 가속도 센서 | |
US20160016788A1 (en) | Soi substrate, physical quantity sensor, soi substrate manufacturing method, and physical quantity sensor manufacturing method | |
US20200240857A1 (en) | Sensor device | |
JP4431475B2 (ja) | 半導体型3軸加速度センサ | |
JP2004333133A (ja) | 慣性力センサ | |
US9804233B2 (en) | MEMS magnetic field sensor | |
JP6123613B2 (ja) | 物理量センサおよびその製造方法 | |
US20110001199A1 (en) | Pressure sensor and pressure sensor manufacturing method | |
JP2008170271A (ja) | 外力検知センサ | |
US7838320B2 (en) | Semiconductor physical quantity sensor and method for manufacturing the same | |
JP6155648B2 (ja) | ピエゾ抵抗素子及び半導体センサ | |
JP2007263765A (ja) | ウェハレベルパッケージ構造体およびセンサ装置 | |
JP2008172011A (ja) | ピエゾ抵抗構造およびそれを用いた外力検知センサ | |
JP2010054210A (ja) | 静電容量型半導体物理量センサの製造方法及び静電容量型半導体物理量センサ | |
JP5191030B2 (ja) | 半導体歪みゲージ | |
JP2006214963A (ja) | 加速度センサ及び電子機器並びに加速度センサの製造方法 | |
JP5067295B2 (ja) | センサ及びその製造方法 | |
JP2009198327A (ja) | Memsセンサ | |
JP2006184014A (ja) | 加速度センサ | |
JP2008218464A (ja) | 半導体装置 |