CN207572353U - 薄膜器件 - Google Patents

薄膜器件 Download PDF

Info

Publication number
CN207572353U
CN207572353U CN201690000755.4U CN201690000755U CN207572353U CN 207572353 U CN207572353 U CN 207572353U CN 201690000755 U CN201690000755 U CN 201690000755U CN 207572353 U CN207572353 U CN 207572353U
Authority
CN
China
Prior art keywords
film
thin
resin layer
resistor element
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201690000755.4U
Other languages
English (en)
Inventor
芦峰智行
进藤智
竹岛裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Application granted granted Critical
Publication of CN207572353U publication Critical patent/CN207572353U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Ceramic Capacitors (AREA)

Abstract

本实用新型的目的在于提供防止由于树脂层膨胀产生的应力而薄膜电阻元件破损且可靠性高的薄膜器件。在电阻薄膜(12)中的俯视时与第一金属薄膜(15a～15c)重叠的部分，由第一金属薄膜(15a～15c)将电阻薄膜(12)压向基板(1)，所以能够缓和由于在高温状态下树脂层(3)膨胀而施加给薄膜电阻元件(R1、R2)的弯曲应力等，由于在电阻薄膜(12)中的俯视时不与第一金属薄膜(15a～15c)重叠的部分形成有第一加强用薄膜(12a)，所以能够防止由于树脂层(3)膨胀产生的应力等而薄膜电阻元件(R1、R2)破损，能够得到可靠性高的带薄膜电阻元件(R1、R2)的薄膜器件(100)。

Description

薄膜器件
技术领域
本实用新型涉及具备薄膜电阻元件的薄膜器件。
背景技术
以往，提供了具备薄膜电阻元件的各种薄膜器件(例如参照专利文献1)。例如，图6所示的以往的薄膜器件500具备：形成在半导体基板 501上的集成电路502、配置在集成电路502上的多个电极焊盘503、以及形成在设置在各电极焊盘503间的钝化膜504上的树脂层505。树脂层505由聚酰亚胺树脂、环氧树脂等形成，在树脂层505的与电极焊盘503重叠的位置设置有贯通孔。另外，在树脂层505上形成有在贯通孔内经由阻挡金属层506而与电极焊盘503连接的再布线507。而且，在树脂层505上的被再布线507夹着的位置设置有薄膜电阻元件508。
在图6所示的薄膜器件500中，薄膜电阻元件508具备阻挡金属层 506和层叠在阻挡金属层506上的种子层509。阻挡金属层506由Ti、 TiN、Ni等形成，为了使电极焊盘503与再布线507的紧贴性提高而设置。另外，种子层509作为通过电镀法形成再布线507时的电极发挥作用，由Cu、Al等形成。而且，通过适当地调整阻挡金属层506以及种子层509各自的膜厚，来调整薄膜电阻元件508的电阻值。
专利文献1：日本特开2009-267248号公报(段落0012、0016、 0017、图1等)
然而，图6所示的薄膜器件500在向其它的基板等进行安装等时的热循环中被加热的情况下，由于树脂层505膨胀等而施加给薄膜电阻元件508弯曲应力，而有薄膜电阻元件508破损的担心。
发明内容
该实用新型是鉴于上述的课题而完成的，其目的在于提供能够得到防止由于树脂层膨胀产生的应力等而薄膜电阻元件破损、且可靠性高的薄膜器件的技术。
为了实现上述的目的，本实用新型的薄膜器件的特征在于，具备：基板；以及多个树脂层，被层叠在上述基板的一个主面侧，上述多个树脂层包括：第一树脂层，在上述第一树脂层的一个主面设置有薄膜电阻元件；以及第二树脂层，被配置在上述第一树脂层的与上述基板相反侧，并且在上述第二树脂层的一个主面设置有第一金属薄膜，上述薄膜电阻元件具有电阻薄膜和形成在上述电阻薄膜上的第一加强用薄膜，上述第一加强用薄膜被配置在俯视时不与上述第一金属薄膜重叠的部分。
在这样构成的实用新型中，在向其它的基板等进行安装等时的热循环中薄膜器件被加热的情况下，形成有薄膜电阻元件的第一树脂层朝向与热膨胀率较小的基板相反侧膨胀。此时，由于在被配置在第一树脂层的与基板相反侧的第二树脂层形成有第一金属薄膜，所以在薄膜电阻元件具有的电阻薄膜中的俯视时与第一金属薄膜重叠的部分，成为电阻薄膜被第一金属薄膜压向基板的状态。因此，能够缓和由于在高温状态下树脂层膨胀而施加给电阻薄膜的弯曲应力。另一方面，即使在电阻薄膜中的俯视时不与第一金属薄膜重叠的部分，也形成有第一加强用薄膜，所以能够防止由于树脂层膨胀产生的应力而薄膜电阻元件破损。
另外，也可以：上述薄膜电阻元件还具有形成在上述电阻薄膜上的连接电极，上述第一加强用薄膜与上述连接电极通过同一工艺同时形成。
若像这样构成，则通过同一工艺使用同一材料同时在电阻薄膜上形成用于降低与同薄膜电阻元件连接的引出电极的接触电阻的连接电极和第一加强用薄膜，从而能够将用于形成第一加强用薄膜的工序简单化。因此，能够不使制造工序增大而使用以往的制造工序，来提供防止了薄膜电阻元件的裂缝、断线的可靠性高的薄膜器件。另外，能够实现薄膜器件的制造成本的降低。
另外，也可以上述电阻薄膜含有Si。
即使像这样构成，也能够提供防止了由于含有Si而变脆的薄膜电阻元件的破损的、可靠性高的薄膜器件。
另外，也可以上述电阻薄膜的电阻率比上述第一加强用薄膜的电阻率大。
这样一来，在电阻薄膜中的形成了第一加强用薄膜的部分，利用电阻值取决于第一加强用薄膜的电阻率，在电阻薄膜上以任意的形状以及大小形成第一加强用薄膜，由此能够容易地进行薄膜电阻元件的电阻值设计。
另外，也可以：上述多个树脂层还包括第三树脂层，上述第三树脂层被配置在上述第一树脂层的上述基板侧，并且在上述第三树脂层的一个主面设置有第二金属薄膜，上述薄膜电阻元件还具有形成在上述电阻薄膜上的第二加强用薄膜，上述第二加强用薄膜被配置在俯视时不与上述第二金属薄膜重叠的部分。
若像这样构成，则在电阻薄膜中的成为夹在第二树脂层的第一金属薄膜与第三树脂层的第二金属薄膜之间的状态的部分，能够进一步缓和由于在高温状态下树脂层膨胀而施加给薄膜电阻元件的弯曲应力。另外，即使在电阻薄膜中的俯视时不与第二金属薄膜重叠的部分，也形成有第二加强用薄膜，所以能够更可靠地防止由于树脂层膨胀产生的应力而薄膜电阻元件破损。
另外，也可以：上述薄膜器件具备：第一外部电极、第二外部电极、第三外部电极及第四外部电极；可变电容型的薄膜电容器元件，被串联连接在上述第一外部电极、第二外部电极间；第一薄膜电阻元件，上述第一薄膜电阻元件的一端与上述第三外部电极连接；以及第二薄膜电阻元件，上述第二薄膜电阻元件的一端与上述第四外部电极连接，上述第一薄膜电阻元件、第二薄膜电阻元件各自的另一端与上述薄膜电容器元件两端分别连接，以使得上述薄膜电容器元件被插入在上述第一薄膜电阻元件、第二薄膜电阻元件的另一端间。
若像这样构成，则能够提供具备将第一外部电极、第二外部电极作为输入输出端子的可变电容型的薄膜电容器元件的薄膜器件。即，调整第三外部电极、第四外部电极间的电压来任意地调整经由第一薄膜电阻元件、第二薄膜电阻元件而施加给薄膜电容器元件的两端的电压，由此能够调整薄膜电容器元件的电容。
另外，也可以：还具备在产生了规定电压以上的静电放电的情况下形成不经由上述第一薄膜电阻元件、第二薄膜电阻元件以及上述薄膜电容器元件的电流路径的ESD保护元件。
若像这样构成，则若产生起因于规定电压以上的静电放电(ESD：Electro-StaticDischarge)的过电压，则通过ESD保护元件形成不经由第一薄膜电阻元件、第二薄膜电阻元件以及薄膜电容器元件的电流路径，所以能够保护第一薄膜电阻元件、第二薄膜电阻元件以及薄膜电容器元件免受过电压的损害。
根据本实用新型，在电阻薄膜中的俯视时与第一金属薄膜重叠的部分，由第一金属薄膜将电阻薄膜压向基板，所以能够缓和由于在高温状态下树脂层膨胀而施加给薄膜电阻元件的弯曲应力等，在电阻薄膜中的俯视时不与第一金属薄膜重叠的部分形成有第一加强用薄膜，所以能够防止由于树脂层膨胀产生的应力等而薄膜电阻元件破损，能够得到可靠性高的带薄膜电阻元件的薄膜器件。
附图说明
图1是本实用新型的第一实施方式所涉及的薄膜器件的剖视图。
图2是表示图1的薄膜器件的主要部分的俯视图，是用于说明薄膜电阻元件具有的加强用薄膜的配置位置的俯视图。
图3是表示图1的薄膜器件具备的电路的图。
图4是本实用新型的第二实施方式所涉及的薄膜器件的剖视图。
图5是本实用新型的第三实施方式所涉及的薄膜器件的剖视图。
图6是表示以往的薄膜器件的主要部分放大图，上侧的附图是主要部分的概略剖视图，下侧的附图是表示主要部分的概略顶视透视图的图。
具体实施方式
＜第一实施方式＞
参照图1～图3对本实用新型的第一实施方式进行说明。此外，在图1以及图2中，为了使说明变得简单，仅图示本实用新型所涉及的主要结构。另外，在后面的说明中所参照的图4以及图5也与图1以及图2 相同地仅图示主要结构，但在以下的说明中省略该说明。
(结构)
对薄膜器件100的概略结构进行说明。
薄膜器件100具备：玻璃基板、陶瓷基板、树脂基板、Si基板(Si 的线膨胀系数：3.4×10-6/K)、GaAs基板等基板1、被层叠在基板1 的一个主面1a侧的多个树脂层2、3、4、被设置在基板1的一个主面 1a上的可变电容型的多个(在该实施方式中是十个)薄膜电容器元件C、多个(在该实施方式中是七个)第一薄膜电阻元件R1(相当于本实用新型的“薄膜电阻元件”)、多个(在该实施方式中是六个)第二薄膜电阻元件R2(相当于本实用新型的“薄膜电阻元件”)、以及多个(在该实施方式中是两个)ESD保护元件D1、D2。
薄膜电容器元件C由在基板1的一个主面1a上的规定区域由Pt薄膜形成的电容器电极层5、(Ba，Sr)TiO3(以下称为“BST”)电介质层6、在BST电介质层6上由Pt薄膜形成的电容器电极层7形成。
另外，薄膜电容器元件C被由SiO2耐湿保护膜形成的保护层8覆盖，在保护层8上层叠有树脂层2。在树脂层2(相当于本实用新型的“第三树脂层”)的一个主面2a形成有经由形成在保护层8以及树脂层 2的透孔而与薄膜电容器元件C的上侧的电容器电极层7连接的Cu/ Ti引出电极9、与薄膜电容器元件C的下侧的电容器电极层5连接的 Cu/Ti引出电极10、以及第二金属薄膜11a、11b。
第二金属薄膜11a、11b分别通过同一薄膜形成工艺使用同一材料与引出电极9、10同时形成。另外，在树脂层2通过覆盖引出电极9、10 以及第二金属薄膜11a、11b而层叠有树脂层3。此外，在该实施方式中，一体形成第二金属薄膜11a、11b和引出电极9、10，但也可以分离地形成第二金属薄膜11a、11b和引出电极9、10，也可以第二金属薄膜11a、 11b与形成在树脂层2的一个主面2a的其它的引出电极一体形成。
各薄膜电阻元件R1、R2分别具备通过薄膜形成工艺在树脂层3(相当于本实用新型的“第一树脂层”)(树脂层3的线膨胀系数：54.0×10-6/K)的一个主面3a的规定区域形成的以Ni、Cr、Si为主要成分的电阻薄膜12、和分别形成在电阻薄膜12上的第一、第二加强用薄膜12a、 12b以及连接电极12c、12d。第一、第二加强用薄膜12a、12b以及连接电极12c、12d分别使用以Ni为主要成分且包括Cr的同一材料并通过同一薄膜形成工艺以分离配置的状态形成。
这里，电阻薄膜12由电阻率比第一、第二加强用薄膜12a、12b的电阻率大的材料形成。此外，各薄膜电阻元件R1、R2的全部均形成在树脂层3上，但也可以各薄膜电阻元件R1、R2分别分散地配置在不同的树脂层上。
另外，各薄膜电阻元件R1、R2(电阻薄膜12)被层叠在树脂层3 的一个主面3a上的树脂层4覆盖。虽然省略详细图示，在树脂层4(相当于本实用新型的“第二树脂层”)(树脂层4的线膨胀系数：54.0×10-6/K)的一个主面4a形成有经由形成在树脂层3、4的透孔而与引出电极9、10、薄膜电阻元件R1～R13的连接电极12c、12d电连接的Cu/ Ti引出电极13、14(Cu的线膨胀系数：16.5×10-6/K，Ti的线膨胀系数：8.6×10-6/K)、和第一金属薄膜15a、15b、15c。第一金属薄膜15a～15c 分别通过同一薄膜形成工艺并使用同一材料与引出电极13、14同时形成。此外，如图1以及图2所示，第一金属薄膜15c以与分别与引出电极13、14一体形成的第一金属薄膜15a、15b分离的状态形成，但也可以第一金属薄膜15c与第一金属薄膜15a、15b或其它的引出电极一体形成。
另外，如图1以及图2所示，在电阻薄膜12中的、俯视时不与配置在树脂层3的与基板1相反侧的树脂层4的第一金属薄膜15a～15c重叠的部分配置有第一加强用薄膜12a，在电阻薄膜12中的、俯视时不与配置在树脂层3的基板1侧的树脂层2的第二金属薄膜11a、11b重叠的部分配置有第二加强用薄膜12b。此外，将第一、第二加强用薄膜12a、 12b配置成同第一、第二金属薄膜11a、11b、15a～15c与电阻薄膜12 的俯视时的边界部分重叠即可。并且，由于在边界部分应力容易集中，所以通过将加强用薄膜12a、12b配置成与边界部分重叠，能够适当地缓和施加到薄膜电阻元件的弯曲应力等。
另外，在与引出电极13、14连接的第一金属薄膜15a、15b上形成多个Au/Ni外部电极16，在树脂层4的一个主面4a上层叠由树脂形成的保护层17以覆盖引出电极13、14以及第一金属薄膜15a、15b、和各外部电极16各自的端缘部分。
如图3所示，ESD保护元件D1、D2分别由双向齐纳二极管形成。双向齐纳二极管的形成方法并不特别限定，虽然图示省略，但例如能够通过p型以及n型中的任意一种导电型的第一半导体薄膜与另一种导电型的第二半导体薄膜pn结合来形成，或者例如通过在进行B掺杂并形成为p型的由Si构成的基板1上由n型a-Si形成半导体膜来形成，由此形成ESD保护元件D1、D2。
如图3所示，如以上那样构成的薄膜器件100具有分别由外部电极 16形成的第一～第四外部电极P1～P4，在第一、第二外部电极P1、P2 间串联连接有十个薄膜电容器元件C。另外，各第一薄膜电阻元件R1 各自的另一端以及各第二薄膜电阻元件R2各自的另一端与各薄膜电容器元件C各自的两端连接，以使得在一端与第三外部电极P3连接的多个第一薄膜电阻元件R1中的任意一个的另一端和一端与第四外部电极 P4连接的第二薄膜电阻元件R2中的任意一个的另一端之间插入多个薄膜电容器元件C中的任意一个。
另外，在第一、第三外部电极P1、P3间串联连接ESD保护元件 D1，在第二、第三外部电极P2、P3间串联连接ESD保护元件D2，以使得在产生了规定电压以上的静电放电(ESD：Electro-Static Discharge)的情况下，形成不经由第一、第二薄膜电阻元件R1、R2 以及薄膜电容器元件C的电流路径W1、W2。
因此，若产生起因于规定电压以上的静电放电的过电压，则通过 ESD保护元件D1、D2形成不经由第一、第二薄膜电阻元件R1、R2以及薄膜电容器元件C的电流路径W1、W2，所以能够保护第一、第二薄膜电阻元件R1、R2以及薄膜电容器元件C免受过电压的损害。
(制造方法)
对薄膜器件100的制造方法的一个例子进行说明。此外，在该实施方式中，通过在使用大面积的基板1形成多个薄膜器件100的集合体之后进行单片化，来同时形成多个薄膜器件100。此外，在以下的说明中，省略ESD保护元件D1、D2的形成方法的说明。
首先，例如在由Si形成的基板1上的规定区域通过溅射形成下侧的Pt电容器电极层5，通过MOD法形成BST电介质层6，通过溅射形成上侧的Pt电容器电极层7，之后通过RIE(反应离子蚀刻)进行图案化，从而形成多个薄膜电容器元件C。接下来，形成覆盖各薄膜电容器元件 C的SiO2保护层8，形成通过光刻而形成有透孔的由苯酚系感光性树脂绝缘膜构成的树脂层2，并进行用于树脂层固化的热处理。此外，也可以不设置保护层8，而将树脂层2形成为覆盖各薄膜电容器元件C。
接着，通过干式蚀刻除去树脂层2的透孔内的SiO2耐湿保护膜，使用作为薄膜形成工艺的溅射法，对形成引出电极9、10以及第二金属薄膜11a、11b的Ti膜进行成膜，并对Cu膜进行成膜。然后，通过基于光刻的蚀刻进行图案形成，来形成引出电极9、10以及第二金属薄膜 11a、11b。接下来，形成通过光刻而形成有透孔的由苯酚系感光性树脂绝缘膜构成的树脂层3，并进行用于树脂层固化的热处理。
接下来，形成剥离抗蚀剂，并使用由以Ni、Cr、Si为主要成分的混合物构成的蒸镀材料，通过剥离法蒸镀形成电阻薄膜12。接着，形成剥离抗蚀剂，并使用由以Ni、Cr为主要成分的混合物构成的蒸镀材料，通过剥离法在电阻薄膜12上蒸镀形成第一、第二加强用薄膜12a、12b 以及连接电极12c、12d。此时，第一、第二加强用薄膜12a、12b分别被配置为在俯视时与不能够形成树脂层2上的第二金属薄膜11a、11b 以及后述的树脂层4上的第一金属薄膜15a～15c双方的部分或者不形成它们的部分重叠。
接着，形成通过光刻而形成有透孔的由苯酚系感光性树脂绝缘膜构成的树脂层4，并进行用于树脂层固化的热处理。然后，使用作为薄膜形成工艺的溅射法，对形成引出电极13、14以及第一金属薄膜15a～15c 的Ti膜进行成膜，并对Cu膜进行成膜。
接下来，在形成的Cu/Ti膜上图案形成在规定位置设置有开口的抗蚀剂，并通过电镀法在Cu/Ti膜上的规定位置形成成为第一～第四外部电极P1～P4的外部电极16。然后，除去抗蚀剂，之后通过基于光刻的蚀刻对Cu/Ti膜进行图案形成，形成引出电极13、14以及第一金属薄膜15a～15c。
然后，形成通过光刻而形成有外部电极露出部的由苯酚系感光性树脂绝缘膜构成的保护层17，并进行用于树脂层固化的热处理，之后通过切割对各薄膜器件100的每个进行单片化，从而薄膜器件100完成。
这样构成的薄膜器件100通过使用焊料或者引线键合等安装于其它的布线基板等，而作为将第一、第二外部电极P1、P2作为输入输出端子的可变电容元件使用。即，通过调整第三、第四外部电极P3、P4间的电压来任意地调整经由第一、第二薄膜电阻元件R1、R2施加给各薄膜电容器元件C各自的两端的电压，从而能够调整各薄膜电容器元件C 各自的电容。此外，图3所示的电路是一个例子，薄膜电容器元件C的数目、第一、第二薄膜电阻元件R1、R2的数目、ESD保护元件D1、D2的数目并不限定于图3所示的例子。
如以上那样，在该实施方式中，在向其它的基板等进行安装等时的热循环中薄膜器件100被加热的情况下，形成有薄膜电阻元件R1、R2 的树脂层3朝向与热膨胀率较小的基板1相反侧膨胀。此时，由于在配置在树脂层3的与基板1相反侧的树脂层4形成有第一金属薄膜 15a～15c，所以在薄膜电阻元件R1、R2具有的电阻薄膜12中的俯视时与第一金属薄膜15a～15c重叠的部分，成为电阻薄膜12被第一金属薄膜15a～15c压向基板1的状态。因此，能够缓和由于在高温状态下树脂层3膨胀而施加给电阻薄膜12的弯曲应力。另一方面，即使在电阻薄膜12中的俯视时不与第一金属薄膜15a～15c重叠的部分，也形成有第一加强用薄膜12a，所以能够防止由于树脂层3膨胀产生的应力而薄膜电阻元件R1、R2破损。
另外，在电阻薄膜12中的成为夹在树脂层4的第一金属薄膜 15a～15c与树脂层2的第二金属薄膜11a、11b之间的状态的部分，能够进一步缓和由于在高温状态下树脂层3膨胀而施加给薄膜电阻元件R1、 R2的弯曲应力。另外，即使在电阻薄膜12中的俯视时不与第二金属薄膜11a、11b重叠的部分，也形成有第二加强用薄膜12b，所以能够进一步可靠地防止由于树脂层3膨胀产生的应力而薄膜电阻元件R1、R2破损。
另外，通过使用同一材料通过同一薄膜形成工艺同时在电阻薄膜12 上形成用于降低与和薄膜电阻元件R1、R2连接的引出电极13、14的接触电阻的连接电极12c、12d、和第一、第二加强用薄膜12a、12b，从而能够使用于形成第一、第二加强用薄膜12a、12b的工序简单化。因此，能够不使制造工序增大而使用以往的制造工序，提供防止了薄膜电阻元件R1、R2的裂缝、断线的可靠性高的薄膜器件100。另外，能够实现薄膜器件100的制造成本的降低。
另外，电阻薄膜12的电阻率构成为比第一、第二加强用薄膜12a、 12b的电阻率大，所以在电阻薄膜12中的形成了第一、第二加强用薄膜12a、12b的部分，电阻值取决于第一、第二加强用薄膜12a、12b的电阻率。因此，通过以任意的形状以及大小在电阻薄膜12上形成第一、第二加强用薄膜12a、12b，能够容易地进行薄膜电阻元件R1、R2的电阻值设计。
另外，通过成为上述结构，能够提供防止了由于含有Si而变脆的各薄膜电阻元件R1、R2的破损的、可靠性高的薄膜器件100。
此外，也可以延长到树脂层4的端缘部来形成第一金属薄膜 15a～15c，以使其在薄膜器件100的侧面露出。这样一来，能够使由第一金属薄膜15a～15c吸收的应力有效地释放到薄膜器件100的侧面。另外，由于第一金属薄膜15c与引出电极13、14分离地形成，所以能够抑制由第一金属薄膜15c吸收的应力施加到引出电极13、14。另外，由于第二金属薄膜11a与引出电极9分离地形成，所以能够起到相同的效果。
＜第二实施方式＞
参照图4对本实用新型的第二实施方式进行说明。
如图4所示，该实施方式与上述的第一实施方式不同的是未设置第二金属薄膜11a、11b这一点。在以下的说明中，以与上述的第一实施方式不同的点为中心进行说明，其它的结构是与上述的第一实施方式相同的结构，所以引用相同的附图标记并省略该结构的说明。
(结构)
对薄膜器件100a的概略结构进行说明。
薄膜器件100a具备基板1、层叠在基板1的一个主面1a侧的多个树脂层3、4、以及薄膜电阻元件R。
薄膜电阻元件R具备通过薄膜形成工艺形成在层叠在基板1的一个主面1a的树脂层3的一个主面3a的规定区域的、以Ni、Cr、Si为主要成分的电阻薄膜12、和分别形成在电阻薄膜12上的第一加强用薄膜 12a以及连接电极12c、12d。第一、第二加强用薄膜12a、12b以及连接电极12c、12d分别使用以Ni为主要成分且包括Cr的同一材料通过同一薄膜形成工艺以分离配置的状态形成。而且，薄膜电阻元件R(电阻薄膜12)被层叠在树脂层3的一个主面3a上的树脂层4覆盖。另外，在树脂层4的一个主面4a形成有经由形成在树脂层4的透孔(图示省略)而与薄膜电阻元件R电连接的Cu/Ti引出电极13、14、和第一金属薄膜15a～15c。此外，与上述的第一实施方式相同，第一加强用薄膜 12a被配置在电阻薄膜12中的俯视时不与第一金属薄膜15a～15c重叠的部分。
另外，在引出电极13、14上形成多个Au/Ni外部电极16，在树脂层4的一个主面4a上层叠由树脂形成的保护层17以覆盖引出电极 13、14以及第一金属薄膜15a、15b、和各外部电极16各自的端缘部分。
(制造方法)
对薄膜器件100a的制造方法的一个例子进行说明。此外，与上述的第一实施方式相同，通过在使用大面积的基板1形成多个薄膜器件 100a的集合体之后进行单片化，由此同时形成多个薄膜器件100a。
首先，例如在由Si形成的基板1上形成由苯酚系感光性树脂绝缘膜构成的树脂层3，并进行用于树脂层固化的热处理。接下来，形成剥离抗蚀剂，并使用由以Ni、Cr、Si为主要成分的混合物构成的蒸镀材料，通过剥离法蒸镀形成电阻薄膜12。接着，形成剥离抗蚀剂，并使用由以 Ni、Cr为主要成分的混合物构成的蒸镀材料，通过剥离法在电阻薄膜 12上蒸镀形成第一加强用薄膜12a以及连接电极12c、12d。此时，第一加强用薄膜12a被配置成在俯视时与不能够形成后述的树脂层4上的第一金属薄膜15a～15c的部分或者不形成第一金属薄膜15a～15c的部分重叠。
接下来，形成通过光刻形成有透孔(图示省略)的由苯酚系感光性树脂绝缘膜构成的树脂层4，并进行用于树脂层固化的热处理。然后，使用作为薄膜形成工艺的溅射法，对形成引出电极13、14以及第一金属薄膜15a～15c的Ti膜进行成膜，并对Cu膜进行成膜。
接下来，在形成的Cu/Ti膜上图案形成在规定位置设置有开口的抗蚀剂，并通过电镀法在Cu/Ti膜上的规定位置形成外部电极16。然后，在除去抗蚀剂之后，通过基于光刻的蚀刻对Cu/Ti膜进行图案形成，形成引出电极13、14以及第一金属薄膜15a～15c。
然后，形成通过光刻形成有外部电极露出部的由苯酚系感光性树脂绝缘膜构成的保护层17，并进行用于树脂层固化的热处理，之后通过切割对各薄膜器件100a的每一个进行单片化，从而薄膜器件100a完成。
如以上那样，在该实施方式中，与上述的第一实施方式相同，在电阻薄膜12中的俯视时不与第一金属薄膜15a～15c重叠的部分形成有第一加强用薄膜12a，所以例如即使在高温状态下树脂层3膨胀，也能够防止由于各树脂层3、4膨胀产生的应力而薄膜电阻元件R破损。
＜第三实施方式＞
参照图5对本实用新型的第三实施方式进行说明。
如图5所示，该实施方式与上述的第二实施方式不同的是在电阻薄膜12上未形成连接电极12c、12d这一点。其它的结构是与上述的第一实施方式相同的结构，所以引用相同的附图标记并省略该结构的说明。
这样，即使不在电阻薄膜12上形成连接电极12c、12d，也与上述的第二实施方式相同，能够提供通过第一加强用薄膜12a防止了第一、第二薄膜电阻元件R破损的可靠性高的薄膜器件100。
此外，本实用新型并不限定于上述的实施方式，在不脱离其主旨的范围内，除了上述的实施方式以外还能够进行各种变更，上述的各实施方式可以以任意的方式组合。例如，薄膜电阻元件R、R1、R2(电阻薄膜12)的材料并不限定于上述的例子，例如也可以由CrSi合金形成薄膜电阻元件R、R1、R2，例如也可以如图6所示的以往的薄膜器件 500那样，通过Pt等导电材料形成薄膜电阻元件R、R1、R2。
另外，上述的第一、第二金属薄膜11a、11b、15a～15c也可以分别形成高频信号通过的信号线，也可以形成与电源连接的电源线，也可以是虚拟电极。
另外，通过对薄膜电阻元件进行追加，适当地组合薄膜电容器元件、薄膜电感器元件，薄膜热敏电阻元件等薄膜电路元件，能够提供构成了具备薄膜电阻元件的各种电路的薄膜器件。在该情况下，薄膜电容器元件、薄膜电感器元件、薄膜热敏电阻元件的结构具有一般的薄膜电路元件的结构即可。具体而言，例如，能够通过本实用新型的薄膜器件构成近距离通信装置的天线灵敏度调整用的器件、光电二极管用噪声滤波器件。
另外，形成电介质层的电介质材料并不限定于上述的例子。例如，也可以通过BaTiO3、SrTiO3、PbTiO3等电介质材料形成电介质层。
另外，用于形成第一金属薄膜15a～15c、第二金属薄膜11a、11b的薄膜形成工艺并不限定于上述的溅射法，也可以是CVD法等。
产业上的可利用性
本实用新型能够广泛地应用于具备薄膜电阻元件的薄膜器件。
附图标记说明：1…基板，2、3、4…树脂层，1a、2a、3a、4a…一个主面，11a、11b…第二金属薄膜，12…电阻薄膜，12a…第一加强用薄膜，12b…第二加强用薄膜，12c、12d…连接电极，15a～15c…第一金属薄膜，100、100a…薄膜器件，C…薄膜电容器元件，D1、D2…ESD保护元件，P1…第一外部电极，P2…第二外部电极，P3…第三外部电极， P4…第四外部电极，R…薄膜电阻元件，R1…第一薄膜电阻元件(薄膜电阻元件)，R2…第二薄膜电阻元件(薄膜电阻元件)，W1、W2…电流路径。

Claims (7)

1.一种薄膜器件，其特征在于，具备：
基板；以及
多个树脂层，被层叠在所述基板的一个主面侧，
所述多个树脂层包括：
第一树脂层，在所述第一树脂层的一个主面设置有薄膜电阻元件；以及
第二树脂层，被配置在所述第一树脂层的与所述基板相反侧，并且在所述第二树脂层的一个主面设置有第一金属薄膜，
所述薄膜电阻元件具有电阻薄膜和形成在所述电阻薄膜上的第一加强用薄膜，
所述第一加强用薄膜被配置在俯视时不与所述第一金属薄膜重叠的部分。
2.根据权利要求1所述的薄膜器件，其特征在于，
所述薄膜电阻元件还具有形成在所述电阻薄膜上的连接电极，
所述第一加强用薄膜和所述连接电极通过同一工艺同时形成。
3.根据权利要求1所述的薄膜器件，其特征在于，
所述电阻薄膜含有Si。
4.根据权利要求1所述的薄膜器件，其特征在于，
所述电阻薄膜的电阻率比所述第一加强用薄膜的电阻率大。
5.根据权利要求1所述的薄膜器件，其特征在于，
所述多个树脂层还包括第三树脂层，所述第三树脂层被配置在所述第一树脂层的所述基板侧，在所述第三树脂层的一个主面设置有第二金属薄膜，
所述薄膜电阻元件还具有形成在所述电阻薄膜上的第二加强用薄膜，
所述第二加强用薄膜被配置在俯视时不与所述第二金属薄膜重叠的部分。
6.根据权利要求1～5中任意一项所述的薄膜器件，其特征在于，
所述薄膜器件具备：
第一外部电极、第二外部电极、第三外部电极及第四外部电极；
可变电容型的薄膜电容器元件，被串联连接在所述第一外部电极、第二外部电极间；
第一薄膜电阻元件，所述第一薄膜电阻元件的一端与所述第三外部电极连接；以及
第二薄膜电阻元件，所述第二薄膜电阻元件的一端与所述第四外部电极连接，
所述第一薄膜电阻元件、第二薄膜电阻元件各自的另一端与所述薄膜电容器元件两端分别连接，以使得所述薄膜电容器元件被插入在所述第一薄膜电阻元件、第二薄膜电阻元件的另一端间。
7.根据权利要求6所述的薄膜器件，其特征在于，
还具备在产生了规定电压以上的静电放电的情况下形成不经由所述第一薄膜电阻元件、第二薄膜电阻元件以及所述薄膜电容器元件的电流路径的ESD保护元件。
CN201690000755.4U 2015-05-13 2016-03-23 薄膜器件 Active CN207572353U (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015098307 2015-05-13
JP2015-098307 2015-05-13
PCT/JP2016/059103 WO2016181710A1 (ja) 2015-05-13 2016-03-23 薄膜デバイス

Publications (1)

Publication Number Publication Date
CN207572353U true CN207572353U (zh) 2018-07-03

Family

ID=57247903

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201690000755.4U Active CN207572353U (zh) 2015-05-13 2016-03-23 薄膜器件

Country Status (3)

Country Link
JP (1) JP6191804B2 (zh)
CN (1) CN207572353U (zh)
WO (1) WO2016181710A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6562161B2 (ja) 2017-02-17 2019-08-21 株式会社村田製作所 薄膜デバイスおよび薄膜デバイスの製造方法
WO2022149371A1 (ja) * 2021-01-08 2022-07-14 ローム株式会社 電子部品
WO2023112551A1 (ja) * 2021-12-17 2023-06-22 ローム株式会社 半導体装置およびその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2936615B2 (ja) * 1990-01-31 1999-08-23 ソニー株式会社 半導体装置の製造方法
US7208388B2 (en) * 2005-04-08 2007-04-24 Texas Instruments Incorporated Thin film resistor head structure and method for reducing head resistivity variance
JP2006332428A (ja) * 2005-05-27 2006-12-07 Seiko Instruments Inc 半導体集積回路装置
JP6396653B2 (ja) * 2013-10-30 2018-09-26 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
WO2016181710A1 (ja) 2016-11-17
JP6191804B2 (ja) 2017-09-06
JPWO2016181710A1 (ja) 2017-08-10

Similar Documents

Publication Publication Date Title
EP1580809B1 (en) Ceramic substrate incorporating an ESD protection for a light emitting diode
US9443825B2 (en) Multi-function miniaturized surface-mount device and process for producing the same
CN110504257B (zh) 片状电容器、电路组件以及电子设备
CN105814687B (zh) 半导体封装及其安装结构
JP5756466B2 (ja) 金属薄膜表面実装ヒューズ
JP5813227B2 (ja) 電子デバイスの製造方法
US20170345577A1 (en) Capacitor
US10770451B2 (en) Thin-film ESD protection device
JP6222365B2 (ja) Ｅｓｄ保護機能付複合電子部品
CN207572353U (zh) 薄膜器件
US9728306B2 (en) Micro-resistance structure with high bending strength, manufacturing method and semi-finished structure thereof
US10332872B2 (en) Thin-film device
US11469593B2 (en) Thin-film ESD protection device with compact size
US6529115B2 (en) Surface mounted resistor
US20150162327A1 (en) Semiconductor module
JP2006286224A (ja) チップ型ヒューズ
JP6356354B2 (ja) 高周波モジュール
JP6389998B1 (ja) Ｌｃ共振素子および共振素子アレイ
US9698092B2 (en) Electronic device
KR20060124834A (ko) 집적 수동소자 칩 및 그 제조방법

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant