JP2006332428A

JP2006332428A - 半導体集積回路装置

Info

Publication number: JP2006332428A
Application number: JP2005155443A
Authority: JP
Inventors: Kazuhiro Tsumura; 和宏津村
Original assignee: Seiko Instruments Inc
Current assignee: Seiko Instruments Inc
Priority date: 2005-05-27
Filing date: 2005-05-27
Publication date: 2006-12-07

Abstract

【課題】占有面積を大きくせずに、抵抗値のばらつきや比精度、経時特性の向上した多結晶シリコン薄膜抵抗素子を提供する。
【解決手段】多結晶シリコン薄膜抵抗素子の高抵抗領域の少なくとも長辺方向全域の上面、側面、下面を半導体基板とメタルと薄膜抵抗素子のダミーパターンとで包囲する。
【選択図】図１

Description

本発明は、多結晶シリコン薄膜抵抗素子を有する半導体集積回路装置に関する。

半導体集積回路装置では、抵抗素子として多結晶シリコン薄膜抵抗素子が用いられる場合がある。この抵抗素子は、単体の抵抗として用いられる場合と、ブリーダーのように複数個並べて用いられる場合がある。単体の抵抗素子として用いられる場合、抵抗値の絶対値が重要になる。一方、抵抗素子を複数個並べてブリーダーのように利用する場合、抵抗素子の抵抗値の絶対値より、それぞれの抵抗素子の抵抗値の比、つまり抵抗値の比精度がより重要になる。

次に、多結晶シリコン薄膜抵抗素子の特徴を述べる。多結晶シリコン薄膜抵抗素子は、水素含有量に応じて抵抗値が変化するという特徴がある。多結晶シリコン薄膜抵抗素子の水素含有量はプラズマチッ化膜の成膜やアロイ等の水素が豊富な工程で変化する。また、多結晶シリコン薄膜抵抗素子周辺の配線等の影響で水素の拡散経路や拡散距離が変わるために、それぞれの多結晶シリコン薄膜抵抗素子まで拡散してくる水素の量は異なる。その影響で、それぞれの多結晶シリコン薄膜抵抗素子の水素含有量は不均一になり、そのため、多結晶シリコン薄膜抵抗素子の抵抗値の不均一性が生じる、という問題がある。また、水素を大量に含むと、多結晶シリコン薄膜抵抗素子の抵抗値の経時変化が大きくなるという問題もある。

そこで、現在では多結晶シリコン薄膜抵抗素子の上方をメタル膜で覆い、水素が多結晶薄膜抵抗素子まで拡散してこないようにすることで、抵抗値の不均一性を抑える手法がとられている場合が多い。（特許文献１を参照のこと。）以下では多結晶シリコン薄膜抵抗素子を覆うメタルをカバーメタルと呼ぶことにする。

また、前記薄膜抵抗素子の抵抗値の不均一性は、パターン形状の不均一によっても生じる。このパターン形状不均一による抵抗値のばらつきを抑えるために、実際に電気的に用いる前記薄膜素子に隣接して、電気的には用いないダミーの多結晶シリコン薄膜パターンを配置することが多い。これによって、露光、エッチングプロセスにおける均一性が向上し、前記薄膜抵抗素子の形状の均一性が向上する。
特開平５-６３１４４号公報

上記背景技術で述べたように、現在では、多結晶シリコン薄膜抵抗素子の上方がカバーメタルで覆われている場合が多い。この場合でも水素の拡散速度は大きく、上方のカバーメタルを廻りこんで、抵抗素子の側面方向から侵入する水素の拡散を防ぐことはできない。ブリーダーのように抵抗素子が多数並んでいる構造において、1つのカバーメタルが複数の抵抗素子上に連なって覆っている場合、側面方向からの水素の拡散量はカバーメタルの端の方に位置するほど大きい。そのため抵抗素子の抵抗値の均一性が悪化する。また、均一性を良くしようとカバーメタルを大きくすると、抵抗値の均一性は向上するが、占有面積が大きくなるという問題が生じる。また、均一性をよくするためだけなら、複数の抵抗素子を1つの大きなメタルで覆うことはせず、カバーメタルの大きさを抵抗素子と同等程度にして、個々の抵抗素子を別々のカバーメタルで覆えばよい。これはカバーメタルをまわりこんで拡散する水素の影響が均一になるからである。しかしながら、この場合、多結晶シリコン薄膜抵抗素子は、多量の水素を含むことになり、また、多結晶シリコン薄膜抵抗素子は、水素を多量に含むと抵抗値の経時変化が大きくなるという特徴を有するため、抵抗値の初期均一性は良くても、その後の抵抗値の経時変化が大きいという問題が発生する。以上のように多結晶シリコン薄膜抵抗素子の均一性や経時特性を向上させようとすると、カバーメタルを大きくせざるを得ず、占有面積が大きくなるという問題がある。そこで、本発明は、占有面積を大きくせずに、抵抗値のばらつきや比精度、経時変化等の特性を向上させた多結晶シリコン薄膜抵抗素子の提供を目的とする。

本発明は、上記課題を解決するため、多結晶シリコン薄膜抵抗素子において、半導体基板上に絶縁膜を介して、半導体集積回路に用いる前記多結晶シリコン薄膜抵抗素子と、これに隣接したダミーの多結晶シリコン薄膜パターンを配置し、前記薄膜抵抗素子の高抵抗領域の上面全域に渡って絶縁膜を介してメタル膜を配置し、このメタル膜を前記薄膜抵抗素子に隣接するダミーの多結晶シリコン薄膜パターンに、前記薄膜抵抗素子を構成する高抵抗領域の長辺方向の側面全域に渡って接続させることによって、前記抵抗素子の高抵抗領域の少なくとも長辺方向の下面、上面および両側面を半導体基板、メタルおよび多結晶シリコン薄膜ダミーパターンとで包囲していることを特徴とする半導体集積回路装置とした。

本発明により、抵抗値のばらつきや比精度、経時変化等の特性を向上させた多結晶シリコン薄膜抵抗素子の領域を小さい面積で得ることができる。具体的には、この構造によると、抵抗素子の高抵抗領域の上面全域と長辺方向の両側面全域に渡って絶縁膜を介してカバーメタルと多結晶シリコン薄膜ダミーパターンが配置され、下面には絶縁膜を介して半導体基板が配置されるため、抵抗素子の長辺方向上面、両側面、下面からの水素の拡散が抑制される。そのため、水素含有量が少なくて、経時特性のよりよい多結晶シリコン薄膜抵抗素子が得られる。特にブリーダーのように抵抗素子を複数個並べた場合、カバーメタルの端でも中央でも水素の拡散が等しくなるため、端に位置する抵抗素子も中央に位置する抵抗素子も水素含有量が等しくなり、抵抗値の比精度が向上する。一方、抵抗素子の短辺方向両端には、抵抗素子の電極取り出し用の配線やコンタクトが配置されるので、カバーメタルを抵抗素子短辺方向の側面に配置させることはできない。そのため、抵抗素子短辺方向側面からの水素の拡散を完全に抑えることはできないが、短辺方向側面からのそれぞれの抵抗素子への水素拡散経路は等しいので水素拡散量は均一である、そのため抵抗値の比精度の悪化は生じない。また、短辺方向側面からの水素拡散は長辺方向側面からの水素拡散に較べればはるかに小さいので、長辺方向の両側面、上面、下面をカバーメタルと半導体基板とで覆った効果が打ち消されることはない。

以下に本発明の実施するための最良の形態を説明する。多結晶シリコン薄膜抵抗素子を配置する領域下部に、半導体基板と逆伝導型のウェル領域を形成して、その上にフィールド酸化膜を形成する。このフィールド酸化膜上に膜厚100Å〜5000Åの多結晶シリコン薄膜を成膜して、所望する抵抗値に合わせて不純物の注入を行う。この多結晶シリコン薄膜にフォトレジストを用いた選択的エッチングを行うことによって、薄膜抵抗素子とダミーパターンを形成する。この薄膜抵抗素子の長辺方向の両端には、電極取り出し用の低抵抗領域を形成する。これらの上に層間絶縁膜を成膜して、コンタクトホール形成と同時に、多結晶シリコン薄膜ダミーパターン上の層間絶縁膜を0.2〜2μm幅で、前記薄膜抵抗素子の高抵抗領域の長辺と同じ程度から3μm位長く除去する。この後、カバーメタルを成膜する。抵抗素子上面のカバーメタルは、抵抗素子の長辺方向は抵抗素子の高抵抗領域より0.1〜3um長く、短辺方向は多結晶シリコン薄膜ダミーパターン上の層間絶縁膜に形成した0.2〜2um幅の溝を覆うように整形する。これによって、前記抵抗素子の高抵抗領域の少なくとも長辺方向の下面、上面、両側面が半導体基板とメタルと多結晶シリコン薄膜ダミーパターンで包囲された構造ができる。また、このカバーメタルは前記薄膜抵抗素子下のウェル領域にも接続させておく。薄膜抵抗素子の低抵抗領域にはコンタクトホールを設け、コンタクト、メタル配線を形成する。これら全てを覆うようにパッシベーション膜を配置する。抵抗素子のカバーメタルとウェル領域は電気的に接続しており、これらの電位は抵抗素子両端にかかる電位の間の電位、あるいはどちらか一方の電位に等しくなるよう接続する。

図１を用いて本実施例を説明する。多結晶シリコン薄膜抵抗素子を配置する領域にフィールド酸化膜２を形成し、その上に膜厚100Å〜5000Åの多結晶シリコン薄膜を成膜する。この多結晶シリコン薄膜に所望する抵抗値に合わせて1×10¹⁵〜5×10¹⁹ atoms/cm³の不純物をドープし、フォトレジストを用いた選択的エッチングを行うことによって、薄膜抵抗素子５とダミーパターン４を形成する。抵抗素子の電極部となる領域６には1×10¹⁹ atoms/cm³以上の不純物をドープし低抵抗化する。これらの上に厚さ2000〜12000Åの層間絶縁膜７を成膜する。次にダミーパターン上の層間絶縁膜７を薄膜抵抗素子の長辺方向に平行して、幅0.2〜2umの溝状に選択的に除去し、ダミーパターン４を露出させる。この溝の長さは抵抗素子の高抵抗領域５より0.1〜3um長くなるようにする。この溝８にメタルを埋め込む。次に、厚さ2000〜20000Åのメタル膜を成膜し、抵抗素子の長辺方向は、抵抗素子の高抵抗領域より0.1〜3um長く、短辺方向はダミーパターン上の前記溝８に埋め込んだメタルを覆う領域を残して、メタル膜を選択的に除去する。ここで残ったメタル膜が抵抗素子上面のカバーメタル１０となる。次に抵抗素子の低抵抗領域６にコンタクトホール９を形成し、メタル膜１１を成膜する。このメタル膜１１を配線用にパターニングし、パッシベーション膜１２を成膜することで、半導体集積回路装置が完成する。図２と図７を比較すると分かるように、従来の技術を表す図７では、メタル配線形成後のアロイやプラズマ窒化膜の形成において、カバーメタル１０を廻りこんでくる横方向からの水素の拡散１３を防ぐことができない。そのため水素含有率の高い多結晶シリコン薄膜抵抗素子となっていた。この従来構造において、水素の拡散を防ごうとすると、抵抗素子上面のカバーメタル１０を水素の拡散距離以上の大きさにする必要がある。そうすると、上面のカバーメタル１０の大きさは巨大になり占有面積が大きくなってしまう。一方、本実施例１では、図２から分かるように、カバーメタル１０を廻りこんでくる横方向からの水素の拡散１３が側面のカバーメタル８とダミーパターン４で止められるため、占有面積を大きくせずに、水素含有率の低い薄膜抵抗素子が得られる。このことによって、プロセスばらつきによる抵抗値のばらつきが抑えられること、抵抗値の経時変化が小さくなること、という効果が得られる。

実施例１では、単一の抵抗素子の場合について述べたが、複数の抵抗素子を並べて用いる場合についても実施例１と同様にして形成する。複数の抵抗素子を並べて用いる場合についても、図５と図７を比較すると分かるように、従来の技術を表す図７では、メタル配線形成後のアロイやプラズマ窒化膜の形成において、カバーメタル１０を廻りこんでくる横方向からの水素の拡散１３を防ぐことができない。そのため、カバーメタル端からの距離に応じて、それぞれの抵抗素子の水素含有率が異なることになり、抵抗値の比精度が悪化していた。一方、新構造の場合、図５から分かるようにカバーメタル１０を廻りこんでくる横方向からの水素の拡散１３が側面のカバーメタル８とダミーパターン４で止められるため、水素含有率の低い、また、水素含有率の等しい薄膜抵抗素子が得られる。このことによって、プロセスばらつきによる抵抗値のばらつきが抑えられる、抵抗値の経時変化が小さくなる、抵抗値の比精度が向上する、という効果が得られる。

実施例１では、ダミーパターン４上の溝８と、コンタクトホール９を別工程で形成していたが、同時に形成することが出来る。また、ダミーパターン４上の溝８にメタルを埋め込む工程と、コンタクトホール９にメタルを埋め込む工程も同時にできる。

実施例１では、薄膜抵抗素子上面のカバーメタル１０、メタル配線１１をそれぞれ別行程で形成していたが、同時に形成することができる。

本発明の第１実施例の構造を示す半導体集積回路装置の平面図。図１(A)の断面図。図１(B)の断面図。本発明の第２実施例の構造を示す半導体集積回路装置の平面図。図４(A)の断面図。図４(B)の断面図。図２および図５に対応する従来の半導体集積回路装置の断面図。

符号の説明

１：半導体基板
２：フィールド絶縁膜
４：多結晶シリコン薄膜ダミーパターン
５：多結晶シリコン薄膜抵抗素子の高抵抗領域
６：多結晶シリコン薄膜抵抗素子の電極取り出し用低抵抗領域
７：層間絶縁膜
８：層間絶縁膜の溝に埋め込まれたカバーメタル
９：多結晶シリコン薄膜抵抗素子の電極取り出し用コンタクト
１０：カバーメタル
１１：多結晶シリコン薄膜抵抗素子の電極取り出し用メタル配線
１２：パッシベーション膜
１３：多結晶シリコン薄膜抵抗素子長辺方向側面からの水素拡散
１４：多結晶シリコン薄膜抵抗素子短辺方向側面からの水素拡散

Claims

半導体基板上に絶縁膜を介して、膜厚100Å〜5000Åの多結晶シリコン薄膜抵抗素子と、これに隣接したダミーの多結晶シリコン薄膜パターンを配置し、前記薄膜抵抗素子の高抵抗領域の上面全域に渡って絶縁膜を介してメタル膜を配置し、このメタル膜を前記薄膜抵抗素子に隣接するダミーの多結晶シリコン薄膜パターンに、前記薄膜抵抗素子の高抵抗領域と同等な長辺方向の全域に渡って、接続させることにより、前記抵抗素子の高抵抗領域の少なくとも長辺方向の下面、上面および両側面を其々、半導体基板、メタル膜および多結晶シリコン薄膜ダミーパターンで包囲した半導体集積回路装置。
半導体基板上に絶縁膜を介して、膜厚100Å〜5000Åの多結晶シリコン薄膜抵抗素子を複数個並べて配置し、前記複数の薄膜抵抗素子の外側に隣接して、ダミーの多結晶シリコン薄膜パターンを配置し、前記複数の多結晶シリコン薄膜抵抗素子を構成している高抵抗領域の上面全域を1つの連なったメタル膜で覆い、このメタル膜を前記薄膜抵抗素子の外側に位置するダミーの多結晶シリコン薄膜パターンに、前記薄膜抵抗素子の高抵抗領域と同等な長辺方向の全域に渡って、接続させることにより、複数の前記抵抗素子の高抵抗領域の少なくとも長辺方向の下面、上面、両側面をそれぞれ半導体基板、メタル膜、多結晶シリコン薄膜ダミーパターンとで包囲していることを特徴とする半導体集積回路装置。