JP2004079579A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2004079579A
JP2004079579A JP2002233762A JP2002233762A JP2004079579A JP 2004079579 A JP2004079579 A JP 2004079579A JP 2002233762 A JP2002233762 A JP 2002233762A JP 2002233762 A JP2002233762 A JP 2002233762A JP 2004079579 A JP2004079579 A JP 2004079579A
Authority
JP
Japan
Prior art keywords
semiconductor device
signal line
wiring layer
wiring
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002233762A
Other languages
English (en)
Other versions
JP3580803B2 (ja
Inventor
Norio Anzai
安在　憲隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2002233762A priority Critical patent/JP3580803B2/ja
Priority to US10/631,723 priority patent/US6982494B2/en
Publication of JP2004079579A publication Critical patent/JP2004079579A/ja
Application granted granted Critical
Publication of JP3580803B2 publication Critical patent/JP3580803B2/ja
Priority to US11/233,027 priority patent/US7239028B2/en
Priority to US11/785,708 priority patent/US7538417B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1903—Structure including wave guides
    • H01L2924/19033—Structure including wave guides being a coplanar line type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】半導体チップが有する回路素子と当該回路素子と電気的に接続される信号線である再配線層との間のインピーダンスの整合が図られたＷＣＳＰ型の半導体装置を提供する。
【解決手段】回路素子を具える半導体チップ１５の外形寸法と実質的に同一の外形寸法でパッケージングされていると共に、半導体チップ上に設けられた複数の電極パッド２０（２０ａ、２０ｂ）と、半導体チップ上に電極パッド２０を露出させて設けられた絶縁層３２と、この絶縁層の上側であって電極パッドの直上とは異なる位置にそれぞれ設けられた複数の外部端子４５と、電極パッドの各々と外部端子の各々とを電気的に接続するためにこの絶縁層上に設けられていて、接地線となる第１配線層３５ａと、信号線となる第２配線層３５ｂとを含む複数の配線層３５とを具えると共に、第２配線層は２つの第１配線層間に挟まれて設けられている。
【選択図】　　　図２

Description

【０００１】
【産業上の利用分野】
この発明は、パッケージ構造を有する半導体装置、特に、ＷＣＳＰ型を有する半導体装置に関する。
【０００２】
【従来の技術】
電子機器に搭載される半導体装置の高集積化及び伝送信号の高周波化が益々求められているなかで、半導体チップの外形サイズとほぼ同じ外形サイズにパッケージングが施された半導体装置であるＣＳＰ（Ｃｈｉｐ　Ｓｉｚｅ　Ｐａｃｋａｇｅ）が注目されている。
【０００３】
近年、特に、製造コストの低減化等の目的から、ウェハ状態のまま外部端子形成工程までを完了させ、ダイシングによって個片化されたＣＳＰである、ＷＣＳＰ（Ｗａｆｅｒｌｅｖｅｌ　Ｃｈｉｐ　Ｓｉｚｅ　Ｐａｃｋａｇｅ）の技術開発が進められている。
【０００４】
このＷＣＳＰには、半導体チップ上の電極パッドと外部端子とを、当該外部端子を所望位置に再配置させる配線層（再配線層）を介して電気的に接続させた構造を有するものがある。
【０００５】
こうした再配線層を有するＷＣＳＰは、再配線層によって配線設計の自由度が向上する。
【０００６】
【発明が解決しようとする課題】
上述した再配線層を有するＷＣＳＰを用いて高周波信号の伝送を行う場合、半導体チップが具える回路素子と、当該回路素子と電極パッドを介して電気的に接続される信号線すなわち再配線層との間で両者のインピーダンスを整合させるのが望ましい。
【０００７】
両者間のインピーダンスの不整合を克服することにより、電極パッドと信号線との接合近傍で発生する伝送信号の反射等に起因する、伝送信号の減衰を抑制することができる。
【０００８】
しかしながら、ＷＣＳＰにおける信号線の特性インピーダンスは、回路素子のインピーダンスに比べて充分大きいにも拘わらず、信号線の特性インピーダンスを低減させて両者間のインピーダンスの整合を図るための効果的な手法は提案されてはいない。
【０００９】
そこで、この発明の目的は、回路素子のインピーダンスと当該回路素子に電気的に接続される信号線の特性インピーダンスとのインピーダンス整合を図ることにより、伝送信号の高周波化に伴い顕著となる反射等の発生を抑制した、優れた高周波特性を有する半導体装置を提供することにある。
【００１０】
【課題を解決するための手段】
そこで、この発明の半導体装置は、下記のような構成上の特徴を有する。
【００１１】
すなわち、この発明の半導体装置は、回路素子を具える半導体チップにパッケージングが施されていて、このパッケージングの外形寸法が半導体チップの外形寸法と実質的に同一の寸法となっている構成を有している。この半導体チップ上には複数の電極パッドが形成されていて、この電極パッドの表面の一部を露出させるように設けられた絶縁膜の上側であって当該電極パッドの直上とは異なる位置には、外部接続用の外部端子が形成されている。そして、電極パッドの各々と外部端子の各々とは、当該絶縁膜上に設けられた配線層を介して電気的に接続されている。この配線層は、第１及び第２配線層を含んでいて、第１配線層は接地線、すなわち、ＧＮＤ線とされると共に、第２配線層は接地電圧を基準とする電圧を有する電気信号が伝送される信号線として作用する。そして、この第１配線層は第２配線層を挟む位置に設けられている。
【００１２】
この構成によれば、信号線が第１配線層すなわちＧＮＤ線に挟まれた位置に設けられているので、ＧＮＤ線と信号線との間の電磁気的な結合が強まる。その結果、ＧＮＤ線と信号線との間の容量が増大して信号線のインダクタンスが減少されるため、信号線の特性インピーダンスを従来よりも低減させることができる。
【００１３】
また、上述した同一絶縁層上に、第１及び第２外部端子が設けられている構成とは異なり、半導体チップ上に設けた第１及び第２絶縁層の積層の上側に第１外部端子が設けられ、第２絶縁層の上側に第２外部端子が設けられている構成とする場合には、上述の第１電極パッドと第１外部端子との接続を、第２絶縁層上を延在させた、接地線、すなわち、ＧＮＤ線となる第１配線層で行い、第２電極パッドと第２外部端子との接続を、第１絶縁層上を延在させた、信号線となる第２配線層で行い、しかも、第１配線層で第２配線層を上側から覆うように設けた構成とする。
【００１４】
この構成によれば、第１及び第２配線層の構造は、マイクロストリップライン構造となるので、信号線の特性インピーダンスを従来よりも低減できると共に、ＧＮＤ線が半導体チップからより離れて配置されているので、ＧＮＤ線と半導体チップ内の回路素子との間の不所望な相互作用の発生を抑制できる。
【００１５】
【発明の実施の形態】
以下、図１から図９を参照して、この発明の実施の形態につき説明する。尚、各図は、この発明に係る半導体装置の一構成例を概略的に示してある。また、各図は、この発明が理解できる程度に各構成成分の形状、大きさ及び配置関係を概略的に示してあるに過ぎず、この発明をこれら図示例に限定するものではない。また、図を分かり易くするために、断面を示すハッチング（斜線）は一部分を除き省略してある。また、以下の説明において、特定の材料及び条件等を用いることがあるが、これら材料及び条件は好適例の一つに過ぎず、従って、何らこれらに限定されない。また、各図において同様の構成成分については同一の番号を付して示し、その重複する説明を省略することもある。
【００１６】
また、以下に説明する各実施の形態では、ウェハ状態のＣＳＰをダイシングによって切り出して得られる個々のＣＳＰをＷＣＳＰと称することとし、半導体装置としてこのＷＣＳＰを例に挙げて説明する。
【００１７】
＜第１の実施の形態＞
図１及び図２を参照して、この発明の第１の実施の形態に係る半導体装置につき説明する。図１は、この実施の形態の半導体装置であるＷＣＳＰ１０を概略的に示す平面図である。また、図２（Ａ）は、図１に示す平面図のうち破線で囲まれた領域Ａを拡大して各構成要素を詳細に示した図である（以下の各実施の形態においては図１に対応する図は省略し、この拡大概略図に対応する図を参照して説明する。）。また、図２（Ｂ）は、図２（Ａ）を破線部分Ｉ−Ｉ’線に沿って切断して得られる切り口（断面）を図中矢印Ｉ方向から見た図である。また、図２（Ｃ）は、図２（Ａ）を破線部分Ｐ−Ｐ’線に沿って切断して得られる切り口（断面）を図中矢印Ｐ方向から見た図である（以下の実施の形態についても同様とする。）。尚、図１及び図２（Ａ）において、便宜上、ＷＣＳＰ１０が具える有機樹脂膜等の封止膜５０の図示を省略すると共に、図１においては、配線層３５及びポスト部４０の一部もその図示を省略してある。
【００１８】
半導体装置であるＷＣＳＰ１０が具える半導体チップ１５上に、アルミニウム（Ａｌ）からなる電極パッド２０が半導体チップ１５の外周に沿って所定間隔毎に配置されている。図１に示す例では、ＷＣＳＰ１０の平面形状は四角であるので、四角の各辺に沿って、電極パッド２０を直線状に配列させている。尚、電極パッド２０の配置個数と位置はこれに限られず、例えば、半導体チップ１５上に一組だけ対向配置されていても良い。
【００１９】
また、図２（Ａ）及び（Ｂ）に示すように、回路素子を具える半導体チップ１５上に、これら電極パッド２０の表面を露出させるように、パッシベーション膜２５及び保護膜３０等の絶縁層（尚、ここではこの絶縁層を第１絶縁層とも称する。）３２が順次設けられている。尚、パッシベーション膜２５は、例えば、シリコン酸化膜（ＳｉＯ２）で形成されていて、また、保護膜３０はポリイミド樹脂のように低硬度の膜材で形成されており、製造時における半導体チップ１５に対する衝撃や、封止膜５０と半導体チップ１５との間の応力による剥離を抑制する。
【００２０】
また、図２（Ａ）に示すように、各電極パッド２０（２０ａ、２０ｂ）は、それぞれ専用の配線層３５（３５ａ、３５ｂ）を介して、対応するそれぞれポスト部４０（４０ａ、４０ｂ）と電気的に個別に接続されている。この配線層３５は、保護膜３０上を半導体チップ１５の中心方向に延出されていて、銅（Ｃｕ）で形成されている。
【００２１】
より詳細には、この実施の形態における配線層３５の各々は、当該配線層３５に対応する電極パッド２０と接続されていると共に、各配線層３５のうち第１絶縁層３２上に延在する表面上にはポスト部４０が形成された構成である。
【００２２】
これにより、この配線層３５によって、このポスト部４０上に形成される、実装基板に接続するための外部端子である半田ボール（バンプ）（不図示）を、電極パッド２０の位置に依らず実質水平面上の所望位置に、すなわち、電極パッド２０の直上の位置から半導体チップ１５の上側の、シフトされた位置に配置することができる。よって、この配線層３５は外部端子の再配置を可能とする、再配線層として機能している（以下、配線層３５を再配線層と称する場合もある）。
【００２３】
また、図２（Ｂ）及び（Ｃ）に示すように、半導体チップ１５の上面側には、エポキシ樹脂等の封止膜５０が、パッシベーション膜２５及び保護膜３０等を覆うように、且つ、ポスト部（４０ａ、４０ｂ）の表面を露出するように形成されている。そして、このポスト部（４０ａ、４０ｂ）は、プリント基板（不図示）への接続用のバンプである外部端子としての半田ボール４５と接続されている。
【００２４】
図２（Ａ）に示す配線層３５の接続構造によれば、２つの第１配線層３５ａ、３５ａの各々が、第１電極パッド２０ａ、２０ａと第１ポスト部４０ａ、４０ａとの間の接続をそれぞれ行っている。更に、第２配線層３５ｂが、第２電極パッド２０ｂと第２ポスト部４０ｂとの間の接続を行っている。第１配線層３５ａ、３５ａは、接地（ＧＮＤ）電位が供給されるので、ＧＮＤ線またはＧＮＤ層とも称する。また、第２配線層は、ＧＮＤ電位を基準とした電圧の電気信号すなわち高周波信号（変動電位信号）が供給されるので、信号線または信号層とも称する、尚、この構成例において高周波とは、半導体チップの動作周波数の実効波長に対して極端に短くならない程度の長さを有する信号線中を伝送する信号の周波数を意味している。
【００２５】
この場合、一対の第１配線層３５ａ、３５ａの間に、第２配線層３５ｂが、互いに接触しないように離間して、保護膜３０の上面に配置されている。
【００２６】
このように、図２（Ａ）で示すこれら配線層の接続構造は、第１及び第２配線層を平面的に見たとき、２つの第１配線層で第２配線層を両側から挟むように配設したコプレーナーライン構造となっている。
【００２７】
このコプレーナライン構造では、信号線３５ｂがＧＮＤ線３５ａに挟まれた位置に設けられているので、ＧＮＤ線３５ａと信号線３５ｂとの間の電磁気的な結合が強まる。その結果、ＧＮＤ線３５ａと信号線３５ｂとの間の容量が増大して信号線のインダクタンスが減少されるため、信号線３５ｂの特性インピーダンスを従来よりも低減させることができる。
【００２８】
そこで、この発明に係る発明者によれば、この信号線３５ｂの、低減される特性インピーダンスと回路素子のインピーダンスとの整合は、特に、再配線層であるＧＮＤ線３５ｂの配設位置を考慮することにより、とることができるとわかった。
【００２９】
この信号線３５ｂの特性インピーダンスと回路素子のインピーダンスとの整合は、主に、ＧＮＤ線３５ａの幅（図２（Ｃ）にＡで示す。）、信号線３５ｂの幅（図２（Ｃ）にＢで示す。）、ＧＮＤ線３５ａの厚さ（図２（Ｃ）にｄ１で示す。）、信号線３５ｂの厚さ（図２（Ｃ）にｄ２で示す。）、ＧＮＤ線３５ａと信号線３５ｂとの水平方向の間隔（図２（Ｃ）にＣで示す。）、配線層３５の抵抗率ρ（ここでは、配線層３５の形成材料として銅（Ｃｕ）を用いている。）、半導体チップ１５上の導電性部分（配線層３５、電極パッド２０、ポスト部４０）の周囲の誘電体層の誘電率ε（ここでは、信号線３５ｂの特性インピーダンスへの影響が大きい、信号線３５ｂ及びＧＮＤ線３５ａ間のエポキシ樹脂５０の誘電率ε）、及び、当該周囲の誘電体層（ここでは、エポキシ樹脂５０）の厚さ（図２（Ｃ）にｄ３で示す。）を調整して、とることができる。更に、配線層３５の形成材料が磁性体の場合には、透磁率についても考慮するのが望ましい。
【００３０】
尚、図２（Ａ）〜（Ｃ）に示す構成例では、第１及び第２電極パッド２０ａ、２０ｂ、２０ａは、直線的に並置されていて、各配線層３５ａ、３５ｂ、３５ａは、これら電極パッドの配列方向と直交する方向に、電極パッドの直上から直線的に各ポスト部４０ａ、４０ｂ、４０ａ側へと延在している。従って、ここでの信号線３５ｂの幅（図２（Ｃ）にＢで示す。）は、図２（Ａ）において平面的にみたとき、信号線３５ｂのうち、第２電極パッド２０ｂとのコンタクト部３５１（図２（Ｂ）参照）及び外部端子４０ｂとのコンタクト部３５２（図２（Ｂ）参照）との間の信号線部分（図２（Ｂ）にＬで示す部分。）を電極パッドの配列方向にとった幅を示している。同様に、ＧＮＤ線３５ａの幅（図２（Ｃ）にＡで示す。）は、図２（Ｂ）のＬに対応するＧＮＤ線部分を電極パッドの配列方向にとった幅を示している。
【００３１】
そこで、例えば、信号線３５ｂの特性インピーダンスを、半導体チップ１５が有する回路素子のインピーダンスとほぼ同程度の約５０［Ω］にしたい場合には、例えば、Ａ＝２００［μｍ］、Ｂ＝４０［μｍ］、ｄ１＝５［μｍ］、ｄ２＝５［μｍ］、Ｃ＝２３［μｍ］、ρ＝１．６７×１０−６［Ωｃｍ（２０℃）］、ε≒４［Ｆ／ｍ］及びｄ３＝９０［μｍ］となるように設定すれば良い。
【００３２】
このように、ＧＮＤ線及び信号線の幅とＧＮＤ線及び信号線間の間隔とは、ＧＮＤ線及び信号線の形成材料の抵抗率と、ＧＮＤ線及び信号線間を埋める誘電体層の誘電率に依存した値となる。
【００３３】
上述したような設定条件とすることにより、信号線３５ｂの特性インピーダンスを約５０［Ω］とすることができ、よって、信号線３５ｂと半導体チップ１５が有する回路素子との間のインピーダンスの不整合を克服することができる。
【００３４】
すなわち、この実施の形態では、これまで外部端子を再配置させるために設けられていた配線層に対して、更に、信号線の特性インピーダンスを低減させるための機能が付加されている。
【００３５】
上述した説明から明らかなように、この実施の形態では、信号線３５ｂの特性インピーダンスと半導体チップ１５が有する回路素子のインピーダンスとの整合が実現される。
【００３６】
よって、高周波信号の伝送を効率良く実現でき、従来よりも優れた高周波特性を有する半導体装置を得ることができる。
【００３７】
＜第２の実施の形態＞
図３を参照して、この発明の第２の実施の形態に係る半導体装置につき説明する。
【００３８】
この実施の形態では、ＧＮＤ線３５ａの幅（＝Ａ）及びＧＮＤ線３５ａと信号線３５ｂとの間隔（＝Ｃ）が、第１の実施の形態に比べて狭く設定されている点が第１の実施の形態との主な相違点である。また、第１の実施の形態で既に説明した構成要素と同一の構成要素には同一の番号を付して示し、その具体的な説明を省略することもある（以下の各実施の形態についても同様）。
【００３９】
高周波信号が伝送される半導体チップ１５上部には、例えば、コイルやコンデンサ等の受動素子が形成されている（不図示）。こうした受動素子は、ポスト部４０や配線層３５に電流が流れる際に放射される電磁界の影響を受け、半導体チップ１５が有する集積回路の動作を不安定にする場合がある。
【００４０】
そこで、図３（Ａ）及び（Ｃ）に示すように、この実施の形態では、第１の実施の形態における再配線層のうち、信号線３５ｂの幅（＝Ｂ）と、ＧＮＤ線３５ａ及び信号線３５ｂの間隔（＝Ｃ）は、第１の実施の形態の場合と同じかほぼ変わらないが、信号線３５ｂの幅（＝Ｂ）に比して著しく広い幅を有していたＧＮＤ線３５ａの幅（＝Ａ）を更に狭くなるように設定する。
【００４１】
しかし、ＧＮＤ線３５ａの幅（＝Ａ）を狭くすることにより、ＧＮＤ線３５ａと信号線３５ｂとの間の電磁気的な結合が弱まる。よって、ＧＮＤ線３５ａ及び信号線３５ｂ間の電荷容量が減少して、インダクタンスが増大することになる。
【００４２】
その結果、信号線の特性インピーダンスは、インダクタンスを容量で除した値の平方根であることから、ＧＮＤ線３５ａの幅（＝Ａ）を狭くすることにより信号線３５ｂの特性インピーダンスが増大する。
【００４３】
そこで、この実施の形態では、ＧＮＤ線３５ａと信号線３５ｂとの間隔（＝Ｃ）が第１の実施の形態に比べて狭くなるように設定して、信号線３５ｂの特性インピーダンスの増大を抑制する。
【００４４】
そこで、例えば、信号線３５ｂの特性インピーダンスを、半導体チップ１５が有する回路素子のインピーダンスとほぼ同程度の約５０［Ω］にしたい場合には、例えば、Ａ＝１００μｍ、Ｂ＝４０μｍ、ｄ１＝５［μｍ］、ｄ２＝５［μｍ］、Ｃ＝２２μｍ、ρ＝１．６７×１０−６［Ωｃｍ（２０℃）］、ε≒４［Ｆ／ｍ］及びｄ３＝９０［μｍ］となるように設定すれば良い。
【００４５】
上述したような設定条件とすることにより、信号線３５ｂと半導体チップ１５が有する回路素子との間のインピーダンスの不整合を克服することができる。
【００４６】
上述した説明から明らかなように、この実施の形態では、第１の実施の形態と同様の効果を得ることができる。
【００４７】
更に、この実施の形態では、再配線層であるＧＮＤ線３５ａと半導体チップ１５に設けられた集積回路との間の不所望な相互作用が抑制された構成となり、より高信頼性な半導体装置を得ることができる。
【００４８】
＜第３の実施の形態＞
図４を参照して、この発明の第３の実施の形態に係る半導体装置につき説明する。
【００４９】
この実施の形態では、２つのＧＮＤ線３５ａ、３５ａが、更に、信号線３５ｂを取り囲むように設けられている点が第１の実施の形態との主な相違点である。
【００５０】
高周波信号の伝送損失のより一層の低減を実現するためには、信号線３５ｂはもとより、半導体チップ１５上に形成される導電性部分（例えば、電極パッド２０、ポスト部４０及び半田ボール（外部端子）４５等）の各構成要素の特性インピーダンスを、回路素子のインピーダンスと整合させるのが望ましい。
【００５１】
そこで、図４（Ａ）に示すように、この実施の形態では、第１の実施の形態において、平面的な配置関係において信号線３５ｂを両側から挟む位置にある２つのＧＮＤ線３５ａ、３５ａの、第１電極パッド２０ａと接続されていない側、すなわち、第１ポスト部４０ａ、４０ａと接続される側の端部同士を、信号線３５ｂ及びこの信号線３５ｂに接続される第２ポスト部４０ｂを取り囲むように連結させて結合配線層とする。
【００５２】
そこで、例えば、信号線３５ｂの特性インピーダンスを、半導体チップ１５が有する回路素子のインピーダンスとほぼ同程度の約５０［Ω］にしたい場合には、例えば、第１の実施の形態と同様に、各部分の設定条件を定めると共に（図４（Ｃ）参照）、更に、ＧＮＤ線３５ａを、一方の電極パッド２０ａから他方の電極パッド２０ａに至るＵ字状の一体構造形に形成し、このＧＮＤ線３５ａで、信号線３５ｂ及びこの信号線３５ｂに接続される第２ポスト部４０ｂをＵ字状に取り囲むように設けてある。また、各第１ポスト部４０ａには、Ｕ字状のＧＮＤ線３５ａの中途において接続することができる。
【００５３】
その結果、図４（Ａ）及び（Ｂ）に示すように、第１の実施の形態に比べて、ＧＮＤ線３５ａが信号線３５ｂに接続される第２ポスト部４０ｂの近傍に広範囲に亘って配置される。
【００５４】
このように、ＧＮＤ線３５ａと信号線３５ｂの幅と間隔を上述した設定条件と同一とすることにより、信号線３５ｂと半導体チップ１５が有する回路素子との間のインピーダンスの不整合を克服することができる。
【００５５】
上述した説明から明らかなように、この実施の形態では、第１の実施の形態と同様の効果を得ることができる。
【００５６】
更に、この実施の形態では、第１の実施の形態に比べてポスト部４０の特性インピーダンスが低減されるので、高周波信号の伝送損失が更に抑制されたより高信頼性な半導体装置を得ることができる。
【００５７】
＜第４の実施の形態＞
図５を参照して、この発明の第４の実施の形態に係る半導体装置につき説明する。
【００５８】
この実施の形態では、ＧＮＤ線３５ａが、更に、第３の実施の形態と同様に、信号線３５ｂを取り囲むように設けられている点が第２の実施の形態との主な相違点である。
【００５９】
そこで、例えば、信号線３５ｂの特性インピーダンスを、半導体チップ１５が有する回路素子のインピーダンスとほぼ同程度の約５０［Ω］にしたい場合には、例えば、第２の実施の形態と同様に、各部分の設定条件を定めると共に（図５（Ｃ）参照）、更に、ＧＮＤ線３５ａを、一方の電極パッド２０ａから他方の電極パッド２０ａに至るＵ字状の一体構造形に形成し、このＧＮＤ線３５ａで、信号線３５ｂ及びこの信号線３５ｂに接続される第２ポスト部４０ｂをＵの字状に取り囲むように設けてある。また、各第１ポスト部４０ａには、Ｕ字状のＧＮＤ線３５ａの中途において接続することができる。
【００６０】
その結果、図５（Ａ）及び（Ｂ）に示すように、第２の実施の形態に比べて、ＧＮＤ線３５ａが信号線３５ｂに接続される第２ポスト部４０ｂの近傍に広範囲に亘って配置される。
【００６１】
このように、ＧＮＤ線３５ａと信号線３５ｂの幅と間隔を上述した設定条件と同一とすることにより、信号線３５ｂと半導体チップ１５が有する回路素子との間のインピーダンスの不整合を克服することができる。
【００６２】
上述した説明から明らかなように、この実施の形態では、第２の実施の形態と同様の効果を得ることができる。
【００６３】
更に、この実施の形態では、第２の実施の形態に比べてポスト部４０の特性インピーダンスが低減されるので、高周波信号の伝送損失が更に抑制されたより高信頼性な半導体装置を得ることができる。
【００６４】
＜第５の実施の形態＞
図６を参照して、この発明の第５の実施の形態に係る半導体装置につき説明する。
【００６５】
この実施の形態では、ＧＮＤ線３５ａの幅（＝Ａ）を狭くなるように設定していている一方で、ＧＮＤ線３５ａと信号線３５ｂとの間隔（＝Ｃ）は狭めずに、ＧＮＤ線３５ａ及び信号線３５ｂを封止膜５０（ここでは、エポキシ樹脂（誘電率ε≒４［Ｆ／ｍ］程度）よりも誘電率の大きな誘電体層中に埋設させている点が第４の実施の形態との主な相違点である。
【００６６】
そこで、この実施の形態では、ＧＮＤ線３５ａ及び信号線３５ｂをフェノール樹脂（誘電率ε≒４．５〜５［Ｆ／ｍ］）からなる誘電体層５５中に埋設させた構成とする（図６（Ａ）〜（Ｃ）参照）。
【００６７】
誘電体層５５をＧＮＤ線３５ａと信号線３５ｂとの間に埋め込むことにより、両者間の電磁気的な結合は、当該間にエポキシ樹脂５０中に埋め込んだ場合よりも強化される。
【００６８】
よって、ＧＮＤ線３５ａの幅（＝Ａ）を狭めることにより増大される信号線３５ｂの特性インピーダンスを、この誘電体層５５を用いることにより低減させることができる。
【００６９】
尚、この実施の形態では、誘電体層５５がポスト部４０領域を除く半導体チップ１５上全面を覆うように設けられているが、少なくとも、信号線３５ｂを挟む位置にある一方のＧＮＤ線３５ａから他方のＧＮＤ線３５ａに亘ってＧＮＤ線３５ａ及び信号線３５ｂ間を埋め込むように設けられていれば良い。なぜなら、ＧＮＤ線３５ａ及び信号線３５ｂ間の容量の増大は、少なくとも当該間の電磁界的な結合を強化することにより顕著に実現できるためである。その結果、信号線３５ｂの特性インピーダンスを効果的に低減させることができる。
【００７０】
そこで、例えば、信号線３５ｂの特性インピーダンスを、半導体チップ１５が有する回路素子のインピーダンスとほぼ同程度の約５０［Ω］にしたい場合には、例えば、Ａ＝１００μｍ、Ｂ＝４０μｍ、ｄ１＝５［μｍ］、ｄ２＝５［μｍ］、Ｃ＝２３μｍ、ρ＝１．６７×１０−６［Ωｃｍ（２０℃）］及びε≒４．５〜５［Ｆ／ｍ］及びｄ３＝９０［μｍ］となるように設定すれば良い。
【００７１】
上述した設定条件とすることにより、信号線３５ｂと半導体チップ１５が有する回路素子との間のインピーダンスの不整合を克服することができる。
【００７２】
上述した説明から明らかなように、この実施の形態では、第４の実施の形態と同様の効果を得ることができる。
【００７３】
＜第６の実施の形態＞
図７を参照して、この発明の第６の実施の形態に係る半導体装置につき説明する。
【００７４】
この実施の形態では、ＧＮＤ線３５ａが網目（メッシュ）状に設けられている点が第３の実施の形態との主な相違点である。
【００７５】
図７（Ａ）に示すように、ＧＮＤ線３５ａを網目状とすることによりＧＮＤ線３５ａ自体の占有領域を低減でき、よって、既に説明したように再配線層であるＧＮＤ線３５ａと半導体チップ１５に設けられた集積回路との間の不所望な相互作用を抑制できる。
【００７６】
そこで、例えば、信号線３５ｂの特性インピーダンスを、半導体チップ１５が有する回路素子のインピーダンスとほぼ同程度の約５０［Ω］にしたい場合には、例えば、Ａ＝２０μｍ（但し、網目幅）、Ｂ＝４０μｍ、ｄ１＝５［μｍ］、ｄ２＝５［μｍ］、Ｃ＝２２μｍ、ρ＝１．６７×１０−６［Ωｃｍ（２０℃）］、ε≒４［Ｆ／ｍ］及びｄ３＝９０［μｍ］となるように設定すれば良い。
【００７７】
上述したような設定条件とすることにより、信号線３５ｂと半導体チップ１５が有する回路素子との間のインピーダンスの不整合を克服することができる。
【００７８】
上述した説明から明らかなように、この実施の形態では、第３の実施の形態と同様の効果を得ることができる。
【００７９】
更に、この実施の形態では、ＧＮＤ線３５ａを網目状としたことにより、再配線層であるＧＮＤ線３５ａと半導体チップ１５に設けられた集積回路との間の不所望な相互作用が抑制されるため、より高信頼性な半導体装置を得ることができる。
【００８０】
＜第７の実施の形態＞
図８を参照して、この発明の第７の実施の形態に係る半導体装置につき説明する。尚、図８（Ｄ）は、図８（Ａ）を破線部分Ｑ−Ｑ’線に沿って切断して得られる切り口（断面）を図中矢印Ｐ方向から見た図である。
【００８１】
そこで、図８（Ａ）に示すように、この実施の形態の配線層の構造は、ＧＮＤ線３５ａが、信号線３５ｂを、例えば、ポリイミド膜で形成される誘電体層（尚、ここではこの誘電体層を第２絶縁層とも称する。）６０を介して、覆うような位置に設けられたマイクロストリップライン構造である。
【００８２】
より詳細には、図８（Ａ）〜（Ｄ）に示すように、半導体チップ１５上に、第１絶縁層３２とこの第１絶縁層３２上の第２絶縁層６０とが設けられている。第１電極パッド２０ａは、第１及び第２絶縁層（３２、６０）からその上面が露出されていて、また、第２電極パッド２０ｂは、第１絶縁層３２から露出されている。そして、第１及び第２ポスト部（４０ａ、４０ｂ）上に形成される、実装基板に接続するための外部端子である半田ボール４５を、それぞれ第１及び第２電極パッド（２０ａ、２０ｂ）の直上から半導体チップ１５の上側の、シフトされた位置に配置されている。また、このとき第２ポスト部４０ｂは、第１絶縁層３２上に位置する信号線３５ｂ上に設けられている。この第２ポスト部４０ｂの側面は、第２絶縁層６０及び樹脂封止５０で覆われている。また、第１ポスト部４０ａは、第２絶縁層６０上に位置するＧＮＤ線３５ａ上に設けられている。この第１ポスト部４０ａの側面は、封止膜５０で覆われている。そして、第１及び第２ポスト部（４０ａ、４０ｂ）は、第１ないし第６の実施の形態において既に説明したように、封止膜５０の表面に導出され、外部端子である半田ボール４５に接続されている。
【００８３】
この構成例では、第２電極パッド２０ｂに接続される信号線３５ｂは、保護膜３０、従って、第１絶縁層３２上を半導体チップ１５の中心方向に延出されて第２ポスト部４０ｂと電気的に接続されている。
【００８４】
一方、第１電極パッド２０ａに接続されるＧＮＤ線３５ａは、第１電極パッド２０ａから当該第１電極パッド２０ａの鉛直方向に延出された後、第２ポスト部４０ｂの表面を露出するように半導体チップ１５を覆っている誘電体層６０上に亘って連続して設けられ、第１ポスト部４０ａと電気的に接続されている。
【００８５】
このように、信号線３５ｂとＧＮＤ線３５ａとが重なり合うように設けられたマイクロストリップライン構造は、コプレーナライン構造と同様に、信号線３５ｂがＧＮＤ線３５ａに挟まれた位置に設けられているので、ＧＮＤ線３５ａと信号線３５ｂとの間の電磁気的な結合が強まる。その結果、ＧＮＤ線３５ａと信号線３５ｂとの間の容量が増大して信号線のインダクタンスが減少されるため、信号線３５ｂの特性インピーダンスを従来よりも低減させることができる。
【００８６】
更に、マイクロストリップライン構造は、コプレーナライン構造よりも半導体チップ１５からより離間された位置にＧＮＤ線３５ａが配置されている。
【００８７】
よって、ＧＮＤ線３５ａ及び半導体チップ１５に設けられた集積回路との間の不所望な相互作用をより一層効果的に抑制できる。
【００８８】
尚、この実施の形態では、第２絶縁層従って誘電体層６０が第２ポスト部４０ｂ領域を除く半導体チップ１５上全面を覆うように設けられているが、少なくとも、信号線３５ｂを覆う位置に設けられていれば良い。なぜなら、ＧＮＤ線３５ａ及び信号線３５ｂ間の容量の増大は、少なくとも当該間の電磁界的な結合を強化することにより顕著に実現できるためである。その結果、信号線３５ｂの特性インピーダンスを効果的に低減させることができる。また、第１の実施の形態で説明したように、２つのＧＮＤ線３５ａが、信号線３５ｂの両側を、信号線線３５ｂに沿って延在するように設けられ且つ誘電体層６０上に至るように連続して設けられた構造であっても良い。
【００８９】
より詳細には、信号線３５ｂの特性インピーダンスと半導体チップ１５が有する回路素子のインピーダンスとの整合は、主に、ＧＮＤ線３５ａの幅（図８（Ｃ）及び（Ｄ）にＡで示す。）、信号線３５ｂの幅（図８（Ｃ）にＢで示す。）、ＧＮＤ線３５ａの厚さ（図（Ｃ）にｄ１で示す。）、信号線３５ｂの厚さ（図（Ｃ）にｄ２で示す。）、ＧＮＤ線３５ａと信号線３５ｂとの垂直方向の間隔（図８（Ｃ）及び（Ｄ）にＣ’で示す。）、配線層３５（配線層３５ａ、３５ｂ）の抵抗率ρ（ここではＣｕ）、及び、半導体チップ１５上の導電性部分（電極パッド２０、ポスト部４０）の周囲の誘電体層の誘電率ε（ここでは、信号線３５ｂの特性インピーダンスへの影響が大きい、信号線３５ｂ及びＧＮＤ線３５ａ間のポリイミド膜６０の誘電率ε）、及び、当該周囲の誘電体層（ここでは、ポリイミド膜６０）の厚さ（図（Ｃ）にｄ４で示す。）を調整して、とることができる。更に、配線層３５の形成材料が磁性体の場合には、透磁率についても考慮するのが望ましい。
【００９０】
そこで、例えば、信号線３５ｂの特性インピーダンスを、半導体チップ１５が有する回路素子のインピーダンスとほぼ同程度の約５０［Ω］にしたい場合には、例えば、Ａ＝４００μｍ、Ｂ＝４０μｍ、ｄ１＝５［μｍ］、ｄ２＝５［μｍ］、Ｃ’＝３３μｍ、ρ＝１．６７×１０−６［Ωｃｍ（２０℃）］、ε≒３．３［Ｆ／ｍ］及びｄ４＝３８［μｍ］となるように設定すれば良い。
【００９１】
上述したような設定条件とすることにより、信号線３５ｂの特性インピーダンスを約５０［Ω］とすることができ、よって、信号線３５ｂと半導体チップ１５が有する回路素子との間のインピーダンスの不整合を克服することができる。
【００９２】
上述した説明から明らかなように、この実施の形態では、信号線３５ｂの特性インピーダンスと半導体チップ１５が有する回路素子のインピーダンスとの整合が実現される。よって、高周波信号の伝送を効率良く実現でき、従来よりも優れた高周波特性を有する半導体装置を得ることができる。
【００９３】
＜第８の実施の形態＞
図９を参照して、この発明の第８の実施の形態に係る半導体装置につき説明する。
【００９４】
この実施の形態では、第７の実施の形態での誘電体層６０の替わりに、当該誘電体層６０の誘電率よりも高い誘電率を有する誘電体層６５を第２絶縁層として用いている点が第７の実施の形態との主な相違点である。
【００９５】
この実施の形態では、第７の実施の形態における誘電体層６０（ポリイミド膜（誘電率ε≒３．３［Ｆ／ｍ］））に替わる誘電体層６５として、フェノール樹脂（誘電率ε≒４．５〜５［Ｆ／ｍ］）が設けられている。
【００９６】
そこで、例えば、信号線３５ｂの特性インピーダンスを、半導体チップ１５が有する回路素子のインピーダンスとほぼ同程度の約５０［Ω］にしたい場合には、例えば、Ａ＝４００μｍ、Ｂ＝４０μｍ、ｄ１＝５［μｍ］、ｄ２＝５［μｍ］、Ｃ’＝３５μｍ、ρ＝１．６７×１０−６［Ωｃｍ（２０℃）］、ε≒４．５〜５［Ｆ／ｍ］及びｄ４＝３８［μｍ］となるように設定すれば良い。
【００９７】
上述したような設定条件とすることにより、第７の実施の形態と同様の効果を得ることが出来る。
【００９８】
更に、この実施の形態では、第７の実施の形態に比べて誘電率の高い誘電体層従って第２絶縁層６５が信号線３５ｂとＧＮＤ線３５ａとの間に介在されている。
【００９９】
その結果、第７の実施の形態よりも、信号線３５ｂとＧＮＤ線３５ａとの垂直方向の間隔（図中Ｃ’）を更に拡げることができる。
【０１００】
よって、再配線層であるＧＮＤ線３５ａと半導体チップ１５に設けられた集積回路との間の不所望な相互作用が抑制された構成となり、より高信頼性な半導体装置を得ることができる。
【０１０１】
以上、この発明は、上述した実施の形態の組合せのみに限定されない。よって、任意好適な段階において好適な条件を組み合わせ、この発明を適用することができる。
【０１０２】
更に、上述した各実施の形態において、信号線３５ｂの信号線長さが、半導体チップの動作周波数の実効波長の４分の１以下となるように、この信号線３５ｂを設けることにより、伝送信号が反射等に起因して減衰するのをより効果的に抑制できる。
【０１０３】
【発明の効果】
上述した説明から明らかなように、この発明の半導体装置によれば、信号線の特性インピーダンスと回路素子のインピーダンスとを従来よりも整合させることができる。
【０１０４】
よって、高周波信号の伝送を効率良く実現でき、従来よりも優れた高周波特性を有する半導体装置を得ることができる。
【図面の簡単な説明】
【図１】この発明の第１の実施の形態の半導体装置を示す概略平面図である。
【図２】（Ａ）〜（Ｃ）は、この発明の第１の実施の形態の半導体装置の一部を示す概略的平面図及び概略断面図である。
【図３】（Ａ）〜（Ｃ）は、この発明の第２の実施の形態の半導体装置の一部を示す概略的平面図及び概略断面図である。
【図４】（Ａ）〜（Ｃ）は、この発明の第３の実施の形態の半導体装置の一部を示す概略的平面図及び概略断面図である。
【図５】（Ａ）〜（Ｃ）は、この発明の第４の実施の形態の半導体装置の一部を示す概略的平面図及び概略断面図である。
【図６】（Ａ）〜（Ｃ）は、この発明の第５の実施の形態の半導体装置の一部を示す概略的平面図及び概略断面図である。
【図７】（Ａ）〜（Ｃ）は、この発明の第６の実施の形態の半導体装置の一部を示す概略的平面図及び概略断面図である。
【図８】（Ａ）〜（Ｄ）は、この発明の第７の実施の形態の半導体装置の一部を示す概略的平面図及び概略断面図である。
【図９】（Ａ）〜（Ｄ）は、この発明の第８の実施の形態の半導体装置の一部を示す概略的平面図及び概略断面図である。
【符号の説明】
１０：ＷＣＳＰ
１５：半導体チップ
２０：電極パッド
２０ａ：第１電極パッド
２０ｂ：第２電極パッド
２５：パッシベーション膜
３０：保護膜
３２：第１絶縁層
３５：配線層
３５ａ：ＧＮＤ線（第１配線層）
３５ｂ：信号線（第２配線層）
４０：ポスト部
４０ａ：第１ポスト部
４０ｂ：第２ポスト部
４５：半田ボール（外部端子）
５０：封止膜
５５：誘電体層
６０，６５：誘電体層（第２絶縁層）
３５１，３５２：コンタクト部

Claims (7)

  1. 回路素子を具える半導体チップの外形寸法と実質的に同一の外形寸法でパッケージングされている半導体装置において、
    前記半導体チップ上に設けられた複数の電極パッドと、
    前記電極パッドの表面の一部を露出させるよう該半導体チップ上に設けられた絶縁層と、
    該絶縁層の上側であって、前記電極パッドの直上とは異なる位置にそれぞれ設けられた複数の外部端子と、
    前記電極パッドの各々と前記外部端子の各々とを、電気的に接続するために前記絶縁層上に設けられていて、接地線となる第１配線層と信号線となる第２配線層とを含む複数の配線層とを具え、
    前記第２配線層は、２つの前記第１配線層間に挟まれて、設けられていることを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、前記２つの第１配線層の、前記外部端子と接続される側の端部が互いに結合されて、該２つの第１配線層で、前記第２配線層を、前記外部端子と接続される側から取り囲む、結合配線層を形成していることを特徴とする半導体装置。
  3. 回路素子を具える半導体チップの外形寸法と実質的に同一の外形寸法でパッケージングされている半導体装置において、
    前記半導体チップ上に設けられた第１及び第２電極パッドを含む複数の電極パッドと、
    前記第１及び第２電極パッドの表面の一部を露出させるよう該半導体チップ上に設けられた第１絶縁層及び、前記第１電極パッドの一部を露出させるよう該第１絶縁層の上側に設けられた第２絶縁層と、
    前記第２絶縁層の上側であって、前記第１及び第２電極パッドの直上とは異なる位置に設けられた第１外部端子と、
    前記第２絶縁層の上側であって、前記第１及び第２電極パッドの直上とは異なる位置に設けられた第２外部端子と、
    前記第１電極パッドと前記第１外部端子とを、電気的に接続するために前記第２絶縁層上に設けられていて、接地線となる第１配線層と、
    前記第２電極パッドと前記第２外部端子とを、電気的に接続するために前記第１絶縁層上に設けられていて、信号線となる第２配線層とを具え、
    前記第１配線層は、前記第２配線層を上側から覆うように設けられていることを特徴とする半導体装置。
  4. 請求項１ないし３のいずれか一項に記載の半導体装置において、前記第１配線層を網目状配線層としてあることを特徴とする半導体装置。
  5. 請求項１ないし４のいずれか一項に記載の半導体装置において、前記第１配線層は、前記第２配線層の特性インピーダンスと、該第２配線層が前記電極パッドを介して接続される前記回路素子のインピーダンスとのインピーダンス整合を実質的にとれるように、設けられていることを特徴とする半導体装置。
  6. 請求項５に記載の半導体装置において、前記第１及び第２配線層のぞれぞれの幅及び第１配線層及び第２配線層間の間隔は、前記インピーダンス整合をとれるように、前記第１及び第２配線層の形成材料の抵抗率及び該第１及び第２配線層間に設けられる誘電体層の誘電率に依存した値に設定されていることを特徴とする半導体装置。
  7. 請求項５に記載の半導体装置において、前記第１及び第２配線層のそれぞれの厚さは、前記インピーダンス整合をとれるように、前記第１及び第２配線層の形成材料の透磁率及び該第１及び第２配線層間に設けられる誘電体層の誘電率に依存した値に設定されていることを特徴とする半導体装置。
JP2002233762A 2002-08-09 2002-08-09 半導体装置 Expired - Lifetime JP3580803B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2002233762A JP3580803B2 (ja) 2002-08-09 2002-08-09 半導体装置
US10/631,723 US6982494B2 (en) 2002-08-09 2003-08-01 Semiconductor device with signal line having decreased characteristic impedance
US11/233,027 US7239028B2 (en) 2002-08-09 2005-09-23 Semiconductor device with signal line having decreased characteristic impedance
US11/785,708 US7538417B2 (en) 2002-08-09 2007-04-19 Semiconductor device with signal line having decreased characteristic impedance

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002233762A JP3580803B2 (ja) 2002-08-09 2002-08-09 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2004182031A Division JP4124168B2 (ja) 2004-06-21 2004-06-21 半導体装置

Publications (2)

Publication Number Publication Date
JP2004079579A true JP2004079579A (ja) 2004-03-11
JP3580803B2 JP3580803B2 (ja) 2004-10-27

Family

ID=31492435

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002233762A Expired - Lifetime JP3580803B2 (ja) 2002-08-09 2002-08-09 半導体装置

Country Status (2)

Country Link
US (3) US6982494B2 (ja)
JP (1) JP3580803B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7696630B2 (en) 2006-10-30 2010-04-13 Oki Semiconductor Co., Ltd. Semiconductor device
US7791196B2 (en) 2006-04-27 2010-09-07 Elpida Memory, Inc. Semiconductor device having a smaller electrostatic capacitance electrode
JP2011009776A (ja) * 2010-09-07 2011-01-13 Renesas Electronics Corp 半導体装置
US8471379B2 (en) 2004-05-31 2013-06-25 Renesas Electronics Corporation Semiconductor device
JP2014146787A (ja) * 2013-01-25 2014-08-14 Taiwan Semiconductor Manufactuaring Co Ltd パッケージ構造、および、その伝送線の形成方法

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8021976B2 (en) 2002-10-15 2011-09-20 Megica Corporation Method of wire bonding over active area of a semiconductor circuit
US6936531B2 (en) * 1998-12-21 2005-08-30 Megic Corporation Process of fabricating a chip structure
US7405149B1 (en) 1998-12-21 2008-07-29 Megica Corporation Post passivation method for semiconductor chip or wafer
US6495442B1 (en) * 2000-10-18 2002-12-17 Magic Corporation Post passivation interconnection schemes on top of the IC chips
US6965165B2 (en) * 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
US7381642B2 (en) * 2004-09-23 2008-06-03 Megica Corporation Top layers of metal for integrated circuits
US7271489B2 (en) * 2003-10-15 2007-09-18 Megica Corporation Post passivation interconnection schemes on top of the IC chips
US8158508B2 (en) * 2001-03-05 2012-04-17 Megica Corporation Structure and manufacturing method of a chip scale package
US7932603B2 (en) * 2001-12-13 2011-04-26 Megica Corporation Chip structure and process for forming the same
TW584950B (en) 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
US6673698B1 (en) 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
TW503496B (en) * 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
TW544882B (en) * 2001-12-31 2003-08-01 Megic Corp Chip package structure and process thereof
US7459790B2 (en) 2003-10-15 2008-12-02 Megica Corporation Post passivation interconnection schemes on top of the IC chips
US7388279B2 (en) * 2003-11-12 2008-06-17 Interconnect Portfolio, Llc Tapered dielectric and conductor structures and applications thereof
US8022544B2 (en) * 2004-07-09 2011-09-20 Megica Corporation Chip structure
US7465654B2 (en) * 2004-07-09 2008-12-16 Megica Corporation Structure of gold bumps and gold conductors on one IC die and methods of manufacturing the structures
US7452803B2 (en) * 2004-08-12 2008-11-18 Megica Corporation Method for fabricating chip structure
US7655387B2 (en) * 2004-09-02 2010-02-02 Micron Technology, Inc. Method to align mask patterns
US8008775B2 (en) * 2004-09-09 2011-08-30 Megica Corporation Post passivation interconnection structures
US7355282B2 (en) * 2004-09-09 2008-04-08 Megica Corporation Post passivation interconnection process and structures
US7521805B2 (en) * 2004-10-12 2009-04-21 Megica Corp. Post passivation interconnection schemes on top of the IC chips
US7547969B2 (en) 2004-10-29 2009-06-16 Megica Corporation Semiconductor chip with passivation layer comprising metal interconnect and contact pads
US7468545B2 (en) * 2005-05-06 2008-12-23 Megica Corporation Post passivation structure for a semiconductor device and packaging process for same
TWI330863B (en) * 2005-05-18 2010-09-21 Megica Corp Semiconductor chip with coil element over passivation layer
US7566971B2 (en) * 2005-05-27 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7582556B2 (en) 2005-06-24 2009-09-01 Megica Corporation Circuitry component and method for forming the same
TWI305951B (en) 2005-07-22 2009-02-01 Megica Corp Method for forming a double embossing structure
US7473999B2 (en) * 2005-09-23 2009-01-06 Megica Corporation Semiconductor chip and process for forming the same
US20070090385A1 (en) * 2005-10-21 2007-04-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7397121B2 (en) * 2005-10-28 2008-07-08 Megica Corporation Semiconductor chip with post-passivation scheme formed over passivation layer
TWI339419B (en) * 2005-12-05 2011-03-21 Megica Corp Semiconductor chip
JP2007158069A (ja) * 2005-12-06 2007-06-21 Shinko Electric Ind Co Ltd 半導体パッケージの外部接続構造及びその製造方法
US7674701B2 (en) 2006-02-08 2010-03-09 Amkor Technology, Inc. Methods of forming metal layers using multi-layer lift-off patterns
US7932615B2 (en) * 2006-02-08 2011-04-26 Amkor Technology, Inc. Electronic devices including solder bumps on compliant dielectric layers
US8836146B2 (en) * 2006-03-02 2014-09-16 Qualcomm Incorporated Chip package and method for fabricating the same
US7656042B2 (en) * 2006-03-29 2010-02-02 Taiwan Semiconductor Manufacturing Co., Ltd. Stratified underfill in an IC package
US8420520B2 (en) * 2006-05-18 2013-04-16 Megica Corporation Non-cyanide gold electroplating for fine-line gold traces and gold pads
US8022552B2 (en) 2006-06-27 2011-09-20 Megica Corporation Integrated circuit and method for fabricating the same
US8421227B2 (en) * 2006-06-28 2013-04-16 Megica Corporation Semiconductor chip structure
JP4818005B2 (ja) * 2006-07-14 2011-11-16 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
TWI370515B (en) * 2006-09-29 2012-08-11 Megica Corp Circuit component
US20080095988A1 (en) * 2006-10-18 2008-04-24 3M Innovative Properties Company Methods of patterning a deposit metal on a polymeric substrate
JP4956173B2 (ja) * 2006-12-19 2012-06-20 新光電気工業株式会社 フリップチップ実装用基板
US8193636B2 (en) * 2007-03-13 2012-06-05 Megica Corporation Chip assembly with interconnection by metal bump
US7858438B2 (en) * 2007-06-13 2010-12-28 Himax Technologies Limited Semiconductor device, chip package and method of fabricating the same
EP2165362B1 (en) * 2007-07-05 2012-02-08 ÅAC Microtec AB Low resistance through-wafer via
TWI368286B (en) 2007-08-27 2012-07-11 Megica Corp Chip assembly
US8946873B2 (en) * 2007-08-28 2015-02-03 Micron Technology, Inc. Redistribution structures for microfeature workpieces
JP2009070966A (ja) * 2007-09-12 2009-04-02 Toshiba Corp 半導体装置とその製造方法
KR101028051B1 (ko) * 2009-01-28 2011-04-08 삼성전기주식회사 웨이퍼 레벨 패키지 및 그 제조방법
US8921487B2 (en) * 2009-06-19 2014-12-30 Polyone Corporation Oxygen scavenging terpolymers
US9030019B2 (en) 2010-12-14 2015-05-12 Infineon Technologies Ag Semiconductor device and method of manufacture thereof
US8624392B2 (en) * 2011-06-03 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical connection for chip scale packaging
US8912668B2 (en) 2012-03-01 2014-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical connections for chip scale packaging
US9548281B2 (en) 2011-10-07 2017-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical connection for chip scale packaging
US8633588B2 (en) 2011-12-21 2014-01-21 Mediatek Inc. Semiconductor package
US9659893B2 (en) 2011-12-21 2017-05-23 Mediatek Inc. Semiconductor package
US9196573B2 (en) 2012-07-31 2015-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Bump on pad (BOP) bonding structure
US8829673B2 (en) 2012-08-17 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Bonded structures for package and substrate
US9673161B2 (en) 2012-08-17 2017-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Bonded structures for package and substrate
US9245833B2 (en) 2012-08-30 2016-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Metal pads with openings in integrated circuits
KR101984831B1 (ko) 2013-01-31 2019-05-31 삼성전자 주식회사 반도체 패키지 및 그 제조 방법
US20150206855A1 (en) * 2014-01-22 2015-07-23 Mediatek Inc. Semiconductor package
CN104766836B (zh) * 2015-04-15 2017-10-27 苏州聚达晟芯微电子有限公司 一种弹性抗震的半导体封装结构
TWI578547B (zh) * 2015-09-10 2017-04-11 旺玖科技股份有限公司 電磁阻抗感測元件及其製作方法
US10187239B2 (en) 2015-11-05 2019-01-22 Huawei Technologies Co., Ltd. Systems and methods to reduce the peak-to-average power ratio (PAPR) of signals in channel bonding

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3349481A (en) * 1964-12-29 1967-10-31 Alpha Microelectronics Company Integrated circuit sealing method and structure
JPS6461934A (en) * 1987-09-02 1989-03-08 Nippon Denso Co Semiconductor device and manufacture thereof
JP3142723B2 (ja) * 1994-09-21 2001-03-07 シャープ株式会社 半導体装置及びその製造方法
JPH08222657A (ja) * 1995-02-17 1996-08-30 Hitachi Ltd 半導体集積回路装置
DE69635397T2 (de) * 1995-03-24 2006-05-24 Shinko Electric Industries Co., Ltd. Halbleitervorrichtung mit Chipabmessungen und Herstellungsverfahren
US6111317A (en) * 1996-01-18 2000-08-29 Kabushiki Kaisha Toshiba Flip-chip connection type semiconductor integrated circuit device
US5719449A (en) * 1996-09-30 1998-02-17 Lucent Technologies Inc. Flip-chip integrated circuit with improved testability
SG89299A1 (en) * 1997-01-23 2002-06-18 Seiko Epson Corp Film carrier tape, semiconductor assembly, semiconductor device, and method of manufacturing the same, mounted board, and electronic instrument
JP3351706B2 (ja) * 1997-05-14 2002-12-03 株式会社東芝 半導体装置およびその製造方法
JPH1154658A (ja) * 1997-07-30 1999-02-26 Hitachi Ltd 半導体装置及びその製造方法並びにフレーム構造体
US6441487B2 (en) * 1997-10-20 2002-08-27 Flip Chip Technologies, L.L.C. Chip scale package using large ductile solder balls
TW401724B (en) * 1998-01-27 2000-08-11 Hitachi Cable Wiring board, semiconductor, electronic device, and circuit board for electronic parts
US6031258A (en) * 1998-03-06 2000-02-29 S3 Incorporated High DC current stagger power/ground pad
JP3753218B2 (ja) * 1998-03-23 2006-03-08 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
US6225143B1 (en) * 1998-06-03 2001-05-01 Lsi Logic Corporation Flip-chip integrated circuit routing to I/O devices
US6455880B1 (en) * 1998-11-06 2002-09-24 Kabushiki Kaisha Toshiba Microwave semiconductor device having coplanar waveguide and micro-strip line
EP1050905B1 (en) * 1999-05-07 2017-06-21 Shinko Electric Industries Co. Ltd. Method of producing a semiconductor device with insulating layer
JP3425898B2 (ja) 1999-07-09 2003-07-14 Ｎｅｃエレクトロニクス株式会社 エリアアレイ型半導体装置
US6850506B1 (en) * 1999-10-07 2005-02-01 Qualcomm Incorporated Forward-link scheduling in a wireless communication system
JP3394480B2 (ja) 1999-10-22 2003-04-07 九州日本電気株式会社 半導体装置
US6770547B1 (en) * 1999-10-29 2004-08-03 Renesas Technology Corporation Method for producing a semiconductor device
JP2001217349A (ja) 2000-02-03 2001-08-10 Hitachi Cable Ltd 入力キャパシタンスの調整方法及びそれを用いた配線基板及び半導体装置
JP3578964B2 (ja) 2000-03-21 2004-10-20 富士通株式会社 半導体装置及びその製造方法
WO2002007312A2 (en) * 2000-07-13 2002-01-24 Isothermal Systems Research, Inc. Power semiconductor switching devices, power converters, integrated circuit assemblies, integrated circuitry, power current switching methods, methods of forming a power semiconductor switching device, power conversion methods, power semiconductor switching device packaging methods, and methods of forming a power transistor
JP3640876B2 (ja) * 2000-09-19 2005-04-20 株式会社ルネサステクノロジ 半導体装置及び半導体装置の実装構造体
JP4174174B2 (ja) 2000-09-19 2008-10-29 株式会社ルネサステクノロジ 半導体装置およびその製造方法並びに半導体装置実装構造体
GB2368454B (en) * 2000-10-24 2005-04-06 Ibm A chip carrier for high-frequency electronic device
JP4605930B2 (ja) * 2001-03-29 2011-01-05 京セラ株式会社 高周波半導体素子収納用パッケージ
TW515054B (en) * 2001-06-13 2002-12-21 Via Tech Inc Flip chip pad arrangement on chip for reduction of impedance
EP1444733B1 (en) * 2001-11-13 2010-12-01 International Business Machines Corporation Electronic device carrier adapted for transmitting high frequency signals
US6800944B2 (en) * 2001-12-19 2004-10-05 Texas Instruments Incorporated Power/ground ring substrate for integrated circuits
JP2003188313A (ja) * 2001-12-20 2003-07-04 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
EP1357648B1 (en) * 2002-04-25 2006-10-11 Avalon Photonics AG High speed vertical cavity surface emitting laser device (VCSEL) with low parasitic capacitance
US20030218246A1 (en) * 2002-05-22 2003-11-27 Hirofumi Abe Semiconductor device passing large electric current
JP3657246B2 (ja) * 2002-07-29 2005-06-08 Ｎｅｃエレクトロニクス株式会社 半導体装置
JP2004111796A (ja) * 2002-09-20 2004-04-08 Hitachi Ltd 半導体装置
TW200410377A (en) * 2002-12-02 2004-06-16 Shen Yu Nung Semiconductor chip package and the packaging method
JP4082220B2 (ja) * 2003-01-16 2008-04-30 セイコーエプソン株式会社 配線基板、半導体モジュールおよび半導体モジュールの製造方法
TWI229401B (en) * 2003-02-19 2005-03-11 Via Tech Inc A wafer lever test and bump process and a chip structure with test pad
US6882035B2 (en) * 2003-07-09 2005-04-19 Agilent Technologies, Inc. Die package

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8471379B2 (en) 2004-05-31 2013-06-25 Renesas Electronics Corporation Semiconductor device
US7791196B2 (en) 2006-04-27 2010-09-07 Elpida Memory, Inc. Semiconductor device having a smaller electrostatic capacitance electrode
US7696630B2 (en) 2006-10-30 2010-04-13 Oki Semiconductor Co., Ltd. Semiconductor device
JP2011009776A (ja) * 2010-09-07 2011-01-13 Renesas Electronics Corp 半導体装置
JP2014146787A (ja) * 2013-01-25 2014-08-14 Taiwan Semiconductor Manufactuaring Co Ltd パッケージ構造、および、その伝送線の形成方法
US9171798B2 (en) 2013-01-25 2015-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for transmission lines in packages
US10269746B2 (en) 2013-01-25 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for transmission lines in packages
US10840201B2 (en) 2013-01-25 2020-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for transmission lines in packages
US11978712B2 (en) 2013-01-25 2024-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming semiconductor package transmission lines with micro-bump lines

Also Published As

Publication number Publication date
JP3580803B2 (ja) 2004-10-27
US7239028B2 (en) 2007-07-03
US20070187824A1 (en) 2007-08-16
US7538417B2 (en) 2009-05-26
US6982494B2 (en) 2006-01-03
US20040026782A1 (en) 2004-02-12
US20060022354A1 (en) 2006-02-02

Similar Documents

Publication Publication Date Title
JP3580803B2 (ja) 半導体装置
US9076789B2 (en) Semiconductor device having a high frequency external connection electrode positioned within a via hole
JP4659488B2 (ja) 半導体装置及びその製造方法
US7521796B2 (en) Method of making the semiconductor device, circuit board, and electronic instrument
US8802494B2 (en) Method of fabricating a semiconductor device having an interposer
TW464996B (en) Semiconductor device and its manufacturing process
CN104425422B (zh) 功能化的重分布层
KR102591624B1 (ko) 반도체 패키지
JP4908899B2 (ja) 半導体装置及びその製造方法
JP3578964B2 (ja) 半導体装置及びその製造方法
US7078794B2 (en) Chip package and process for forming the same
US6952048B2 (en) Semiconductor device with improved design freedom of external terminal
KR20000071342A (ko) 반도체장치
JP3602118B2 (ja) 半導体装置
JP2010109075A (ja) 半導体パッケージ
US11335614B2 (en) Electric component embedded structure
JP4124168B2 (ja) 半導体装置
JP2010093076A (ja) 半導体パッケージ及び半導体装置
US8878356B2 (en) Package structure having micro-electro-mechanical system element and method of fabrication the same
JP4000815B2 (ja) 半導体装置
JP2006261297A (ja) 半導体装置及びその製造方法
JP2004241696A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US20220375885A1 (en) Flip-chip ball grid array-type integrated circuit package for very high frequency operation
JP4216646B2 (ja) チップ・オン・チップ構造の半導体装置
JP2010192499A (ja) 半導体装置

Legal Events

Date Code Title Description
A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20031205

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20040224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040302

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040511

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040621

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040720

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040720

R150 Certificate of patent or registration of utility model

Ref document number: 3580803

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080730

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080730

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090730

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090730

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100730

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100730

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100730

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110730

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120730

Year of fee payment: 8

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120730

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120730

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130730

Year of fee payment: 9

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term