JP4818005B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP4818005B2
JP4818005B2 JP2006194658A JP2006194658A JP4818005B2 JP 4818005 B2 JP4818005 B2 JP 4818005B2 JP 2006194658 A JP2006194658 A JP 2006194658A JP 2006194658 A JP2006194658 A JP 2006194658A JP 4818005 B2 JP4818005 B2 JP 4818005B2
Authority
JP
Japan
Prior art keywords
stress
post electrode
post
semiconductor device
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006194658A
Other languages
English (en)
Other versions
JP2008021936A (ja
Inventor
潔敬 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Oki Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Semiconductor Co Ltd filed Critical Oki Semiconductor Co Ltd
Priority to JP2006194658A priority Critical patent/JP4818005B2/ja
Priority to CN2007101281820A priority patent/CN101106116B/zh
Priority to US11/826,119 priority patent/US7626271B2/en
Publication of JP2008021936A publication Critical patent/JP2008021936A/ja
Priority to US12/603,106 priority patent/US8212362B2/en
Application granted granted Critical
Publication of JP4818005B2 publication Critical patent/JP4818005B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02125—Reinforcing structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02311—Additive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02313—Subtractive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0235—Shape of the redistribution layers
    • H01L2224/02351—Shape of the redistribution layers comprising interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0236—Shape of the insulating layers therebetween
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/024—Material of the insulating layers therebetween
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05555—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

この発明は、半導体装置及びその製造方法に関し、特にウエハレベルチップサイズパッケージ（Ｗａｆｅｒ Ｌｅｖｅｌ Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）（以下、単にＷ−ＣＳＰとも称する。）構造を有する半導体装置及びその製造方法に関する。
近年、パッケージ化された半導体装置のさらなる小型化、薄型化が要求されている。この要求に応えるために、パッケージ外形サイズが半導体チップの外形サイズと実質的に同一である、ウエハレベルチップサイズパッケージ（Ｗ−ＣＳＰ）と呼ばれるパッケージ形態が提案されている。
Ｗ−ＣＳＰにおいて、外部端子及びこの外部端子と配線との界面に発生する応力を緩和して、信頼性の低下を防止する半導体装置が知られている（例えば、特許文献１参照。）。
また、本発明者による特許文献２には、Ｗ−ＣＳＰが含む半導体基板（半導体チップ）の熱膨張係数と実装基板の熱膨張係数との差に起因する応力を緩和するために形成されるポスト電極を形成する際に、再配線を形成するためのめっき処理の条件とポスト電極を形成するためのめっき条件とを異なるものとする製造方法が開示されている。
特開２００４−６４８６号公報 特開２００５−６４４７３号公報
Ｗ−ＣＳＰは、例えば実装基板に搭載されてその機能を発揮する。特にポスト電極を有するＷ−ＣＳＰの実装基板への搭載時又は搭載後にＷ−ＣＳＰ外から加わる応力は、特に外部端子、ポスト電極、及び再配線（層）の一部分であるポスト電極搭載部に集中する。なお、ポスト電極は柱状電極、或いは突起電極とも称される。
結果として、再配線よりもさらに下側に位置する半導体装置に本質的な構成要素である配線が断線したり、例えば層間絶縁膜にクラックが発生することより半導体装置の本質的な電気的特性が損なわれてしまうおそれがある。
そこで、この発明の目的は、Ｗ−ＣＳＰの実装基板等への搭載時又は搭載後に外部からの応力が、特にポスト電極近傍にかかった場合でも、配線の断線といった本質的な構成要素の破損を防止し、Ｗ−ＣＳＰの電気的特性の喪失を防止することができる構成を有する半導体装置を提供することにある。
この発明の半導体装置は、下記のような構成上の特徴を有している。すなわちこの発明の半導体装置は、複数の電極パッドが露出している第１の主表面と、該第１の主表面上に電極パッドの一部分を露出させて設けられている層間絶縁膜を有する半導体チップと、複数の配線パターンであって、一端が電極パッドに電気的に接続され、電極パッドから導出されている線状部、及び当該線状部の他端に接続されている略凹多角形状のポスト電極搭載部を有する配線パターンを含む再配線層と、配線パターンのポスト電極搭載部上に設けられており、当該ポスト電極搭載部の上面の輪郭に対して最小でも２点で交わる輪郭を有する底面を有する複数のポスト電極と、複数のポスト電極の頂面を露出している封止部と、ポスト電極の頂面上に搭載されている複数の外部端子とを具えている。
また、この発明の半導体装置の製造方法の主要工程は下記の通りである。
（１）複数の電極パッドが露出している第１の主表面と、該第１の主表面上に前記電極パッドの一部分を露出させて設けられている層間絶縁膜とを有していて、複数の半導体チップ領域が画成されている基板を準備する。
（２）層間絶縁膜上であり、半導体チップ領域内に延在する複数の配線パターンであって、一端が電極パッドに電気的に接続され、電極パッドから導出されている線状部、及び当該線状部の他端に接続されている略凹多角形状のポスト電極搭載部を有する配線パターンを含む再配線層を形成する。
（３）配線パターンの前記ポスト電極搭載部上に、当該ポスト電極搭載部の上面の輪郭に対して最小でも２点で交わる輪郭を有する底面を有する複数のポスト電極を形成する。
（４）複数のポスト電極の頂面を露出させて封止部を形成する。
（５）複数のポスト電極の頂面上に、複数の外部端子を搭載する。
（６）複数の半導体チップ領域間を切断して、半導体装置の個片化を行う。
この発明の半導体装置の構成によれば、特にポスト電極搭載部の形状を工夫したので、ポスト電極近傍や及びこれに接続される再配線層の近傍の層間絶縁膜といった構成要素に、クラック等の破損が生じたとしても、ポスト電極及び再配線に連続的かつ直接的に破損が進行するのを防止することができる。
また、この発明の半導体装置の構成によれば、特にポスト電極の下側に、Ｗ−ＣＳＰの外部からの応力を緩和、遮断するか、又はさらなる破損の進行をくい止めるための構成を有している。よって、かかる構成により応力を分散することができるので、Ｗ−ＣＳＰの外部からの応力特にポスト電極及びこれに接続される再配線の破損を防止することができる。
従って、構成要素の破損自体及び破損の進行をより効果的に防止することができる。結果として、半導体装置の電気的な特性の信頼性をより高めることができる。
また、この発明の半導体装置の製造方法によれば、既に説明した構成を有し、及び作用効果を奏する半導体装置をより効率的に製造することができる。
以下、図面を参照して、この発明の実施形態につき説明する。なお、図面には、この発明が理解できる程度に各構成成分の形状、大きさ及び配置関係が概略的に示されているに過ぎず、これによりこの発明が特に限定されるものではない。また、以下の説明において、特定の材料、条件及び数値条件等を用いることがあるが、これらは好適例の一つに過ぎず、従って、何らこれらに限定されない。また、以下の説明に用いる各図において同様の構成成分については、同一の符号を付して示し、その重複する説明を省略する場合もあることを理解されたい。
（第１の実施の形態）
１．半導体装置の構成
図１及び図２を参照して、この例の半導体装置の実施形態につき説明する。図１（Ａ）は半導体装置の構成を説明するための上面からみた概略的な平面図であり、図１（Ｂ）は、配線パターンと電極ポストとの接続関係を説明するために、図１（Ａ）の実線１１で囲んだ一部領域を拡大して示した概略的な要部平面図である。
また、図２（Ａ）はこの例の配線パターンを透過的に示す要部平面図であり、図２（Ｂ）は図１（Ｂ）のＩ−Ｉ’一点鎖線により切断した切断面を示す概略図である。
この例の半導体装置は、再配線層の配線パターンの形状、特にポスト電極搭載部に特徴を有している。
図２（Ａ）及び（Ｂ）に示すように、この例のＷ−ＣＳＰである半導体装置１０は、半導体チップ３０を具えている。
なお、以下、半導体装置１０及び半導体チップ３０の形状は、直方体とした例につき説明するが、何ら直方体に限定されるものではない。
この半導体チップ３０は、所定の機能を有する回路素子（図示せず。）を具えている。半導体チップ３０は第１の主表面３０ａと、この第１の主表面３０ａに対向する第２の主表面３０ｂとを具えている。
半導体チップ３０は、第１の主表面３０ａ上に層間絶縁膜３４と、この層間絶縁膜３４の表面と第２の主表面３０ｂとの間に存在する１又は２以上の側面とを具えている。この層間絶縁膜３４は絶縁性の材料により構成されている。回路素子に接続されている複数の電極パッド３２は、第１の主表面３０ａ上に、層間絶縁膜３４から少なくともその一部分が露出するように、第１の主表面３０ａの周縁に沿って形成されている。電極パッド３２は、例えばアルミニウムを材料とする従来公知の構成を有している。
層間絶縁膜３４の上側には、露出している電極パッド３２に電気的に接続される複数の配線パターン４２が形成されている。
図１（Ｂ）に示すように、この例では、配線パターン４２それぞれは、電極パッド３２の配列よりもより内側に延在するいわゆるファンイン形式とされている。
配線パターン４２は例えば銅を材料とするいわゆる配線であって、複数種類かつ複数本が同一面上に形成されている。これらの配線パターン４２を総称して再配線層４０とも称する。
同様に、配線パターン４２の直下であって層間絶縁膜３４上には下地金属パターン３６が設けられている。同一面上に形成される複数かつ複数種類の下地金属パターン３６は下地金属層とも総称される。下地金属パターン３６はその直上の配線パターン４２と同一の平面形状を有している。
下地金属層３６は、複数の金属層、好ましくは例えば、チタン（Ｔｉ）／タングステン（Ｗ）／クロム（Ｃｒ）を順に積層する構成とするか、又は銅（Ｃｕ）／ニッケル（Ｎｉ）／金（Ａｕ）／パラジウム（Ｐｄ）を順に積層した複数層からなる積層層とすることもできる。
積層層とする場合には、それぞれの層の膜厚を１００μｍから３００μｍ程度の範囲とし、すなわち、総計で５００μｍから８００μｍ程度の範囲とすればよい。
ここで、この例の半導体装置１０の配線パターン４２の具体的な構成につき説明する。
配線パターン４２は、直線或いは曲線、又はこれらを組み合わせた任意の線状の線状部４２ａを有している。
線状部４２ａの一端は、下地金属パターン３６を介して電極パッド３２に電気的に接続されている。
図２（Ａ）に詳細に示すように、配線パターン４２は、電極パッド３２から導出されている線状部４２ａの他端に一体的に接続されている略凹多角形（略星形多角形）状のポスト電極搭載部４２ｂを有している。ポスト電極搭載部４２ｂの上面の輪郭は、この例では、鋭角をなす凸部（突起部）を６つ有する略六芒星形状としてある。
このポスト電極搭載部４２ｂ上には、ポスト電極４６が搭載される。ポスト電極４６は、好ましくは例えば銅を材料としたいわゆる銅ポストとするのがよい。この例ではポスト電極４６は、円形状の頂面４６ａとこの頂面４６ａと対向する同様に円形状の底面４６ｂを有する円柱状の形状としてある。
ポスト電極４６は、ポスト電極搭載部４２ｂの平面的な輪郭とポスト電極４６の底面４６ｂの輪郭とが互いに交差するように、ポスト電極搭載部４２ｂ上に設けられている。
ポスト電極搭載部４２ｂの平面形状、すなわち上面の輪郭形状は、ポスト電極４６の底面４６ｂの輪郭と好ましくは、最小でも２点で交わる形状とするのがよい。
すなわち、ポスト電極４６をポスト電極搭載部４２ｂに搭載した際に、ポスト電極４６の底面４６ｂからポスト電極搭載部４２ｂの凸部４２ｂａが突出するように、ポスト電極搭載部４２ｂを形成するのがよい。
この例ではポスト電極搭載部４２ｂは略六芒星形状であり、６つの凸部４２ｂａを有しているので、ポスト電極搭載部４２ｂの上面の輪郭とポスト電極４６の底面４６ｂの輪郭とは、線状部４２ａとポスト電極搭載部４２ｂとの接続態様にもよるが１２箇所程度で交差することとなる。
なお、ポスト電極搭載部４２ｂの隣接する２つの凸部４２ｂａの間に画成される凹部４２ｂｂにおいては、ポスト電極４６の底面４６ｂと層間絶縁膜３４の表面とが対向している。
図１（Ａ）及び（Ｂ）に示すように、この例では、複数のポスト電極４６は、互いに等間隔の略マトリクス状に配置されている。ポスト電極４６の数、配置は、所望により任意好適なものとすることができる。
封止部としてのエポキシ系樹脂４４は、再配線層４０、ポスト電極４６及び露出している層間絶縁膜３４を覆って設けられている。エポキシ系樹脂４４は任意好適な絶縁性の材料により絶縁膜として形成すればよい。
電極ポスト４６の頂面４６ａは、エポキシ系樹脂４４の表面に露出している。この露出された頂面４６ａ上には外部端子４８が設けられている。外部端子４８は、この例では半田ボールとしてある。
ポスト電極搭載部を略凹多角形状に構成するので、クラックが発生したとしてもポスト電極及び再配線に連続的かつ直接的に破損が進行するのを効果的に防止することができる。
２．製造方法
次に図３及び図４を参照して、この例の半導体装置の製造方法につき説明する。
図３（Ａ）、（Ｂ）及び（Ｃ）は、既に説明した図２（Ｂ）と同様の部分概略製造工程図である。
図４は、図３（Ｃ）に続く、製造工程図である。
以下に説明する各工程は、ウエハレベルで進行するが、特徴部分の理解を容易にするためにその一部分のみを示して説明する。
この発明の半導体装置の各製造工程においては、従来公知のいわゆるＷ−ＣＳＰの製造工程を適用することができる。
まず、基板（半導体ウエハ）を準備する。この基板には個片化工程後に半導体チップとなる複数の半導体チップ領域が、マトリクス状に設定されている。
隣接する複数の半導体チップ領域同士間には、スクライブラインが設定されている。
図３（Ａ）に示すように、基板３０は、第１の主表面３０ａと、この第１の主表面３０ａと対向する第２の主表面３０ｂと、これら第１の主表面３０ａと第２の主表面３０ｂとの間の複数の側面を有している。基板１０の半導体チップ領域１４内である第１の主表面３０ａからは複数の電極パッド３２が露出している。
これら複数の電極パッド３２は、この例では半導体チップ領域１４の端縁、すなわち、スクライブラインに沿って等間隔に整列されている（図示しない。）。
第１の主表面３０ａ上には、絶縁膜である層間絶縁膜３４が設けられている。層間絶縁膜３４は、電極パッド３２それぞれの表面の一部分を露出させている。
第１主表面３０ａ上、すなわち層間絶縁膜３４上には、予めポスト電極搭載領域３１が設定されている。このポスト電極搭載領域３１は、最終的にポスト電極４６が設けられる領域である。複数のポスト電極搭載領域３１は、所望のポスト電極の個数、配置間隔等に応じた任意好適な態様で設定すればよい。
次に、露出面全面、すなわち層間絶縁膜３４及び露出している電極パッド３２上に、前駆下地金属膜３５を形成する。前駆下地金属膜３５は、任意好適な材料を用いて、選択された材料に応じた従来公知のスパッタ法、蒸着法等を適用して、形成することができる。
下地金属膜３５を複数層からなる積層膜とする場合には、順次に複数種類の金属膜、好ましくは例えば、、チタン（Ｔｉ）／タングステン（Ｗ）／クロム（Ｃｒ）を順に積層する構成とするか、又は銅（Ｃｕ）／ニッケル（Ｎｉ）／金（Ａｕ）／パラジウム（Ｐｄ）を順に積層する。
さらに、図３（Ｂ）に示すように、再配線層４０を形成するための第１レジストパターン６２を、従来公知のホトリソグラフィ工程により形成する。
再配線層４０の形成工程は、従来公知のＷＣＳＰの製造工程における配線パターンの形成プロセスにより、例えば銅といった適宜の材料を選択して、行うことができる。
再配線層４０の形成工程は、好ましくは、例えば従来公知の電気めっき法により、下地金属膜３５を共通電極として形成するのがよい。
なお、第１レジストパターン６２を、後述するように、選択された材料に応じた例えば溶剤による除去といった適切な手段により除去する。
この工程により、既に説明した構成を有するポスト電極搭載部４２ｂを有する配線パターン４２が形成される。
次に、図３（Ｃ）に示すように、ポスト電極４６を形成するための第２レジストパターン６４を形成する。第２レジストパターン６４は、ポスト電極搭載領域３１に開口するパターンを有する。第２レジストパターン６４は、Ｗ−ＣＳＰ工程で一般的に適用されている従来公知のホトリソグラフィ工程により形成すればよい。
第２レジストパターン６４をマスクとして用いて、ポスト電極４６を形成する。このポスト電極の形成工程は、再配線層４０の形成工程と同様に、例えば銅といった適宜の材料を選択して、行うことができる。
このポスト電極の形成工程は、好ましくは、例えば従来公知の電気めっき法により、下地金属膜３５を共通電極として形成するのがよい。
この工程により、既に説明した構成を有する配線パターン４２のポスト電極搭載部４２ｂ上に、ポスト電極搭載部４２ｂの上面の輪郭に対して最小でも２点で交わる輪郭を有する底面４６ｂを有する複数のポスト電極４６が形成される。
次いで、図４（Ａ）に示すように、第２レジストパターン６４を、選択された材料に応じた例えば溶剤による除去といった任意好適な工程により除去する。
さらに、前駆下地金属膜３５の領域のうち、配線パターン４２から露出している領域部分を、選択された材料に好適な、例えばエッチング工程により除去する。
この工程により、前駆下地金属膜３５は、層間絶縁膜３４上であって、再配線層４０の直下に位置する、再配線層４０に含まれる配線パターン４２と同一パターン形状の下地金属パターン、すなわち下地金属層３６にパターニングされる。
次に図４（Ｂ）に示すように、露出している配線パターン４２、下地金属パターン３６、電極ポスト４６及び層間絶縁膜３４を覆うように、エポキシ系樹脂４４を形成する。
このとき、配線パターン４２のポスト電極搭載部４２ｂの凹部４２ｂｂ、すなわち電極ポスト４６の露出している底面４６ｂの下側にも封止樹脂が充填される。
この封止工程は、従来公知の方法により、従来公知の封止材料、例えばエポキシ系のモールド樹脂を使用して実施することができる。
このエポキシ系樹脂４４の形成工程においては、一旦、ポスト電極４６の頂面４６ａをも封止樹脂材料により覆った後、表面側から削り取って、ポスト電極４６の頂面４６ａを、露出させる工程とすればよい。この工程は、従来公知の研削や、研磨工程を適用して行う。
次いで、図４（Ｂ）に示すように、エポキシ系樹脂４４の平坦な表面から露出しているポスト電極４６の頂面４６ａ上に、外部端子４８として例えば半田ボール４８ａを、形成する。
最後に、スクライブラインに沿って、複数の半導体チップ領域１４同士の間を切断して、半導体チップ３０を含む半導体装置１０として個片化する。
この個片化工程は、好ましくは高速回転するブレードにより、切削することにより行うのがよい。
（第２の実施の形態）
１．半導体装置の構成
図５を参照して、この例の半導体装置の実施形態につき説明する。図５（Ａ）はこの例の半導体装置の配線パターンを透過的に示す要部平面図であり、図５（Ｂ）は図５（Ａ）のＩ−Ｉ’一点鎖線により切断した切断面を示す概略図である。この例の半導体装置の基本的な構成は、既に説明した図１（Ａ）及び（Ｂ）と同様であるので、重複する図示は省略する。
この例の半導体装置は、ポスト電極搭載領域である配線パターンの下側すなわち下地金属パターンの直下に耐応力樹脂パターンを有する点に特徴を有している。
なお、この耐応力樹脂パターン以外の構成要素については、既に説明した実施形態のＷ−ＣＳＰとなんら変わるところがないので、耐応力樹脂パターン以外の構成要素については、特に断らない限り、既に説明した構成要素と同一番号を付してその詳細な説明を省略する。
図５（Ａ）及び（Ｂ）に示すように、この例のＷ−ＣＳＰである半導体装置１０は、既に説明した実施の形態と同様の半導体チップ３０を具えている。
配線パターン４２は、電極パッド３２から導出されている線状部４２ａの他端に一体的に接続されているポスト電極搭載部４２ｂを有している。ポスト電極搭載部４２ｂの上面の輪郭の形状は、この例では、正六角形としてある。このポスト電極搭載部４２ｂの平面的な形状は、ポスト電極４６の底面４６ｂの全面がその輪郭内に収まることを条件として、図示例に限定されず、任意好適な形状とすることができる。
ポスト電極搭載部４２ｂは、予め設定されているポスト電極搭載領域３１内に設けられている。
ポスト電極搭載部４２ｂの直下に形成される下地金属パターン３６の形状は、ポスト電極搭載部４２ｂと同一形状及び同一サイズとされている。
この例の半導体装置１０は、ポスト電極搭載部４２ｂの直下に耐応力樹脂パターン４５を有している。複数の耐応力樹脂パターン４５それぞれは、各ポスト電極搭載領域３１内に設けられている。
耐応力樹脂パターン４５の形状及びサイズは、ポスト電極搭載部４２ｂがその表面輪郭内に収まることを条件として任意好適なものとできる。この例では、耐応力樹脂パターン４５は、正六角形としてある。
耐応力樹脂パターン４５は、下地金属パターン３６、配線パターン４２及びポスト電極４６といった周辺に存在する他の構成要素に悪影響を及ぼさないことを条件として任意好適な例えば感光性の樹脂材料により構成することができる。耐応力樹脂パターン４５は、密着性を考慮すると、層間絶縁膜３４と同一材料により構成するのがよい。
耐応力樹脂パターン４５の厚みは、好ましくは例えば２μｍから１０μｍ程度の範囲の厚み、特に好ましくは５μｍ程度の厚みとするのがよい。
ポスト電極４６は、この例では正六角形状のポスト電極搭載部４２ｂの平面的な輪郭内にその底面４６ｂの輪郭が収まるように、ポスト電極搭載部４２ｂ上に設けられている。
このような構成とすれば、外部からの応力がポスト電極に加わった場合には、耐応力樹脂パターンにより応力を緩和して、ポスト電極自体、又はこれに接続されている配線パターンの破損を効果的に防止することができる。
２．製造方法
次に図６及び図７を参照して、この例の半導体装置の製造方法につき説明する。
図６（Ａ）、（Ｂ）及び（Ｃ）は、既に説明した図５（Ｂ）と同様の部分概略製造工程図である。
図７は、図６（Ｃ）に続く、製造工程図である。
以下に説明する各工程は、ウエハレベルで進行するが、特徴部分の理解を容易にするためにその一部分のみを示して説明する。
まず、基板（半導体ウエハ）を準備する。この基板には個片化工程後に半導体チップとなる複数の半導体チップ領域が、マトリクス状に設定されている。
隣接する複数の半導体チップ領域同士間には、スクライブラインが設定されている。
図６（Ａ）に示すように、基板３０は、第１の主表面３０ａと、この第１の主表面３０ａと対向する第２の主表面３０ｂと、これら第１の主表面３０ａと第２の主表面３０ｂとの間の複数の側面を有している。基板１０の半導体チップ領域１４内である第１の主表面３０ａからは複数の電極パッド３２が露出している。
これら複数の電極パッド３２は、この例では半導体チップ領域１４の端縁、すなわち、スクライブラインに沿って等間隔に整列されている（図示されていない。）。
第１の主表面３０ａ上には、絶縁膜である層間絶縁膜３４が設けられている。層間絶縁膜３４は、電極パッド３２それぞれの表面の一部分を露出させている。
第１主表面３０ａ上、すなわち層間絶縁膜３４上には、予め複数のポスト電極搭載領域３１が設定されている。このポスト電極搭載領域３１は、最終的にポスト電極４６が設けられる領域である。ポスト電極搭載領域３１は、設計に応じた任意好適な態様で設定すればよい。
次いで、複数のポスト電極搭載領域３１内それぞれに、耐応力樹脂パターン４５を形成する。
耐応力樹脂パターン４５を形成するにあたり、まず、任意好適な感光性の樹脂材料を露出面全面に塗布する。
次に、選択された樹脂材料に好適なパターン形成方法、例えば、従来公知のホトリソグラフィ工程によりパターニングして形成すればよい。
次に、露出面全面、すなわち層間絶縁膜３４、耐応力樹脂パターン４５及び露出している電極パッド３２上に、前駆下地金属膜３５を形成する。前駆下地金属膜３５は、任意好適な材料を用いて、選択された材料に応じた従来公知のスパッタ法等を適用して、形成することができる。
前駆下地金属膜３５を複数層からなる積層膜とする場合には、順次に複数種類の金属膜、好ましくは例えば、チタン（Ｔｉ）／タングステン（Ｗ）／クロム（Ｃｒ）を順に積層するか、又は銅（Ｃｕ）／ニッケル（Ｎｉ）／金（Ａｕ）／パラジウム（Ｐｄ）を順に積層すればよい。
さらに、図６（Ｂ）に示すように、再配線層４０を形成するための第１レジストパターン６２を、従来公知のホトリソグラフィ工程により形成する。
再配線層４０の形成工程は、従来公知のＷ−ＣＳＰの製造工程における配線パターンの形成プロセスにより、例えば銅といった適宜の材料を選択して、行うことができる。
再配線層４０の形成工程は、好ましくは、例えば従来公知の電気めっき法により、前駆下地金属膜３５を共通電極として形成するのがよい。
次いで、第１レジストパターン６２を、選択された材料に応じた例えば溶剤による除去といった適切な手段により除去する。
この工程により、耐応力樹脂パターン４５上にポスト電極搭載部４２ｂが位置する配線パターン４２が形成される。
次に、図６（Ｃ）に示すように、ポスト電極４６を形成するための第２レジストパターン６４を形成する。第２レジストパターン６４は、ポスト電極搭載領域３１を開口するパターンを有する。第２レジストパターン６４は、Ｗ−ＣＳＰ工程で一般的に適用されている従来公知のホトリソグラフィ工程により形成すればよい。
第２レジストパターン６４をマスクとして用いて、ポスト電極４６を形成する。このポスト電極の形成工程は、再配線層４０の形成工程と同様に、例えば銅といった適宜の材料を選択して、行うことができる。
このポスト電極の形成工程は、好ましくは、例えば従来公知の電気めっき法により、前駆下地金属膜３５を共通電極として形成するのがよい。
この工程により、既に説明した構成を有する配線パターン４２のポスト電極搭載部４２ｂ上に、複数のポスト電極４６が形成される。
次いで、図７（Ａ）に示すように、第２レジストパターン６４を、選択された材料に応じた例えば溶剤による除去といった任意好適な工程により除去する。
さらに、前駆下地金属膜３５の領域のうち、配線パターン４２から露出している領域を、選択された材料に好適な、例えばエッチング工程により除去する。
この工程により、前駆下地金属膜３５は、耐応力樹脂パターン４５上であって、再配線層４０の直下に位置する、再配線層４０に含まれる配線パターン４２と同一パターン形状の下地金属パターンを含む下地金属層３６にパターニングされる。
次に図７（Ｂ）に示すように、露出している耐応力樹脂パターン４５、下地金属パターン３６、配線パターン４２、電極ポスト４６及び層間絶縁膜３４を覆うように、封止部としてのエポキシ系樹脂４４を形成する。
この封止工程は、従来公知の方法により、従来公知の封止材料、例えばエポキシ系のモールド樹脂を使用して実施することができる。
このエポキシ系樹脂４４の形成工程においては、一旦、ポスト電極４６の頂面４６ａをも封止樹脂材料により覆った後、表面側から削り取って、ポスト電極４６の頂面４６ａを、露出させる工程とすればよい。この工程は、従来公知の研削や、研磨工程を適用して行う。
次いで、図７（Ｂ）に示すように、エポキシ系樹脂４４の平坦な表面から露出しているポスト電極４６の頂面４６ａ上に、外部端子４８として例えば半田ボール４８ａを形成する。
最後に、スクライブラインに沿って、複数の半導体チップ領域１４同士の間を切断して、半導体チップ３０を含む半導体装置１０として個片化する。
（第３の実施の形態）
１．半導体装置の構成
図８を参照して、この例の半導体装置の実施の形態につき説明する。図８（Ａ）はこの例の半導体装置の配線パターンを透過的に示す要部平面図であり、図８（Ｂ）は図８（Ａ）のＩ−Ｉ’一点鎖線により切断した切断面を示す概略図である。この例の半導体装置の基本的な構成は、既に説明した図１（Ａ）及び（Ｂ）と同様であるので、重複する図示は省略する。
この例の半導体装置は、ポスト電極搭載領域である配線パターンの下側（下地金属パターンの直下）に耐応力樹脂パターン及び耐応力金属パターンを有する点に特徴を有している。
なお、この耐応力樹脂パターン及び耐応力金属パターン以外の構成要素については、既に説明した例のＷ−ＣＳＰとなんら変わるところがないので、耐応力樹脂パターン４５及び耐応力金属パターン４７以外の構成要素については、特に断らない限り、既に説明した構成要素と同一番号を付してその詳細な説明を省略する。
図８（Ａ）及び（Ｂ）に示すように、この例のＷ−ＣＳＰである半導体装置１０は、半導体チップ３０を具えている。
図８（Ａ）及び（Ｂ）に詳細に示すように、配線パターン４２は、電極パッド３２から導出されている線状部４２ａの他端に一体的に接続されているポスト電極搭載部４２ｂを有している。ポスト電極搭載部４２ｂの上面の輪郭の形状は、この例では、正六角形としてある。このポスト電極搭載部４２ｂの平面的な形状は、ポスト電極４６の底面４６ｂの全面がその輪郭内に収まることを条件として、図示例に限定されず、任意好適な形状とすることができる。
ポスト電極搭載部４２ｂは、予め設定されているポスト電極搭載領域３１内に設けられている。
ポスト電極搭載部４２ｂの直下に形成される下地金属パターン３６の形状は、ポスト電極搭載部４２ｂと同一形状及び同一サイズとされている。
この例の半導体装置１０は、下地金属パターン３６の直下に耐応力樹脂パターン４５を有している。複数の耐応力樹脂パターン４５それぞれは、各ポスト電極搭載領域３１内に設けられている。
耐応力樹脂パターン４５の形状及びサイズは、ポスト電極搭載部４２ｂがその表面輪郭内に収まることを条件として任意好適なものとできる。この例では、耐応力樹脂パターン４５は、正六角形としてある。
耐応力樹脂パターン４５は、下地金属パターン３６、配線パターン４２及びポスト電極４６といった周辺に存在する他の構成要素に悪影響を及ぼさないことを条件として任意好適な、例えば感光性の樹脂材料により構成することができる。耐応力樹脂パターン４５は、層間絶縁膜３４と同一材料により構成するのがよい。
耐応力樹脂パターン４５の厚みは、好ましくは例えば２μｍから１０μｍ程度の範囲の厚み、特に好ましくは５μｍ程度の厚みとするのがよい。
この例の半導体装置１０は、既に説明した耐応力樹脂パターン４５に加えて、複数の耐応力樹脂パターン４５それぞれの直下に耐応力金属パターン４７をそれぞれ有している。耐応力金属パターン４７それぞれは、各ポスト電極搭載領域３１内に設けられている。
耐応力樹脂パターン４７の形状及びサイズは、直上に位置する耐応力樹脂パターン４５がその表面輪郭内に収まることを条件として任意好適なものとできる。
すなわち、耐応力金属パターン４７の上面側から見た場合の平面サイズは、耐応力樹脂パターン４５の平面サイズよりも大きくする必要がある。この例では、耐応力金属パターン４７は、耐応力樹脂パターン４５よりも大きな正六角形としてある。
耐応力金属パターン４７は、好ましくは例えば銅（Ｃｕ）、ニッケル（Ｎｉ）、金（Ａｕ）、パラジウム（Ｐｄ）といった金属材料により構成することができる。
耐応力金属パターン４７は、所望により、或いは製造工程の制限により、複数層からなる積層構造とすることができる。耐応力金属パターン４７を例えば銅により構成し、電気めっき法により形成する場合には、耐応力金属パターン４７の直下に一層又は複数層の耐応力下地金属パターン４７ａが設けられることになる。
耐応力金属パターン４７の厚みは、好ましくは例えば２μｍから１０μｍ程度の範囲、特に好ましくは５μｍ程度の厚みとするのがよい。
耐応力金属パターン４７の上側から見たときの平面形状は、略凹多角形（星形多角形）状とすることもできる。耐応力金属パターン４７の上面の輪郭は、例えば、鋭角をなす凸部（突起部）を６つ有する六芒星形状とすることができる。
耐応力金属パターン４７の形状及びサイズは、任意好適なものとできるが、好ましくは、この凹多角形状の耐応力金属パターン４７のうち、２つの凸部に挟まれていて鈍角をなす複数の凹部は、耐応力樹脂パターン４５、ポスト電極搭載部４２ｂ及びポスト電極４６の底面４６ｂそれぞれの輪郭内に位置させるのがよい。
ポスト電極搭載部４２ｂ上には、ポスト電極４６が搭載される。ポスト電極４６は、好ましくは例えば銅を材料としたいわゆる銅ポストとするのがよい。この例ではポスト電極４６は、円形状の頂面４６ａとこの頂面４６ａと対向する同様に円形状の底面４６ｂを有する円柱状の形状としてある。
ポスト電極４６は、この例では正六角形状のポスト電極搭載部４２ｂの平面的な輪郭内にその底面４６ｂの輪郭が収まるように、ポスト電極搭載部４２ｂ上に設けられている。
図１（Ａ）及び（Ｂ）にも示すように、複数のポスト電極４６は、互いに等間隔の略マトリクス状に配置されている。ポスト電極４６の数、配置は、所望により任意好適なものとすることができる。
封止部としてのエポキシ系樹脂４４は、再配線層４０、ポスト電極４６及び露出している層間絶縁膜３４を覆って設けられている。エポキシ系樹脂４４は任意好適な絶縁性の材料により絶縁膜として形成すればよい。
ポスト電極４６の頂面４６ａは、エポキシ系樹脂４４の表面に露出している。この露出された頂面４６ａ上には外部端子４８が設けられている。外部端子４８は、この例では半田ボールとしてある。
このような構成とすれば、外部からの応力がポスト電極に加わった場合には、耐応力樹脂パターンにより応力を緩和して、ポスト電極自体、又はこれに接続されている配線パターンの破損を効果的に防止することができる。
また、加わった応力は、耐応力金属パターンにより遮断されるため、この耐応力金属パターンより下側に位置する配線パターン等の他の構成要素に応力が及ぶのを効果的に防止することができる。
２．製造方法
次に図９及び図１０を参照して、この例の半導体装置の製造方法につき説明する。
図９（Ａ）、（Ｂ）及び（Ｃ）は、既に説明した図５（Ｂ）と同様の部分概略製造工程図である。
図１０は、図９（Ｃ）に続く、製造工程図である。
以下に説明する各工程は、ウエハレベルで進行するが、特徴部分の理解を容易にするためにその一部分のみを示して説明する。
まず、基板（半導体ウエハ）を準備する。この基板には個片化工程後に半導体チップとなる複数の半導体チップ領域が、マトリクス状に設定されている。
隣接する複数の半導体チップ領域同士間には、スクライブラインが設定されている。
図９（Ａ）に示すように、基板３０は、第１の主表面３０ａと、この第１の主表面３０ａと対向する第２の主表面３０ｂと、これら第１の主表面３０ａと第２の主表面３０ｂとの間の複数の側面を有している。基板１０の半導体チップ領域１４内である第１の主表面３０ａからは複数の電極パッド３２が露出している。
これら複数の電極パッド３２は、この例では半導体チップ領域１４の端縁、すなわち、図示しないスクライブラインに沿って等間隔に整列されている。
第１の主表面３０ａ上には、絶縁膜である層間絶縁膜３４が設けられている。層間絶縁膜３４は、電極パッド３２それぞれの表面の一部分を露出させている。
第１主表面３０ａ上、すなわち層間絶縁膜３４上には、予め複数のポスト電極搭載領域３１が設定されている。このポスト電極搭載領域３１は、最終的にポスト電極４６が設けられる領域である。ポスト電極搭載領域３１は、設計に応じた任意好適な態様で設定すればよい。
次に、複数のポスト電極搭載領域３１内それぞれに、複数のパターンからなる耐応力金属パターン４７を形成するが、この例では、銅を材料として用いる電気めっき法により形成する例を説明する。
耐応力金属パターン４７を形成するにあたり、まず、前駆耐応力下地金属層を形成する。
具体的には、層間絶縁膜３４上に、前駆耐応力下地金属層を形成する。前駆耐応力下地金属層は、任意好適な材料を用いて、選択された材料に応じた従来公知のスパッタ法等を適用して、形成することができる。
前駆耐応力下地金属層を複数層からなる積層膜とする場合には、順次に複数種類の金属膜、好ましくは例えば、チタン（Ｔｉ）／タングステン（Ｗ）／クロム（Ｃｒ）を順に積層するか、又は銅（Ｃｕ）／ニッケル（Ｎｉ）／金（Ａｕ）／パラジウム（Ｐｄ）を順に積層すればよい。
次いで、前駆耐応力下地金属層上に耐応力金属パターン形成用レジストパターンを、従来公知のホトリソグラフィ工程により形成する。
次に、耐応力金属パターン４７を、銅を材料として、従来公知の電気めっき法により、前駆耐応力下地金属層を共通電極として形成する。
次いで、このレジストパターンを、選択された材料に応じた例えば溶剤による除去といった適切な手段により除去する。
この工程により、ポスト電極搭載領域３１内である前駆耐応力下地金属層上に耐応力金属パターン４７が形成される。
さらに、耐応力金属パターン４７から露出している前駆耐応力下地金属層の露出部分を、選択された材料に好適な、例えばエッチング工程により除去する。
図９（Ａ）に示すように、以上の工程により、前駆耐応力下地金属層は、層間絶縁膜３４上であって、耐応力金属パターン４７の直下に位置する、耐応力下地金属層４７ａに加工される。
次いで、複数のポスト電極搭載領域３１内である耐応力下地金属層４７ａ上それぞれに、耐応力樹脂パターン４５を形成する。
耐応力樹脂パターン４５を形成するにあたり、まず、任意好適な例えば感光性の樹脂材料を露出面全面に塗布する。
次に、選択された樹脂材料に好適なパターン形成方法、例えば、従来公知のホトリソグラフィ工程により樹脂塗布層をパターニングして耐応力樹脂パターン４５を形成すればよい。
次に、露出面全面、すなわち層間絶縁膜３４、耐応力下地金属層４７ａ、耐応力金属パターン４７、耐応力樹脂パターン４５及び露出している電極パッド３２上に、既に説明した実施の形態と同様にして、前駆下地金属膜３５を形成する。前駆下地金属膜３５は、任意好適な材料を用いて、選択された材料に応じた従来公知のスパッタ法等を適用して、形成することができる。
前駆下地金属膜３５を複数層からなる積層膜とする場合には、順次に複数種類の金属膜、好ましくは例えば、チタン（Ｔｉ）／タングステン（Ｗ）／クロム（Ｃｒ）を順に積層するか、又は銅（Ｃｕ）／ニッケル（Ｎｉ）／金（Ａｕ）／パラジウム（Ｐｄ）を順に積層すればよい。
さらに、図９（Ｂ）に示すように、再配線層４０を形成するための第１レジストパターン６２を、従来公知のホトリソグラフィ工程により形成する。
再配線層４０の形成工程は、従来公知のＷ−ＣＳＰの製造工程における配線パターンの形成プロセスにより、例えば銅といった適宜の材料を選択して、行うことができる。
再配線層４０の形成工程は、好ましくは、例えば従来公知の電気めっき法により、前駆下地金属膜３５を共通電極として形成するのがよい。
次いで、第１レジストパターン６２を、選択された材料に応じた例えば溶剤による除去といった適切な手段により除去する。
この工程により、耐応力樹脂パターン４５上にポスト電極搭載部４２ｂが位置する配線パターン４２が形成される。
次に、図９（Ｃ）に示すように、ポスト電極４６を形成するための第２レジストパターン６４を形成する。第２レジストパターン６４は、ポスト電極搭載領域３１を開口するパターンを有する。第２レジストパターン６４は、Ｗ−ＣＳＰ工程で一般的に適用されている従来公知のホトリソグラフィ工程により形成すればよい。
第２レジストパターン６４をマスクとして用いて、ポスト電極４６を形成する。このポスト電極の形成工程は、再配線層４０の形成工程と同様に、例えば銅といった適宜の材料を選択して、行うことができる。
このポスト電極の形成工程は、好ましくは、例えば従来公知の電気めっき法により、下地金属膜３５を共通電極として形成するのがよい。
この工程により、既に説明した構成を有する配線パターン４２のポスト電極搭載部４２ｂ上に、複数のポスト電極４６が形成される。
次いで、図１０（Ａ）に示すように、第２レジストパターン６４を、選択された材料に応じた例えば溶剤による除去といった任意好適な工程により除去する。
次いで、前駆下地金属膜３５を、選択された材料に好適な、例えばエッチング工程により除去する。
この工程により、前駆下地金属膜３５は、耐応力樹脂パターン４５上であって、再配線層４０の直下に位置する、再配線層４０に含まれる配線パターン４２と同一パターン形状の下地金属パターン３６、すなわち下地金属層３６にパターニングされる。
次に、図１０（Ｂ）に示すように、露出している耐応力下地金属層４７ａ、耐応力金属パターン４７、耐応力樹脂パターン４５、下地金属パターン３６、配線パターン４２、電極ポスト４６及び層間絶縁膜３４を覆うように、エポキシ系樹脂４４を形成する。
この封止工程は、従来公知の方法により、従来公知の封止材料、例えばエポキシ系のモールド樹脂を使用して実施することができる。
このエポキシ系樹脂４４の形成工程においては、一旦、ポスト電極４６の頂面４６ａをも封止樹脂材料により覆った後、表面側から削り取って、ポスト電極４６の頂面４６ａを、露出させる工程とすればよい。この工程は、従来公知の研削や、研磨工程を適用して行う。
次いで、エポキシ系樹脂４４の表面から露出しているポスト電極４６の頂面４６ａ上に、外部端子４８として例えば半田ボール４８ａを形成する。
最後に、スクライブラインに沿って、複数の半導体チップ領域１４同士の間を切断して、半導体チップ３０を含む半導体装置１０として個片化する。
（第４の実施の形態）
１．半導体装置の構成
図１１を参照して、この例の半導体装置につき説明する。図１１（Ａ）はこの例の半導体装置の配線パターンを透過的に示す要部平面図であり、図１１（Ｂ）は図１１（Ａ）のＩ−Ｉ’一点鎖線により切断した切断面を示す概略図である。この例の半導体装置の基本的な構成は、既に説明した図１（Ａ）及び（Ｂ）と同様であるので、重複する図示は省略する。
この例の半導体装置は、ポスト電極の形状と、配線パターンの上側に形成された応力緩衝樹脂層とに特徴を有している。
なお、ポスト電極の形状及び応力緩衝樹脂層以外の構成要素については、既に説明したＷ−ＣＳＰとなんら変わるところがないので、ポスト電極及び応力緩衝樹脂層以外の構成要素については、特に断らない限り、既に説明した構成要素と同一番号を付してその詳細な説明を省略する。
図１１（Ａ）及び（Ｂ）に示すように、既に説明した実施の形態と同様に、この例のＷ−ＣＳＰである半導体装置１０は、半導体チップ３０を具えている。
この半導体チップ３０は、所定の機能を有する回路素子（図示せず。）を具えている。半導体チップ３０は第１の主表面３０ａと、この第１の主表面３０ａに対向する第２の主表面３０ｂとを具えている。
層間絶縁膜３４の上側には、下地金属膜３５が設けられている。下地金属膜３５は、複数の金属層、好ましくは例えば、チタン（Ｔｉ）／タングステン（Ｗ）／クロム（Ｃｒ）を順に積層する構成とするか、又は銅（Ｃｕ）／ニッケル（Ｎｉ）／金（Ａｕ）／パラジウム（Ｐｄ）を順に積層した複数層からなる積層層とすることもできる。
積層層とする場合には、それぞれの層の膜厚を１００μｍから３００μｍ程度の範囲とし、すなわち、総計で５００μｍから８００μｍ程度の範囲とすればよい。
さらに、下地金属膜３５上には、電極パッド３２に電気的に接続される複数の配線パターン４２が設けられている。
配線パターン４２は、直線或いは曲線、又はこれらを組み合わせた任意の線状の線状部４２ａを有している。
線状部４２ａの一端は、下地金属パターン３６を介して電極パッド３２に電気的に接続されている。
配線パターン４２は、電極パッド３２から導出されている線状部４２ａの他端に一体的に接続されているポスト電極搭載部４２ｂを有している。ポスト電極搭載部４２ｂの上面の輪郭は、この例では、正六角形としてある。このポスト電極搭載部４２ｂの平面的な形状は、ポスト電極４６の底面４６ｂの全面がその輪郭内に収まることを条件として、図示例に限定されず、任意好適な形状とすることができる。
ポスト電極搭載部４２ｂは、予め設定されているポスト電極搭載領域３１内に設けられている。
この例の半導体装置１０は、表面が平坦な応力緩衝樹脂層５０を具えている。この応力緩衝樹脂層５０は、複数のポスト電極搭載部４２ｂそれぞれの一部分を露出させて下地金属膜３５上に設けられている再配線層４０を覆って一体的に設けられている。
すなわち、応力緩衝樹脂層５０には、複数の開口部（コンタクトホール）５２が形成されている。開口部５２は、応力緩衝樹脂層５０の表面からポスト電極搭載部４２ｂに至って、その一部分を露出させている。
応力緩衝樹脂層５０は、絶縁性の絶縁膜とするのがよい。応力緩衝樹脂層５０は、任意好適な絶縁性の材料、例えば感光性の樹脂材料により構成することができる。応力緩衝樹脂層５０は、好ましくは、層間絶縁膜３４と同一材料により構成するのがよい。
この例の半導体装置１０は、ポスト電極４６を具えている。ポスト電極４６は、好ましくは例えば銅を材料としたいわゆる銅ポストとするのがよい。この例ではポスト電極４６は、異なる径の第１部分４６Ｘ及び第２部分４６Ｙを有している。
第１部分４６Ｘは、応力緩衝樹脂層５０の表面５０ａからポスト電極搭載部４２ｂに至って、開口部５２を埋込み、その底面４６ｂがポスト電極搭載部４２ｂに接続されている。この第１部分４６Ｘの径は、第１部分４６Ｘとポスト電極搭載部４２ｂ、すなわち配線パターンとが導通を取れる程度の径とするのがよい。
第２部分４６Ｙは、第１部分４６Ｘと一体的に設けられていて、第１部分４６Ｘの直上に位置し、かつ応力緩衝樹脂層５０の表面５０ａから突出する円柱状の形状としてある。すなわち、第２部分４６Ｙは、円形の頂面４６ａを有している。この例では、第２部分４６Ｙは、第１部分４６Ｘの径よりも大きな径を有している。
ポスト電極４６は、この例では六角形のポスト電極搭載部４２ｂの平面的な輪郭内にその底面４６ｂの輪郭が収まるように、ポスト電極搭載部４２ｂ上に設けられている。
図１１（Ａ）及び（Ｂ）にも示すように、この例では、複数のポスト電極４６は、互いに等間隔の略マトリクス状に配置されている。ポスト電極４６の数、配置は、所望により任意好適なものとすることができる。
電極ポスト４６の頂面４６ａ上には外部端子４８が設けられている。外部端子４８は、この例では半田ボールとしてある。
このような構成とすれば、外部からの応力がポスト電極に加わった場合には、応力緩衝樹脂層５０により効果的に応力を吸収し、ポスト電極自体、又はこれに接続されている配線パターンへの破損の波及を効果的に防止することができる。
２．製造方法
図１２を参照して、この例の半導体装置の製造方法につき説明する。
図１２（Ａ）、（Ｂ）及び（Ｃ）は、製造途中の半導体装置の切断面を示す部分概略製造工程図である。
以下に説明する各工程は、ウエハレベルで進行するが、特徴部分の理解を容易にするためにその一部分のみを示して説明する。
まず、基板（半導体ウエハ）を準備する。この基板には個片化工程後に半導体チップとなる複数の半導体チップ領域が、マトリクス状に設定されている。
隣接する複数の半導体チップ領域同士間には、図示しないスクライブラインが設定されている。
基板３０は、第１の主表面３０ａと、この第１の主表面３０ａと対向する第２の主表面３０ｂと、これら第１の主表面３０ａと第２の主表面３０ｂとの間の複数の側面を有している。基板１０の半導体チップ領域１４内である第１の主表面３０ａからは複数の電極パッド３２が露出している。
これら複数の電極パッド３２は、この例では半導体チップ領域１４の端縁、すなわち、スクライブラインに沿って等間隔に整列されている。
第１の主表面３０ａ上には、絶縁膜である層間絶縁膜３４が設けられている。層間絶縁膜３４は、電極パッド３２それぞれの表面の一部分を露出させている。
第１主表面３０ａ上、すなわち層間絶縁膜３４上には、予め複数のポスト電極搭載領域３１が設定されている。このポスト電極搭載領域３１は、最終的にポスト電極４６が設けられる領域である。ポスト電極搭載領域３１は、設計に応じた任意好適な態様で設定すればよい。
次に、露出面全面、すなわち層間絶縁膜３４及び露出している電極パッド３２上に、下地金属膜３５を形成する。下地金属膜３５は、任意好適な材料を用いて、選択された材料に応じた従来公知のスパッタ法等を適用して、形成することができる。
下地金属膜３５を複数層からなる積層膜とする場合には、順次に複数種類の金属膜、好ましくは例えば、チタン（Ｔｉ）／タングステン（Ｗ）／クロム（Ｃｒ）を順に積層するか、又は銅（Ｃｕ）／ニッケル（Ｎｉ）／金（Ａｕ）／パラジウム（Ｐｄ）を順に積層すればよい。
さらに、下地金属膜３５上に、再配線層４０を形成する。再配線層４０の形成工程は、既に説明した実施の形態と同様のＷ−ＣＳＰの製造工程における配線パターンの形成プロセスにより、例えば銅といった適宜の材料を選択して、行うことができる。
再配線層４０の形成工程は、好ましくは、例えば従来公知の電気めっき法により、下地金属膜３５を共通電極として形成するのがよい。
この工程により、ポスト電極搭載領域３１にポスト電極搭載部４２ｂが位置する配線パターン４２が形成される。
次に、下地金属膜３５上に設けられている再配線層４０を覆う応力緩衝樹脂層５０を形成する。応力緩衝樹脂層５０を感光性の樹脂材料により形成する場合には、樹脂層に任意好適な条件でホトリソグラフィ工程によりパターニングを行って、開口部５２を設ければよい。
次に、ポスト電極４６を形成する。ポスト電極４６は、ポスト電極搭載領域３１内にある開口部５２を埋め込んで形成する。ポスト電極４６は、既に説明したように、応力緩衝樹脂層５０の表面５０ａから配線パターン４２に至る第１部分４６Ｘ、及びこの第１部分４６Ｘよりも大きい径を有している第２部分４６Ｙを一体的に形成する。
このとき、第２部分領域４６Ｙは、ポスト電極搭載領域３１内に位置するように、かつ応力緩衝樹脂層５０の表面５０ａ及び第１部分４６Ｘの直上で連接する位置する形成する。
具体的には、ポスト電極４６を形成するためのレジストパターンを形成する。このレジストパターンは、選択された材料に一般的に適用されている従来公知のホトリソグラフィ工程によりパターニング形成すればよい。
このレジストパターンをマスクとして用いて、ポスト電極４６を形成する。このポスト電極４６の形成工程は、再配線層４０の形成工程と同様に、例えば銅といった適宜の材料を選択して、行うことができる。
このポスト電極の形成工程は、好ましくは、例えば従来公知の電気めっき法により形成するのがよい。
この工程により、既に説明した構成を有する配線パターン４２のポスト電極搭載部４２ｂ上に、複数のポスト電極４６が形成される。
次いで、レジストパターンを、選択された材料に応じた例えば溶剤による除去といった任意好適な工程により除去する。
次に、図１２（Ｃ）に示すように、露出しているポスト電極４６の頂面４６ａ上に、外部端子４８として例えば半田ボール４８ａを形成する。
最後に、スクライブラインに沿って、複数の半導体チップ領域１４同士の間を切断して、半導体チップ３０を含む半導体装置１０として個片化する。
（第５の実施の形態）
１．半導体装置の構成
図１３を参照して、この例の半導体装置につき説明する。図１３（Ａ）はこの例の半導体装置の配線パターンを透過的に示す要部平面図であり、図１３（Ｂ）は図１３（Ａ）のＩ−Ｉ’一点鎖線により切断した切断面を示す概略図である。この例の半導体装置の基本的な構成は、既に説明した図１（Ａ）及び（Ｂ）と同様であるので、重複する図示は省略する。
この例の半導体装置は、ポスト電極の形状と、配線パターンの上側に形成される応力緩衝樹脂層と、その直下に設けられているポスト電極下地金属パターンとを有する点に特徴を有している。
なお、ポスト電極の形状、応力緩衝樹脂層及びポスト電極下地金属パターン以外の構成要素については、既に説明した実施の形態のＷ−ＣＳＰとなんら変わるところがないので、他の構成要素については、特に断らない限り、既に説明した構成要素と同一番号を付してその詳細な説明を省略する。
図１３（Ａ）及び（Ｂ）に示すように、この例のＷ−ＣＳＰである半導体装置１０は、半導体チップ３０を具えている。
既に説明した実施の形態と同様に半導体チップ３０の第１の主表面３０ａ上に層間絶縁膜３４が設けられていて、この層間絶縁膜３４には、既に説明した実施の形態と同様に下地金属層３６が設けられている。
この下地金属層３６上には、電極パッド３２に電気的に接続される複数の配線パターン４２が設けられている。
配線パターン４２は、電極パッド３２から導出されている線状部４２ａの他端に一体的に接続されているポスト電極搭載部４２ｂを有している。ポスト電極搭載部４２ｂの上面の輪郭の形状は、この例では、正六角形としてある。このポスト電極搭載部４２ｂの平面的な形状は、ポスト電極４６の底面４６ｂの全面がその輪郭内に収まることを条件として、図示例に限定されず、任意好適な形状とすることができる。
ポスト電極搭載部４２ｂは、予め設定されているポスト電極搭載領域３１内に設けられている。
この例の半導体装置１０は、応力緩衝樹脂層５０を具えている。応力緩衝樹脂層５０は、複数のポスト電極搭載部４２ｂそれぞれの一部分を露出させている。応力緩衝樹脂層５０は、下地金属層３６上に、再配線層４０を覆って一体的に設けられている。
応力緩衝樹脂層５０は、複数の開口部５２、すなわちコンタクトホールが設けられている。開口部５２は、ポスト電極搭載領域３１内の応力緩衝樹脂層５０の表面からポスト電極搭載部４２ｂに至って、その一部分を露出させている。
応力緩衝樹脂層５０は、絶縁膜とするのがよい。応力緩衝樹脂層５０は、任意好適な絶縁性の材料、例えば感光性の樹脂材料により構成することができる。応力緩衝樹脂層５０は、好ましくは、層間絶縁膜３４と同一材料により構成するのがよい。
この例の半導体装置１０は、ポスト電極下地金属パターン５４を具えている。
ポスト電極下地金属パターン５４は、開口部５２内、すなわち、開口部５２の側壁及び底面を覆っている。また、ポスト電極下地金属パターン５４は、ポスト電極搭載領域３１内である応力緩衝樹脂層５０の表面の一部分、すなわち開口部５２の開口端の周辺領域をも覆っている。
このポスト電極下地金属パターン５４は、好ましくは全体が一体的に、かつほぼ等しい厚みとされている。
この例の半導体装置１０は、ポスト電極４６を具えている。ポスト電極４６は、好ましくは例えば銅を材料としたいわゆる銅ポストとするのがよい。この実施の形態ではポスト電極４６は、異なる径の第１部分４６Ｘ及び第２部分４６Ｙを有している。
第１部分４６Ｘは、応力緩衝樹脂層５０の表面５０ａからポスト電極搭載部４２ｂに至って、ポスト電極下地金属パターン５４が設けられた開口部５２を埋込み、ポスト電極搭載部４２ｂに電気的に接続されている。この第１部分４６Ｘの径は、第１部分４６Ｘとポスト電極搭載部４２ｂ、すなわち配線パターン４２とが導通を取れる程度の径とするのがよい。
第２部分４６Ｙは、第１部分４６Ｘと一体的に設けられている。また、第２部分４６Ｙは、第１部分４６Ｘの直上に位置し、かつポスト電極搭載領域３１内である応力緩衝樹脂層５０の表面の一部分上に設けられている。第２部分４６Ｙは、全体として応力緩衝樹脂層５０の表面５０ａから突出する円柱状の形状としてある。すなわち、第２部分４６Ｙは、円形状の頂面４６ａを有している。この例では、第２部分４６Ｙは、第１部分４６Ｘの径よりも大きな径を有している。
ポスト電極４６は、この例では正六角形状のポスト電極搭載部４２ｂの平面的な輪郭内にその底面４６ｂの輪郭が収まるように、ポスト電極搭載部４２ｂ上に設けられている。
既に説明した実施の形態と同様に、この実施の形態の場合にも、複数のポスト電極４６は、互いに等間隔の略マトリクス状に配置されている。ポスト電極４６の数、配置は、所望により任意好適なものとすることができる。
電極ポスト４６の頂面４６ａ上には外部端子４８が設けられている。外部端子４８は、この例では半田ボールとしてある。
このような構成とすれば、外部からの応力がポスト電極に加わった場合には、応力緩衝樹脂層５０により効果的に応力を吸収し、ポスト電極自体、又はこれに接続されている配線パターンへの破損の波及を効果的に防止することができる。
また、応力緩衝樹脂層の直下から、下地となる金属層を除去する構成とするので、導電性の領域の面積を減少させることができるため、ポスト電極の集積度を向上させることができる。すなわち、半導体装置のさらなる小型化を実現することができる。
２．製造方法
図１４を参照して、この例の半導体装置の製造方法につき説明する。
図１４（Ａ）、（Ｂ）及び（Ｃ）は、製造途中の半導体装置の切断面を示す部分概略製造工程図である。
以下に説明する各工程は、ウエハレベルで進行するが、特徴部分の理解を容易にするためにその一部分のみを示して説明する。
まず、基板（半導体ウエハ）を準備する。この基板には個片化工程後に半導体チップとなる複数の半導体チップ領域が、マトリクス状に設定されている。
隣接する複数の半導体チップ領域同士間には、スクライブラインが設定されている。
基板３０は、第１の主表面３０ａと、この第１の主表面３０ａと対向する第２の主表面３０ｂと、これら第１の主表面３０ａと第２の主表面３０ｂとの間の複数の側面を有している。基板１０の半導体チップ領域１４内である第１の主表面３０ａからは複数の電極パッド３２が露出している。
これら複数の電極パッド３２は、この例では半導体チップ領域１４の端縁、すなわち、スクライブライン（図示しない。）に沿って等間隔に整列されている。
第１の主表面３０ａ上には、絶縁膜である層間絶縁膜３４が設けられている。層間絶縁膜３４は、電極パッド３２それぞれの表面の一部分を露出させている。
第１主表面３０ａ上、すなわち層間絶縁膜３４上には、予め複数のポスト電極搭載領域３１が設定されている。このポスト電極搭載領域３１は、最終的にポスト電極４６が設けられる領域である。ポスト電極搭載領域３１は、設計に応じた任意好適な態様で設定すればよい。
次に、露出面全面、すなわち層間絶縁膜３４及び露出している電極パッド３２上に、前駆下地金属膜３５を形成する（図１４（Ａ））。前駆下地金属膜３５は、任意好適な材料を用いて、選択された材料に応じた従来公知のスパッタ法等を適用して、形成することができる。
前駆下地金属膜３５を複数層からなる積層膜とする場合には、順次に複数種類の金属膜、好ましくは例えば、チタン（Ｔｉ）／タングステン（Ｗ）／クロム（Ｃｒ）を順に積層するか、又は銅（Ｃｕ）／ニッケル（Ｎｉ）／金（Ａｕ）／パラジウム（Ｐｄ）を順に積層すればよい。
さらに、前駆下地金属膜３５上に、再配線層４０を形成する。再配線層４０の形成工程は、既に説明した実施の形態と同様にＷ−ＣＳＰの製造工程における配線パターンの形成プロセスにより、例えば銅といった適宜の材料を選択して、行うことができる。
再配線層４０の形成工程は、好ましくは、例えば従来公知の電気めっき法により、前駆下地金属膜３５を共通電極として形成するのがよい。
この工程により、ポスト電極搭載領域３１にポスト電極搭載部４２ｂが位置する配線パターン４２が形成される。
さらに、配線パターン４２から露出している前駆下地金属膜３５の領域部分を、選択された材料に好適な、例えばエッチング工程により除去する。
この工程により、前駆下地金属膜３５は、層間絶縁膜３４上であって、再配線層４０の直下に位置する、再配線層４０に含まれる配線パターン４２と同一パターン形状の下地金属パターン３６、すなわち下地金属層３６となる。
次に、再配線層４０を覆う応力緩衝樹脂層５０を形成する（図１４（Ｂ））。応力緩衝樹脂層５０を例えば感光性の樹脂材料により形成する場合には、樹脂層に任意好適な条件でホトリソグラフィ工程によりパターニングを行って開口部５２を設ければよい。
次に、ポスト電極搭載領域３１内である、開口部３２の側壁及び底面、応力緩衝樹脂層５０の表面５０ａの一部分を覆っているポスト電極下地金属パターン５４を形成する。
ポスト電極下地金属パターン５４は、下地金属パターン３６と同様にして形成する。すなわち、ポスト電極下地金属パターン５４は、任意好適な材料を用いて、選択された材料に応じた従来公知のスパッタ法等を適用して形成したのち、選択された材料に任意好適な条件でホトリソグラフィ工程及びエッチング工程を行ってパターニングすればよい。
このポスト電極下地金属パターン５４の全体を、好ましくは等しい厚さで一体的な膜として形成するのがよい。
次に、ポスト電極４６を形成する（図１４（Ｃ））。ポスト電極４６は、ポスト電極下地金属パターン５４が設けられた、ポスト電極搭載領域３１内にある開口部５２を埋め込んで形成する。ポスト電極４６は、既に説明したように、ポスト電極下地金属パターン５４の表面から配線パターン４２の直上に至る第１部分４６Ｘ、及びこの第１部分４６Ｘよりも大きい径を有している第２部分４６Ｙを一体的に形成する。
このとき、第２部分領域４６Ｙは、ポスト電極搭載領域３１内に位置するように、かつ応力緩衝樹脂層５０の表面５０ａの第１部分４６Ｘの直上に、第１部分４６Ｘと連接させて形成する。
具体的には、ポスト電極４６を形成するためのレジストパターン（図示せず。）を形成する。このレジストパターンは、選択された材料に一般的に適用されている従来公知のホトリソグラフィ工程によりパターニング形成すればよい。
このレジストパターンをマスクとして用いて、ポスト電極４６を形成する。このポスト電極４６の形成工程は、再配線層４０の形成工程と同様に、例えば銅といった適宜の材料を選択して、行うことができる。
このポスト電極の形成工程は、好ましくは、例えば従来公知の電気めっき法により形成するのがよい。
この工程により、既に説明した構成を有する配線パターン４２のポスト電極搭載部４２ｂ上に、複数のポスト電極４６が形成される。
次いで、レジストパターンを、選択された材料に応じた例えば溶剤による除去といった任意好適な工程により除去する。
次に、図１４（Ｃ）に示すように、露出しているポスト電極４６の頂面４６ａ上に、外部端子４８として例えば半田ボール４８ａを形成する。
最後に、スクライブラインに沿って、複数の半導体チップ領域１４同士の間を切断して、半導体チップ３０を含む半導体装置１０として個片化する。
なお、上述した第１の実施の形態から第５の実施の形態の主要部の構成は、この発明の目的を損なわないことを条件として、所望により、任意好適な組み合わせとして一半導体装置内に組み込んで構成することができる。
以下に、第１の実施の形態から第５の実施の形態の組み合わせの実施の形態につき、図面を参照して説明する。
これらの実施の形態においては、構成の説明についてのみ行う。各構成要素の製造方法については各実施の形態の記載を参照されたい。
（第６の実施の形態）
図１５を参照して、この実施の形態の半導体装置につき説明する。図１５（Ａ）はこの例の半導体装置の配線パターンを透過的に示す要部平面図であり、図１５（Ｂ）は図１５（Ａ）のＩ−Ｉ’一点鎖線により切断した切断面を示す概略図である。この例の半導体装置の基本的な構成は、既に説明した図１（Ａ）及び（Ｂ）と同様であるので、重複する図示は省略する。
また、既に説明した実施の形態の構成要素と同一の構成要素については、特に説明を必要とする場合を除き、同一番号を付してその詳細な説明を省略する。
この例の半導体装置は、再配線層の配線パターン、特にポスト電極搭載部の形状、及びポスト電極搭載領域である配線パターンの下側すなわち下地金属パターンの直下に設けられた耐応力樹脂パターンに特徴を有している。
図１５（Ａ）及び（Ｂ）に示すように、この例のＷ−ＣＳＰである半導体装置１０は、既に説明した実施の形態と同様に、半導体チップ３０を具えている。
半導体チップ３０は、第１の主表面３０ａ上に設けられた層間絶縁膜３４の上側には、下地金属パターン３６が設けられている。
この下地金属パターン３６上には、露出している電極パッド３２に電気的に接続される複数の配線パターン４２が設けられている。
下地金属パターン３６はその直上の配線パターン４２と同一の平面形状を有している。
ここで、この例の半導体装置１０の配線パターン４２の具体的な構成につき説明する。
配線パターン４２は、直線或いは曲線、又はこれらを組み合わせた任意の線状の線状部４２ａを有している。
線状部４２ａの一端は、下地金属パターン３６を介して電極パッド３２に電気的に接続されている。
図１５（Ａ）に示すように、配線パターン４２は、電極パッド３２から導出されている線状部４２ａの他端に一体的に、接続されている略凹多角形（略星形多角形状）のポスト電極搭載部４２ｂを有している。ポスト電極搭載部４２ｂの上面の輪郭形状は、この例では、鋭角をなす凸部（突起部）を６つ有する略六芒星形状としてある。
ポスト電極搭載部４２ｂの直下に形成される下地金属パターン３６の形状は、ポスト電極搭載部４２ｂと同一形状及び同一サイズとされている。
この例の半導体装置１０は、ポスト電極搭載部４２ｂの直下に耐応力樹脂パターン４５を有している。複数の耐応力樹脂パターン４５それぞれは、各ポスト電極搭載領域３１内に設けられている。この例では、耐応力樹脂パターン４５は、正六角形状としてある。
ポスト電極搭載部４２ｂ上には、ポスト電極４６が搭載される。この例ではポスト電極４６は、正円形状の頂面４６ａとこの頂面４６ａと対向する同様に正円形状の底面４６ｂを有する円柱状の形状としてある。
このポスト電極搭載部４２ｂ上には、ポスト電極４６が搭載される。
この例ではポスト電極４６は、円形状の頂面４６ａとこの頂面４６ａと対向する同様に正円形状の底面４６ｂを有する円柱状の形状としてある。
ポスト電極４６は、ポスト電極搭載部４２ｂの平面的な輪郭とポスト電極４６の底面４６ｂの輪郭とが互いに交差するように、ポスト電極搭載部４２ｂ上に設けられている。
ポスト電極搭載部４２ｂの平面形状、すなわち上面の輪郭形状は、ポスト電極４６の底面４６ｂの輪郭と好ましくは、最小でも２点で交わる形状とするのがよい。
すなわち、ポスト電極４６をポスト電極搭載部４２ｂに搭載した際に、ポスト電極４６の底面４６ｂからポスト電極搭載部４２ｂの凸部４２ｂａが突出するように、ポスト電極搭載部４２ｂを形成するのがよい。
この例ではポスト電極搭載部４２ｂは略六芒星形状であり、６つの凸部４２ｂａを有しているので、ポスト電極搭載部４２ｂの上面の輪郭とポスト電極４６の底面４６ｂの輪郭とは、線状部４２ａとポスト電極搭載部４２ｂとの接続態様にもよるが１２箇所程度で交差することとなる。
なお、ポスト電極搭載部４２ｂの隣接する２つの凸部４２ｂａの間に画成される凹部４２ｂｂにおいては、ポスト電極４６の底面４６ｂと層間絶縁膜３４の表面とが対向している。
封止部としてのエポキシ系樹脂４４は、再配線層４０、ポスト電極４６及び露出している層間絶縁膜３４を覆って設けられている。エポキシ系樹脂４４は任意好適な絶縁性の材料により形成される絶縁膜として構成すればよい。
電極ポスト４６の頂面４６ａは、エポキシ系樹脂４４の表面に露出している。この露出された頂面４６ａ上には外部端子４８が設けられている。
この例の半導体装置の構成によれば、特にポスト電極の下側に、Ｗ−ＣＳＰの外部からの応力を緩和、遮断するか、又はさらなる破損の進行をくい止めるための構成を有している。よって、かかる構成により応力を分散することができるので、Ｗ−ＣＳＰの外部からの応力特にポスト電極及びこれに接続される再配線の破損を防止することができる。また、仮に層間絶縁膜、層間絶縁膜といったポスト電極及びこれに接続される再配線の近傍の構成要素に、クラック等の破損が生じたとしても、ポスト電極及び再配線に連続的かつ直接的に破損が進行するのを防止することができる。
加えて、外部からの応力がポスト電極に加わった場合には、耐応力樹脂パターンにより応力を緩和して、ポスト電極自体、又はこれに接続されている配線パターンの破損を効果的に防止することができる。
従って、構成要素の破損及び破損の進行をより効果的に防止することができる。結果として、半導体装置の信頼性をより高めることができる。
（第７の実施の形態）
図１６を参照して、この例の半導体装置につき説明する。図１６（Ａ）はこの例の半導体装置の配線パターンを透過的に示す要部平面図であり、図１６（Ｂ）は図１６（Ａ）のＩ−Ｉ’一点鎖線により切断した切断面を示す概略図である。この例の半導体装置の基本的な構成は、既に説明した図１（Ａ）及び（Ｂ）と同様であるので、重複する図示は省略する。また、既に説明した実施の形態の構成要素と同一の構成要素については、特に説明を必要とする場合を除き、同一番号を付してその詳細な説明を省略する。
この例の半導体装置は、再配線層の配線パターン、特にポスト電極搭載部の形状、及びポスト電極搭載領域である配線パターンの下側、すなわち下地金属パターンの直下に設けられている耐応力樹脂パターン及び耐応力金属パターンに特徴を有している。
図１６（Ａ）及び（Ｂ）に示すように、この例のＷ−ＣＳＰである半導体装置１０は、半導体チップ３０を具えている。
半導体チップ３０は、既に説明した実施の形態と同様に、第１の主表面３０ａ上に設けられた層間絶縁膜３４の上側には、下地金属パターン３６、露出している電極パッド３２に電気的に接続される複数の配線パターン４２が設けられている。下地配線パターン３８はその直上の配線パターン４２と同一の平面形状を有している。
この例の半導体装置１０が有する配線パターン４２のポスト電極搭載部４２ｂの真下に、耐応力樹脂パターン４５を有している。この例では、耐応力樹脂パターン４５は正六角形状としてある。
また、この例の半導体装置１０は、既に説明した耐応力樹脂パターン４５に加えて、複数の耐応力樹脂パターン４５それぞれの直下に耐応力金属パターン４７をそれぞれ有している。
ポスト電極搭載部４２ｂ上には、ポスト電極４６が搭載される。
ポスト電極４６は、ポスト電極搭載部４２ｂの平面的な輪郭とポスト電極４６の底面４６ｂの輪郭とが互いに交差するように、ポスト電極搭載部４２ｂ上に設けられている。
ポスト電極搭載部４２ｂの平面形状、すなわち上面の輪郭形状は、ポスト電極４６の底面４６ｂの輪郭と好ましくは、最小でも２点で交わる形状とするのがよい。
すなわち、ポスト電極４６をポスト電極搭載部４２ｂに搭載した際に、ポスト電極４６の底面４６ｂからポスト電極搭載部４２ｂの凸部４２ｂａが突出するように、ポスト電極搭載部４２ｂを形成するのがよい。
この例ではポスト電極搭載部４２ｂは略六芒星形状であり、６つの凸部４２ｂａを有しているので、ポスト電極搭載部４２ｂの上面の輪郭とポスト電極４６の底面４６ｂの輪郭とは、線状部４２ａとポスト電極搭載部４２ｂとの接続態様にもよるが１２箇所程度で交差することとなる。
なお、ポスト電極搭載部４２ｂの隣接する２つの凸部４２ｂａの間に画成される凹部４２ｂｂにおいては、ポスト電極４６の底面４６ｂと層間絶縁膜３４の表面とが対向している。
封止部としてのエポキシ系樹脂４４は、再配線層４０、ポスト電極４６及び露出している層間絶縁膜３４を覆って設けられている。
ポスト電極４６の頂面４６ａは、エポキシ系樹脂４４の表面に露出している。この露出された頂面４６ａ上には外部端子４８が設けられている。
この例の半導体装置の構成によれば、特にポスト電極の下側に、Ｗ−ＣＳＰの外部からの応力を緩和、遮断するか、又はさらなる破損の進行をくい止めるための構成を有している。よって、かかる構成により応力を分散することができるので、Ｗ−ＣＳＰの外部からの応力特にポスト電極及びこれに接続される再配線の破損を防止することができる。また、仮に層間絶縁膜、層間絶縁膜といったポスト電極及びこれに接続される再配線の近傍の構成要素に、クラック等の破損が生じたとしても、ポスト電極及び再配線に連続的かつ直接的に破損が進行するのを防止することができる。
さらに、外部からの応力がポスト電極に加わった場合には、耐応力樹脂パターンにより応力を緩和して、ポスト電極自体、又はこれに接続されている配線パターンの破損を効果的に防止することができる。
加えて、加わった応力は、耐応力金属パターンにより遮断されるため、この耐応力金属パターンより下側に位置する配線パターン等の他の構成要素に応力が及ぶのを効果的に防止することができる。
従って、構成要素の破損及び破損の進行をより効果的に防止することができる。結果として、半導体装置の信頼性をより高めることができる。
（第８の実施の形態）
図１７を参照して、この実施の形態の半導体装置につき説明する。図１７（Ａ）は半導体装置の配線パターンを透過的に示す要部平面図であり、図１７（Ｂ）は図１７（Ａ）のＩ−Ｉ’一点鎖線により切断した切断面を示す概略図である。この例の半導体装置の基本的な構成は、既に説明した図１（Ａ）及び（Ｂ）と同様であるので、重複する図示は省略する。
この例の半導体装置は、ポスト電極搭載領域である配線パターンの下側、すなわち下地金属パターンの直下に耐応力樹脂パターン及び耐応力金属パターンを有していて、かつ耐応力金属パターンの形状に特徴を有している。
なお、既に説明した実施の形態の構成要素と同一の構成要素、すなわち半導体チップ３０、層間絶縁膜３４、配線パターン４２、下地金属パターン３６、電極パッド３２、ポスト電極４６、エポキシ系樹脂４４、半田ボール４８等については、特に説明を必要とする場合を除き、同一番号を付してその詳細な説明を省略する。
図１７（Ａ）及び（Ｂ）に詳細に示すように、配線パターン４２は、電極パッド３２から導出されている線状部４２ａの他端に一体的に接続されているポスト電極搭載部４２ｂを有している。
ポスト電極搭載部４２ｂは、予め設定されているポスト電極搭載領域３１内に設けられている。
ポスト電極搭載部４２ｂの直下に形成される下地金属パターン３６の形状は、ポスト電極搭載部４２ｂと同一形状及び同一サイズとされている。
半導体装置１０は、下地金属パターン３６の直下に耐応力樹脂パターン４５を有している。複数の耐応力樹脂パターン４５それぞれは、各ポスト電極搭載領域３１内に設けられている。この例では、耐応力樹脂パターン４５は、正六角形状としてある。
この例の半導体装置１０は、複数の耐応力樹脂パターン４５それぞれの直下に耐応力金属パターン４７をそれぞれ有している。耐応力金属パターン４７それぞれは、各ポスト電極搭載領域３１内に設けられている。
この例の耐応力金属パターン４７は、凹多角形（星形多角形状）とされている。耐応力金属パターン４７の上面の輪郭は、この例では、鋭角をなす凸部（突起部）を６つ有する六芒星形状としてある。
耐応力金属パターン４７の形状及びサイズは、任意好適なものとできるが、好ましくは、この凹多角形状の耐応力金属パターン４７のうち、２つの凸部に挟まれていて鈍角をなす複数の凹部は、耐応力樹脂パターン４５、ポスト電極搭載部４２ｂ及びポスト電極４６の底面４６ｂそれぞれの輪郭内に位置させるのがよい。
ポスト電極搭載部４２ｂ上には、ポスト電極４６が搭載される。
ポスト電極４６は、この例では正六角形状のポスト電極搭載部４２ｂの平面的な輪郭内にその底面４６ｂの輪郭が収まるように、ポスト電極搭載部４２ｂ上に設けられている。
封止部としてのエポキシ系樹脂４４は、再配線層４０、ポスト電極４６及び露出している層間絶縁膜３４を覆って設けられている。
ポスト電極４６の頂面４６ａは、エポキシ系樹脂４４の表面に露出している。この露出された頂面４６ａ上には外部端子４８が設けられている。
このような構成とすれば、外部からの応力がポスト電極に加わった場合には、耐応力樹脂パターンにより応力を緩和して、ポスト電極自体、又はこれに接続されている配線パターンの破損を効果的に防止することができる。
また、加わった応力は、耐応力金属パターンにより遮断されるため、この耐応力金属パターンより下側に位置する配線パターン等の他の構成要素に応力が及ぶのを効果的に防止することができる。
また、凸部を有する凹多角形状の耐応力金属パターンは、表面保護層等にクラックが発生したとしても、このクラックがポスト電極、再配線層に波及するのを効果的に防止することができる。
（第９の実施の形態）
図１８を参照して、この実施の形態の半導体装置につき説明する。図１８（Ａ）はこの例の半導体装置の配線パターンを透過的に示す要部平面図であり、図１８（Ｂ）は図１８（Ａ）のＩ−Ｉ’一点鎖線により切断した切断面を示す概略図である。この例の半導体装置の基本的な構成は、既に説明した図１（Ａ）及び（Ｂ）と同様であるので、重複する図示は省略する。
この例の半導体装置は、ポスト電極搭載領域である配線パターンの下側、すなわち下地金属パターンの直下に耐応力樹脂パターン及び耐応力金属パターンを有する点に特徴を有している。
なお、既に説明した実施の形態の構成要素と同一の構成要素、すなわち半導体チップ３０、層間絶縁膜３４、配線パターン４２、下地金属パターン３６、電極パッド３２、ポスト電極４６、エポキシ系樹脂４４、半田ボール４８等については、特に説明を必要とする場合を除き、同一番号を付してその詳細な説明を省略する。
図１８（Ａ）及び（Ｂ）に示すように、この例のＷ−ＣＳＰである半導体装置１０は、半導体チップ３０を具えている。
配線パターン４２の直下には下地金属パターン３６が設けられている。
ここで、この例の半導体装置１０の配線パターン４２の具体的な構成につき説明する。
配線パターン４２は、電極パッド３２から導出されている線状部４２ａの他端に一体的に、接続されている略凹多角形（略星形多角形状）のポスト電極搭載部４２ｂを有している。ポスト電極搭載部４２ｂの上面の輪郭は、この例では、鋭角をなす凸部（突起部）を６つ有する略六芒星形状としてある。
半導体装置１０は、下地金属パターン３６の直下に耐応力樹脂パターン４５を有している。この例では、耐応力樹脂パターン４５は、正六角形状としてある。
この例の半導体装置１０は、複数の耐応力樹脂パターン４５それぞれの直下に耐応力金属パターン４７をそれぞれ有している。
この例の耐応力金属パターン４７は、凹多角形（星形多角形）状とされている。耐応力金属パターン４７の上面の輪郭は、この例では、鋭角をなす凸部（突起部）を６つ有する六芒星形状としてある。
ポスト電極搭載部４２ｂ上には、ポスト電極４６が搭載される。
ポスト電極４６は、ポスト電極搭載部４２ｂの平面的な輪郭とポスト電極４６の底面４６ｂの輪郭とが互いに交差するように、ポスト電極搭載部４２ｂ上に設けられている。
ポスト電極搭載部４２ｂの平面形状、すなわち上面の輪郭形状は、ポスト電極４６の底面４６ｂの輪郭と好ましくは、最小でも２点で交わる形状とするのがよい。
すなわち、ポスト電極４６をポスト電極搭載部４２ｂに搭載した際に、ポスト電極４６の底面４６ｂからポスト電極搭載部４２ｂの凸部４２ｂａが突出するように、ポスト電極搭載部４２ｂを形成するのがよい。
ポスト電極４６は、この例では正六角形状のポスト電極搭載部４２ｂの平面的な輪郭内にその底面４６ｂの輪郭が収まるように、ポスト電極搭載部４２ｂ上に設けられている。
封止部としてのエポキシ系樹脂４４は、再配線層４０、ポスト電極４６及び露出している層間絶縁膜３４を覆って設けられている。
ポスト電極４６の頂面４６ａは、エポキシ系樹脂４４の表面に露出している。この露出された頂面４６ａ上には外部端子４８が設けられている。
このような構成とすれば、層間絶縁膜、層間絶縁膜といったポスト電極及びこれに接続される再配線の近傍の構成要素に、クラック等の破損が生じたとしても、ポスト電極及び再配線に連続的かつ直接的に破損が進行するのを防止することができる。
また、外部からの応力がポスト電極に加わった場合には、耐応力樹脂パターンにより応力を緩和して、ポスト電極自体、又はこれに接続されている配線パターンの破損を効果的に防止することができる。
さらに、加わった応力は、耐応力金属パターンにより遮断されるため、この耐応力金属パターンより下側に位置する配線パターン等の他の構成要素に応力が及ぶのを効果的に防止することができる。
さらにまた、凸部を有する、耐応力金属パターンは、表面保護層等にクラックが発生したとしても、このクラックがポスト電極、再配線層に波及するのを効果的に防止することができる。
（第１０の実施の形態）
図１９を参照して、この実施の形態の半導体装置につき説明する。図１９（Ａ）はこの例の半導体装置の配線パターンを透過的に示す要部平面図であり、図１９（Ｂ）は図１９（Ａ）のＩ−Ｉ’一点鎖線により切断した切断面を示す概略図である。この例の半導体装置の基本的な構成は、既に説明した図１（Ａ）及び（Ｂ）と同様であるので、重複する図示は省略する。
この例の半導体装置は、配線パターンの形状と、ポスト電極の形状と、配線パターンの上側に形成される応力緩衝樹脂層とに特徴を有している。
なお、既に説明した実施の形態の構成要素と同一の構成要素、すなわち半導体チップ３０、層間絶縁膜３４、配線パターン４２、下地金属パターン３６、電極パッド３２、ポスト電極４６、エポキシ系樹脂４４、半田ボール４８等については、特に説明を必要とする場合を除き、同一番号を付してその詳細な説明を省略する。
図１９（Ａ）及び（Ｂ）に示すように、この例のＷ−ＣＳＰである半導体装置１０は、半導体チップ３０を具えている。
層間絶縁膜３４の上側には、下地金属膜３５が設けられている。
下地金属膜３５上には、電極パッド３２に電気的に接続される複数の配線パターン４２が設けられている。
配線パターン４２は、電極パッド３２から導出されている線状部４２ａの他端に一体的に接続されている略凹多角形（略星形多角形状）のポスト電極搭載部４２ｂを有している。ポスト電極搭載部４２ｂの上面の輪郭は、この例では、鋭角をなす凸部（突起部）を６つ有する略六芒星形状としてある。
この例の半導体装置１０は、応力緩衝樹脂層５０を具えている。応力緩衝樹脂層５０は、複数のポスト電極搭載部４２ｂそれぞれの一部分を露出させて下地金属膜３５上に設けられている再配線層４０を覆って一体的に設けられている。
すなわち、応力緩衝樹脂層５０は、複数の開口部、すなわちコンタクトホール５２を具えている。
この例の半導体装置１０は、ポスト電極４６を具えている。この例ではポスト電極４６は、異なる径の第１部分４６Ｘ及び第２部分４６Ｙを有している。
ポスト電極４６の頂面４６ａ上には外部端子４８が設けられている。
このような構成とすれば、層間絶縁膜といったポスト電極及びこれに接続される再配線の近傍の構成要素に、クラック等の破損が生じたとしても、ポスト電極及び再配線に連続的かつ直接的に破損が進行するのを防止することができる。
また、外部からの応力がポスト電極に加わった場合には、応力緩衝樹脂層により効果的に応力を吸収し、ポスト電極自体、又はこれに接続されている配線パターンへの破損の波及を効果的に防止することができる。
（第１１の実施の形態）
図２０を参照して、この実施の形態の半導体装置につき説明する。図２０（Ａ）はこの例の半導体装置の配線パターンを透過的に示す要部平面図であり、図２０（Ｂ）は図２０（Ａ）のＩ−Ｉ’一点鎖線により切断した切断面を示す概略図である。この例の半導体装置の基本的な構成は、既に説明した図１（Ａ）及び（Ｂ）と同様であるので、重複する図示は省略する。
この例の半導体装置は、配線パターンの形状と、ポスト電極の形状と、配線パターンの上側に形成される応力緩衝樹脂層及びその直下に設けられているポスト電極下地金属パターンに特徴を有している。
なお、既に説明した実施の形態の構成要素と同一の構成要素、すなわち半導体チップ３０、層間絶縁膜３４、配線パターン４２、下地金属パターン３６、電極パッド３２、ポスト電極４６、エポキシ系樹脂４４、半田ボール４８ａ等については、特に説明を必要とする場合を除き、同一番号を付してその詳細な説明を省略する。
図２０（Ａ）及び（Ｂ）に示すように、この例のＷ−ＣＳＰである半導体装置１０は、半導体チップ３０を具えている。
層間絶縁膜３４の上側には、下地金属層、すなわち下地金属パターン３６が設けられている。下地金属パターン３６の形状は、配線パターン４２と同一の平面形状とされる。
下地金属パターン３６上には、電極パッド３２に電気的に接続される複数の配線パターン４２が設けられている。
配線パターン４２は、電極パッド３２から導出されている線状部４２ａの他端に一体的に接続されている略凹多角形（略星形多角形）状のポスト電極搭載部４２ｂを有している。ポスト電極搭載部４２ｂの上面の輪郭は、この例では、鋭角をなす凸部（突起部）を６つ有する略六芒星形状としてある。
この例の半導体装置１０は、応力緩衝樹脂層５０を具えている。応力緩衝樹脂層５０は、複数のポスト電極搭載部４２ｂそれぞれの一部分を露出させている。
すなわち、応力緩衝樹脂層５０には、複数の開口部、すなわちコンタクトホール５２が形成されている。開口部５２は、応力緩衝樹脂層５０の表面からポスト電極搭載部４２ｂに至って、その一部分を露出させている。
この例の半導体装置１０は、ポスト電極下地金属パターン５４を具えている。
ポスト電極下地金属パターン５４は、ポスト電極搭載領域３１内である開口部２２内、すなわち、開口部２２の側壁及び底面を覆っている。また、ポスト電極下地金属パターン５４は、ポスト電極搭載領域３１内である応力緩衝樹脂層５０の表面の一部分をも覆っている。
半導体装置１０は、ポスト電極４６を具えている。この例ではポスト電極４６は、異なる径の第１部分４６Ｘ及び第２部分４６Ｙを有している。
ポスト電極４６は、この例では正六角形状のポスト電極搭載部４２ｂの平面的な輪郭内にその底面４６ｂの輪郭が収まるように、ポスト電極搭載部４２ｂ上に設けられている。
ポスト電極４６の頂面４６ａ上には外部端子４８が設けられている。
このような構成とすれば、層間絶縁膜、層間絶縁膜といったポスト電極及びこれに接続される再配線の近傍の構成要素に、クラック等の破損が生じたとしても、ポスト電極及び再配線に連続的かつ直接的に破損が進行するのを防止することができる。
また、外部からの応力がポスト電極に加わった場合には、応力緩衝樹脂層５０により効果的に応力を吸収し、ポスト電極自体、又はこれに接続されている配線パターンへの破損の波及を効果的に防止することができる。
さらに、応力緩衝樹脂層の直下から、下地となる金属層を除去する構成とするので、導電性の領域の面積を減少させることができるため、ポスト電極の集積度を向上させることができる。すなわち、半導体装置のさらなる小型化を実現することができる。
（第１２の実施の形態）
図２１を参照して、この実施の形態の半導体装置につき説明する。図２１（Ａ）はこの例の半導体装置の配線パターンを透過的に示す要部平面図であり、図２１（Ｂ）は図２１（Ａ）のＩ−Ｉ’一点鎖線により切断した切断面を示す概略図である。この例の半導体装置の基本的な構成は、既に説明した図１（Ａ）及び（Ｂ）と同様であるので、さらなる図示はしない。
この例の半導体装置は、耐応力樹脂パターンと、ポスト電極の形状と、配線パターンの上側に形成される応力緩衝樹脂層に特徴を有している。
なお、既に説明した実施の形態の構成要素と同一の構成要素、すなわち半導体チップ３０、層間絶縁膜３４、配線パターン４２、下地金属パターン３６、電極パッド３２、ポスト電極４６、エポキシ系樹脂４４、半田ボール４８等については、特に説明を必要とする場合を除き、同一番号を付してその詳細な説明を省略する。
図２１（Ａ）及び（Ｂ）に示すように、この例のＷ−ＣＳＰである半導体装置１０は、半導体チップ３０を具えている。
層間絶縁膜３４の上側には、下地金属膜３５が設けられている。
下地金属膜３５上には、電極パッド３２に電気的に接続される複数の配線パターン４２が設けられている。
配線パターン４２は、電極パッド３２から導出されている線状部４２ａの他端に一体的に接続されているポスト電極搭載部４２ｂを有している。ポスト電極搭載部４２ｂの上面の輪郭は、この例では、正六角形としてある。このポスト電極搭載部４２ｂの平面的な形状は、ポスト電極４６の底面４６ｂの全面がその輪郭内に収まることを条件として、図示例に限定されず、任意好適な形状とすることができる。
この例の半導体装置１０は、ポスト電極搭載部４２ｂの直下に耐応力樹脂パターン４５を有している。
この例では、耐応力樹脂パターン４５は、正六角形状としてある。
なお、下地金属膜３５は、配線パターン４２から露出している耐応力樹脂パターン４５及び層間絶縁膜３４上をも覆って設けられている。
この例の半導体装置１０は、応力緩衝樹脂層５０を具えている。
応力緩衝樹脂層５０には、複数の開口部、すなわちコンタクトホール５２が設けられている。開口部５２は、応力緩衝樹脂層５０の表面からポスト電極搭載部４２ｂに至って、その一部分を露出させている。
半導体装置１０は、ポスト電極４６を具えている。
ポスト電極４６は、この例では正六角形状のポスト電極搭載部４２ｂの平面的な輪郭内にその底面４６ｂの輪郭が収まるように、ポスト電極搭載部４２ｂ上に設けられている。
ポスト電極４６の頂面４６ａ上には外部端子４８が設けられている。
このような構成とすれば、外部からの応力がポスト電極に加わった場合には、耐応力樹脂パターンにより応力を緩和して、ポスト電極自体、又はこれに接続されている配線パターンの破損を効果的に防止することができる。
また、外部からの応力がポスト電極に加わった場合には、応力緩衝樹脂層により効果的に応力を吸収し、ポスト電極自体、又はこれに接続されている配線パターンへの破損の波及を効果的に防止することができる。
（第１３の実施の形態）
図２２を参照して、この実施の形態の半導体装置につき説明する。図２２（Ａ）はこの例の半導体装置の配線パターンを透過的に示す要部平面図であり、図２２（Ｂ）は図２２（Ａ）のＩ−Ｉ’一点鎖線により切断した切断面を示す概略図である。この例の半導体装置の基本的な構成は、既に説明した図１（Ａ）及び（Ｂ）と同様であるので、重複する図示は省略する。
この例の半導体装置は、ポスト電極の形状と、配線パターンの上側に形成される応力緩衝樹脂層及びその直下に設けられているポスト電極下地金属パターンに加えて、耐応力樹脂パターンに特徴を有している。
なお、既に説明した実施の形態の構成要素と同一の構成要素、すなわち半導体チップ３０、層間絶縁膜３４、配線パターン４２、下地金属パターン３６、電極パッド３２、ポスト電極４６、エポキシ系樹脂４４、半田ボール４８等については、特に説明を必要とする場合を除き、同一番号を付してその詳細な説明を省略する。
図２２（Ａ）及び（Ｂ）に示すように、この例のＷ−ＣＳＰである半導体装置１０は、半導体チップ３０を具えている。
半導体装置１０は、層間絶縁膜３４の上側に、耐応力樹脂パターン４５を有している。この例では、耐応力樹脂パターン４５は、正六角形状としてある。
耐応力樹脂パターン４５上には、下地金属層、すなわち下地金属パターン３６が設けられている。下地金属パターン３６の形状は、配線パターン４２と同一の平面形状とされる。
下地金属層３６上には、電極パッド３２に電気的に接続される複数の配線パターン４２が設けられている。
配線パターン４２は、電極パッド３２から導出されている線状部４２ａの他端に一体的に接続されているポスト電極搭載部４２ｂを有している。ポスト電極搭載部４２ｂの上面の輪郭は、この例では、正六角形としてある。
この例の半導体装置１０は、応力緩衝樹脂層５０を具えている。応力緩衝樹脂層５０は、複数のポスト電極搭載部４２ｂそれぞれの一部分を露出させている。
応力緩衝樹脂層５０は、下地金属層３６上に設けられている再配線層４０を覆って一体的に設けられている。
すなわち、応力緩衝樹脂層５０には、複数の開口部、すなわちコンタクトホール５２が設けられている。開口部５２は、応力緩衝樹脂層５０の表面からポスト電極搭載部４２ｂに至って、その一部分を露出させている。
この例の半導体装置１０は、ポスト電極下地金属パターン５４を具えている。
ポスト電極下地金属パターン５４は、ポスト電極搭載領域３１内である開口部２２内、すなわち、開口部２２の側壁及び底面を覆っている。また、ポスト電極下地金属パターン５４は、ポスト電極搭載領域３１内である応力緩衝樹脂層５０の表面の一部分をも覆っている。
半導体装置１０は、ポスト電極４６を具えている。この例ではポスト電極４６は、異なる径の第１部分４６Ｘ及び第２部分４６Ｙを有している。
ポスト電極４６は、この例では正六角形状のポスト電極搭載部４２ｂの平面的な輪郭内にその底面４６ｂの輪郭が収まるように、ポスト電極搭載部４２ｂ上に設けられている。
ポスト電極４６の頂面４６ａ上には外部端子４８が設けられている。
このような構成とすれば、外部からの応力がポスト電極に加わった場合には、耐応力樹脂パターンにより応力を緩和して、ポスト電極自体、又はこれに接続されている配線パターンの破損を効果的に防止することができる。
また、外部からの応力がポスト電極に加わった場合には、応力緩衝樹脂層５０により効果的に応力を吸収し、ポスト電極自体、又はこれに接続されている配線パターンへの破損の波及を効果的に防止することができる。
さらに、応力緩衝樹脂層の直下から、下地となる金属層を除去する構成とするので、導電性の領域の面積を減少させることができるため、ポスト電極の集積度を向上させることができる。すなわち、半導体装置のさらなる小型化を実現することができる。
（第１４の実施の形態）
図２３を参照して、この実施の形態の半導体装置につき説明する。図２３（Ａ）はこの例の半導体装置の配線パターンを透過的に示す要部平面図であり、図２３（Ｂ）は図２３（Ａ）のＩ−Ｉ’一点鎖線により切断した切断面を示す概略図である。この例の半導体装置の基本的な構成は、既に説明した図１（Ａ）及び（Ｂ）と同様であるので、重複する図示は省略する。
この例の半導体装置は、配線パターンの形状と、耐応力樹脂パターンと、ポスト電極の形状と、配線パターンの上側に形成される応力緩衝樹脂層とに特徴を有している。
なお、既に説明した実施の形態の構成要素と同一の構成要素、すなわち半導体チップ３０、層間絶縁膜３４、配線パターン４２、下地金属パターン３６、電極パッド３２、ポスト電極４６、エポキシ系樹脂４４、半田ボール４８等については、特に説明を必要とする場合を除き、同一番号を付してその詳細な説明を省略する。
図２３（Ａ）及び（Ｂ）に示すように、この例のＷ−ＣＳＰである半導体装置１０は、半導体チップ３０を具えている。
層間絶縁膜３４の上側には、下地金属膜３５が設けられている。
下地金属膜３５上には、電極パッド３２に電気的に接続される複数の配線パターン４２が設けられている。
配線パターン４２は、電極パッド３２から導出されている線状部４２ａの他端に一体的に、接続されている略凹多角形（略星形多角形状）のポスト電極搭載部４２ｂを有している。ポスト電極搭載部４２ｂの上面の輪郭は、この例では、鋭角をなす凸部（突起部）を６つ有する略六芒星形状としてある。
この例の半導体装置１０は、ポスト電極搭載部４２ｂの直下に耐応力樹脂パターン４５を有している。複数の耐応力樹脂パターン４５それぞれは、各ポスト電極搭載領域３１内に設けられている。この例では、耐応力樹脂パターン４５は、正六角形状としてある。
なお、下地金属膜３５は、配線パターン４２から露出している耐応力樹脂パターン４５及び層間絶縁膜３４上をも覆って設けられている。
この例の半導体装置１０は、応力緩衝樹脂層５０を具えている。応力緩衝樹脂層５０は、複数のポスト電極搭載部４２ｂそれぞれの一部分を露出させて下地金属膜３５上に設けられている再配線層４０を覆って一体的に設けられている。
応力緩衝樹脂層５０は、複数の開口部、すなわちコンタクトホール５２を具えている。
半導体装置１０は、ポスト電極４６を具えている。この例ではポスト電極４６は、異なる径の第１部分４６Ｘ及び第２部分４６Ｙを有している。
ポスト電極４６は、この例では正六角形状のポスト電極搭載部４２ｂの平面的な輪郭内にその底面４６ｂの輪郭が収まるように、ポスト電極搭載部４２ｂ上に設けられている。
電極ポスト４６の頂面４６ａ上には外部端子４８が設けられている。
このような構成とすれば、層間絶縁膜といったポスト電極及びこれに接続される再配線の近傍の構成要素に、クラック等の破損が生じたとしても、ポスト電極及び再配線に連続的かつ直接的に破損が進行するのを防止することができる。
また、外部からの応力がポスト電極に加わった場合には、耐応力樹脂パターンにより応力を緩和して、ポスト電極自体、又はこれに接続されている配線パターンの破損を効果的に防止することができる。
さらに、外部からの応力がポスト電極に加わった場合には、応力緩衝樹脂層により効果的に応力を吸収し、ポスト電極自体、又はこれに接続されている配線パターンへの破損の波及を効果的に防止することができる。
（第１５の実施の形態）
図２４を参照して、この実施の形態の半導体装置につき説明する。図２４（Ａ）はこの例の半導体装置の配線パターンを透過的に示す要部平面図であり、図２４（Ｂ）は図２４（Ａ）のＩ−Ｉ’一点鎖線により切断した切断面を示す概略図である。この例の半導体装置の基本的な構成は、既に説明した図１（Ａ）及び（Ｂ）と同様であるので、重複する図示は省略する。
この例の半導体装置は、ポスト電極の形状と、配線パターンの上側に形成される応力緩衝樹脂層及びその直下に設けられているポスト電極下地金属パターンに加えて、耐応力樹脂パターンを有する点に特徴を有している。
なお、既に説明した実施の形態の構成要素と同一の構成要素、すなわち半導体チップ３０、層間絶縁膜３４、配線パターン４２、下地金属パターン３６、電極パッド３２、ポスト電極４６、エポキシ系樹脂４４、半田ボール４８ａ等については、特に説明を必要とする場合を除き、同一番号を付してその詳細な説明を省略する。
図２４（Ａ）及び（Ｂ）に示すように、この例のＷ−ＣＳＰである半導体装置１０は、半導体チップ３０を具えている。
半導体装置１０は、層間絶縁膜３４の上側に、耐応力樹脂パターン４５を有している。複数の耐応力樹脂パターン４５それぞれは、各ポスト電極搭載領域３１内に設けられている。この例では、耐応力樹脂パターン４５は、正六角形状としてある。
耐応力樹脂パターン４５上には、下地金属層、すなわわち下地金属パターン３６が設けられている。下地金属パターン３６の形状は、配線パターン４２と同一の平面形状とされる。
下地金属層３６上には、電極パッド３２に電気的に接続される複数の配線パターン４２が設けられている。
配線パターン４２は、電極パッド３２から導出されている線状部４２ａの他端に一体的に、接続されている略凹多角形（略星形多角形状）のポスト電極搭載部４２ｂを有している。ポスト電極搭載部４２ｂの上面の輪郭は、この例では、鋭角をなす凸部（突起部）を６つ有する略六芒星形状としてある。
この例の半導体装置１０は、応力緩衝樹脂層５０を具えている。応力緩衝樹脂層５０は、複数のポスト電極搭載部４２ｂそれぞれの一部分を露出させている。応力緩衝樹脂層５０は、下地金属層３６上に設けられている再配線層４０を覆って一体的に設けられている。
応力緩衝樹脂層５０には、複数の開口部、すなわちコンタクトホール５２が設けられている。
この例の半導体装置１０は、ポスト電極下地金属パターン５４を具えている。
ポスト電極下地金属パターン５４は、ポスト電極搭載領域３１内である開口部２２内、すなわち、開口部２２の側壁及び底面を覆っている。また、ポスト電極下地金属パターン５４は、ポスト電極搭載領域３１内である応力緩衝樹脂層５０の表面の一部分をも覆っている。
半導体装置１０は、ポスト電極４６を具えている。この例ではポスト電極４６は、異なる径の第１部分４６Ｘ及び第２部分４６Ｙを有している。
ポスト電極４６の頂面４６ａ上には外部端子４８が設けられている。
このような構成とすれば、層間絶縁膜、層間絶縁膜といったポスト電極及びこれに接続される再配線の近傍の構成要素に、クラック等の破損が生じたとしても、ポスト電極及び再配線に連続的かつ直接的に破損が進行するのを防止することができる。
また、外部からの応力がポスト電極に加わった場合には、耐応力樹脂パターンにより応力を緩和して、ポスト電極自体、又はこれに接続されている配線パターンの破損を効果的に防止することができる。
さらに、外部からの応力がポスト電極に加わった場合には、応力緩衝樹脂層５０により効果的に応力を吸収し、ポスト電極自体、又はこれに接続されている配線パターンへの破損の波及を効果的に防止することができる。
さらにまた、応力緩衝樹脂層の直下から、下地となる金属層を除去する構成とするので、導電性の領域の面積を減少させることができるため、ポスト電極の集積度を向上させることができる。すなわち、半導体装置のさらなる小型化を実現することができる。
（第１６の実施の形態）
図２５を参照して、この実施の形態の半導体装置につき説明する。図２５（Ａ）はこの例の半導体装置の配線パターンを透過的に示す要部平面図であり、図２５（Ｂ）は図２５（Ａ）のＩ−Ｉ’一点鎖線により切断した切断面を示す概略図である。この例の半導体装置の基本的な構成は、既に説明した図１（Ａ）及び（Ｂ）と同様であるので、重複する図示は省略する。
この例の半導体装置は、耐応力樹脂パターンと、耐応力金属パターンと、ポスト電極の形状と、応力緩衝樹脂層を有する点に特徴がある。
なお、既に説明した実施の形態の構成要素と同一の構成要素、すなわち半導体チップ３０、層間絶縁膜３４、配線パターン４２、下地金属パターン３６、電極パッド３２、ポスト電極４６、エポキシ系樹脂４４、半田ボール４８等については、特に説明を必要とする場合を除き、同一番号を付してその詳細な説明を省略する。
図２５（Ａ）及び（Ｂ）に示すように、この例のＷ−ＣＳＰである半導体装置１０は、半導体チップ３０を具えている。
層間絶縁膜３４の上側には、下地金属膜３５が設けられている。
下地金属膜３５上には、電極パッド３２に電気的に接続される複数の配線パターン４２が設けられている。
配線パターン４２は、電極パッド３２から導出されている線状部４２ａの他端に一体的に接続されているポスト電極搭載部４２ｂを有している。ポスト電極搭載部４２ｂの上面の輪郭は、この例では、正六角形としてある。
半導体装置１０は、下地金属膜３５の直下に耐応力樹脂パターン４５を有している。この例では、耐応力樹脂パターン４５は、正六角形状としてある。
この例の半導体装置１０は、既に説明した耐応力樹脂パターン４５に加えて、複数の耐応力樹脂パターン４５それぞれの直下に耐応力金属パターン４７をそれぞれ有している。耐応力金属パターン４７それぞれは、各ポスト電極搭載領域３１内に設けられている。この例では、耐応力金属パターン４７は、耐応力樹脂パターン４５よりも大きな正六角形状としてある。
なお、下地金属膜３５は、配線パターン４２から露出している耐応力樹脂パターン４５及び層間絶縁膜３４上をも覆って設けられている。
この例の半導体装置１０は、応力緩衝樹脂層５０を具えている。応力緩衝樹脂層５０は、複数のポスト電極搭載部４２ｂそれぞれの一部分を露出させて下地金属膜３５上に設けられている再配線層４０を覆って一体的に設けられている。
応力緩衝樹脂層５０には、複数の開口部、すなわちコンタクトホール５２が設けられている。
この例の半導体装置１０は、ポスト電極４６を具えている。この例ではポスト電極４６は、異なる径の第１部分４６Ｘ及び第２部分４６Ｙを有している。
ポスト電極４６は、この例では正六角形状のポスト電極搭載部４２ｂの平面的な輪郭内にその底面４６ｂの輪郭が収まるように、ポスト電極搭載部４２ｂ上に設けられている。
ポスト電極４６の頂面４６ａ上には外部端子４８が設けられている。
このような構成とすれば、外部からの応力がポスト電極に加わった場合には、応力緩衝樹脂層５０により効果的に応力を吸収し、ポスト電極自体、又はこれに接続されている配線パターンへの破損の波及を効果的に防止することができる。
（第１７の実施の形態）
図２６を参照して、この実施の形態の半導体装置につき説明する。図２６（Ａ）はこの例の半導体装置の配線パターンを透過的に示す要部平面図であり、図２６（Ｂ）は図２６（Ａ）のＩ−Ｉ’一点鎖線により切断した切断面を示す概略図である。この例の半導体装置の基本的な構成は、既に説明した図１（Ａ）及び（Ｂ）と同様であるので、重複する図示は省略する。
この例の半導体装置は、ポスト電極の形状と、耐応力樹脂パターンと、耐応力金属パターンと、配線パターンの上側に形成される応力緩衝樹脂層及びその直下に設けられているポスト電極下地金属パターンとを有する点に特徴を有している。
なお、既に説明した実施の形態の構成要素と同一の構成要素、すなわち半導体チップ３０、層間絶縁膜３４、配線パターン４２、下地金属パターン３６、電極パッド３２、ポスト電極４６、エポキシ系樹脂４４、半田ボール４８ａ等については、特に説明を必要とする場合を除き、同一番号を付してその詳細な説明を省略する。
図２６（Ａ）及び（Ｂ）に示すように、この例のＷ−ＣＳＰである半導体装置１０は、半導体チップ３０を具えている。
半導体装置１０は、層間絶縁膜３４の上側に、耐応力樹脂パターン４５を有している。複数の耐応力樹脂パターン４５それぞれは、各ポスト電極搭載領域３１内に設けられている。この例では、耐応力樹脂パターン４５は、正六角形状としてある。
この例の半導体装置１０は、既に説明した耐応力樹脂パターン４５に加えて、複数の耐応力樹脂パターン４５それぞれの直下に耐応力金属パターン４７をそれぞれ有している。耐応力金属パターン４７それぞれは、各ポスト電極搭載領域３１内に設けられている。この例では、耐応力金属パターン４７は、耐応力樹脂パターン４５よりも大きな正六角形状としてある。
耐応力樹脂パターン４５上には、下地金属層、すなわち下地金属パターン３６が設けられている。下地金属パターン３６の形状は、配線パターン４２と同一の平面形状とされる。
下地金属層３６上には、電極パッド３２に電気的に接続される複数の配線パターン４２が設けられている。
配線パターン４２は、電極パッド３２から導出されている線状部４２ａの他端に一体的に接続されているポスト電極搭載部４２ｂを有している。ポスト電極搭載部４２ｂの上面の輪郭は、この例では、正六角形としてある。
この例の半導体装置１０は、応力緩衝樹脂層５０を具えている。応力緩衝樹脂層５０は、複数のポスト電極搭載部４２ｂそれぞれの一部分を露出させている。応力緩衝樹脂層５０は、下地金属層３６上に設けられている再配線層４０を覆って一体的に設けられている。
応力緩衝樹脂層５０には、複数の開口部、すなわちコンタクトホール５２が設けられている。
この例の半導体装置１０は、ポスト電極下地金属パターン５４を具えている。
ポスト電極下地金属パターン５４は、ポスト電極搭載領域３１内である開口部２２内、すなわち、開口部２２の側壁及び底面を覆っている。また、ポスト電極下地金属パターン５４は、ポスト電極搭載領域３１内である応力緩衝樹脂層５０の表面の一部分をも覆っている。
このポスト電極下地金属パターン５４は、全体が一体的に形成され、ほぼ等しい厚みとされている。
半導体装置１０は、ポスト電極４６を具えている。この例ではポスト電極４６は、異なる径の第１部分４６Ｘ及び第２部分４６Ｙを有している。
ポスト電極４６の頂面４６ａ上には外部端子４８が設けられている。
このような構成とすれば、外部からの応力がポスト電極に加わった場合には、応力緩衝樹脂層５０により効果的に応力を吸収し、ポスト電極自体、又はこれに接続されている配線パターンへの破損の波及を効果的に防止することができる。
また、応力緩衝樹脂層の直下から、下地となる金属層を除去する構成とするので、導電性の領域の面積を減少させることができるため、ポスト電極の集積度を向上させることができる。すなわち、半導体装置のさらなる小型化を実現することができる。
（第１８の実施の形態）
図２７を参照して、この実施の形態の半導体装置につき説明する。図２７（Ａ）はこの例の半導体装置の配線パターンを透過的に示す要部平面図であり、図２７（Ｂ）は図２７（Ａ）のＩ−Ｉ’一点鎖線により切断した切断面を示す概略図である。この例の半導体装置の基本的な構成は、既に説明した図１（Ａ）及び（Ｂ）と同様であるので、重複する図示は省略する。
この例の半導体装置は、配線パターンの形状と、耐応力樹脂パターンと、耐応力金属パターンと、ポスト電極の形状と、配線パターンの上側に形成される応力緩衝樹脂層を有する点に特徴を有している。
なお、既に説明した実施の形態の構成要素と同一の構成要素、すなわち半導体チップ３０、層間絶縁膜３４、配線パターン４２、下地金属パターン３６、電極パッド３２、ポスト電極４６、エポキシ系樹脂４４、半田ボール４８等については、特に説明を必要とする場合を除き、同一番号を付してその詳細な説明を省略する。
図２７（Ａ）及び（Ｂ）に示すように、この例のＷ−ＣＳＰである半導体装置１０は、半導体チップ３０を具えている。
層間絶縁膜３４の上側には、下地金属膜３５が設けられている。
下地金属膜３５上には、電極パッド３２に電気的に接続される複数の配線パターン４２が設けられている。
配線パターン４２は、電極パッド３２から導出されている線状部４２ａの他端に一体的に、接続されている略凹多角形（略星形多角形状）のポスト電極搭載部４２ｂを有している。ポスト電極搭載部４２ｂの上面の輪郭は、この例では、鋭角をなす凸部（突起部）を６つ有する略六芒星形状としてある。
半導体装置１０は、下地金属膜３５の直下に耐応力樹脂パターン４５を有している。複数の耐応力樹脂パターン４５それぞれは、各ポスト電極搭載領域３１内に設けられている。この例では、耐応力樹脂パターン４５は、正六角形状としてある。
この例の半導体装置１０は、既に説明した耐応力樹脂パターン４５に加えて、複数の耐応力樹脂パターン４５それぞれの直下に耐応力金属パターン４７をそれぞれ有している。耐応力金属パターン４７それぞれは、各ポスト電極搭載領域３１内に設けられている。
この例では、耐応力金属パターン４７は、耐応力樹脂パターン４５よりも大きな正六角形状としてある。
なお、下地金属膜３５は、配線パターン４２から露出している耐応力樹脂パターン４５及び層間絶縁膜３４上をも覆って設けられている。
この例の半導体装置１０は、応力緩衝樹脂層５０を具えている。応力緩衝樹脂層５０は、複数のポスト電極搭載部４２ｂそれぞれの一部分を露出させて下地金属膜３５上に設けられている再配線層４０を覆って一体的に設けられている。
応力緩衝樹脂層５０には、複数の開口部、すなわちコンタクトホール５２が設けられている。
この例の半導体装置１０は、ポスト電極４６を具えている。この例ではポスト電極４６は、異なる径の第１部分４６Ｘ及び第２部分４６Ｙを有している。
ポスト電極４６は、この例では正六角形状のポスト電極搭載部４２ｂの平面的な輪郭内にその底面４６ｂの輪郭が収まるように、ポスト電極搭載部４２ｂ上に設けられている。
ポスト電極４６の頂面４６ａ上には外部端子４８が設けられている。
このような構成とすれば、層間絶縁膜、層間絶縁膜といったポスト電極及びこれに接続される再配線の近傍の構成要素に、クラック等の破損が生じたとしても、ポスト電極及び再配線に連続的かつ直接的に破損が進行するのを防止することができる。
また、外部からの応力がポスト電極に加わった場合には、耐応力樹脂パターンにより応力を緩和して、ポスト電極自体、又はこれに接続されている配線パターンの破損を効果的に防止することができる。
さらに、加わった応力は、耐応力金属パターンにより遮断されるため、この耐応力金属パターンより下側に位置する配線パターン等の他の構成要素に応力が及ぶのを効果的に防止することができる。
さらにまた、外部からの応力がポスト電極に加わった場合には、応力緩衝樹脂層５０により効果的に応力を吸収し、ポスト電極自体、又はこれに接続されている配線パターンへの破損の波及を効果的に防止することができる。
（第１９の実施の形態）
図２８を参照して、この実施の形態の半導体装置につき説明する。図２８（Ａ）はこの例の半導体装置の配線パターンを透過的に示す要部平面図であり、図２８（Ｂ）は図２８（Ａ）のＩ−Ｉ’一点鎖線により切断した切断面を示す概略図である。この例の半導体装置の基本的な構成は、既に説明した図１（Ａ）及び（Ｂ）と同様であるので、重複する図示は省略する。
この例の半導体装置は、配線パターンの形状と、耐応力樹脂パターンと、耐応力金属パターンと、ポスト電極の形状と、配線パターンの上側に形成される応力緩衝樹脂層及びその直下に設けられているポスト電極下地金属パターンを有する点に特徴を有している。
なお、既に説明した実施の形態の構成要素と同一の構成要素、すなわち半導体チップ３０、層間絶縁膜３４、配線パターン４２、下地金属パターン３６、電極パッド３２、ポスト電極４６、エポキシ系樹脂４４、半田ボール４８等については、特に説明を必要とする場合を除き、同一番号を付してその詳細な説明を省略する。
図２８（Ａ）及び（Ｂ）に示すように、この例のＷ−ＣＳＰである半導体装置１０は、半導体チップ３０を具えている。
半導体装置１０は、層間絶縁膜３４の上側に、耐応力樹脂パターン４５を有している。この例では、耐応力樹脂パターン４５は、正六角形状としてある。
耐応力樹脂パターン４５上には、下地金属層３６が設けられている。下地金属層３６は、複数の下地金属パターン３６を含んでいる。下地金属パターン３６の形状は、配線パターン４２と同一の平面形状とされる。
下地金属層３６上には、電極パッド３２に電気的に接続される複数の配線パターン４２が設けられている。
配線パターン４２は、電極パッド３２から導出されている線状部４２ａの他端に一体的に、接続されている略凹多角形（略星形多角形状）のポスト電極搭載部４２ｂを有している。ポスト電極搭載部４２ｂの上面の輪郭は、この例では、鋭角をなす凸部（突起部）を６つ有する略六芒星形状としてある。
ポスト電極搭載部４２ｂは、予め設定されているポスト電極搭載領域３１内に設けられている。
この例の半導体装置１０は、応力緩衝樹脂層５０を具えている。応力緩衝樹脂層５０は、複数のポスト電極搭載部４２ｂそれぞれの一部分を露出させている。応力緩衝樹脂層５０は、下地金属層３６上に設けられている再配線層４０を覆って一体的に設けられている。
応力緩衝樹脂層５０は、複数の開口部、すなわちコンタクトホール５２を具えている。開口部５２は、応力緩衝樹脂層５０の表面からポスト電極搭載部４２ｂに至って、その一部分を露出させている。
この例の半導体装置１０は、ポスト電極下地金属パターン５４を具えている。
ポスト電極下地金属パターン５４は、ポスト電極搭載領域３１内である開口部２２内、すなわち、開口部２２の側壁及び底面を覆っている。また、ポスト電極下地金属パターン５４は、ポスト電極搭載領域３１内である応力緩衝樹脂層５０の表面の一部分をも覆っている。
このポスト電極下地金属パターン５４は、全体が一体的に形成され、ほぼ等しい厚みとされている。
半導体装置１０は、ポスト電極４６を具えている。この例ではポスト電極４６は、異なる径の第１部分４６Ｘ及び第２部分４６Ｙを有している。
ポスト電極４６は、この例では正六角形状のポスト電極搭載部４２ｂの平面的な輪郭内にその底面４６ｂの輪郭が収まるように、ポスト電極搭載部４２ｂ上に設けられている。
ポスト電極４６の頂面４６ａ上には外部端子４８が設けられている。
このような構成とすれば、層間絶縁膜、層間絶縁膜といったポスト電極及びこれに接続される再配線の近傍の構成要素に、クラック等の破損が生じたとしても、ポスト電極及び再配線に連続的かつ直接的に破損が進行するのを防止することができる。
また、外部からの応力がポスト電極に加わった場合には、耐応力樹脂パターンにより応力を緩和して、ポスト電極自体、又はこれに接続されている配線パターンの破損を効果的に防止することができる。
さらに、加わった応力は、耐応力金属パターンにより遮断されるため、この耐応力金属パターンより下側に位置する配線パターン等の他の構成要素に応力が及ぶのを効果的に防止することができる。
さらにまた、外部からの応力がポスト電極に加わった場合には、応力緩衝樹脂層５０により効果的に応力を吸収し、ポスト電極自体、又はこれに接続されている配線パターンへの破損の波及を効果的に防止することができる。
また、応力緩衝樹脂層の直下から、下地となる金属層を除去する構成とするので、導電性の領域の面積を減少させることができるため、ポスト電極の集積度を向上させることができる。すなわち、半導体装置のさらなる小型化を実現することができる。
（第２０の実施の形態）
図２９を参照して、この実施の形態の半導体装置につき説明する。図２９（Ａ）はこの例の半導体装置の配線パターンを透過的に示す要部平面図であり、図２９（Ｂ）は図２９（Ａ）のＩ−Ｉ’一点鎖線により切断した切断面を示す概略図である。この例の半導体装置の基本的な構成は、既に説明した図１（Ａ）及び（Ｂ）と同様であるので、さらなる図示はしない。
この例の半導体装置は、耐応力樹脂パターンと、耐応力金属パターンと、ポスト電極の形状と、配線パターンの上側に形成される応力緩衝樹脂層を有する点に特徴を有している。
なお、既に説明した実施の形態の構成要素と同一の構成要素、すなわち半導体チップ３０、層間絶縁膜３４、配線パターン４２、下地金属パターン３６、電極パッド３２、ポスト電極４６、エポキシ系樹脂４４、半田ボール４８等については、特に説明を必要とする場合を除き、同一番号を付してその詳細な説明を省略する。
図２９（Ａ）及び（Ｂ）に示すように、この例のＷ−ＣＳＰである半導体装置１０は、半導体チップ３０を具えている。
層間絶縁膜３４の上側には、下地金属膜３５が設けられている。
下地金属膜３５上には、電極パッド３２に電気的に接続される複数の配線パターン４２が設けられている。
配線パターン４２は、電極パッド３２から導出されている線状部４２ａの他端に一体的に接続されているポスト電極搭載部４２ｂを有している。ポスト電極搭載部４２ｂの上面の輪郭は、この例では、正六角形としてある。
半導体装置１０は、下地金属膜３５の直下に耐応力樹脂パターン４５を有している。複数の耐応力樹脂パターン４５それぞれは、各ポスト電極搭載領域３１内に設けられている。この例では、耐応力樹脂パターン４５は、正六角形状としてある。
この例の半導体装置１０は、既に説明した耐応力樹脂パターン４５に加えて、複数の耐応力樹脂パターン４５それぞれの直下に耐応力金属パターン４７をそれぞれ有している。耐応力金属パターン４７それぞれは、各ポスト電極搭載領域３１内に設けられている。
この例の耐応力金属パターン４７は、凹多角形（星形多角形）状とされている。耐応力金属パターン４７の上面の輪郭は、この例では、鋭角をなす凸部（突起部）を６つ有する六芒星形状としてある。
耐応力金属パターン４７の形状及びサイズは、任意好適なものとできるが、好ましくは、この凹多角形状の耐応力金属パターン４７のうち、２つの凸部に挟まれていて鈍角をなす複数の凹部は、耐応力樹脂パターン４５、ポスト電極搭載部４２ｂ及びポスト電極４６の底面４６ｂそれぞれの輪郭内に位置させるのがよい。
耐応力金属パターン４７を例えば銅により構成し、電気めっき法により形成する場合には、耐応力金属パターン４７の直下に一層又は複数層の耐応力下地金属パターン４７ａが設けられることになる。
なお、下地金属膜３５は、配線パターン４２から露出している耐応力樹脂パターン４５及び層間絶縁膜３４上をも覆って設けられている。
この例の半導体装置１０は、応力緩衝樹脂層５０を具えている。応力緩衝樹脂層５０は、複数のポスト電極搭載部４２ｂそれぞれの一部分を露出させて下地金属膜３５上に設けられている再配線層４０を覆って一体的に設けられている。
応力緩衝樹脂層５０は、複数の開口部、すなわちコンタクトホール５２を具えている。開口部５２は、応力緩衝樹脂層５０の表面からポスト電極搭載部４２ｂに至って、その一部分を露出させている。
この例の半導体装置１０は、ポスト電極４６を具えている。この例ではポスト電極４６は、異なる径の第１部分４６Ｘ及び第２部分４６Ｙを有している。
ポスト電極４６は、この例では正六角形状のポスト電極搭載部４２ｂの平面的な輪郭内にその底面４６ｂの輪郭が収まるように、ポスト電極搭載部４２ｂ上に設けられている。
電極ポスト４６の頂面４６ａ上には外部端子４８が設けられている。
このような構成とすれば、外部からの応力がポスト電極に加わった場合には、応力緩衝樹脂層５０により効果的に応力を吸収し、ポスト電極自体、又はこれに接続されている配線パターンへの破損の波及を効果的に防止することができる。
また、凸部を有する凹多角形状の耐応力金属パターンは、表面保護層等にクラックが発生したとしても、このクラックがポスト電極、再配線層に波及するのを効果的に防止することができる。
（第２１の実施の形態）
図３０を参照して、この実施の形態の半導体装置につき説明する。図３０（Ａ）はこの例の半導体装置の配線パターンを透過的に示す要部平面図であり、図３０（Ｂ）は図３０（Ａ）のＩ−Ｉ’一点鎖線により切断した切断面を示す概略図である。この例の半導体装置の基本的な構成は、既に説明した図１（Ａ）及び（Ｂ）と同様であるので、さらなる図示はしない。
この例の半導体装置は、ポスト電極の形状と、耐応力樹脂パターンと、耐応力金属パターンと、配線パターンの上側に形成される応力緩衝樹脂層及びその直下に設けられているポスト電極下地金属パターンを有する点に特徴を有している。
なお、既に説明した実施の形態の構成要素と同一の構成要素、すなわち半導体チップ３０、層間絶縁膜３４、配線パターン４２、下地金属パターン３６、電極パッド３２、ポスト電極４６、エポキシ系樹脂４４、半田ボール４８等については、特に説明を必要とする場合を除き、同一番号を付してその詳細な説明を省略する。
図３０（Ａ）及び（Ｂ）に示すように、この例のＷ−ＣＳＰである半導体装置１０は、半導体チップ３０を具えている。
半導体装置１０は、層間絶縁膜３４の上側に、耐応力樹脂パターン４５を有している。複数の耐応力樹脂パターン４５それぞれは、各ポスト電極搭載領域３１内に設けられている。
この例の半導体装置１０は、既に説明した耐応力樹脂パターン４５に加えて、複数の耐応力樹脂パターン４５それぞれの直下に耐応力金属パターン４７をそれぞれ有している。
耐応力金属パターン４７それぞれは、各ポスト電極搭載領域３１内に設けられている。
この例の耐応力金属パターン４７は、凹多角形（星形多角形）状とされている。耐応力金属パターン４７の上面の輪郭は、この例では、鋭角をなす凸部（突起部）を６つ有する六芒星形状としてある。
耐応力金属パターン４７の形状及びサイズは、任意好適なものとできるが、好ましくは、この凹多角形状の耐応力金属パターン４７のうち、２つの凸部に挟まれていて鈍角をなす複数の凹部は、耐応力樹脂パターン４５、ポスト電極搭載部４２ｂ及びポスト電極４６の底面４６ｂそれぞれの輪郭内に位置させるのがよい。耐応力金属パターン４７を例えば銅により構成し、電気めっき法により形成する場合には、耐応力金属パターン４７の直下に一層又は複数層の耐応力下地金属パターン４７ａが設けられることになる。
耐応力樹脂パターン４５上には、下地金属層、すなわち下地金属パターン３６が設けられている。下地金属パターン３６の形状は、配線パターン４２と同一の平面形状とされる。
下地金属層３６上には、電極パッド３２に電気的に接続される複数の配線パターン４２が設けられている。
配線パターン４２は、電極パッド３２から導出されている線状部４２ａの他端に一体的に接続されているポスト電極搭載部４２ｂを有している。ポスト電極搭載部４２ｂの上面の輪郭は、この例では、正六角形としてある。
この例の半導体装置１０は、応力緩衝樹脂層５０を具えている。応力緩衝樹脂層５０は、複数のポスト電極搭載部４２ｂそれぞれの一部分を露出させている。応力緩衝樹脂層５０は、下地金属層３６上に設けられている再配線層４０を覆って一体的に設けられている。
応力緩衝樹脂層５０には、複数の開口部、すなわちコンタクトホール５２が設けられている。開口部５２は、応力緩衝樹脂層５０の表面からポスト電極搭載部４２ｂに至って、その一部分を露出させている。
この例の半導体装置１０は、ポスト電極下地金属パターン５４を具えている。
ポスト電極下地金属パターン５４は、ポスト電極搭載領域３１内である開口部２２内、すなわち、開口部２２の側壁及び底面を覆っている。また、ポスト電極下地金属パターン５４は、ポスト電極搭載領域３１内である応力緩衝樹脂層５０の表面の一部分をも覆っている。
このポスト電極下地金属パターン５４は、全体が一体的に形成され、ほぼ等しい厚みとされている。
半導体装置１０は、ポスト電極４６を具えている。この例ではポスト電極４６は、異なる径の第１部分４６Ｘ及び第２部分４６Ｙを有している。
ポスト電極４６は、この例では正六角形状のポスト電極搭載部４２ｂの平面的な輪郭内にその底面４６ｂの輪郭が収まるように、ポスト電極搭載部４２ｂ上に設けられている。
ポスト電極４６の頂面４６ａ上には外部端子４８が設けられている。
このような構成とすれば、外部からの応力がポスト電極に加わった場合には、応力緩衝樹脂層５０により効果的に応力を吸収し、ポスト電極自体、又はこれに接続されている配線パターンへの破損の波及を効果的に防止することができる。
また、応力緩衝樹脂層の直下から、下地となる金属層を除去する構成とするので、導電性の領域の面積を減少させることができるため、ポスト電極の集積度を向上させることができる。すなわち、半導体装置のさらなる小型化を実現することができる。
さらに、凸部を有する凹多角形状の耐応力金属パターンは、表面保護層等にクラックが発生したとしても、このクラックがポスト電極、再配線層に波及するのを効果的に防止することができる。
（第２２の実施の形態）
図３１を参照して、この実施の形態の半導体装置につき説明する。図３１（Ａ）はこの例の半導体装置の配線パターンを透過的に示す要部平面図であり、図３１（Ｂ）は図３１（Ａ）のＩ−Ｉ’一点鎖線により切断した切断面を示す概略図である。この例の半導体装置の基本的な構成は、既に説明した図１（Ａ）及び（Ｂ）と同様であるので、重複する図示は省略する。
この例の半導体装置は、配線パターンの形状と、ポスト電極の形状と、耐応力樹脂パターンと、耐応力金属パターンと、配線パターンの上側に形成される応力緩衝樹脂層を有する点に特徴を有している。
なお、既に説明した実施の形態の構成要素と同一の構成要素、すなわち半導体チップ３０、層間絶縁膜３４、配線パターン４２、下地金属パターン３６、電極パッド３２、ポスト電極４６、エポキシ系樹脂４４、半田ボール４８等については、特に説明を必要とする場合を除き、同一番号を付してその詳細な説明を省略する。
図３１（Ａ）及び（Ｂ）に示すように、この例のＷ−ＣＳＰである半導体装置１０は、半導体チップ３０を具えている。
層間絶縁膜３４の上側には、下地金属膜３５が設けられている。
下地金属膜３５上には、電極パッド３２に電気的に接続される複数の配線パターン４２が設けられている。
配線パターン４２は、電極パッド３２から導出されている線状部４２ａの他端に一体的に、接続されている略凹多角形（略星形多角形状）のポスト電極搭載部４２ｂを有している。ポスト電極搭載部４２ｂの上面の輪郭は、この例では、鋭角をなす凸部（突起部）を６つ有する略六芒星形状としてある。
半導体装置１０は、下地金属膜３５の直下に耐応力樹脂パターン４５を有している。複数の耐応力樹脂パターン４５それぞれは、各ポスト電極搭載領域３１内に設けられている。この例では、耐応力樹脂パターン４５は、正六角形状としてある。
この例の耐応力金属パターン４７は、凹多角形（星形多角形状）とされている。耐応力金属パターン４７の上面の輪郭は、この例では、鋭角をなす凸部（突起部）を６つ有する六芒星形状としてある。
耐応力金属パターン４７の形状及びサイズは、任意好適なものとできるが、好ましくは、この凹多角形状の耐応力金属パターン４７のうち、２つの凸部に挟まれていて鈍角をなす複数の凹部は、耐応力樹脂パターン４５、ポスト電極搭載部４２ｂ及びポスト電極４６の底面４６ｂそれぞれの輪郭内に位置させるのがよい。
また、耐応力金属パターン４７の凸部は、ポスト電極搭載部４２ｂの凹部４２ｂｂに位置するように配置するのがよい。
耐応力金属パターン４７を例えば銅により構成し、電気めっき法により形成する場合には、耐応力金属パターン４７の直下に一層又は複数層の耐応力下地金属パターン４７ａが設けられることになる。
なお、下地金属膜３５は、配線パターン４２から露出している耐応力樹脂パターン４５及び層間絶縁膜３４上をも覆って設けられている。
この例の半導体装置１０は、応力緩衝樹脂層５０を具えている。応力緩衝樹脂層５０は、複数のポスト電極搭載部４２ｂそれぞれの一部分を露出させて下地金属膜３５上に設けられている再配線層４０を覆って一体的に設けられている。
応力緩衝樹脂層５０は、複数の開口部、すなわちコンタクトホール５２を具えている。開口部５２は、応力緩衝樹脂層５０の表面からポスト電極搭載部４２ｂに至って、その一部分を露出させている。
この例の半導体装置１０は、ポスト電極４６を具えている。この例ではポスト電極４６は、異なる径の第１部分４６Ｘ及び第２部分４６Ｙを有している。
ポスト電極４６は、この例では正六角形状のポスト電極搭載部４２ｂの平面的な輪郭内にその底面４６ｂの輪郭が収まるように、ポスト電極搭載部４２ｂ上に設けられている。
ポスト電極４６の頂面４６ａ上には外部端子４８が設けられている。
このような構成とすれば、層間絶縁膜といったポスト電極及びこれに接続される再配線の近傍の構成要素に、クラック等の破損が生じたとしても、ポスト電極及び再配線に連続的かつ直接的に破損が進行するのを防止することができる。
また、外部からの応力がポスト電極に加わった場合には、応力緩衝樹脂層５０により効果的に応力を吸収し、ポスト電極自体、又はこれに接続されている配線パターンへの破損の波及を効果的に防止することができる。
さらに、凸部を有する凹多角形状の耐応力金属パターンは、表面保護層等にクラックが発生したとしても、このクラックがポスト電極、再配線層に波及するのを効果的に防止することができる。
（第２３の実施の形態）
図３２を参照して、この実施の形態の半導体装置につき説明する。図３２（Ａ）はこの例の半導体装置の配線パターンを透過的に示す要部平面図であり、図３２（Ｂ）は図３２（Ａ）のＩ−Ｉ’一点鎖線により切断した切断面を示す概略図である。この例の半導体装置の基本的な構成は、既に説明した図１（Ａ）及び（Ｂ）と同様であるので、重複する図示は省略する。
この例の半導体装置は、配線パターンの形状と、ポスト電極の形状と、耐応力樹脂パターンと、耐応力金属パターンと、配線パターンの上側に形成される応力緩衝樹脂層及びその直下に設けられているポスト電極下地金属パターンを有する点に特徴を有している。
なお、既に説明した実施の形態の構成要素と同一の構成要素、すなわち半導体チップ３０、層間絶縁膜３４、配線パターン４２、下地金属パターン３６、電極パッド３２、ポスト電極４６、エポキシ系樹脂４４、半田ボール４８等については、特に説明を必要とする場合を除き、同一番号を付してその詳細な説明を省略する。
図３２（Ａ）及び（Ｂ）に示すように、この例のＷ−ＣＳＰである半導体装置１０は、半導体チップ３０を具えている。
半導体装置１０は、層間絶縁膜３４の上側に、耐応力樹脂パターン４５を有している。複数の耐応力樹脂パターン４５それぞれは、各ポスト電極搭載領域３１内に設けられている。この例では、耐応力樹脂パターン４５は、正六角形状としてある。
この例の半導体装置１０は、既に説明した耐応力樹脂パターン４５に加えて、複数の耐応力樹脂パターン４５それぞれの直下に耐応力金属パターン４７をそれぞれ有している。耐応力金属パターン４７それぞれは、各ポスト電極搭載領域３１内に設けられている。
この例の耐応力金属パターン４７は、凹多角形（星形多角形状）とされている。耐応力金属パターン４７の上面の輪郭は、この例では、鋭角をなす凸部（突起部）を６つ有する六芒星形状としてある。
耐応力金属パターン４７の形状及びサイズは、任意好適なものとできるが、好ましくは、この凹多角形状の耐応力金属パターン４７のうち、２つの凸部に挟まれていて鈍角をなす複数の凹部は、耐応力樹脂パターン４５、ポスト電極搭載部４２ｂ及びポスト電極４６の底面４６ｂそれぞれの輪郭内に位置させるのがよい。
また、耐応力金属パターン４７の凸部は、ポスト電極搭載部４２ｂの凹部４２ｂｂに位置するように配置するのがよい。
耐応力金属パターン４７を例えば銅により構成し、電気めっき法により形成する場合には、耐応力金属パターン４７の直下に一層又は複数層の耐応力下地金属パターン４７ａが設けられることになる。
耐応力樹脂パターン４５上には、下地金属層、すなわち下地金属パターン３６が設けられている。下地金属パターン３６の形状は、配線パターン４２と同一の平面形状とされる。
下地金属層３６上には、電極パッド３２に電気的に接続される複数の配線パターン４２が設けられている。
配線パターン４２は、電極パッド３２から導出されている線状部４２ａの他端に一体的に、接続されている略凹多角形（略星形多角形状）のポスト電極搭載部４２ｂを有している。ポスト電極搭載部４２ｂの上面の輪郭は、この例では、鋭角をなす凸部（突起部）を６つ有する略六芒星形状としてある。
ポスト電極搭載部４２ｂは、予め設定されているポスト電極搭載領域３１内に設けられている。
この例の半導体装置１０は、応力緩衝樹脂層５０を具えている。応力緩衝樹脂層５０は、複数のポスト電極搭載部４２ｂそれぞれの一部分を露出させている。応力緩衝樹脂層５０は、下地金属層３６上に設けられている再配線層４０を覆って一体的に設けられている。
応力緩衝樹脂層５０は、複数の開口部、すなわちコンタクトホール５２を具えている。開口部５２は、応力緩衝樹脂層５０の表面からポスト電極搭載部４２ｂに至って、その一部分を露出させている。
この例の半導体装置１０は、ポスト電極下地金属パターン５４を具えている。
ポスト電極下地金属パターン５４は、ポスト電極搭載領域３１内である開口部２２内、すなわち、開口部２２の側壁及び底面を覆っている。また、ポスト電極下地金属パターン５４は、ポスト電極搭載領域３１内である応力緩衝樹脂層５０の表面の一部分をも覆っている。
このポスト電極下地金属パターン５４は、全体が一体的に形成され、ほぼ等しい厚みとされている。
半導体装置１０は、ポスト電極４６を具えている。この例ではポスト電極４６は、異なる径の第１部分４６Ｘ及び第２部分４６Ｙを有している。
ポスト電極４６は、この例では正六角形状のポスト電極搭載部４２ｂの平面的な輪郭内にその底面４６ｂの輪郭が収まるように、ポスト電極搭載部４２ｂ上に設けられている。
ポスト電極４６の頂面４６ａ上には外部端子４８が設けられている。
このような構成とすれば、層間絶縁膜といったポスト電極及びこれに接続される再配線の近傍の構成要素に、クラック等の破損が生じたとしても、ポスト電極及び再配線に連続的かつ直接的に破損が進行するのを防止することができる。
また、外部からの応力がポスト電極に加わった場合には、応力緩衝樹脂層５０により効果的に応力を吸収し、ポスト電極自体、又はこれに接続されている配線パターンへの破損の波及を効果的に防止することができる。
さらに、応力緩衝樹脂層の直下から、下地となる金属層を除去する構成とするので、導電性の領域の面積を減少させることができるため、ポスト電極の集積度を向上させることができる。すなわち、半導体装置のさらなる小型化を実現することができる。
さらにまた、凸部を有する凹多角形状の耐応力金属パターンは、表面保護層等にクラックが発生したとしても、このクラックがポスト電極、再配線層に波及するのを効果的に防止することができる。
（Ａ）図は半導体装置の構成を説明するための上面からみた概略的な平面図であり、（Ｂ）図は、配線パターンと電極ポストとの接続関係を説明するために、（Ａ）図の実線１１で囲んだ一部領域を拡大して示した概略的な要部平面図である。 （Ａ）図は配線パターンを透過的に示す要部平面図であり、（Ｂ）図は（Ａ）図のＩ−Ｉ’一点鎖線により切断した切断面を示す概略図である。 （Ａ）、（Ｂ）及び（Ｃ）は、部分概略製造工程図である。 図３（Ｃ）に続く、製造工程図である。 （Ａ）図は半導体装置の配線パターンを透過的に示す要部平面図であり、（Ｂ）図は（Ａ）図のＩ−Ｉ’一点鎖線により切断した切断面を示す概略図である。 （Ａ）、（Ｂ）及び（Ｃ）は、部分概略製造工程図である。 図６（Ｃ）に続く、製造工程図である。 （Ａ）図は半導体装置の配線パターンを透過的に示す要部平面図であり、（Ｂ）図は（Ａ）図のＩ−Ｉ’一点鎖線により切断した切断面を示す概略図である。 （Ａ）、（Ｂ）及び（Ｃ）は、部分概略製造工程図である。 図９（Ｃ）に続く、製造工程図である。 （Ａ）図はこの例の半導体装置の配線パターンを透過的に示す要部平面図であり、（Ｂ）図は（Ａ）図のＩ−Ｉ’一点鎖線により切断した切断面を示す概略図である。 （Ａ）、（Ｂ）及び（Ｃ）は、製造途中の半導体装置の切断面を示す部分概略製造工程図である。 （Ａ）図はこの例の半導体装置の配線パターンを透過的に示す要部平面図であり、（Ｂ）図は（Ａ）図のＩ−Ｉ’一点鎖線により切断した切断面を示す概略図である。 （Ａ）、（Ｂ）及び（Ｃ）は、製造途中の半導体装置の切断面を示す部分概略製造工程図である。 （Ａ）図は半導体装置の配線パターンを透過的に示す要部平面図であり、（Ｂ）図は（Ａ）図のＩ−Ｉ’一点鎖線により切断した切断面を示す概略図である。 （Ａ）図は半導体装置の配線パターンを透過的に示す要部平面図であり、（Ｂ）図は（Ａ）図のＩ−Ｉ’一点鎖線により切断した切断面を示す概略図である。 （Ａ）図は半導体装置の配線パターンを透過的に示す要部平面図であり、（Ｂ）図は（Ａ）図のＩ−Ｉ’一点鎖線により切断した切断面を示す概略図である。 （Ａ）図は半導体装置の配線パターンを透過的に示す要部平面図であり、（Ｂ）図は（Ａ）図のＩ−Ｉ’一点鎖線により切断した切断面を示す概略図である。 （Ａ）図は半導体装置の配線パターンを透過的に示す要部平面図であり、（Ｂ）図は（Ａ）図のＩ−Ｉ’一点鎖線により切断した切断面を示す概略図である。 （Ａ）図は半導体装置の配線パターンを透過的に示す要部平面図であり、（Ｂ）図は（Ａ）図のＩ−Ｉ’一点鎖線により切断した切断面を示す概略図である。 （Ａ）図は半導体装置の配線パターンを透過的に示す要部平面図であり、（Ｂ）図は（Ａ）図のＩ−Ｉ’一点鎖線により切断した切断面を示す概略図である。 （Ａ）図は半導体装置の配線パターンを透過的に示す要部平面図であり、（Ｂ）図は（Ａ）図のＩ−Ｉ’一点鎖線により切断した切断面を示す概略図である。 （Ａ）図は半導体装置の配線パターンを透過的に示す要部平面図であり、（Ｂ）図は（Ａ）図のＩ−Ｉ’一点鎖線により切断した切断面を示す概略図である。 （Ａ）図は半導体装置の配線パターンを透過的に示す要部平面図であり、（Ｂ）図は（Ａ）図のＩ−Ｉ’一点鎖線により切断した切断面を示す概略図である。 （Ａ）図は半導体装置の配線パターンを透過的に示す要部平面図であり、（Ｂ）図は（Ａ）図のＩ−Ｉ’一点鎖線により切断した切断面を示す概略図である。 （Ａ）図は半導体装置の配線パターンを透過的に示す要部平面図であり、（Ｂ）図は（Ａ）図のＩ−Ｉ’一点鎖線により切断した切断面を示す概略図である。 （Ａ）図は半導体装置の配線パターンを透過的に示す要部平面図であり、（Ｂ）図は（Ａ）図のＩ−Ｉ’一点鎖線により切断した切断面を示す概略図である。 （Ａ）図は半導体装置の配線パターンを透過的に示す要部平面図であり、（Ｂ）図は（Ａ）図のＩ−Ｉ’一点鎖線により切断した切断面を示す概略図である。 （Ａ）図は半導体装置の配線パターンを透過的に示す要部平面図であり、（Ｂ）図は（Ａ）図のＩ−Ｉ’一点鎖線により切断した切断面を示す概略図である。 （Ａ）図は半導体装置の配線パターンを透過的に示す要部平面図であり、（Ｂ）図は（Ａ）図のＩ−Ｉ’一点鎖線により切断した切断面を示す概略図である。 （Ａ）図は半導体装置の配線パターンを透過的に示す要部平面図であり、（Ｂ）図は（Ａ）図のＩ−Ｉ’一点鎖線により切断した切断面を示す概略図である。 （Ａ）図は半導体装置の配線パターンを透過的に示す要部平面図であり、（Ｂ）図は（Ａ）図のＩ−Ｉ’一点鎖線により切断した切断面を示す概略図である。
符号の説明
１０：半導体装置
１１：部分領域
１４：半導体チップ領域
３０：半導体チップ
３０ａ：第１の主表面
３０ｂ：第２の主表面
３１：ポスト電極搭載領域
３２：電極パッド
３４：層間絶縁膜
３５：（前駆）下地金属膜
３６：下地金属層、下地金属パターン
４０：再配線層
４２：配線パターン
４２ａ：線状部
４２ｂ：ポスト電極搭載部
４２ｂａ：凸部
４２ｂｂ：凹部
４４：エポキシ系樹脂
４５：耐応力樹脂パターン
４６：ポスト電極
４６ａ：頂面
４６ｂ：底面
４６Ｘ：第１部分
４６Ｙ：第２部分
４７：耐応力金属パターン
４７ａ：耐応力下地金属パターン
４８：外部端子
４８ａ：半田ボール
５０：応力緩衝樹脂層
５０ａ：表面
５２：開口部
５４：ポスト電極下地金属パターン
６２：第１レジストパターン
６４：第２レジストパターン

Claims (19)

  1. 複数の電極パッドが露出している第１の主表面と、該第１の主表面上に前記電極パッドの一部分を露出させて設けられている層間絶縁膜を有する半導体チップと、
    一端が前記電極パッドに電気的に接続され、前記電極パッドから導出されている線状部、及び当該線状部の他端に接続されている略凹多角形状のポスト電極搭載部を有する複数の配線パターンを含む再配線層と、
    前記配線パターンの前記ポスト電極搭載部上に設けられており、当該ポスト電極搭載部の上面の輪郭に対して最小でも２点で交わる輪郭を有する底面を有する複数のポスト電極と、
    複数の前記ポスト電極の頂面を露出している封止部と、
    前記ポスト電極の頂面上に搭載されている複数の外部端子と
    を具えていることを特徴とする半導体装置。
  2. 複数の電極パッドが露出している第１の主表面、該第１の主表面上に前記電極パッドの一部分を露出させて設けられている層間絶縁膜を有しており、当該層間絶縁膜の前記表面にはポスト電極搭載領域が設定されている半導体チップと、
    前記ポスト電極搭載領域上に設けられている応力を緩和する複数の耐応力樹脂パターンと、
    一端が前記電極パッドに電気的に接続され、前記電極パッドから導出されている線状部、及び当該線状部の他端に接続されており、かつ前記耐応力樹脂パターン上に設けられているポスト電極搭載部を有する複数の配線パターンを含む再配線層と、
    前記配線パターンの前記ポスト電極搭載部上に設けられている複数のポスト電極と、
    複数の前記ポスト電極の頂面を露出している封止部と、
    前記ポスト電極の頂面上に搭載されている複数の外部端子と
    を具えていることを特徴とする半導体装置。
  3. 複数の電極パッドが露出している第１の主表面と、該第１の主表面上に前記電極パッドの一部分を露出させて設けられている層間絶縁膜とを有しており、当該層間絶縁膜の前記表面にはポスト電極搭載領域が設定されている半導体チップと、
    前記ポスト電極搭載領域上に設けられている応力を遮断する複数の耐応力金属パターンと、
    前記耐応力金属パターン上に設けられている応力を緩和する複数の耐応力樹脂パターンと、
    一端が前記電極パッドに電気的に接続され、前記電極パッドから導出されている線状部、及び当該線状部の他端に接続されており、かつ前記耐応力樹脂パターン上に設けられているポスト電極搭載部を有する複数の配線パターンを含む再配線層と、
    前記配線パターンの前記ポスト電極搭載部上に設けられている複数のポスト電極と、
    複数の前記ポスト電極の頂面を露出している封止部と、
    前記ポスト電極の頂面上に搭載されている複数の外部端子と
    を具えていることを特徴とする半導体装置。
  4. 前記耐応力金属パターンの平面形状を略凹多角形状とし、当該耐応力金属パターンの２つの凸部に挟まれていて鈍角をなす複数の凹部は前記耐応力樹脂パターン、前記ポスト電極搭載部及び前記ポスト電極の底面それぞれの輪郭内に位置させてあることを特徴とする請求項３に記載の半導体装置。
  5. 複数の電極パッドが露出している第１の主表面と、該第１の主表面上に前記電極パッドの一部分が露出させて設けられている層間絶縁膜とを有しており、前記層間絶縁膜の前記表面にはポスト電極搭載領域が設定されている半導体チップと、
    前記電極パッド上及び前記層間絶縁膜上に設けられている下地金属層と、
    前記下地金属層上に設けられている複数の配線パターンであって、一端が前記電極パッドに電気的に接続され、前記電極パッド上から導出されている線状部、及び当該線状部の他端に接続されているポスト電極搭載部を有する前記配線パターンを含む再配線層と、
    複数の前記ポスト電極搭載部の一部分をそれぞれ露出させて前記再配線層を覆って設けられている応力を吸収する感光性樹脂層と、
    前記ポスト電極搭載領域に設けられており、前記感光性樹脂層の表面から前記配線パターンに至る第１部分、及び当該第１部分よりも大きい径を有していて、前記第１部分と一体となって、前記ポスト電極搭載領域上であり、かつ前記感光性樹脂層の表面及び前記第１部分上に位置する第２部分を有する複数のポスト電極と、
    前記ポスト電極の前記頂面上に搭載されている複数の外部端子と
    を具えており、
    前記感光性樹脂層から複数の前記ポスト電極の頂面及び前記第２部分が露出している
    ことを特徴とする半導体装置。
  6. 前記再配線層は、一端が前記電極パッドに電気的に接続され、前記電極パッドから導出されている線状部、及び当該線状部の他端に接続されている略凹多角形状のポスト電極搭載部を有する複数の配線パターンを含んでおり、
    前記配線パターンの前記ポスト電極搭載部上に設けられている複数の前記ポスト電極の底面の輪郭は、前記ポスト電極搭載部の上面の輪郭に対して最小でも２点で交わるように搭載されていることを特徴とする請求項５に記載の半導体装置。
  7. 前記ポスト電極搭載領域であって、前記層間絶縁膜と前記配線パターンの間に、応力を緩和する複数の耐応力樹脂パターンがさらに設けられていることを特徴とする請求項５又は６に記載の半導体装置。
  8. 前記ポスト電極搭載領域であって、前記層間絶縁膜と前記配線パターンの間に、設けられている応力を遮断する複数の耐応力金属パターンと、
    前記耐応力金属パターン上に設けられている応力を緩和する複数の耐応力樹脂パターンとがさらに設けられていることを特徴とする請求項５から７のいずれか１項に記載の半導体装置。
  9. 前記耐応力金属パターンの平面形状を略凹多角形状とし、当該耐応力金属パターンの２つの凸部に挟まれていて鈍角をなす複数の凹部は前記耐応力樹脂パターン、前記ポスト電極搭載部及び前記ポスト電極の底面それぞれの輪郭内に位置させてあることを特徴とする請求項８に記載の半導体装置。
  10. 複数の電極パッドが露出している第１の主表面と、該第１の主表面上に前記電極パッドの一部分が露出させて設けられている層間絶縁膜とを有しており、前記層間絶縁膜の前記表面にはポスト電極搭載領域が設定されている半導体チップと、
    前記電極パッド上及び前記層間絶縁膜上であって、一端側が前記電極パッドに電気的に接続され、前記電極パッド上から導出されて設けられている複数の下地金属パターンを含む下地金属層と、
    複数の前記下地金属パターン上にそれぞれ設けられている複数の配線パターンを有する再配線層と、
    複数の前記ポスト電極搭載領域の一部分をそれぞれ露出させて前記再配線層を覆って設けられている応力を吸収する感光性樹脂層と、
    前記ポスト電極搭載領域に設けられており、前記感光性樹脂層の表面から前記配線パターンに至る第１部分、及び当該第１部分よりも大きい径を有していて、前記第１部分と一体となって、前記ポスト電極搭載領域上であり、かつ前記感光性樹脂層の表面及び前記第１部分上に位置する第２部分を有する複数のポスト電極と、
    前記ポスト電極の前記頂面上にそれぞれ搭載されている複数の外部端子と
    を具えており、
    前記感光性樹脂層から複数の前記ポスト電極の頂面及び前記第２部分が露出している
    ことを特徴とする半導体装置。
  11. 前記再配線層は、一端が前記電極パッドに電気的に接続され、前記電極パッドから導出されている線状部、及び当該線状部の他端に接続されている略凹多角形状のポスト電極搭載部を有する複数の配線パターンを含んでおり、
    前記配線パターンの前記ポスト電極搭載部上に設けられている複数の前記ポスト電極の底面の輪郭は、前記ポスト電極搭載部の上面の輪郭に対して最小でも２点で交わるように搭載されていることを特徴とする請求項１０に記載の半導体装置。
  12. 前記ポスト電極搭載領域であって、前記層間絶縁膜と前記配線パターンの間に、応力を緩和する複数の耐応力樹脂パターンがさらに設けられていることを特徴とする請求項１０又は１１に記載の半導体装置。
  13. 前記ポスト電極搭載領域であって、前記層間絶縁膜と前記配線パターンの間に、設けられている応力を遮断する複数の耐応力金属パターンと、
    前記耐応力金属パターン上に設けられている応力を緩和する複数の耐応力樹脂パターンとがさらに設けられていることを特徴とする請求項１０又は１１に記載の半導体装置。
  14. 前記耐応力金属パターンの平面形状を略凹多角形状とし、当該耐応力金属パターンの２つの凸部に挟まれていて鈍角をなす複数の凹部は前記耐応力樹脂パターン、前記ポスト電極搭載部及び前記ポスト電極の底面それぞれの輪郭内に位置させてあることを特徴とする請求項１３に記載の半導体装置。
  15. （１）複数の電極パッドが露出している第１の主表面と、該第１の主表面上に前記電極パッドの一部分を露出させて設けられている層間絶縁膜とを有していて、複数の半導体チップ領域が画成されている基板を準備する工程と、
    （２）前記層間絶縁膜上であり、前記半導体チップ領域内に延在する複数の配線パターンであって、一端が前記電極パッドに電気的に接続され、前記電極パッドから導出されている線状部、及び当該線状部の他端に接続されている略凹多角形状のポスト電極搭載部を有する前記配線パターンを含む再配線層を形成する工程と、
    （３）前記配線パターンの前記ポスト電極搭載部上に、当該ポスト電極搭載部の上面の輪郭に対して最小でも２点で交わる輪郭を有する底面を有する複数のポスト電極を形成する工程と、
    （４）複数の前記ポスト電極の頂面を露出させて封止部を形成する工程と、
    （５）複数の前記ポスト電極の頂面上に、複数の外部端子を搭載する工程と、
    （６）複数の前記半導体チップ領域間を切断して、半導体装置の個片化を行う工程と
    を含むことを特徴とする半導体装置の製造方法。
  16. （１）複数の電極パッドが露出している第１の主表面と、該第１の主表面上に前記電極パッドの一部分を露出させて設けられている層間絶縁膜とを有していて、複数の半導体チップ領域が画成されており、当該チップ領域内にはポスト電極搭載領域が設定されている基板を準備する工程と、
    （２）前記ポスト電極搭載領域上に、応力を緩和する複数の耐応力樹脂パターンを形成する工程と、
    （３）複数の配線パターンであって、一端が前記電極パッドに電気的に接続され、前記電極パッドから導出される線状部、及び当該線状部の他端に接続され、かつ前記耐応力樹脂パターン上に位置するポスト電極搭載部を有する前記配線パターンを含む再配線層を形成する工程と、
    （４）複数の前記配線パターンの複数の前記ポスト電極搭載部上に、複数のポスト電極を形成する工程と、
    （５）複数の前記ポスト電極の頂面を露出させて封止部を形成する工程と、
    （６）複数の前記ポスト電極の頂面上に、複数の外部端子を搭載する工程と、
    （７）複数の前記半導体チップ領域間を切断して、半導体装置の個片化を行う工程と
    を含むことを特徴とする半導体装置の製造方法。
  17. （１）複数の電極パッドが露出している第１の主表面と、該第１の主表面上に前記電極パッドの一部分を露出させて設けられている層間絶縁膜とを有していて、複数の半導体チップ領域が画成されており、当該チップ領域内にはポスト電極搭載領域が設定されている基板を準備する工程と、
    （２）前記ポスト電極搭載領域に、応力を遮断する複数の耐応力金属パターンを形成する工程と、
    （３）前記耐応力金属パターン上に、応力を緩和する複数の耐応力樹脂パターンを形成する工程と、
    （４）複数の配線パターンであって、一端が前記電極パッドに電気的に接続され、前記電極パッドから導出される線状部、及び当該線状部の他端に接続され、かつ前記耐応力樹脂パターン上に位置するポスト電極搭載部を有する前記配線パターンを含む再配線層を形成する工程と、
    （５）複数の前記配線パターンの複数の前記ポスト電極搭載部上に、複数のポスト電極を形成する工程と、
    （６）複数の前記ポスト電極の頂面を露出させて封止部を形成する工程と、
    （７）複数の前記ポスト電極の頂面上に、複数の外部端子を形成する工程と、
    （８）複数の前記半導体チップ領域間を切断して、半導体装置の個片化を行う工程と
    を含むことを特徴とする半導体装置の製造方法。
  18. （１）複数の電極パッドが露出している第１の主表面と、該第１の主表面上に前記電極パッドの一部分を露出させて設けられている層間絶縁膜とを有していて、複数の半導体チップ領域が画成されており、当該チップ領域内にはポスト電極搭載領域が設定されている基板を準備する工程と、
    （２）前記電極パッド上及び前記層間絶縁膜上に、下地金属層を形成する工程と、
    （３）前記下地金属層上に、複数の配線パターンであって、一端が前記電極パッドに電気的に接続され、前記電極パッド上から導出される線状部、及び当該線状部の他端に接続されるポスト電極搭載部を有する前記配線パターンを含む再配線層を形成する工程と、
    （４）複数の前記ポスト電極搭載部の一部分をそれぞれ露出させる複数の開口部を有して前記再配線層を覆う応力を吸収する感光性樹脂層を形成する工程と、
    （５）前記ポスト電極搭載領域である前記開口部を埋め込んで前記感光性樹脂層の表面から前記配線パターンに至る第１部分、及び当該第１部分よりも大きい径を有していて、前記第１部分と一体となって、前記ポスト電極搭載領域上であり、かつ前記感光性樹脂層の表面及び前記第１部分上に位置する第２部分を有する複数のポスト電極を形成する工程と、
    （６）複数の前記ポスト電極の頂面上に、複数の外部端子を形成する工程と、
    （７）複数の前記半導体チップ領域間を切断して、半導体装置の個片化を行う工程と
    を含むことを特徴とする半導体装置の製造方法。
  19. （１）複数の電極パッドが露出している第１の主表面と、該第１の主表面上に前記電極パッドの一部分を露出させて設けられている層間絶縁膜と、前記第１の主表面と対向する第２の主表面と、前記第１の主表面と前記第２の主表面との間の複数の側面とを有していて、複数の半導体チップ領域が画成されており、当該チップ領域内にはポスト電極搭載領域が設定されている基板を準備する工程と、
    （２）前記電極パッド上及び前記層間絶縁膜上に、下地金属膜を形成する工程と、
    （３）前記下地金属膜上に、複数の配線パターンであって、一端が前記電極パッドに電気的に接続され、前記電極パッド上から導出される線状部、及び当該線状部の他端に接続されるポスト電極搭載部を有する前記配線パターンを含む再配線層を形成する工程と、
    （４）前記再配線層から露出する前記下地金属膜を除去して、前記再配線層の下側に位置する下地金属パターンを有する下地金属層を形成する工程と、
    （５）複数の前記ポスト電極搭載部の一部分をそれぞれ露出させる複数の開口部を有して前記再配線層を覆う応力を吸収する感光性樹脂層を形成する工程と、
    （６）ポスト電極搭載領域内である、前記開口部の側壁及び底面、並びに前記応力緩衝樹脂層の表面の一部分を一体的に覆っているポスト電極下地金属パターンを形成する工程と、
    （７）前記開口部を埋め込んで前記感光性樹脂層の表面から前記配線パターンに至る第１部分、及び当該第１部分よりも大きい径を有していて、前記第１部分と一体となって、前記ポスト電極搭載領域上であり、かつ前記感光性樹脂層の表面及び前記第１部分上に位置する第２部分を有する複数のポスト電極を形成する工程と、
    （８）複数の前記ポスト電極の頂面上に、複数の外部端子を形成する工程と、
    （９）複数の前記半導体チップ領域間を切断して、半導体装置の個片化を行う工程と
    を含むことを特徴とする半導体装置の製造方法。
JP2006194658A 2006-07-14 2006-07-14 半導体装置及びその製造方法 Active JP4818005B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006194658A JP4818005B2 (ja) 2006-07-14 2006-07-14 半導体装置及びその製造方法
CN2007101281820A CN101106116B (zh) 2006-07-14 2007-07-10 半导体装置及其制造方法
US11/826,119 US7626271B2 (en) 2006-07-14 2007-07-12 Semiconductor device and method of producing the same
US12/603,106 US8212362B2 (en) 2006-07-14 2009-10-21 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006194658A JP4818005B2 (ja) 2006-07-14 2006-07-14 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2008021936A JP2008021936A (ja) 2008-01-31
JP4818005B2 true JP4818005B2 (ja) 2011-11-16

Family

ID=38948419

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006194658A Active JP4818005B2 (ja) 2006-07-14 2006-07-14 半導体装置及びその製造方法

Country Status (3)

Country Link
US (2) US7626271B2 (ja)
JP (1) JP4818005B2 (ja)
CN (1) CN101106116B (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5081037B2 (ja) * 2008-03-31 2012-11-21 ラピスセミコンダクタ株式会社 半導体装置
JP4811520B2 (ja) * 2009-02-20 2011-11-09 住友金属鉱山株式会社 半導体装置用基板の製造方法、半導体装置の製造方法、半導体装置用基板及び半導体装置
JP2011108733A (ja) 2009-11-13 2011-06-02 Casio Computer Co Ltd 半導体装置及びその製造方法
US8669137B2 (en) * 2011-04-01 2014-03-11 International Business Machines Corporation Copper post solder bumps on substrate
JP2013232620A (ja) 2012-01-27 2013-11-14 Rohm Co Ltd チップ部品
CN103325745B (zh) * 2012-03-23 2016-03-16 株式会社东芝 半导体装置
CN102931100B (zh) * 2012-11-08 2016-04-20 南通富士通微电子股份有限公司 半导体封装结构的形成方法
CN102931159B (zh) * 2012-11-08 2016-04-06 南通富士通微电子股份有限公司 半导体封装结构
JP6329059B2 (ja) 2014-11-07 2018-05-23 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
EP3088931A1 (en) * 2015-04-30 2016-11-02 LG Innotek Co., Ltd. Lens moving apparatus and camera module and optical device including the same
US20170141041A1 (en) * 2015-11-12 2017-05-18 Mediatek Inc. Semiconductor package assembly
US9953954B2 (en) 2015-12-03 2018-04-24 Mediatek Inc. Wafer-level chip-scale package with redistribution layer
KR102109569B1 (ko) 2015-12-08 2020-05-12 삼성전자주식회사 전자부품 패키지 및 이를 포함하는 전자기기
US9812414B1 (en) * 2016-06-17 2017-11-07 Nanya Technology Corporation Chip package and a manufacturing method thereof
US20190259731A1 (en) * 2016-11-09 2019-08-22 Unisem (M) Berhad Substrate based fan-out wafer level packaging
CN107845622B (zh) * 2017-12-04 2022-04-08 长鑫存储技术有限公司 具有硅穿孔的芯片堆叠体及其制造方法
KR20210077820A (ko) 2019-12-17 2021-06-28 삼성전자주식회사 반도체 패키지
JP2023136139A (ja) * 2022-03-16 2023-09-29 キオクシア株式会社 半導体装置およびその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW571373B (en) * 1996-12-04 2004-01-11 Seiko Epson Corp Semiconductor device, circuit substrate, and electronic machine
US6166441A (en) * 1998-11-12 2000-12-26 Intel Corporation Method of forming a via overlap
JP3408172B2 (ja) * 1998-12-10 2003-05-19 三洋電機株式会社 チップサイズパッケージ及びその製造方法
US6518675B2 (en) * 2000-12-29 2003-02-11 Samsung Electronics Co., Ltd. Wafer level package and method for manufacturing the same
JP2003243438A (ja) * 2002-02-15 2003-08-29 Sharp Corp 配線基板、配線基板の製造方法、および、配線基板を備えた電子装置
JP3542350B2 (ja) 2002-05-31 2004-07-14 沖電気工業株式会社 半導体装置及びその製造方法
CN1226787C (zh) * 2002-07-02 2005-11-09 台湾积体电路制造股份有限公司 金属垫与接合垫区的结构
JP3580803B2 (ja) * 2002-08-09 2004-10-27 沖電気工業株式会社 半導体装置
US7358608B2 (en) * 2003-06-13 2008-04-15 Oki Electric Industry Co., Ltd. Semiconductor device having chip size package with improved strength
JP4072141B2 (ja) 2003-07-31 2008-04-09 沖電気工業株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US8212362B2 (en) 2012-07-03
CN101106116B (zh) 2012-07-18
US7626271B2 (en) 2009-12-01
JP2008021936A (ja) 2008-01-31
US20080012129A1 (en) 2008-01-17
CN101106116A (zh) 2008-01-16
US20100038779A1 (en) 2010-02-18

Similar Documents

Publication Publication Date Title
JP4818005B2 (ja) 半導体装置及びその製造方法
US8063495B2 (en) Semiconductor device
US9230932B2 (en) Interconnect crack arrestor structure and methods
KR102597994B1 (ko) 배선 구조체 및 이의 형성 방법
JP2005175019A (ja) 半導体装置及び積層型半導体装置
TW201729381A (zh) 半導體結構及其製造方法
TWI435382B (zh) 半導體裝置及其製造方法
TWI820351B (zh) 半導體封裝及其製造方法
JP4668938B2 (ja) 半導体装置及びその製造方法
JP2006173548A (ja) 半導体装置および半導体装置の製造方法
US10068823B2 (en) Semiconductor device
JP2006253481A (ja) 半導体装置
JP4506767B2 (ja) 半導体装置の製造方法
JP5424747B2 (ja) 半導体装置
JP4986417B2 (ja) 半導体装置および半導体装置の製造方法
JP5559599B2 (ja) 半導体装置およびその製造方法ならびに半導体ウエハ
KR100817050B1 (ko) 웨이퍼 레벨의 반도체 칩 패키지의 제조방법
JP5006026B2 (ja) 半導体装置
JP6967962B2 (ja) 半導体装置および半導体装置の製造方法
JP7066403B2 (ja) 半導体装置および半導体装置の製造方法
JP2007165402A (ja) 半導体装置
JP4946693B2 (ja) 半導体装置
JP2008159950A (ja) 半導体装置
JP4096872B2 (ja) 半導体装置及び半導体装置の実装方法
JP5065669B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080919

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090204

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110516

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110809

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110830

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140909

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4818005

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350