JP2006253481A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2006253481A
JP2006253481A JP2005069282A JP2005069282A JP2006253481A JP 2006253481 A JP2006253481 A JP 2006253481A JP 2005069282 A JP2005069282 A JP 2005069282A JP 2005069282 A JP2005069282 A JP 2005069282A JP 2006253481 A JP2006253481 A JP 2006253481A
Authority
JP
Japan
Prior art keywords
opening
layer
wiring
wiring layer
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005069282A
Other languages
English (en)
Inventor
Yoshihiko Nemoto
義彦 根本
Hatsumi Hoshi
初美 星
Nobuyuki Matsuo
修志 松尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2005069282A priority Critical patent/JP2006253481A/ja
Publication of JP2006253481A publication Critical patent/JP2006253481A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】 上下の配線層を接続する配線接続構造の下層配線層とその上に形成される絶縁層との剥離障害を防止する。
【解決手段】 第一の配線層21上に形成された第一の絶縁層31に設けた第一の開口部41と、第一の絶縁層31上に形成された第二の絶縁層32に設けた第二の開口部42とは、共に円形等の内角部に鋭角部を有さない周縁で囲まれた形状に構成されている。開口形状にかかる簡単な構成を採用することで、第一の配線層21と第一の絶縁層31とのストレスに基づく剥離障害の発生を抑制することができる。
【選択図】 図1

Description

本発明は半導体装置における配線層間の接続技術に関し、特に、化学的機械的研磨(CMP: Chemical Mechanical Polishing)により形成されるCu配線等からなる多層配線間の層間接続、あるいは多層配線の最上層に設けられて化学的機械的研磨によって形成された配線層と、その上方に化学的機械的研磨によらない方法で形成され、配線幅、配線間隔、配線層厚等が大きなグローバル配線または再配線と呼ばれる配線層との接続に適用して有効な技術である。
以下に説明する技術は、本発明を研究、完成するに際し、本発明者によって検討されたものであり、その概要は次のとおりである。
半導体装置における配線では、多層に形成された配線層が層間接続により接続された構成を有している。かかる層間接続の構成は、例えば、一般的には、下方に形成されたCu配線層等の第一の配線層と、その上方に形成されたCu配線層等の第二の配線層とが、ガラス質等の絶縁膜に形成した正方形の開口部を介して層間接続される構成である。
半導体装置の外部接続端子を設ける最上層の配線接続の構成でも、ほぼ同様で、配線幅、配線間隔、配線層厚等がそれより下方に設けられた第一の配線層に比べて大きなグローバル配線または再配線と呼ばれる第二の配線層と、下方の第一の配線層とが、ガラス質の絶縁膜(パッシベーション)上に設けられた第一の開口部と、さらにその第一の開口部を内側に含むようにポリイミド等の比較的柔軟性のある有機物からなる絶縁膜に一回り大きく形成した第二の開口部を介して、配線接続されている。
かかる大小の両開口部は、その平断面形状が正方形で中心が一致するように形成されており、その断面状態は階段状に形成されるのが一般的であった。
開口部の形状に関しての知見としては、例えば、特許文献1には、配線接続とは全く異なる対象ではあるが、ダイナミック型ランダムアクセスメモリ(DRAM)において、ボロンリンシリケートガラス(BPSG)膜上のシリコン窒化膜、あるいはシリコン酸化窒化膜に貫通して設けるスルーホールの角部でのクラック発生防止に、n角形(nは5以上の自然数)のレチクルを使用してスルーホールの正方形の角部を滑らかにする構成が開示されている。
特開平8−78637号公報
本発明者は、前記半導体装置における配線接続の構成においては、以下の課題があることを見出した。
これまでの配線間の接続構造では、前述の如く第一の配線層は、ウエハ上の絶縁層の配線溝にCu等の配線金属を埋め込み、その後に化学的機械的研磨により表面が平坦にされて形成されている。かかる第一の配線層の表面に、CVD等で所定層厚に形成された第一の絶縁層に相当するパッシベーション膜を所定形状に開口し、さらにかかる第一の絶縁層上に所定層厚で設けたポリイミド等の感光性樹脂層からなる第二の絶縁層に開口し、かかる開口部内にCu、Ni層を順次厚い層厚で設けることで、かかる開口部を介して第一の配線層と第二の配線層とが接続されている。
かかる配線接続の構成では、複数種の絶縁層が積層され、また層厚の厚いCu、Ni等の熱膨張係数が異なる金属が配線層として積層されている。そのため、絶縁層同士、配線層同士、絶縁層と配線層との間等で、積層膜種の違いによる収縮率の相違等が原因の膜ストレスが発生し、特に第一の配線層と第一の絶縁層との界面においてリーク等の原因となる剥離障害が発生していた。このストレスは、特に中心から遠い位置に集中し易い。また、第一の配線層のCuのストレスマイグレーション等によっても剥離等の接続障害が発生していた。
かかる剥離障害は、開口部の角部で発生し易いことに本発明者は気がついた。しかし、これまでの剥離防止対策は、積層膜同士を剥がれにくくするために、膜同士の密着性の向上を図る等の視点からその対策が主に検討されてきた。例えば、下層の表面の表面粗さを所定値に規制する等して、アンカー効果の増大を図り、上層に積層する膜が下層膜から剥がれにくくする等の対策である。しかし、かかる対策では、上記剥離障害に十分に対処できていないのが現状である。これは、アンカー効果を図っても、開口部の角部に集中する応力は低減しないためである。
本発明者は、かかる積層膜間のアンカー効果による密着性の確保という視点からではなく、新しい角度からかかる対策の検討が行えないかと考えた。
本発明の目的は、上下の配線層を接続する配線接続構造の下層配線とその上に形成される絶縁層との剥離障害を防止することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
絶縁層に形成された開口部を介して上下の配線層が接続される構成において、開口部の形状を、内角部に鋭角部を有さない周縁で囲まれた形状にする。すなわち、全ての内角は、角部分を円弧に置き換えた角丸を含めて鈍角となるような平断面形状とする。かかる平断面形状には、円形も含まれるものとする。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
配線間の接続に関与する絶縁層上の開口部の平断面形状を、鋭角部を設けない周縁で囲まれた形状にすることで、開口形状の鋭角部で見られた絶縁層と配線層との剥離障害を抑制することができる。
絶縁層と配線層との剥離障害を絶縁層に設ける開口部の平断面形状で抑制するため、開口部形成用のエッチングマスクの形状変更等の簡単な対応で処理できる。そのため、これまで行われてきたプロセス処理を踏襲することができ、低コストで、且つこれまでのプロセス処理の信頼性を維持しながら、剥離障害の対策が図れる。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する場合がある。
本発明に係わる技術は、半導体装置における配線層間の接続に際して、接続する一方の配線層上に形成された絶縁層に開口部を設け、かかる開口部を介して他方の配線層を接続する構成において、開口部の平断面形状を所定形状に規定することで、開口部の角部で発生していた絶縁層と配線層との剥離を効果的に抑制する技術である。
本発明に係わる技術は、特に、一方の配線層と他方の配線層とを接続するに際して、一方の配線層の上に形成された絶縁層に設ける開口部が、2段等の複数段に構成されて、積層した絶縁層膜間等の膜ストレスによる開口部の角部での剥離障害が発生し易い構造において、よりその効果が顕著に感得される。勿論、開口部の構成が複数段に構成されていない場合にも、有効に適用できることは言うまでもない。
(実施の形態)
本実施の形態では、本発明に係る半導体装置について以下説明する。図1(a)は、本発明に係る半導体装置の一実施の形態における配線間の接続構造部分を上面から見た様子を模式的に示した平面図であり、(b)は(a)に対応した断面状況を示す断面図である。
図1(b)に示すように、本発明に係る半導体装置10は、シリコンウエハ11a等の半導体基板11上に絶縁体12が設けられた構成を有している。絶縁体12に設けられた配線溝に、Cu等の金属が電解めっき等で堆積されてCu配線21a等に構成された第一の配線層21が形成されている。
第一の配線層21上には、所定膜厚のパッシベーション膜31a等に構成した第一の絶縁層(第一の保護膜)31が設けられている。かかる第一の絶縁層31には、第一の開口部41が開口されている。第一の絶縁層31上には、ポリイミド層32a等に構成された第二の絶縁層(第二の保護膜)32が設けられ、かかる第二の絶縁層32に第二の開口部42が設けられている。
上記第一の絶縁層31の材質としては、例えば、半導体基板11の機械的性質に近く、ガラス質またはセラミックスのように脆性の強く、すなわち弾性変形域の少ない性質を有する物質を、第二の絶縁層32には第一の絶縁層31よりも弾性変形域の大きな柔軟な材質の物質を用いればよい。
第一の絶縁層31は、例えば、シリコン酸化膜、シリコン窒化膜、シリコンカーバイド、およびこの酸化物もしくは窒化物、あるいはこれらに類する材料の単層または多層膜に構成されている。第二の絶縁層32は、例えば、ポリイミド樹脂、あるいはこれに類する有機化合物による単層または多層膜に構成されている。
第二の開口部42はその平断面形状(面積)が第一の開口部41より大きな相似形に形成され、第二の開口部42と第一の開口部41とは同心状の配置となるように構成されている。例えば、図1(a)に示すように、第二の開口部42と第一の開口部41の平断面形状は、双方とも円形に形成され、周縁形状は内角部に鋭角部を有さない形状に構成され、両相似形はその設置中心が一致して設けられている。
図1(b)に示すように、第一の開口部41と第二の開口部42とが形成されている断面部分は、図中丸で囲んで示すように、第一の開口部41端と第二の開口部42端とで階段状に段差Xが形成されている。
第一の開口部41の形成はフォトリソグラフィーとドライエッチングにより行われるため加工精度が良いのに反して、第二の開口部42はたとえば感光性ポリイミドを用いた場合、フォトレジストに比べて解像度が低く、硬化収縮による寸法変動もあるため、加工精度が劣る。そのため、第一の開口部41を小さく、第二の開口部42をこれに比べて大きくしている。これにより、段差Xが形成される。
かかる構成の第一の開口部41と第二の開口部42には、導電性の金属の電解めっき等で堆積させられて第二の配線層22が形成されている。第二の配線層22の構成は、例えば、層厚を厚くしたCu層22aの上に、Cu層22aより層厚を薄く形成したNi層22bから構成されている。
上記の如く、第二の配線層22には、収縮による応力の大きな、すなわち半導体基板11の絶縁層、配線層等を形成した主面を上にして、かかる半導体基板11を下方に凸に反らせる性質を有する材料を使用すればよく、例えば、ニッケル、ニッケル合金、あるいはこれらと銅との多層膜から構成するとよい。
このようにして半導体装置10は、第一の開口部41を内包するように形成した第二の開口部42を介して、第一の配線層21と第二の配線層22とが配線接続された配線接続構造を有している。
尚、本実施の形態で説明するかかる配線接続構成は、最上層の再配線等のグローバル配線とその下方に設けた配線層との配線接続部でも適用できる構成である。
かかる第一の開口部41と、第二の開口部42とは、その平断面形状が、共に内角に鋭角部を有さない周縁形状に形成されているため、開口部形状が内角部に鋭角部を有する平断面形状に形成されている場合とは異なり、開口形状の角部での第一の配線層21と第一の絶縁層31との剥離障害が発生しない。これは開口部に鋭角状の角部が設けられていないため、角部への応力集中が発生しにくく、応力集中に伴う剥離現象が抑制されている。
特に、第二の配線層22を構成するNi層22bは、Cu層22aに比べて、収縮ストレスの大きい層で、剥離現象に大きな影響を与えるが、かかる収縮ストレスの大きな金属層が配線層として採用されている構成でも、上記構成は配線層と絶縁層との剥離障害の抑制に有効に機能する。
尚、図1(a)、(b)では、両者の部位の位置関係が把握し易いように、両図間を細線で結びその対応関係を分かりやすく図示した。図2(a)、(b)においても、同様の処置を採用した。
本発明者により、初めて、開口形状が配線層と絶縁層の剥離障害に大きく影響を及ぼすことが確認されたが、これまでは、開口形状と剥離障害とを結びつけるとの発想は出なかった。
半導体装置の設計分野では、CADがその設計手法に大きく取り入れられているが、かかるCADは、機能的にみて、主にX軸方向、Y軸方向の直交二軸方向で形状処理し易い構成であるため、開口部となるビア形成に際しても、正方形、長方形等の矩形形状は検討されるものの、今回本発明者により見出された開口形状については全く考慮されなかったものと思われる。
また、プロセス処理上も、正方形等の四角形の方が作成し易く、さらに四角形の方がウエハ一枚からの多数個取りが無駄なく行える等、種々の要因が重なって、角形形状以外の開口形状についての検討に眼が向けられなかったものと思われる。
図2(a)、(b)には、第一の開口部41a、第二の開口部42aの両開口形状が正方形に形成されたこれまでの半導体装置10aの配線接続構成を示した。図1に示す構成と図2に示す構成とは、第一の開口部41a、第二の開口部42aの双方の平断面形状が、図1に示す第一の開口部41、第二の開口部42とは異なり、正方形の周縁に鋭角部を有する形状に形成されている点である。
かかる第一の開口部41a、第二の開口部42aの双方が、正方形の場合には、開口形には90度を含めた鋭角な角部が設けられることとなり、本発明の半導体装置10の構成とは異なり、図2(a)に示す角部aにおいて応力が集中するため、図2(b)に示すように、第一の絶縁膜31は半導体基板11の主面から離れる方向b(図中、白抜き矢印で表示)に変動し、第一の配線層21と第一の絶縁層31との剥離障害が発生する。
第一の開口部41形成はフォトリソグラフィーとドライエッチングにより行われるため加工精度が良いのに反して、第二の開口部42はたとえば感光性ポリイミドを用いた場合、フォトレジストに比べて解像度が低く、硬化収縮による寸法変動もあるため、加工精度が劣ることから、第一の開口部41を小さく、第二の開口部42をこれに比べて大きくしている。特に第二の配線層22にNi層22bを有する構成では、収縮ストレスが大きく、かかる開口形状では剥離障害が発生し易い。
図3(a)〜(d)に、上記剥離障害の抑制に有効な形状、すなわち開口部の平断面形状が内角部に鋭角部を設けない周縁で囲まれた形状の幾つかの例を示した。図3(a)は、図1(a)でも例示した円形であり、ストレスが均一に分散される形状としては最良の形状と思われる。図3(b)は楕円形である。図3(c)は、内角が全て鈍角に形成された多角形で、かかる構成の鋭角部を有さない周縁で囲まれた形状の一例である。図3(d)に示す場合も、鋭角部を有さない周縁で囲まれた形状の一例で、90度の角部を円弧で置き換えた形状をしている。
内角部に鋭角部を有しない周縁で囲まれた形状とは、上記図3にその例を示すように、全ての内角が、角部分を円弧に置き換えた角丸を含めて鈍角となるような平断面形状とも言える。かかる平断面形状には、円形も含まれるものと定義して構わない。
尚、図3(a)〜(d)に示す場合は、全て対称性のある形状であるが、対称性がない図3(e)に示すような不定形状であっても構わない。さらには、図3(f)に示すように、内角部に鋭角部を有さなければ、外側に90度を含めた鋭角部が形成された平断面形状でも構わない。
上記説明では、第一の開口部41、第二の開口部42の双方が、内角部に鋭角部を有さない周縁で囲まれた平断面形状に構成した場合を示したが、いずれか一方にのみ、かかる
内角部に鋭角部を有さない周縁で囲まれた平断面形状の構成を適用するようにしても構わない。勿論、第一の開口部41、第二の開口部42の双方に適用するのが好ましいが、場合によりいずれか一方にのみしか適用できない状況も想定され、かかる一方に適用した場合でも、全く適用しない場合に比べて、前述の剥離障害の抑制に有効に寄与する。
また、図1に示す構成では、図4(a)に示すように、第一の開口部41、第二の開口部42は、円形形状が同心円状に配置する構成であったが、図4(b)に示すように、第一の開口部41と第二の開口部42とは、必ずしも、相似形でなくても構わない。図4(b)に示す構成では、第一の開口部41が円形で、第二の開口部42が正八角形の多角形で、双方の中心位置を一致させるように配置構成されている。
また、図1に示す構成では、大円に形成された第二の開口部42内には、小円に形成された第一の開口部41が一つ、同心円状に設けられていたが、第二の開口部42内に、複数の第一の開口部41を設けるようにしても構わない。例えば、図4(c)に示す場合は、大円の第二の開口部42内に、その中心と、その周縁に小円の第一の開口部41が合計7個設けられた構成を示している。図4(d)に示す構成では、第二の開口部42が略長円形に形成され、第二の開口部42内の長手方向に沿って、小円に形成された第一の開口部41が複数個一列に並べられている構成を示している。
かかる図4(c)及び図4(d)においても、中心に配置される第一の開口部41bと第二の開口部42の双方の中心位置は一致している。また、中心以外の第一の開口部41cは、中心に配置された第一の開口部41bからそれぞれ等間隔に配置することで、応力集中の均一化を図れるため、第一の開口部41は複数個形成しても第一の配線層21と第一の絶縁層31との剥離障害を抑制することができる。
本発明者は、以上の説明の構成に加えて、第一の開口部41と第二の開口部42との位置関係を規定することで、万が一に剥離障害が発生しても、その剥離障害を小領域に限定し得ることに気がついた。
すなわち、図1(a)に示す構成では、第二の開口部42の大きさは、第一の配線層21の領域を超えた大きさに構成されていた。しかし、図5(a)に示すように、第二の開口部42の大きさを、第一の配線層21の範囲内に収めるように形成すると、万が一、第二の配線層22のストレスで第一の絶縁層31が第一の配線層21から剥がされても、かかる剥離障害の影響は第一の配線層21の領域内に止めることができ、電気的なリークに至らせないように最小の被害に止めおくことができる筈である。
かかる構成は、上記本発明の構成と併用することで、剥離障害に対する万全性を確保することができるが、しかし、図5(b)に示すように、開口部の平断面形状が本発明の構成から外れて剥離障害が起き易いこれまでの構成に本来的には適用すれば、剥離障害を最小に止めることができその有効性が顕著に感得できる。図5(b)に示す場合は、第一の開口部41、第二の開口部42の形状は、双方とも正方形に形成されている。すなわち、図2に示す開口形状に対して適用した構成を示している。これにより、剥離障害は発生しても電気的なリークを抑制することができる。しかしながら、配線間距離(配線ピッチ)の微細化・小型化に伴い、より間隔が狭くなれば、やはり剥離障害自体を抑制しないと、電気的なリークを抑制することは困難である。
第一の開口部41の形成はフォトリソグラフィーとドライエッチングにより行われるため加工精度が良いのに反して、第二の開口部42はたとえば感光性ポリイミドを用いた場合、フォトレジストに比べて解像度が低く、硬化収縮による寸法変動もあるため、加工精度が劣ることから、第一の開口部41を小さく、第二の開口部42をこれに比べて大きくすることが必要であった。
第二の開口部42形成の加工精度、解像度が向上すれば、あるいは、第二の開口部42形成の加工精度を前提にして、パターン寸法を全体的に大きくすることが設計上許されるとすれば、逆に第二の開口部42の形成領域cを第一の開口部41の形成領域dの内側に設ける図6のような構成でも、同等以上の剥離耐性向上効果が得られる。
すなわち、図6に例示する構成では、上部の第二の配線層22によるストレスは、第一の絶縁層31と直接接触していないことから、第一の絶縁層31を上方に持ち上げようとする力は緩和される。この際、第一の開口部41は第一の配線層21の領域内に形成されているため、これより小さい第二の開口部42は、必然的に第一の配線層21の領域内になる。したがって、既述の図5に示す効果を合わせ持つことが可能である。
さらに図7に示すように、第一の開口部41内に、これより小さい第二の開口部42を複数形成することも可能であり、この場合、剥離耐性はさらに向上する。なお、これは第一の開口部41と第二の開口部42の位置関係を変えることで、すべての実施形態と併用可能である。
また、図1(b)に示す構成では、配線層と絶縁層との関係については、特段規定していないが、例えば、双方の層厚を規定することで、さらに剥離現象の抑制向上が図れることに本発明者は気がついた。
すなわち、図8(a)に示すように、第一の配線層21の層厚tmに比して、第一の絶縁層31の層厚tpが厚くなるように、tP>tmとすれば、より剥離抑制効果が得られることに気がついた。第一の絶縁層31の層厚tpを第一の配線層21の層厚tmより厚くすることで、第一の配線層21と第一の絶縁層31との両界面にかかる応力を、その発生源である第二の配線層22から距離をとることができ、第二の配線層22に由来するストレスの影響を低減させ得るものと推察される。
さらに、図1(b)に示す構成では、第一の開口部41端と第二の開口部42端とで、階段状に段差が形成されていたが、図8(b)に示すように、第二の開口部42端を第一の絶縁層31に対して90度以下の角度θとなるように傾斜(テーパ)を設けると、やはり、剥離障害の抑制に有効であることが分かった。例えば、θを60度以下に設定する等してテーパ形成を行うと、第一の配線層21と第一の絶縁層31との界面に発生する応力集中の分散が行え、その結果、効果的に剥離障害の抑制がなされたものと思われる。
次に、以上に説明の本発明に係る構成を有する半導体装置の製造方法について説明する。以下の説明では、ウエハレベルパッケージ(WLP: Wafer Level Package )、あるいはウエハプロセスパッケージ(WPP: Wafer Process Package )等として知られているチップサイズパッケージ(CSP: Chip Size Package)等のウエハレベルの小型サイズの半導体装置を例に挙げて説明する。
図9に示すように、ステップS10で、最上層の配線構成をウエハ状態で形成することができるように、直前までのプロセス処理が確実に完了したウエハを受け入れる。かかるウエハのシリコン(Si)層100上に層間絶縁膜110を堆積する。ステップS20で、層間絶縁膜110をフォトリソグラフィー処理等で所定のパターンにエッチング処理し、配線溝110aを形成する。ステップS30で、ステップS20で形成した配線溝110aにTaN/Cuからなるシード層110を堆積する。ステップS40で、電解めっきによりCuを堆積させ、配線層形成用のCu膜130を設ける。
図10に示すように、ステップS50で、化学的機械的研磨により、配線溝110aより上方の余分のCu膜を研磨し、第一の配線層21を形成する。ステップS60で、第一の配線層21上に形成したパッシベーション膜31aからなる第一の絶縁層31に、第一の開口部41となる第一ビアを形成する。第一ビアの形成方法としては、CADツールにより、少なくとも鋭角を含まない五角形以上の多角形に形成する。円形の開口部を作成する場合は、例えば24角形以上の多角形を形成することで、パッシベーション膜31aの角部(開口部の内周に形成された角部)が欠け、平面的には角部が面取りされたほぼ円形に近い第一の開口部41を形成することが可能である。
ステップS70で、第一の絶縁層31上に設けたポリイミド層32aからなる第二の絶縁層32に、第二の開口部42となる第二ビアを開口する。第二の開口部42は第一の開口部41と同様の作業により形成することができる。ステップS80で、第一ビア、第二ビア内に第二の配線層22の形成用に、TaN/Cuからなるシード層140を堆積する。
図11に示すように、ステップS90で、第一ビア、第二ビア内に、電解めっきでCuを堆積しCu層22aを形成する。さらに、Cu層22a上に、Ni層22bを、電解めっきで堆積する。このようにして、Cu層22a、Ni層22bとからなる第二の配線層22を形成する。ステップS100で、第二の配線層22上に堆積させた感光性のポリイミド層150に、フォトリソグラフィー処理により所定位置にランド部160を開口する。
図12に示すように、ステップS110で、開口したランド部160内に、無電解めっきでAuを薄く堆積し、Au膜170を形成する。ステップS120で、ランド部160のAu膜170上に、はんだバンプ180を形成し、BGA( Ball Grid Array)タイプのWPP構成の半導体装置10を製造する。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
前記実施の形態では、配線材料としてCu、Ni等の金属、あるいはこれらの合金を用いる場合を説明したが、しかし、配線材料としては、その他の金属を用いる場合であっても本発明は有効に適用できる。
前記実施の形態では、開口部の平断面形状が全て円形をも含めて多角形の周縁の内側が全て開口する形状であったが、かかる形状とは別にリング状に開口する形状であっても構わない。
本発明は、半導体装置の配線間接続の分野で有効に利用することができる。
(a)は本発明に係る半導体装置の一実施の形態における配線間の接続構造部分を上面から見た様子を模式的に示した平面図であり、(b)は(a)に対応した断面状況を示す断面図である。 (a)はこれまでの半導体装置の配線間の接続構造部分を上面から見た様子を模式的に示した平面図であり、(b)は(a)に対応した断面状況を示す断面図である。 (a)〜(f)は、開口部の種々の形状を示す平断面図である。 (a)〜(d)は、第一の開口部と第二の開口部との配置構成を示す説明図である。 (a)、(b)は、第一の開口部と第二の開口部との配置構成の変形例を示す説明図である。 第一の開口部と第二の開口部との配置構成の変形例を示す説明図である。 図6に対応した平面状況を示す断面図である。 (a)は第一の配線層と第一の絶縁層との構成の変形例を示す説明図であり、(b)は第二の絶縁層の変形例を示す説明図である。 本発明に係る半導体装置の最上層の再配線プロセスの手順を示すフロー図である。 本発明に係る半導体装置の最上層の再配線プロセスの手順を示すフロー図である。 本発明に係る半導体装置の最上層の再配線プロセスの手順を示すフロー図である。 本発明に係る半導体装置の最上層の再配線のプロセスの手順を示すフロー図である。
符号の説明
10 半導体装置
10a 半導体装置
11 半導体基板
11a シリコンウエハ
12 絶縁体
21 第一の配線層
21a Cu配線
22 第二の配線層
22a Cu層
22b Ni層
31 第一の絶縁層
31a パッシベーション膜
32 第二の絶縁層
32a ポリイミド層
41 第一の開口部
41a 第一の開口部
42 第二の開口部
42a 第二の開口部
100 シリコン層
110 層間絶縁膜
110a 配線溝
120 シード層
130 Cu膜
140 シード層
150 ポリイミド層
160 ランド部
170 Au膜
180 はんだバンプ
a 角部
b 方向
c 領域
d 領域
S10、S20、S30、S40、S50、S60 ステップ
S70、S80、S90、S100、S110、S120 ステップ
X 段差

Claims (5)

  1. ウエハの主面に形成した第一の配線層と、前記第一の配線層の上に開口部を形成した絶縁層と、前記開口部を介して前記第一の配線層に接続する第二の配線層とを有する半導体装置であって、
    前記開口部の平断面形状が、内角部に鋭角部を有さない周縁で囲まれた形状であることを特徴とする半導体装置。
  2. ウエハの主面に形成した第一の配線層と、前記第一の配線層の上に第一の開口部を形成した第一の絶縁層と、前記第一の絶縁層の上に前記第一の開口部を内側に含む第二の開口部を形成した第二の絶縁層と、前記第一の開口部と前記第二の開口部とを介して、前記第一の配線層に接続する第二の配線層とを有する半導体装置であって、
    前記第一の開口部と前記第二の開口部の少なくとも一方の平断面形状が、内角に鋭角部を有さない周縁で囲まれた形状であることを特徴とする半導体装置。
  3. 請求項2の半導体装置において、
    前記第一の開口部の平断面形状と前記第二の開口部の平断面形状とは相似形であり、前記第一の開口部の周縁と前記第二の開口部の周縁との間隔は、全て等距離に設定されていることを特徴とする半導体装置。
  4. 請求項2記載の半導体装置において、
    前記第二の開口部に含まれる前記第一の開口部は、複数であることを特徴とする半導体装置。
  5. 請求項2記載の半導体装置において、
    前記第一の配線層は、絶縁層の配線溝に埋めた金属を化学的機械的研磨により平坦に表面研磨して形成されていることを特徴とする半導体装置。
JP2005069282A 2005-03-11 2005-03-11 半導体装置 Pending JP2006253481A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005069282A JP2006253481A (ja) 2005-03-11 2005-03-11 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005069282A JP2006253481A (ja) 2005-03-11 2005-03-11 半導体装置

Publications (1)

Publication Number Publication Date
JP2006253481A true JP2006253481A (ja) 2006-09-21

Family

ID=37093628

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005069282A Pending JP2006253481A (ja) 2005-03-11 2005-03-11 半導体装置

Country Status (1)

Country Link
JP (1) JP2006253481A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016002562A1 (ja) * 2014-06-30 2016-01-07 シャープ株式会社 撮像パネル及びx線撮像装置
US10304897B2 (en) 2014-06-30 2019-05-28 Sharp Kabushiki Kaisha Imaging panel and X-ray imaging device provided therewith
US10347687B2 (en) 2014-06-30 2019-07-09 Sharp Kabushiki Kaisha Imaging panel and X-ray imaging system provided with said imaging panel
US10353082B2 (en) 2014-06-30 2019-07-16 Sharp Kabushiki Kaisha Imaging panel and X-ray imaging device
US10386500B2 (en) 2014-06-30 2019-08-20 Sharp Kabushiki Kaisha Imaging panel and x-ray imaging device provided therewith
US10411059B2 (en) 2014-06-30 2019-09-10 Sharp Kabushiki Kaisha Imaging panel and X-ray imaging system provided with said imaging panel

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016002562A1 (ja) * 2014-06-30 2016-01-07 シャープ株式会社 撮像パネル及びx線撮像装置
US10304897B2 (en) 2014-06-30 2019-05-28 Sharp Kabushiki Kaisha Imaging panel and X-ray imaging device provided therewith
US10347687B2 (en) 2014-06-30 2019-07-09 Sharp Kabushiki Kaisha Imaging panel and X-ray imaging system provided with said imaging panel
US10353082B2 (en) 2014-06-30 2019-07-16 Sharp Kabushiki Kaisha Imaging panel and X-ray imaging device
US10381396B2 (en) 2014-06-30 2019-08-13 Sharp Kabushiki Kaisha Imaging panel and X-ray imaging device
US10386500B2 (en) 2014-06-30 2019-08-20 Sharp Kabushiki Kaisha Imaging panel and x-ray imaging device provided therewith
US10411059B2 (en) 2014-06-30 2019-09-10 Sharp Kabushiki Kaisha Imaging panel and X-ray imaging system provided with said imaging panel

Similar Documents

Publication Publication Date Title
US7285867B2 (en) Wiring structure on semiconductor substrate and method of fabricating the same
JP4937842B2 (ja) 半導体装置およびその製造方法
TWI462197B (zh) 半導體元件、製造該半導體元件之方法、具有該半導體元件之倒裝晶片封裝體及製造該倒裝晶片封裝體之方法
JP2008091852A (ja) 積層パッケージおよびその製造方法
JP2011134942A (ja) 半導体装置及びその製造方法
JP2010147281A (ja) 半導体装置およびその製造方法
JP2012069585A (ja) 半導体装置およびその製造方法
JP2006253481A (ja) 半導体装置
JP2007220870A (ja) 半導体基板および半導体素子の製造方法
JP2011129722A (ja) 半導体装置
JP2009010260A (ja) 半導体装置
JP2013247139A (ja) 半導体装置及びその製造方法
JP2004349610A (ja) 半導体装置およびその製造方法
JP5361264B2 (ja) 半導体装置
TWI544555B (zh) 半導體封裝結構及其製造方法
JP2013021085A (ja) インターポーザ及びその製造方法、並びに半導体装置及びその製造方法
JP4506767B2 (ja) 半導体装置の製造方法
JP2008210933A (ja) 半導体装置
JP2008244383A (ja) 半導体装置およびその製造方法
JP2017191840A (ja) 半導体装置および半導体装置の製造方法
JP4264823B2 (ja) 半導体装置の製造方法
JP2006318988A (ja) 半導体装置
JP3915670B2 (ja) 半導体装置およびその製造方法
JP5006026B2 (ja) 半導体装置
JP2005311007A (ja) 半導体装置