TWI462197B - 半導體元件、製造該半導體元件之方法、具有該半導體元件之倒裝晶片封裝體及製造該倒裝晶片封裝體之方法 - Google Patents

半導體元件、製造該半導體元件之方法、具有該半導體元件之倒裝晶片封裝體及製造該倒裝晶片封裝體之方法 Download PDF

Info

Publication number
TWI462197B
TWI462197B TW097131537A TW97131537A TWI462197B TW I462197 B TWI462197 B TW I462197B TW 097131537 A TW097131537 A TW 097131537A TW 97131537 A TW97131537 A TW 97131537A TW I462197 B TWI462197 B TW I462197B
Authority
TW
Taiwan
Prior art keywords
guard ring
layer
liner
ubm
forming
Prior art date
Application number
TW097131537A
Other languages
English (en)
Other versions
TW200917394A (en
Inventor
Se Young Lee
You Seung Jin
Geon Woo Park
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of TW200917394A publication Critical patent/TW200917394A/zh
Application granted granted Critical
Publication of TWI462197B publication Critical patent/TWI462197B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

半導體元件、製造該半導體元件之方法、具有該半導體元件之倒裝晶片封裝體及製造該倒裝晶片封裝體之方法 發明領域
此申請案依據35 U.S.C.§119主張2007年8月30日提出申請於韓國智慧財產局(KIPO)之韓國專利申請案第10-2007-0087663號的優先權，其整個內容併入此處作為參考。
本發明一般關於半導體元件，製造該半導體元件之方法，具有該半導體元件之倒裝晶片封裝體，及製造該倒裝晶片封裝體的方法。更特別地，本發明關於一種具有導電凸塊的半導體元件，製造該半導體元件之方法，具有該半導體元件之倒裝晶片封裝體，及製造該倒裝晶片封裝體的方法。
 發明背景
一般而言，各種半導體製程可施行於晶圓上以形成數個半導體晶片。為了將半導體晶片安裝於印刷電路板(PCB)上，可在晶圓上施行封裝方法以形成半導體封裝體。
半導體封裝體之其中一種例如可以是倒裝晶片封裝體。倒裝晶片封裝體可包括位置上彼此面對的半導體晶片及基材。半導體晶片之襯墊及基材之襯墊可以經由導電凸塊以一對一的關係彼此電氣式連接。下填層可形成於半導體晶片與基材之間以保護導電凸塊免於外部衝擊。因此，製造倒裝晶片封裝體的方法可包括形成半導體晶片之襯墊 上之導電凸塊的過程。
依據形成導電凸塊的傳統方法，保護層圖案形成在半導體晶片上以暴露半導體晶片之襯墊。一凸塊下冶金(UBM)層形成在保護層圖案上以電氣式連接襯墊與UBM層。電鍍程序可施行於UBM層上以在UBM層上形成導電凸塊。
此處，半導體晶片可具有防護環。該防護環可包括金屬層以防止電流的突然流動或導電離子進入半導體晶片。
被構形成容納防護環的溝槽可沿著半導體晶片的邊緣部形成。該防護環可與襯墊一起形成。例如，金屬層可形成在半導體晶片之上表面及溝槽之內表面上。金屬層可部分地蝕刻以形成在半導體晶片之上表面上的襯墊及在溝槽之內表面上的防護環。絕緣層圖案可形成在半導體晶片上。UBM層可形成在絕緣層圖案上。
所以，UBM層可沿著溝槽之內表面形成。此處，在溝槽上方端上之部分防護環可具有較在溝槽內表面上之其他部分防護環還大的厚度。因此，在溝槽上方端之上方的部份UBM層可具有比溝槽內表面上之其他部分的UBM層還大的厚度。因此，在溝槽下方端上之部分UBM層可具有一相當薄的厚度。
UBM層的厚度差異可引起導電凸塊的尺寸差異。特別是，在用於形成導電凸塊的電鍍程序中，電流可流動通過UBM層。然而，充分量的電流不會流動通過UBM層的薄部，使得UBM層的薄部具有增加的電阻。因此，位於防護環前方或後方之凸塊上的導電凸塊會具有不同的尺寸。此 處，相當小尺寸之導電凸塊的接觸地帶較相當大尺寸之導電凸塊的接觸地帶為少，使得倒裝晶片封裝體具有不良的電氣接合可靠性。
 發明概要
依據本發明一態樣，經由提供一致的電流通過UBM層而不管UBM層的厚度差異，本發明提供一種包括實質上相同尺寸的導電凸塊的半導體元件。
依據本發明另一態樣，提供一種製造上述半導體元件之方法。
依據本發明另一態樣，提供一種包括上述半導體元件之倒裝晶片封裝體。
依據本發明另一態樣，提供一種製造上述倒裝晶片封裝體之方法。
依據本發明之一態樣半導體元件，包括一半導體晶片、一保護層圖案、一凸塊下冶金(UBM)層及導電凸塊。該半導體晶片包括一襯墊及一防護環。該保護層圖案形成在半導體晶片上且暴露襯墊及防護環。該UBM層形成在保護層上且直接接觸襯墊及防護環。該導電凸塊形成於襯墊上的部分UBM層上。
該半導體晶片可更包括具有形成於其中之溝槽的一絕緣層圖案。該防護環部分地形成於該溝槽的一內表面及鄰近該溝槽之該絕緣層圖案的一上表面上。
該保護層圖案具有形成於其中且部分地暴露該防護環 的開口，及該開口係以該UBM層填充。
或者，該保護層圖案具有形成於其中且整個暴露該防護環的開口，及該開口係以該UBM層填充。
依據本發明之另一態樣，提供一種製造半導體元件之方法，該方法包括：製備包括一襯墊及一防護環的一半導體晶片；於該半導體晶片上形成一保護層圖案以暴露該襯墊及該防護環；於該保護層圖案上形成一凸塊下冶金(UBM)層，該UBM層直接地接觸該襯墊及該防護環；及於該襯墊上方的該UBM層上形成導電凸塊。
製備該半導體晶片包括：於該半導體晶片上形成具有一溝槽的一絕緣層圖案；於該絕緣層圖案之上表面及該溝槽之內表面上形成一導電層；及圖案化該導電層以於該絕緣層圖案之該上表面上形成該襯墊及於該溝槽之該內表面上形成該防護環。
圖案化該導電層包括在位於該溝槽周圍之該絕緣層圖案上形成該防護環。
形成該保護層圖案包括：於該半導體晶片、該襯墊及該防護環上形成一保護層；及圖案化該保護層以形成具有暴露該襯墊之第一開口及暴露該防護環之第二開口的該保護層圖案。
此處，該第二開口部分地暴露該防護環。
或者，該第二開口整個地暴露該防護環。
該導電凸塊以電鍍程序形成。
該電鍍程序包括：於該UBM層上形成一遮罩圖案，該 遮罩圖案部分地暴露該襯墊上之部分的該UBM層；及提供電流至該UBM層以從為該遮罩圖案所暴露之該部分的UBM層中生成該導電凸塊。
該方法可更包括更包括施行一再流程序以形成球形的該導電凸塊。
依據本發明又另一態樣，提供一種製造半導體元件之方法，該方法包括：於半導體晶片上形成具有溝槽之一絕緣層圖案；於該絕緣層圖案之上表面及該溝槽之內表面上形成一導電層；圖案化該導電層以於該絕緣層圖案之該上表面上形成一襯墊及於該溝槽之該內表面上形成一防護環；於該半導體晶片、該襯墊及該防護環上形成一保護層；圖案化該保護層以形成具有暴露該襯墊之第一開口及暴露該防護環之第二開口的保護層圖案；於該保護層圖案上形成一凸塊下冶金(UBM)層，該UBM層直接地接觸該襯墊及該防護環；於該UBM層上形成一遮罩圖案，該遮罩圖案部分地暴露該襯墊上之部分的該UBM層；及提供電流至該UBM層以從為該遮罩圖案所暴露之該部分的UBM層生成導電凸塊。
該第二開口部分地暴露該防護環。
或者，該第二開口整個地暴露該防護環。
依據本發明之再另一態樣，一種倒裝晶片封裝體，包括：包括一襯墊及一防護環的一半導體晶片；形成於暴露該襯墊及該防護環之該半導體晶片上的一保護層圖案；形成於該保護層圖案上的一凸塊下冶金(UBM)層，該UBM層 直接接觸該襯墊及該防護環；形成於在該襯墊上方之該UBM層上的導電凸塊；及經由該導電凸塊電氣式連接至該半導體晶片的一基材。
該倒裝晶片封裝體可更包括形成於該半導體晶片及該基材之間的一下填層。
該倒裝晶片封裝體可更包括安裝在該基材之第二表面上的導電構件，該基材之第二表面相對著該導電凸塊安裝於其上的該基材之第一表面。
依據本發明又另一態樣，提供一種製造倒裝晶片封裝體的方法，該方法包括：製備包括一襯墊及一防護環的一半導體晶片；於該半導體晶片上形成一保護層圖案以暴露該襯墊及該防護環；於該保護層圖案上形成一凸塊下冶金(UBM)層，該UBM層直接接觸該襯墊及該防護環；於在該襯墊的上方之該UBM層上形成導電凸塊；及安裝該導電凸塊於一基材上。
該方法更包括於該半導體晶片及該基材之間形成一下填層。
該方法可更包括安裝導電構件於該基材之第二表面上，該基材之第二表面相對著該導電凸塊安裝於其上的該基材之第一表面。
依據本發明，UBM層及防護環可直接地彼此接觸，使得一致的電流可提供至襯墊上之UBM層而不管部分UBM層的厚度差異。因此，襯墊上之導電凸塊可具有實質一致的尺寸。因此，倒裝晶片封裝體可具有改善的電氣接合可 靠性。
圖式簡單說明
參考附隨之圖式及詳細描述，本發明將更為顯明。此處描述的實施例僅為例示而非限制，其中相似的元件編號指稱相同或近似的元件。圖式不一定符合實際尺寸，顯示本發明態樣之地方將予強調。於這些圖中：第1圖為依據本發明一些態樣之半導體元件實施例的截面圖；第2圖顯示依據本發明一些態樣之半導體元件之另一實施例的截面圖；第3至9圖顯示製造第1圖之半導體元件之方法的截面圖；第10至12圖顯示製造第2圖半導體元件之方法之實施例的截面圖；第13圖顯示依據本發明一些態樣之倒裝晶片封裝體之實施例的截面圖；第14圖顯示依據本發明一些態樣之倒裝晶片封裝體之另一實施例的截面圖；第15及16圖顯示製造第13圖中倒裝晶片封裝體之方法之實施例的截面圖；及第17及18圖顯示製造第14圖中倒裝晶片封裝體之方法之實施例的截面圖。
 較佳實施例之詳細說明
本發明之實施例參考附隨圖式詳述於下，然而本發明可以許多形式具體化，因此不應認為本發明被此處所示之實施例所限制。於圖式中，層及區域之尺寸與相對尺寸為清楚之故可能予以放大。
必須了解者，當一元件或層被指為係在另一元件或層「之上」或「連接」或「耦合」該另一元件或層時，它可能是直接在另一元件或層上或直接連接或耦合至另一元件或層，或者是與該元件或層間隔著其他的元件或層。但，當一元件被指為「直接在」另一元件或層「之上」或「直接連接」或「直接耦合」至另一元件或層上時，則並無其他的元件或層出現在中間。此處所使用之「及/或」包括一種或多種相關聯之列舉項目的任何與所有之組合。
必須了解者，雖然第一、第二、第三等字詞可能用以描述各種元件、組件、區域、層及/或部份，但這些元件、組件、區域、層及/或部份並不為這些字詞所限制。這些字詞只有用於區分一元件、組件、區域、層或部份與另一區域、層或部份。因此，以下所討論之第一元件、組件、區域、層或部份亦可被稱做第二元件、組件、區域、層或部份而未逸脫本發明之教示內容。
空間相關字詞，諸如「之下」「下面」「低於」「之上」「上面」等等，係為如圖式所示簡易地描述一元件或特徵與另一元件或特徵的關係。必須了解者，這些空間相關字詞除了在圖式中所示之方位外，可以涵括該使用或運作中裝置的不同方向。例如，若圖上的裝置倒轉，被描述為在 另一元件或特徵「之下」或「下面」的元件會變成在該另一元件或特徵「之上」或「上面」。所以，字詞「之下」可涵括「之下」及「之上」兩個位向。該裝置可被轉向(旋轉90度或朝其他位向)而此處所使用之空間關聯詞亦跟著解釋。
此處所使用之名詞只係為了描述特定實施例，亦不想限制本發明。此處所用之單數詞「一」「該」可包括其之複數形式，除非內文有特別說明不包括。必須了解者，「包括」「包含」當使用於說明書時，特指所述特徵、步驟、數目、操作、元件及/或組件，但並不排除其他一或多個特徵、步驟、數目、操作、元件及/或其等群組之出現或添加。
本發明實施例之描述係參考著橫剖圖的，該橫剖圖係本發明理想化實施例(及中間結構)的簡要圖示。所以，例如製造技術及/或容許誤差所形成的該圖示形狀的各種變異形式是可以預期的。因此，本發明實施例並不為此處所圖示的特定形狀或區域所限制，反而係包含因製造而形成的各種形狀變異。例如，圖示為長方形之注入區域典型地將具有圓形或曲形之特性，及/或在其邊緣之注入濃度梯度，而不是從注入至非注入區域的雙重變化。相似地，由注入形成之一包埋區域會導致介於包埋區域及一經由其該注入發生之表面之間的區域內的一些注入狀況。所以，圖式中所顯示的區域係天生為簡要的，且其等的形狀並未意圖表示為一元件之區域的真實形狀且未意圖限制本發明之範圍。
以下本發明將參考附隨圖式詳述如下。
半導體元件
第1圖為依據本發明一些態樣之半導體元件實施例的截面圖。
參考第1圖，此例示實施例之半導體元件100可包括一半導體晶片110、一保護層圖案130、一UBM層140及導電凸塊150。
半導體晶片110可包括由數個半導體製程形成之一半導體結構(未圖示)。半導體結構可具有一最上方的導線(未圖示)。該最上方的導線可具有包括金屬(諸如銅、鋁及相似物)之一接觸墊112。一障礙層114可形成在半導體晶片110上以暴露該接觸墊112。於此例示實施例中，障礙層114可包括一絕緣材料諸如氧化物。
半導體晶片可更包括一絕緣層圖案116。該絕緣層圖案116可形成在半導體晶片110上。絕緣層圖案116可具有數個暴露接觸墊112的導通孔117。更且，絕緣層圖案116可具有沿著半導體晶片110邊緣部分形成之溝槽118。此處，一下防護環(未圖示)可位於溝槽118下方以防止溼氣穿入半導體晶片110中。於此例示實施例中，該下防護環可包括金屬。
襯墊120可形成在絕緣層圖案116上。於此例示實施例中，襯墊120可包括金屬，諸如鋁、銅及相似物。更且，襯墊120可具有填充導通孔117之插栓122，如此襯墊120可經由插栓112電氣地連接至接觸墊112。
防護環124可形成在溝槽118之內表面上。防護環124可 被置於下防護環上方。更且，防護環124可部分地形成在位於溝槽118上方端周圍之絕緣層圖案116上。此處，絕緣層圖案116上的部份防護環124可對應直接地接觸UBM層140的接觸部126。於此例示實施例中，防護環124可包括實質上與襯墊120相同的材料。因此，防護環124可包括金屬，諸如鋁、銅及相似物。此處，在溝槽118上方端之防護環124上方部的厚度可大於在溝槽118下方端上之防護環124下方部的厚度。亦即防護環124上方部可從防護環124下方部突出而朝向溝槽118的內空間，如所示者。
保護層圖案130可形成在絕緣層圖案116上。保護層圖案130可具有一暴露襯墊120的第一開口132，及一部分地暴露防護環124之接觸部126的第二開口134。於此例示實施例中，藉著保護層圖案130防護環124以及襯墊120可被暴露。
UBM層140可形成在保護層圖案130上。UBM層140可填滿第一開口132及第二開口134。UBM層140可直接地接觸襯墊120及防護環124。亦即，UMB層140可具有於第二開口134中之一接觸部142以直接地接觸防護環124之接觸部126。
此處，UBM層140可沿著溝槽118中之防護環124的輪廓而形成。因此，UBM層140之上方部的厚度可大於UBM層140下方部及防護環124的厚度。於此例中，由於溝槽118中UBM層140間的厚度差異，一致的電流未提供至防護環124之兩側處之襯墊120上的部分UBM層140。
相反地，依據此例示實施例，防護環124及UBM層140可經由接觸部126及142彼此直接地連接，如此電流可流動通過溝槽118中之防護環124以及UBM層140。亦即，於此實施例中，可抑制電流流動之電阻於溝槽118中不會增加。因此，一致的電流可被提供至襯墊120上之部分的UBM層140，而不管溝槽118中UBM層140的厚度差異。
導電凸塊150可形成在位於襯墊120上之UBM層140上。於此例示實施例中，導電凸塊150可以關於UBM層140的電鍍程序形成。亦即，電流可提供至UBM層140以從UBM層140之上表面生長導電凸塊150。此處，如上所述，因為防護環124及UBM層140可直接地彼此連接，電流可一致地供應至UBM層140。所以，由電鍍程序形成之導電凸塊150可具有一致的尺寸。更且，於此例示實施例中，例如導電凸塊150可具有由再流程序形成之球形。
依據此例示實施例，防護環及UBM層可直接地彼此接觸，如此電流可流動通過防護環以及UBM層。因此，電流可一致地提供至UBM層而不管UBM層的厚度。因此，導電凸塊可具有一致的尺寸。
第2圖顯示依據本發明一態樣之半導體元件之另一實施例的截面圖。
此例示實施例之半導體元件除了保護層圖案與UBM層之外，包括與第1圖之半導體元件100實質相同的元件。因此，相同的元件編號指稱相同的元件，且關於相同元件的進一步說明為簡明之故此處將予省略。
參考第2圖，依據此例示實施例之半導體元件100a之保護層圖案130a可具有暴露襯墊120之第一開口132a及暴露防護環124之第二開口134a。於此例示實施例中，防護環124可通過第二開口134a而整個暴露。因此，UBM層140a可形成在通過第二開口134a暴露之防護環124的整個表面上。因此，防護環124之整個表面可直接地接觸UBM層140。
依據此例示實施例，因為防護環的整個表面可直接地接觸UBM層，電流可更一致地提供至UBM層而不管UBM層的厚度。因此，導電凸塊可具有更一致的尺寸。
製造半導體元件之方法
第3至9圖為顯示製造第1圖之半導體元件之方法的截面圖。
參考第3圖，具有接觸墊112及絕緣層圖案116之半導體晶片110被形成。於此例示實施例中，如習於此藝者所明瞭的，半導體晶片110可包括由數個半導體製造方法形成之半導體結構(未圖示)。也是可以了解的，該半導體結構可包括最上方的導線(未圖示)。最上方的導線包括接觸墊112。接觸墊112可包括金屬(諸如銅、鋁及相似物)。障礙層114形成在半導體晶片110上以暴露接觸墊112。障礙層114可包括絕緣材料(諸如氧化物)。絕緣層圖案116形成在半導體晶片110上。絕緣層圖案116被形成為具有數個暴露接觸墊112的導通孔117。更且，絕緣層圖案116包括沿著半導體晶片110邊緣部形成的溝槽118。此處，可防止溼氣穿入半導體晶片110的下防護環(未圖示)可被備置於溝槽118下方。
參考第4圖，導電層128形成在絕緣層圖案116之上表面及溝槽118之內表面上。於此例示實施例中，導電層128可包括鋁、銅及相似物。導電層128填滿導通孔117使得其等電氣式連接至接觸墊112。此處，在溝槽118上方端之導電層128上方部的厚度大於溝槽118下方端之導電層下方部的厚度。
參考第5圖，導電層128可以蝕刻方法圖案化而形成襯墊120及防護環124。襯墊120形成在接觸墊112上方之絕緣層圖案116上以經由插栓122電氣式連接至接觸墊112。於此實施例中，防護環124形成在溝槽118的內表面及鄰近溝槽118上方端之絕緣層圖案116的上表面上。
參考第6圖，保護層136可形成在絕緣層圖案116表面、襯墊120與防護環124上。
參考第7圖，第一遮罩圖案160形成在保護層136上。第一遮罩圖案160可具有暴露襯墊120上之保護層136的第一開口161及暴露鄰近溝槽118上方端之絕緣層圖案116上之保護層136的第二開口162。於此例示實施例中，第一遮罩圖案160可包括光阻圖案。保護層136可使用第一遮罩圖案160作為蝕刻遮罩而蝕刻以形成保護層圖案130。因此，保護層圖案130被形成為具有暴露襯墊120的第一開口132及暴露防護環124之接觸部126的第二開口134。
參考第8圖，第一遮罩圖案160可藉例如灰化方法及/或剝除方法而移除。UBM層140形成在保護層圖案130上以利用UBM層140填滿第一開口132及第二開口134。所以，襯墊 120電氣耦合第一開口132中之UBM層140。更且，防護環124之接觸部126經由第二開口134中之UBM層140的接觸部142直接地接觸UBM層140。
此處，UBM層140上方部的厚度大於UBM層140下方部及防護環124的厚度。因為防護環124及UBM層140可經由接觸部126及142彼此直接地連接，電流可流動通過溝槽118中之防護環124以及UBM層140。因此，不管UBM層140之厚度差異，電流可一致地提供至在兩個襯墊120上之UBM層140。
參考第9圖，第二遮罩圖案170形成在UBM層140上。第二遮罩圖案170可具有暴露襯墊120上UBM層140的開口171。於此例示實施例中，第二遮罩圖案170例如可包括光阻圖案。
使用第二遮罩圖案170作為鍍覆遮罩，可於UBM層140之上表面施行電鍍程序以形成UBM層140上的導電凸塊152。於此例示實施例中，當電流供應UBM層140時，導電凸塊152藉著氧化還原反應由UBM層140的上表面生長。此處，如上所述，因為防護環124及UBM層140彼此直接地連接，所以電流一致地提供至UBM層140。因此，由電鍍程序形成之導電凸塊152具有實質一致的尺寸。第二遮罩圖案170然後可例如以灰化方法及/或剝除方法移除。
可在導電凸塊152上施行再流程序以形成球形導電凸塊150，藉以完成第1圖中的半導體元件100。
此處，於此例示實施例中，上述方法可施行於單一半 導體晶片110上。或者，該等方法可施行於數個半導體晶片110形成於其中的晶圓上，晶圓可沿著切割線切開以形成第1圖中的半導體元件100。
第10至12圖顯示製造第2圖半導體元件之方法之實施例的截面圖。
製造第2圖之半導體元件的方法可包括與參考第3至6圖所說明者實質上相同的方法。因此，只有參考第6圖而說明之方法之後的方法才於此處解釋。
參考第10圖，第一遮罩圖案160a可形成在保護層136上。第一遮罩圖案160a具有暴露襯墊120上之保護層136(見第6圖)的第一開口161a，及整個暴露溝槽118中及鄰近溝槽118上方端之絕緣層圖案116上之保護層136的第二開口162a。保護層136使用第一遮罩圖案160a作為蝕刻遮罩而蝕刻以形成保護層圖案130a。因此，保護層圖案130a可具有暴露襯墊120的第一開口132a及整個暴露防護環124的第二開口134a。
參考第11圖，第一遮罩圖案160a可例如以灰化方法及/或剝除方法移除。UBM層140可形成在保護層圖案130a上以填滿第一開口132a及第二開口134a。所以，襯墊120電氣耦合第一開口132a中的UBM層140a。更且，整個防護環124可直接地接觸第二開口134a中的UBM層140。
參考第12圖，第二遮罩圖案170可形成在UBM層140a上。暴露襯墊120上UBM層140之開口171的第二遮罩圖案170被加在UBM層140上。
使用第二遮罩圖案170作為鍍覆遮罩，可在UBM層140上表面施行電鍍程序以形成UBM層140上的導電凸塊152。第二遮罩圖案170然後可例如以灰化方法及/或剝除方法移除。
再流程序施行於導電凸塊152上以形成球形導電凸塊150，藉以完成第2圖中之半導體元件100a。
倒裝晶片封裝體
第13圖顯示依據本發明一態樣之倒裝晶片封裝體之實施例的截面圖。
參考第13圖，此例示實施例之倒裝晶片封裝體200可包括半導體元件100、基材210、下填層220及導電構件230。
此處，半導體元件100可包括與第1圖半導體元件實質相同的元件。因此，相同的元件編號指稱相同的元件，且為簡明之故關於相同元件的任何更進一步說明此處將予省略。
基材210可排列於半導體元件100的下方。襯墊212可排列於基材210的上表面上。基材210的襯墊212可對應半導體元件100的導電凸塊150。此處，藉提供一致的電流，導電凸塊150可具有一致的尺寸。因此，導電凸塊150與襯墊212之間良好且可信賴的接觸可以確保。因此，基材210與半導體元件100之間的電氣接合可靠性可大幅地改善。
下填層220可形成於基材210與半導體元件100之間以保護導電凸塊150免於外部衝擊。
導電構件230可安裝在基材210之下表面上。導電構件 230可經由基材210中的電路圖案(未圖示)電氣式連接至襯墊212及導電凸塊150。亦即，導電構件230可經由基材210電氣式連接至半導體元件100。於此例示實施例中，導電構件230可包括焊球。
依據此例示實施例，一致尺寸的導電凸塊150可安裝在基材之襯墊212上。所以，基材及半導體元件之間的電氣接合可靠性可大幅地改善。
第14圖顯示依據本發明一態樣之倒裝晶片封裝體之另一實施例的截面圖。
參考第14圖，此例示實施例之倒裝晶片封裝體200a可包括半導體元件100a、基材210、下填層220及導電構件230。
此處，半導體元件100a可包括與第2圖之半導體元件實質相同的元件。因此，相同的元件編號指稱相同的元件，且為簡明之故任何關於相同元件的進一步說明此處將予省略。
更且，倒裝晶片封裝體200a的基材210、下填層220及導電構件230可分別地與第13圖中之倒裝晶片封裝體200實質上相同。因此，為簡明之故任何關於基材210、下填層220及導電構件230的進一步說明此處將予省略。
製造倒裝晶片封裝體之方法
第15及16圖顯示製造第13圖中倒裝晶片封裝體之方法之實施例的截面圖。
參考第15圖，半導體元件100可被置於基材210的上方。此處，半導體元件100的導電凸塊150可排列成朝向基 材210的方向。導電凸塊150可安裝在基材210之襯墊212上。
參考第16圖，下填層220可形成於基材210與半導體元件100之間。導電構件230可安裝在基材210的’下表面上以完成第13圖中的倒裝晶片封裝體200。
第17及18圖顯示製造第14圖中倒裝晶片封裝體之方法之實施例的截面圖。
參考第17圖，半導體元件100可被置於基材210的上方。此處，半導體元件100的導電凸塊150可排列朝向基材210的方向。導電凸塊150可安裝在基材210之襯墊212上。
參考第18圖，下填層220可形成於基材210及半導體元件100之間。導電構件230可被安裝在基材210之下表面上以完成第14圖中的倒裝晶片封裝體200a。
依據一些本發明的例示實施例，UBM層140及防護環124彼此為直接的接觸。因此，於形成導電凸塊150之電鍍程序中，電流可流動通過防護環124以及UBM層140。所以，一致的電流可提供至UBM層140，使得導電凸塊150可具有一致的尺寸。因此，由於具有一致尺寸的導電凸塊可安裝在基材210上，倒裝晶片封裝體可具有增進的電氣接合可靠性。
前述為本發明之說明而不應被解釋為本發明之限制。雖然一些依據本發明態樣例示實施例已經被描述，但是習於此藝者將可輕易地明白對於例示實施例為許多修改係可能的而不實質地脫離本發明新穎教示與優點的範圍。依此而言，所有此等修改被界定於申請專利範圍中的本發明範 圍所包括在內。在申請專利範圍中，工具與功能(means-plus-function)句子意欲含括作為實施所界定功能之此處所描述的結構，以及不僅是結構上相等者而且是相等的結構。所以，應該要了解的是先前所述為本發明的闡明而不應該解釋為對於所揭示之特定例示實施例的限制，而且對於例示實施例以及其他例示實施例的修改也傾向於被包括在申請專利範圍的範疇內。本發明係由以下的申請專利範圍所界定，而且申請專利範圍之均等範圍也被包括於本發明之申請專利範圍內。
100,100a‧‧‧半導體元件
110‧‧‧半導體晶片
112‧‧‧接觸墊
114‧‧‧障礙層
116‧‧‧絕緣層圖案
117‧‧‧導通孔
118‧‧‧溝槽
120‧‧‧襯墊
122‧‧‧插栓
124‧‧‧防護環
126‧‧‧接觸部
128‧‧‧導電層
130,130a‧‧‧保護層圖案
132,132a‧‧‧第一開口
134,134a‧‧‧第二開口
136‧‧‧保護層
140,140a‧‧‧凸塊下冶金(UBM)層
142‧‧‧接觸部
150‧‧‧導電凸塊
160,160a‧‧‧第一遮罩圖案
161,161a‧‧‧第一開口
162,162a‧‧‧第二開口
170‧‧‧第二遮罩圖案
171‧‧‧開口
200,200a‧‧‧倒裝晶片封裝體
210‧‧‧基材
212‧‧‧襯墊
220‧‧‧下填層
230‧‧‧導電構件
第1圖為依據本發明一些態樣之半導體元件實施例的截面圖；第2圖顯示依據本發明一些態樣之半導體元件之另一實施例的截面圖；第3至9圖顯示製造第1圖之半導體元件之方法的截面圖；第10至12圖顯示製造第2圖半導體元件之方法之實施例的截面圖；第13圖顯示依據本發明一些態樣之倒裝晶片封裝體之實施例的截面圖；第14圖顯示依據本發明一些態樣之倒裝晶片封裝體之另一實施例的截面圖；第15及16圖顯示製造第13圖中倒裝晶片封裝體之方法之實施例的截面圖；及 第17及18圖顯示製造第14圖中倒裝晶片封裝體之方法之實施例的截面圖。
100‧‧‧半導體元件
110‧‧‧半導體晶片
112‧‧‧接觸墊
114‧‧‧障礙層
116‧‧‧絕緣層圖案
117‧‧‧導通孔
118‧‧‧溝槽
120‧‧‧襯墊
122‧‧‧插栓
124‧‧‧防護環
126‧‧‧接觸部
130‧‧‧保護層圖案
132‧‧‧第一開口
134‧‧‧第二開口
140‧‧‧UBM層
142‧‧‧接觸部
150‧‧‧導電凸塊

Claims (21)

  1. 一種半導體元件，其包含：一半導體晶片，其包括有一襯墊和一防護環；形成於該半導體晶片上的一保護層圖案，其暴露出該襯墊和該防護環；形成於該保護層圖案上的一凸塊下冶金(UBM)層，該UBM層直接接觸該襯墊和該防護環；及形成於該襯墊上方之該UBM層上的數個導電凸塊。
  2. 如申請專利範圍第1項的半導體元件，其中該半導體元件更包含：具有形成在內之溝槽的一絕緣層圖案，其中該防護環係部分地形成於該溝槽的一內表面及該絕緣層圖案的鄰近該溝槽之一上表面上。
  3. 如申請專利範圍第1項的半導體元件，其中該保護層圖案具有形成在內且部分地暴露出該防護環的數個開口，並且該等開口填有該UBM層。
  4. 如申請專利範圍第1項的半導體元件，其中該保護層圖案具有形成在內且整個暴露出該防護環的一開口，並且該開口填有該UBM層。
  5. 一種用於製造半導體元件之方法，該方法包含下列步驟：製備包括有一襯墊和一防護環的一半導體晶片；於該半導體晶片上形成一保護層圖案以暴露出該襯墊和該防護環； 於該保護層圖案上形成一凸塊下冶金(UBM)層，該UBM層直接接觸該襯墊和該防護環；及於該襯墊上方之該UBM層上形成數個導電凸塊，其中製備該半導體晶片之步驟包含：於該半導體晶片上形成具有一溝槽的一絕緣層圖案；於該絕緣層圖案之一上表面及該溝槽之一內表面上形成一導電層；及圖案化該導電層，以於該絕緣層圖案之該上表面上形成該襯墊並於該溝槽之該內表面上形成該防護環。
  6. 如申請專利範圍第5項之方法，其中圖案化該導電層之步驟包含：在該溝槽周圍之該絕緣層圖案上形成該防護環。
  7. 如申請專利範圍第5項之方法，其中形成該保護層圖案之步驟包含：於該半導體晶片、該襯墊和該防護環上形成一保護層；及圖案化該保護層以形成該保護層圖案，其中該保護層圖案具有暴露出該襯墊的一第一開口和暴露出該防護環的一第二開口。
  8. 如申請專利範圍第7項之方法，其中該第二開口部分地暴露出該防護環。
  9. 如申請專利範圍第7項之方法，其中該第二開口整個暴露出該防護環。
  10. 如申請專利範圍第5項之方法，其中該等導電凸塊係以一種電鍍程序形成。
  11. 如申請專利範圍第10項之方法，其中該電鍍程序包括下列步驟：於該UBM層上形成一遮罩圖案，該遮罩圖案暴露出該UBM層之在該襯墊上的數個部分；及提供一電流至該UBM層，以從由該遮罩圖案所暴露出的該UBM層之該等部分處生成該等導電凸塊。
  12. 如申請專利範圍第5項之方法，其更包含下列步驟：施行用以使該等導電凸塊具有球形形狀的一種再流程序。
  13. 一種製造半導體元件之方法，該方法包括：於一半導體晶片上形成具有一溝槽的一絕緣層圖案；於該絕緣層圖案之一上表面和該溝槽之一內表面上形成一導電層；圖案化該導電層，以於該絕緣層圖案之該上表面上形成一襯墊並於該溝槽之該內表面上形成一防護環；於該半導體晶片、該襯墊和該防護環上形成一保護層；圖案化該保護層，以形成具有暴露出該襯墊之一第一開口和暴露出該防護環之一第二開口的一保護層圖案；於該保護層圖案上形成一凸塊下冶金(UBM)層，該UBM層直接接觸該襯墊和該防護環；於該UBM層上形成一遮罩圖案，該遮罩圖案部分地 暴露出該襯墊上之該UBM層的數個部分；及提供一電流至該UBM層，以從由該遮罩圖案所暴露出的該UBM層之該等部份處生成數個導電凸塊。
  14. 如申請專利範圍第13項之方法，其中該第二開口部分地暴露出該防護環。
  15. 如申請專利範圍第13項之方法，其中該第二開口整個暴露出該防護環。
  16. 一種倒裝晶片封裝體，其包含：一半導體晶片，其包括有一襯墊和一防護環；形成於該半導體晶片上的一保護層圖案，其暴露出該襯墊和該防護環；形成於該保護層圖案上的一凸塊下冶金(UBM)層，該UBM層直接接觸該襯墊和該防護環；形成於該襯墊上方之該UBM層上的數個導電凸塊；及一基材，其經由該等導電凸塊而電氣式連接至該半導體晶片。
  17. 如申請專利範圍第16項之倒裝晶片封裝體，其更包含：形成於該半導體晶片及該基材之間的一下填層。
  18. 如申請專利範圍第16項之倒裝晶片封裝體，其更包含：安裝在該基材之一第二表面上的數個導電構件，其中該基材之該第二表面與該基材之安裝有該等導電凸塊在上的一第一表面相對。
  19. 一種製造倒裝晶片封裝體的方法，該方法包含下列步 驟：製備包括有一襯墊和一防護環的一半導體晶片；於該半導體晶片上形成一保護層圖案以暴露出該襯墊和該防護環；於該保護層圖案上形成一凸塊下冶金(UBM)層，該UBM層直接接觸該襯墊和該防護環；於該襯墊上方之該UBM層上形成數個導電凸塊；及於一基材上安裝該等導電凸塊。
  20. 如申請專利範圍第19項之方法，其更包含下列步驟：於該半導體晶片及該基材之間形成一下填層。
  21. 如申請專利範圍第19項之方法，其更包含下列步驟：於該基材上安裝數個導電構件。
TW097131537A 2007-08-30 2008-08-19 半導體元件、製造該半導體元件之方法、具有該半導體元件之倒裝晶片封裝體及製造該倒裝晶片封裝體之方法 TWI462197B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070087663A KR101278526B1 (ko) 2007-08-30 2007-08-30 반도체 장치 및 그의 제조 방법, 및 이를 갖는 플립 칩패키지 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
TW200917394A TW200917394A (en) 2009-04-16
TWI462197B true TWI462197B (zh) 2014-11-21

Family

ID=40406170

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097131537A TWI462197B (zh) 2007-08-30 2008-08-19 半導體元件、製造該半導體元件之方法、具有該半導體元件之倒裝晶片封裝體及製造該倒裝晶片封裝體之方法

Country Status (4)

Country Link
US (2) US8252630B2 (zh)
KR (1) KR101278526B1 (zh)
CN (1) CN101378039B (zh)
TW (1) TWI462197B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101278526B1 (ko) 2007-08-30 2013-06-25 삼성전자주식회사 반도체 장치 및 그의 제조 방법, 및 이를 갖는 플립 칩패키지 및 그의 제조 방법
JP2009181981A (ja) * 2008-01-29 2009-08-13 Renesas Technology Corp 半導体装置の製造方法および半導体装置
US8174131B2 (en) * 2009-05-27 2012-05-08 Globalfoundries Inc. Semiconductor device having a filled trench structure and methods for fabricating the same
US8278733B2 (en) * 2009-08-25 2012-10-02 Mediatek Inc. Bonding pad structure and integrated circuit chip using such bonding pad structure
TWI394251B (zh) * 2009-12-01 2013-04-21 Unimicron Technology Corp 堆疊封裝結構及其封裝基板
US20110156260A1 (en) * 2009-12-28 2011-06-30 Yu-Hua Huang Pad structure and integrated circuit chip with such pad structure
EP2405468A1 (en) * 2010-07-05 2012-01-11 ATOTECH Deutschland GmbH Method to form solder deposits on substrates
CN101937895B (zh) * 2010-08-16 2012-08-22 日月光半导体制造股份有限公司 半导体封装件
CN103050436B (zh) * 2011-10-17 2017-10-10 新科金朋有限公司 形成具有扩展基底的导电柱的半导体器件和方法
US9824923B2 (en) 2011-10-17 2017-11-21 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming conductive pillar having an expanded base
US9099485B2 (en) * 2012-03-13 2015-08-04 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus of guard rings for wafer-level-packaging
US8970001B2 (en) * 2012-12-28 2015-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Guard ring design for maintaining signal integrity
US8847389B1 (en) * 2013-03-12 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for a conductive bump structure
US8994171B2 (en) 2013-03-12 2015-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for a conductive pillar structure
TWI509767B (zh) * 2013-12-13 2015-11-21 Universal Scient Ind Shanghai 電子封裝模組及其製造方法
US10090274B2 (en) * 2014-03-24 2018-10-02 Efficient Power Conversion Corporation Flip chip interconnection with reduced current density
TWI595574B (zh) * 2014-07-25 2017-08-11 力智電子股份有限公司 電子裝置及其積體電路的封裝體
US9793231B2 (en) * 2015-06-30 2017-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. Under bump metallurgy (UBM) and methods of forming same
KR102546684B1 (ko) * 2017-11-29 2023-06-23 삼성전자주식회사 반도체 소자 및 이를 포함하는 반도체 웨이퍼, 그리고 반도체 패키지

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5360988A (en) * 1991-06-27 1994-11-01 Hitachi, Ltd. Semiconductor integrated circuit device and methods for production thereof
US6417089B1 (en) * 2000-01-03 2002-07-09 Samsung Electronics, Co., Ltd. Method of forming solder bumps with reduced undercutting of under bump metallurgy (UBM)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3290459B2 (ja) * 1991-06-27 2002-06-10 株式会社日立製作所 半導体集積回路装置およびその製造方法
JP3328249B2 (ja) 1999-11-24 2002-09-24 エヌイーシーマイクロシステム株式会社 半導体装置およびその製造方法
US6706622B1 (en) * 2001-09-07 2004-03-16 Lsi Logic Corporation Bonding pad interface
KR100447851B1 (ko) * 2002-11-14 2004-09-08 삼성전자주식회사 반도체장치의 플립칩 방식 측면 접합 본딩 방법 및 이를이용한 ｍｅｍｓ 소자 패키지 및 패키지 방법
TWI237860B (en) * 2004-02-13 2005-08-11 Advanced Semiconductor Eng Integrated chip structure for wire bonding and flip chip assembly package and fabrication process thereof
JP2006228865A (ja) 2005-02-16 2006-08-31 Seiko Epson Corp 半導体装置及びその製造方法
JP2006294837A (ja) 2005-04-11 2006-10-26 Seiko Epson Corp 半導体装置及びその製造方法
EP1900018A2 (en) * 2005-06-29 2008-03-19 Koninklijke Philips Electronics N.V. Method of manufacturing an assembly and assembly
KR101278526B1 (ko) 2007-08-30 2013-06-25 삼성전자주식회사 반도체 장치 및 그의 제조 방법, 및 이를 갖는 플립 칩패키지 및 그의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5360988A (en) * 1991-06-27 1994-11-01 Hitachi, Ltd. Semiconductor integrated circuit device and methods for production thereof
US6417089B1 (en) * 2000-01-03 2002-07-09 Samsung Electronics, Co., Ltd. Method of forming solder bumps with reduced undercutting of under bump metallurgy (UBM)

Also Published As

Publication number Publication date
US20090057922A1 (en) 2009-03-05
US8252630B2 (en) 2012-08-28
CN101378039B (zh) 2012-05-16
TW200917394A (en) 2009-04-16
US8530275B2 (en) 2013-09-10
CN101378039A (zh) 2009-03-04
KR20090022365A (ko) 2009-03-04
KR101278526B1 (ko) 2013-06-25
US20120295402A1 (en) 2012-11-22

Similar Documents

Publication Publication Date Title
TWI462197B (zh) 半導體元件、製造該半導體元件之方法、具有該半導體元件之倒裝晶片封裝體及製造該倒裝晶片封裝體之方法
JP5714026B2 (ja) 半田拡散保護を伴う半導体チップデバイス
TWI499021B (zh) 半導體元件及其製造方法
KR101968396B1 (ko) 여분의 전기 커넥터들을 갖는 상호연결 구조 및 관련 시스템들 및 방법들
KR100884238B1 (ko) 앵커형 결합 구조를 갖는 반도체 패키지 및 그 제조 방법
JP4307284B2 (ja) 半導体装置の製造方法
JP4130158B2 (ja) 半導体装置の製造方法、半導体装置
CN104904006A (zh) 半导体器件以及其制造方法
US20080014735A1 (en) Method of forming semiconductor chips, the semiconductor chips so formed and chip-stack package having the same
TWI721038B (zh) 封裝結構、疊層封裝元件及其形成方法
JP2004349593A (ja) 半導体装置及びその製造方法
JP2006237594A (ja) 半導体装置及びその製造方法
JP2007036060A (ja) 半導体装置及びその製造方法
TWI699861B (zh) 用於預防焊錫橋接之互連結構及相關系統及方法
KR101095055B1 (ko) 반도체 소자의 제조 방법
JP2005019522A (ja) 半導体装置及びその製造方法
TWI267971B (en) Packing structure and method forming the same
JP2014170793A (ja) 半導体装置、半導体装置の製造方法及び電子装置
JP4511148B2 (ja) 半導体装置の製造方法
JP4282514B2 (ja) 半導体装置の製造方法
JP2005311215A (ja) 半導体装置及びその製造方法
JP2007103855A (ja) 半導体装置用基板および半導体装置
TWI301649B (en) Bga package and manufacturing method thereof
US20070052094A1 (en) Semiconductor wafer level chip package and method of manufacturing the same
JP4845986B2 (ja) 半導体装置