TWI509767B - 電子封裝模組及其製造方法 - Google Patents

電子封裝模組及其製造方法 Download PDF

Info

Publication number
TWI509767B
TWI509767B TW102146149A TW102146149A TWI509767B TW I509767 B TWI509767 B TW I509767B TW 102146149 A TW102146149 A TW 102146149A TW 102146149 A TW102146149 A TW 102146149A TW I509767 B TWI509767 B TW I509767B
Authority
TW
Taiwan
Prior art keywords
package
trenches
ground
electronic
trench
Prior art date
Application number
TW102146149A
Other languages
English (en)
Other versions
TW201523828A (zh
Inventor
Jen Chun Chen
Pai Sheng Shih
Original Assignee
Universal Scient Ind Shanghai
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Universal Scient Ind Shanghai filed Critical Universal Scient Ind Shanghai
Priority to TW102146149A priority Critical patent/TWI509767B/zh
Priority to US14/286,965 priority patent/US9271436B2/en
Publication of TW201523828A publication Critical patent/TW201523828A/zh
Application granted granted Critical
Publication of TWI509767B publication Critical patent/TWI509767B/zh
Priority to US14/954,206 priority patent/US9674991B2/en

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H05K9/0037—Housings with compartments containing a PCB, e.g. partitioning walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H05K13/046—Surface mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0039—Galvanic coupling of ground layer on printed circuit board [PCB] to conductive casing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0064—Earth or grounding circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10371—Shields or metal cases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

電子封裝模組及其製造方法
本發明有關於一種電子封裝模組及其製造方法。
目前常見的電子封裝模組大多為在使用封裝材料封裝各種電子元件，電子產品的功能越來越多，所以電子封裝模組內部所整合的電子元件的種類也越來越多。因此，不同的電子元件之間的電磁波彼此容易交互影響。
一般而言，為降低各種電子元件所產生的的電磁干擾效應與射頻干擾效應，通常會在電子封裝模組內設計一內電磁遮蔽(Electromagnetic Interference，EMI)層以隔絕不同的電子元件。或者是，在電子封裝模組外部裝設一金屬蓋(Metal lid)。
不過，在微型化的趨勢下，整體的電子封裝模組的封裝密度越來越高，在電子封裝模組內設計內電磁遮蔽層難度將變得較高。另外，在電子封裝模組外部設置金屬蓋將使得整體封裝體積增加。
本發明實施例提供一種電子封裝模組，其包括隔間遮蔽結構用以隔絕電子元件之間的電磁干擾效應。
本發明實施例提供一種電子封裝模組，所述電子封裝模組包括電路層、複數個電子元件、封裝體、隔間遮蔽結構、至少一接地結構以及電磁遮蔽層。電路層包括至少一接地墊。電子元件與該電路層電性連接。封裝體覆蓋至少一電子元件，其中封裝體中形成有一溝槽以將封裝體區隔出至少二封裝隔間。隔間遮蔽結構配置溝槽中且位於這些封裝隔間之間，且隔間遮蔽結構與接地墊電 性連接。電磁遮蔽層配置該封裝體的表面且與接地墊電性連接。
本發明實施例提供一種電子封裝模組的製造方法，用以改進對現有電子封裝模組的製程。
本發明實施例提供一種電子封裝模組的製造方法，所述電子封裝模組的製造方法包括配置複數個電子元件於一載板的表面。設置封裝體於載板的表面且包覆於這些電子元件。分離載板與封裝體。形成多個第一溝槽以及多個第一接地溝槽於封裝體的一第一面。形成導電材料於封裝體的第一面、這些第一溝槽內以及該些第一接地溝槽內，以形成一導電層以及多個接地結構。圖案化位於封裝體的第一面的導電層以形成一電路層，其中電路層包括至少一接地墊，其中該至少一接地墊電性連接該些接地結構。形成多個對應於這些第一溝槽的第二溝槽於封裝體的第二面，而第二面相對於第一面。將導電材料形成於這些第二溝槽內並與這些第一溝槽內部的導電材料電性連接，以形成至少一隔間遮蔽結構於這些第一溝槽以及這些第二溝槽中。於封裝體的第二面對應這些接地結構處進行切割，以分離成多個封裝單元。將導電材料形成於封裝單元的側面及表面以形成一電磁遮蔽層，而電磁遮蔽層與接地墊電性連接。
本發明實施例提供一種電子封裝模組的製造方法，所述電子封裝模組的製造方法包括配置複數個電子元件於一載板的表面。設置封裝體於載板的表面且包覆於這些電子元件。分離載板與封裝體。形成多個第一溝槽以及多個第一接地溝槽於封裝體的一第一面。形成導電材料於封裝體的第一面、這些第一溝槽內以及該些第一接地溝槽內，以形成一導電層。圖案化位於封裝體的第一面的導電層以形成一電路層，其中電路層包括至少一接地墊，其中至少一接地墊電性連接這些接地結構。形成多個對應於這些第一溝槽的第二溝槽於封裝體的第二面，形成多個對應於這些第一接地溝槽的第二接地溝槽於封裝體的一第二面，而第二面相對於第一面。 將導電材料形成於這些第二溝槽內並與這些第一溝槽內部的導電材料電性連接，以形成至少一隔間遮蔽結構於這些第一溝槽以及這些第二溝槽中，將導電材料形成於這些第二接地溝槽內並與這些第一接地溝槽內部的導電材料電性連接，以形成多個接地結構，而接地結構位於這些第一接地溝槽以及這些第二接地溝槽中。於封裝體的第二面對應這些接地結構處進行切割，以分離成多個封裝單元。將導電材料形成於封裝單元的側面及表面以形成一電磁遮蔽層，而電磁遮蔽層與接地墊連接。
綜上所述，本發明實施例提供電子封裝模組的製造方法，所述電子封裝模組的製造方法藉由黏附電子元件於載板的表面，且在載板的表面設置封裝體以包覆於電子元件。分離載板與封裝體。而後，形成第一溝槽於封裝體的第一面，填置導電材料於封裝體的第一面以及第一溝槽的表面，以形成導電層。隨後，圖案化位於導電層以形成電路層，從而電路層直接形成封裝體上而非形成於電路基板上，進而得以降低封裝體積。接著，形成第二溝槽於封裝體的第二面，且第二溝槽與第一溝槽相連通。形成隔間遮蔽結構於第一溝槽以及第二溝槽中，用以降低封裝隔間之間的電磁干擾效應與射頻干擾效應。形成一電磁遮蔽層，而電磁遮蔽層與接地墊連接。
本發明實施例提供電子封裝模組，所述電子封裝模組包括封裝體以及隔間遮蔽結構。隔間遮蔽結構位於不同的封裝隔間之間，用以降低封裝隔間之間的電磁干擾效應與射頻干擾效應。隔間遮蔽結構透過接地墊將所接收的電磁干擾信號傳遞至外界，進而增加電子封裝模組的電磁屏蔽效果。
為了能更進一步瞭解本發明為達成既定目的所採取之技術、方法及功效，請參閱以下有關本發明之詳細說明、圖式，相信本發明之目的、特徵與特點，當可由此得以深入且具體之瞭解，然而所附圖式與附件僅提供參考與說明用，並非用來對本發明加以限制者。
100、200‧‧‧電子封裝模組
110‧‧‧電路層
110’‧‧‧導電層
112‧‧‧接地墊
120‧‧‧電子元件
130‧‧‧封裝體
130a‧‧‧封裝隔間
140、240‧‧‧隔間遮蔽結構
140a‧‧‧第一部分
140b‧‧‧第二部分
150‧‧‧電磁遮蔽層
151‧‧‧導電材料
160、260‧‧‧接地結構
A1‧‧‧黏性材料
B1‧‧‧載板
F1‧‧‧溝槽
G1‧‧‧第一接地溝槽
G2‧‧‧第二接地溝槽
L1‧‧‧雷射
P1‧‧‧保護層
S1‧‧‧第一面
S2‧‧‧第二面
T1‧‧‧第一溝槽
T2‧‧‧第二溝槽
U1‧‧‧封裝單元
V1‧‧‧貫孔
圖1A至1K分別是本發明第一實施例的電路板的製造方法於各步驟所形成的剖面示意圖。
圖2A至2C分別是本發明第二實施例的電路板的製造方法於各步驟所形成的剖面示意圖。
圖3A至3D分別是本發明第三實施例的電路板的製造方法於各步驟所形成的剖面示意圖。
圖4是本發明第一實施例的電子封裝模組的結構示意圖。
圖1A至1K分別是本發明第一實施例的電子封裝模組的製造方法於各步驟所形成的示意圖。請依序配合參照圖1A至1K。
首先，請參閱圖1A，配置複數個電子元件120於一載板B1的表面。於實務上，施加黏性材料A1於載板B1的表面，而後藉由黏性材料A1將電子元件120黏附於載板B1的表面。值得說明的是，電子元件120可以是晶片、電晶體、二極體、電容或者是電感等，而黏性材料A1可以是液態黏膠、雙面膠、具有黏性的油墨等材料。不過，本發明並不對電子元件120與載板B1之間的配置方式加以限定。
請參閱圖1B，設置封裝體130於載板B1上且包覆於電子元件120。一般來說，封裝體130可以是模封膠或為具有黏性的預浸材料層。封裝體130至少局部黏附於載板B1的表面上且覆蓋電子元件120。封裝體130具有一第一面S1以及一相對於第一面S1的第二面S2。於本實施例中，第一面S1為封裝體130的底面，而第二面S2為封裝體130的頂面。不過，於其他實施例中，第一面S1可以是封裝體130的頂面，而第二面S2為封裝體130的底面。本發明並不對此加以限制。
請參閱圖1C，去除黏性材料A1以使載板B1與封裝體130之間分離。一般來說，黏性材料可以是藉由機械法去除，例如是以 刮刀刮除、砂紙磨除等。另外，黏性材料也可以是藉由加熱法去除黏性材料的黏性。或者是，黏性材料也可以是透過溶劑而溶除。本發明並不對此加以限制。
請參閱圖1D，電子封裝模組的製造方法可以更包括形成一保護層P1覆蓋於封裝體130上。詳細而言，在於封裝體130的表面設置溝槽的步驟之前，形成保護層P1覆蓋於所欲設置溝槽的封裝體130之表面上，主要用於降低設置溝槽步驟中所產生的粉塵對後續製備工序或者結構所造成的汙染。一般來說，保護層P1可以是絕緣油墨膠層(ink coating)或是光阻(photoresist)，不過，本發明並不對此加以限制。於本實施例中，保護層P1形成於第一面S1上。
請參閱圖1E，於封裝體130內設置多個第一溝槽T1以及多個第一接地溝槽G1。詳細而言，由保護層P1的表面透過雷射L1燒蝕以通過封裝體130，以形成這些第一溝槽T1以及第一接地溝槽G1。封裝單元U1定義為所欲於後續單體化程序中獲得之封裝單體的預設區域，而封裝單體即為電子封裝模組。詳細而言，這些第一溝槽T1位於所欲區隔的電子元件120之間，而第一接地溝槽G1位於不同的封裝單元U1之間。值得說明的是，這些第一溝槽T1以及第一接地溝槽G1皆未觸及封裝體130的第二面S2。
於其它實施例中，為了顧及電磁遮蔽需求以及不同的電子元件120的配置設計，第一溝槽T1延伸的形狀可以具有多種變化，且可以劃分出三個以上的封裝隔間130a。不過，而本發明並不對第一溝槽T1延伸的形狀加以限制。
在雷射L1燒蝕第一溝槽T1以及第一接地溝槽G1的步驟之後，去除保護層P1。值得說明的是，在雷射燒蝕部分封裝體130以形成第一溝槽T1以及多個第一接地溝槽G1的過程中，將會有許多粉塵產生，而大部分的粉塵將會附著於保護層P1的表面。因此，藉由溶劑洗除保護層P1，可同時將粉塵去除。
請參閱圖1F，填置導電材料於封裝體130的第一面S1以及第一溝槽T1以及第一接地溝槽G1。詳細而言，以噴塗(spray coating)、印刷(printing)、電鍍(Electroplating)或是注入導電材料於封裝體130的第一面S1、第一溝槽T1以及第一接地溝槽G1,以至少覆蓋第一溝槽T1以及第一接地溝槽G1的表面。於本實施例中，導電材料覆蓋於第一面S1以形成導電層110’。此外，導電材料不僅覆蓋於第一溝槽T1以及第一接地溝槽G1表面，且導電材料填滿第一溝槽T1，以及填滿第一接地溝槽G1內以形成多個接地結構160。接著，進行烘烤固化程序，以使導電材料固化。
請參閱圖1G，圖案化位於封裝體130的第一面S1的導電層110’以形成一電路層110。電路層110包括至少一接地墊112，而接地墊112電性連接接地結構160，其中也包括主動元件與被動元件接地端之連接。值得說明的是，於本實施例中，電路層110為一重新佈線層，亦即，電路層110位於封裝單元U1的底面，而接地墊112重新佈線至封裝單元U1底面的周邊。不過，於其他實施例中，為了不同的接地電路設計考量，接地墊112亦可以不僅只位於封裝單元U1底面的周邊。本發明並不對接地墊112的位置加以限制。
請參閱圖1H，形成多個對應於第一溝槽T1的第二溝槽T2於封裝體130的第二面S2。在於封裝體130的第二面S2設置第二溝槽T2的步驟之前，可以形成保護層P1覆蓋於電路層110的表面上。值得說明的是，在後續形成電磁遮蔽層的步驟時，為避免電路層110污染而造成短路，可以先形成保護層P1覆蓋於電路層110。接著，可以透過雷射L1進行燒蝕以去除封裝體130而形成第二溝槽T2。於本實施例中，第一溝槽T1以及第二溝槽T2的深度不相同，第一溝槽T1的深度為封裝體130高度的70%以上。這些第二溝槽T2與這些第一溝槽T1導通，藉以劃分出至少二封裝隔間130a。
請參閱圖1I，形成至少一隔間遮蔽結構140於這些第一溝槽 T1以及這些第二溝槽T2中。於本實施例中，以噴鍍或是濺鍍(sputter)的方式將導電材料151覆蓋於封裝體130的第二面S2以及第二溝槽T2的表面上。位於第二溝槽T2的表面的導電材料與位於第一溝槽T1內部的導電材料相連且電性連接，從而形成隔間遮蔽結構140。值得說明的是，為了不同的接地電路設計考量，隔間遮蔽結構140可以與接地墊112電性連接。
請參閱圖1J，於本實施例中，於封裝體130的第二面S2對應這些接地結構160處進行切割以分離成多個封裝單元U1。
請參閱圖1K，形成電磁遮蔽層150覆蓋封裝體130。由於在封裝體130的第二面S2對應這些接地結構160處進行切割以分離成多個封裝單元U1，所以封裝單元U1的側面會裸露出這些接地結構160。接著，以噴塗或濺鍍的方式將導電材料形成於封裝單元U1的側面及表面，而位於封裝單元U1的側面的導電材料與位於封裝單元U1的頂面的導電材料相連以形成電磁遮蔽層150，惟本發明不限定形成電磁遮蔽層150的方法。值得注意的是，電磁遮蔽層150與接地結構160以及接地墊112電性連接。接著，溶劑洗除保護層P1，可同時將粉塵去除。電子封裝模組100大致上已經形成。
值得說明的是，本發明所提供電子封裝模組製造方法可以應用於晶片級封裝(Wafer level chip scale package，WLCSP)，不需透過基板(Substrate or PCB)即能封裝晶片，從而改善習知覆晶(Flip chip)或是打線接合(Wire bonding)封裝需要透過基板而與外部進行電性導通，進一步縮小整體封裝體積。此外，本發明的電磁遮蔽層與接地墊電性連接從而得以降低電磁干擾效應與射頻干擾效應。
圖2A至2C為本發明第二實施例的電子封裝模組的製造方法於各步驟所形成的示意圖。第二實施例的電子封裝模組的製造方法與第一實施例的電子封裝模組的製造方法二者相似，功效相 同。以下將僅介紹第二實施例與第一實施例二者的差異，而相同的步驟以及特徵則不再重複贅述。請依序配合參照圖2A至2C。
圖2A之步驟為接續本發明第一實施例之圖1G的步驟，請參閱圖2A，形成多個第二溝槽T2以及多個第二接地溝槽G2於封裝體130的第二面S2。詳細而言，於第二實施例中，透過雷射L1進行燒蝕以去除部份封裝體130以形成多個第二溝槽T2以及多個第二接地溝槽G2。值得說明的是，這些第二溝槽T2對應於這些第一溝槽T1並且與這些第一溝槽T1導通，而這些第二接地溝槽G2對應於這些第一接地溝槽G1並且與這些第一接地溝槽G1導通，藉以劃分出至少二封裝隔間130a。
請參閱圖2B，將導電材料151形成於封裝體130的第二面S2、這些第二溝槽T2內以及第二接地結構G2內。詳細而言，以噴塗或濺鍍或注入或印刷方式將導電材料151形成於第二面S2上、第二溝槽T2內以及第二接地結構G2內。其中，形成於第二面S2上的導電材料151為電磁遮蔽層150，形成於第二溝槽T2內的導電材料151與這些第一溝槽T1內部的導電材料151電性連接以形成至少一隔間遮蔽結構240，而形成於這些第二接地溝槽G2內的導電材料151與該些第一接地溝槽G1內部的導電材料電性連接以形成多個接地結構260。接著，於封裝體130的第二面S2對應這些接地結構260處進行切割以分離成多個封裝單元U1。
請參閱圖2C，覆蓋於第二面S2上的電磁遮蔽層150與隔間遮蔽結構240以及位於電子封裝模組200側面的接地結構260相連接且電性連接，而這些封裝單元U1的表面電磁屏蔽金屬層是透過接地結構260達到電磁遮蔽效果。電磁遮蔽層150覆蓋封裝體130且與接地墊112電性連接。
值得注意的是，由於第二實施例是先形成電子封裝模組200側面的隔間遮蔽結構240以及接地結構260，而後再藉由切割以形成多個電子封裝模組200，因此第二實施例在形成第二溝槽T2 時，可以不需要施加保護層P1於電路層110的表面上。圖3A至3D為本發明第三實施例的電子封裝模組的製造方法於各步驟所形成的示意圖。第三實施例的電子封裝模組的製造方法與第一實施例的電子封裝模組的製造方法二者相似，功效相同。以下將僅介紹第三實施例與第一實施例二者的差異，而相同的步驟以及特徵則不再重複贅述。請依序配合參照圖3A至3D。
圖3A之步驟為接續本發明第一實施例之圖1E的步驟。請參閱圖3A，透過雷射L1於第一溝槽T1進行燒蝕多個貫孔V1，這些貫孔V1孔徑細小且由第一溝槽T1穿透封裝體130到達第二面S2。值得說明的是，這些貫孔V1的孔徑大約介於20微米(μm)至40微米(μm)之間。
請參閱圖3B，填置導電材料於封裝體130的第一面S1以及第一溝槽T1以及第一接地溝槽G1。詳細而言，先藉由噴塗(spray platingcoating)、印刷(printing)、電鍍(Electroplating)或注入的方式將導電材料形成於封裝體130的第一面S1，以及覆蓋並填滿第一溝槽T1以及第一接地溝槽G1的表面，形成導電層110’。同時，由封裝體130的第二面S2透過這些貫孔V1進行抽氣，從而使得導電材料得以較易流入第一溝槽T1內。於本實施例中，導電材料不僅覆蓋於第一溝槽T1以及第一接地溝槽G1表面，且導電材料填滿第一溝槽T1，以及填滿第一接地溝槽G1內以形成多個接地結構160。接著，進行烘烤固化程序，以使導電材料固化。
請參閱圖3C，圖案化位於封裝體130的第一面S1的導電層110’以形成一電路層110。電路層110包括至少一接地墊112，而接地墊112電性連接接地結構160。值得說明的是，於本實施例中，電路層110為一重新佈線層。
請參閱圖3D，由封裝體130的第二面S2形成第二溝槽T2。這些第二溝槽T2是透過去除這些貫孔V1以外的部份封裝體130而形成，這些第二溝槽T2與這些第一溝槽T1導通。於本實施例 中，第一溝槽T1以及第二溝槽T2的寬度相同。不過，於其他實施例中，第一溝槽T1以及第二溝槽T2的寬度亦可以是不相同。本發明並不對此加以限制。
而後，再次參閱圖1I，本發明第一實施例之圖1I至圖1K之步驟接續圖3D的步驟。
圖4是本發明第一實施例的電子封裝模組的結構示意圖。請參閱圖4，電子封裝模組100包括電路層110、複數個電子元件120、封裝體130、隔間遮蔽結構140、至少一接地結構160以及電磁遮蔽層150。電子元件120與電路層110電性連接。封裝體130覆蓋至少一電子元件120上，而且封裝體130包括至少二封裝隔間130a。隔間遮蔽結構140配置於不同的封裝隔間130a之間，電磁遮蔽層150形成於封裝體130上。
電路層110包括接地墊112以及電路。於本實施例中，電路層110為一重新佈線層，從而接地墊112重新佈線至封裝單元U1底面的周邊。在實務上，這些接合墊、接地墊112以及電路可依電子元件120的擺設需求而設置。
電子元件120可以包括多種各種類型，亦即這些電子元件120的種類並不完全相同。電子元件120可以是多個不完全相同的電子元件，例如是晶片、電晶體、二極體、電容或者是電感等。如圖4中所繪示，電子元件120可以包括不同的種類，皆以電子元件120表示。不過，本發明並不對電子元件120的種類加以限定。
封裝體130具有第一面S1以及一相對於第一面S1的第二面S2。於本實施例中，第一面S1為封裝體130的底面且與電路層110接觸，而第二面S2為封裝體130的頂面。值得說明的是，封裝體130中形成有第一溝槽T1與第二溝槽T2，第一溝槽T1由封裝體130的第一面S1往封裝體130內延伸，第二溝槽T2由封裝體130的第二面S2往封裝體130內延伸且與第一溝槽T2相連通。溝槽F1定義為第一溝槽T1與第二溝槽T2之間相連通的空間，也就是 說，溝槽F1由封裝體130的頂面(第二面S2)直通封裝層130的底面(第一面S1)，且將封裝體130區隔定義出至少二封裝隔間130a。
於本實施例中，封裝體130包括兩個封裝隔間130a，而這兩個封裝隔間130a都包覆至少一個電子元件120。不過，於其他實施例中，封裝體130可以包括三個以上的封裝隔間130a，而且這些封裝隔間130a可以皆包覆電子元件120，或者是，僅其中至少一封裝隔間130a包覆電子元件120。然而，本發明並不對封裝隔間130a所包覆的電子元件120數量加以限制。
值得說明的是，封裝體130為模封膠，用以避免電子元件120之間產生不必要的電性連接或是短路等情形。封裝體130可以是具黏性的預浸材料層(Preimpregnated Material)，其中預浸材料層例如是玻璃纖維預浸材(Glass fiber prepreg)、碳纖維預浸材(Carbon fiber prepreg)、環氧樹脂(Epoxy resin)等材料。
隔間遮蔽結構140配置於溝槽F1中且位於封裝隔間130a之間。詳細而言，隔間遮蔽結構140位於封裝體130中且由封裝體130的頂面延伸至封裝體130的底面，從而能夠隔出不同的封裝隔間130a。於本實施例中，隔間遮蔽結構140包括第一部分140a以及第二部分140b，以噴塗、濺鍍、印刷或是注入的方式將導電材料填滿第一溝槽T1以形成第一部分140a，而以噴塗或是濺鍍的方式將導電材料151覆蓋於第二溝槽T2的表面上以形成第二部分140b。值得注意的是，位於第二溝槽T2的表面的導電材料與位於第一溝槽T1內部的導電材料電性連接，亦即，第一部分140a與第二部分140b電性連接，從而形成隔間遮蔽結構140。
值得說明的是，隔間遮蔽結構140用以降低封裝隔間130a之間的電磁干擾效應與射頻干擾效應。隔間遮蔽結構140透過接地墊112將所接收的電磁干擾信號傳遞至大地(Ground)，進而增加電子封裝模組的電磁屏蔽效果。從而被包覆於不同的封裝隔間130a裡的這些電子元件120之間的電磁遮蔽效果增加。
值得說明的是，隔間遮蔽結構140的材料為金屬材料，例如是銅、鋁或是銀或鎳等材料。不過，於其他發明實施例中，隔間遮蔽結構140也可以是導電高分子材料，例如，聚苯胺(Polyaniline，PAn)、聚砒咯(Pclypyrrole，PYy)或是聚賽吩(Polythiophene，PTh)等材料。不過，本發明並不限定隔間遮蔽結構140的材料。
電磁遮蔽層150配置於封裝體130的第二面S2以及側面，並且與隔間遮蔽結構140的第二部分140b電性連接。詳細而言，電磁遮蔽層150用以降低電子元件120與外界的電磁波干擾。於本實施例中，接地結構160裸露於封裝體130的側壁，並且與接地墊112電性連接。電磁遮蔽層150覆蓋封裝體130的頂面及封裝體130的側面，於不同的實施例中，電磁遮蔽層150並可覆蓋至接地墊112的側面，以與接地結構160以及接地墊112電性連接，從而電磁遮蔽層150得以將接收的電磁干擾信號傳遞至位於電路層110的接地墊112，進而增加電子封裝模組的電磁屏壁效果。不過，值得說明的是，電磁遮蔽層150也可以僅覆蓋封裝體130的頂面及封裝體130的側面，並無延伸至接地墊112。承此，電磁遮蔽層150將接收的電磁干擾信號透過接地結構160而傳至大地。
本發明所提供電子封裝模組的結構可以應用於晶片級封裝(Wafer level chip scale package，WLCSP)。值得說明的是，本發明的封裝模組在完成後不需具有基板(Substrate or PCB)，從而改善習知覆晶(Flip chip)或是打線接合(Wire bonding)封裝需要透過載板而與外部進行電性導通，進一步縮小整體封裝體積。此外，本發明的電磁遮蔽層與接地墊連接從而得以降低電磁干擾效應與射頻干擾效應。
請再次參閱圖2C，圖2C是本發明第二實施例的電子封裝模組的結構示意圖。電子封裝模組200與電子封裝模組100相似，以下僅敘述電子封裝模組200與電子封裝模組100的差異。
於本實施例中，隔間遮蔽結構240以噴塗、濺鍍、印刷或是注入的方式將導電材料填滿溝槽F1，而隔間遮蔽結構240由封裝體130的第一面S1(底面)延伸至封裝體130的第二面S2(頂面)而與電磁遮蔽層150電性連接。
此外，電磁遮蔽層150不僅覆蓋於封裝體130第二面S2而與隔間遮蔽結構240電性連接，電磁遮蔽層150與位於電子封裝模組200側面的接地結構260相連接且電性連接，而這些電子封裝模組200的側面是透過接地結構260達到側面的電磁遮蔽效果。電磁遮蔽層150覆蓋封裝體130且與接地墊112電性連接。
綜上所述，本發明實施例提供電子封裝模組的製造方法，所述電子封裝模組的製造方法藉由黏附電子元件於載板的表面，且在載板的表面設置封裝體以包覆於電子元件。分離載板與封裝體。而後，形成第一溝槽於封裝體的第一面，填置導電材料於封裝體的第一面以及第一溝槽的表面，以形成導電層。隨後，圖案化位於導電層以形成電路層，從而電路層直接形成封裝體上而非形成於電路基板上，進而得以降低封裝體積。接著，形成第二溝槽於封裝體的第二面，且第二溝槽與第一溝槽相連通。形成隔間遮蔽結構於第一溝槽以及第二溝槽中，用以降低封裝隔間之間的電磁干擾效應與射頻干擾效應。形成一電磁遮蔽層，而電磁遮蔽層與接地墊連接。
本發明實施例提供電子封裝模組，所述電子封裝模組包括封裝體以及隔間遮蔽結構。隔間遮蔽結構位於不同的封裝隔間之間，用以降低封裝隔間之間的電磁干擾效應與射頻干擾效應。隔間遮蔽結構透過接地墊將所接收的電磁干擾信號傳遞至外界，進而增加電子封裝模組的電磁屏蔽效果。
以上所述僅為本發明的實施例，其並非用以限定本發明的專利保護範圍。任何熟習相像技藝者，在不脫離本發明的精神與範圍內，所作的更動及潤飾的等效替換，仍為本發明的專利保護範圍內。
100‧‧‧電子封裝模組
110‧‧‧電路層
112‧‧‧接地墊
120‧‧‧電子元件
130‧‧‧封裝體
130a‧‧‧封裝隔間
140‧‧‧隔間遮蔽結構
140a‧‧‧第一部分
140b‧‧‧第二部分
150‧‧‧電磁遮蔽層
160‧‧‧接地結構
F1‧‧‧溝槽
T1‧‧‧第一溝槽
T2‧‧‧第二溝槽
S1‧‧‧第一面
S2‧‧‧第二面

Claims (20)

  1. 一種電子封裝模組的製造方法，包括：配置複數個電子元件於一載板的表面；設置一封裝體於該載板的表面且包覆於該些電子元件；分離該載板與該封裝體；形成多個第一溝槽以及多個第一接地溝槽於該封裝體的一第一面；形成導電材料於該封裝體的該第一面、該些第一溝槽內以及該些第一接地溝槽內，以形成一導電層以及多個接地結構；圖案化位於該第一面的該導電層以形成一電路層，其中該電路層包括至少一接地墊，其中該至少一接地墊電性連接該些接地結構；形成多個對應於該些第一溝槽的第二溝槽於該封裝體的一第二面，而該第二面相對於該第一面；將導電材料形成於該些第二溝槽內並與該些第一溝槽內部的導電材料電性連接，以形成至少一隔間遮蔽結構，而該隔間遮蔽結構位於該些第一溝槽以及該些第二溝槽中；於該封裝體的該第二面對應該些接地結構處進行切割，以分離成多個封裝單元；以及將導電材料形成於該封裝單元的側面及表面以形成一電磁遮蔽層，而該電磁遮蔽層與該接地墊電性連接。
  2. 如申請專利範圍第1項所述之電子封裝模組的製造方法，其中形成該些第二溝槽的步驟包括：由該第二面去除部分該封裝體，以使該些第二溝槽與該些第一溝槽相通以劃分出至少二封裝隔間。
  3. 如申請專利範圍第1項所述之電子封裝模組的製造方法，其中在形成該些第一溝槽以及該些第一接地溝槽的步驟之後，於該些第一溝槽內去除部分該封裝體以形成多個貫孔。
  4. 如申請專利範圍第3項所述之電子封裝模組的製造方法，其中 形成導電材料於該封裝體的該第一面以及該些第一溝槽的步驟更包括：於該封裝體的該第二面透過該些貫孔抽氣。
  5. 如申請專利範圍第4項所述之電子封裝模組的製造方法，其中形成該些第二溝槽的步驟包括：由該封裝體的該第二面去除該些貫孔以外的部份該封裝體，以使該些第二溝槽與該些第一溝槽相通。
  6. 如申請專利範圍第1項所述之電子封裝模組的製造方法，其中該電子封裝模組的製造方法更包括：在形成該些第一溝槽以及該些第一接地溝槽的步驟之前，形成一保護層覆蓋於該封裝體上。
  7. 如申請專利範圍第6項所述之電子封裝模組的製造方法，其中在形成該些第一溝槽以及該些第一接地溝槽的步驟之後，去除該保護層。
  8. 如申請專利範圍第1項所述之電子封裝模組的製造方法，其中該電子封裝模組的製造方法更包括：在形成多個對應於該些第一溝槽的第二溝槽於該封裝體的該第二面的步驟之前，形成一保護層覆蓋於該電路層上。
  9. 如申請專利範圍第8項所述之電子封裝模組的製造方法，其中在將導電材料形成於該封裝單元的側面及表面以形成一電磁遮蔽層的步驟之後，去除該保護層。
  10. 如申請專利範圍第1項所述之電子封裝模組的製造方法，其中該些第一溝槽以及該些第二溝槽的深度不相同。
  11. 一種電子封裝模組的製造方法，包括：配置複數個電子元件於一載板的表面；設置一封裝體於該載板的表面且包覆於該些電子元件；分離該載板與該封裝體；形成多個第一溝槽以及多個第一接地溝槽於該封裝體的一第一面；形成導電材料於該封裝體的該第一面、該些第一溝槽內以及 該些第一接地溝槽內，以形成一導電層；圖案化位於該第一面的該導電層以形成一電路層，其中該電路層包括至少一接地墊；形成多個對應於該些第一溝槽的第二溝槽於該封裝體的一第二面，形成多個對應於該些第一接地溝槽的第二接地溝槽於該封裝體的一第二面，而該第二面相對於該第一面；將導電材料形成於該些第二溝槽內並與該些第一溝槽內部的導電材料電性連接，以形成至少一隔間遮蔽結構，將導電材料形成於該些第二接地溝槽內並與該些第一接地溝槽內部的導電材料電性連接，以形成多個接地結構，其中該隔間遮蔽結構位於該些第一溝槽以及該些第二溝槽中，該接地結構位於該些第一接地溝槽以及該些第二接地溝槽中；以及於該封裝體的該第二面對應該些接地結構處進行切割，以分離成多個封裝單元，而該些封裝單元具有一電磁遮蔽層覆蓋該封裝體且與該接地墊連接。
  12. 如申請專利範圍第11項所述之電子封裝模組的製造方法，其中形成該些第二溝槽以及該些第二接地溝槽的步驟包括：由該封裝體的該第二面去除部分該封裝體，以使該些第二溝槽與該些第一溝槽相通；由該封裝體的該第二面去除部分該封裝體，以使該些第二接地溝槽與該些第一接地溝槽相通。
  13. 如申請專利範圍第11項所述之電子封裝模組的製造方法，其中該電子封裝模組的製造方法更包括：在形成該些第一溝槽以及該些第一接地溝槽的步驟之前，形成一保護層覆蓋於該封裝體上。
  14. 如申請專利範圍第13項所述之電子封裝模組的製造方法，其中在形成該些第一溝槽以及該些第一接地溝槽的步驟之後，去除該保護層。
  15. 如申請專利範圍第11項所述之電子封裝模組的製造方法，其 中該些第一溝槽以及該些第二溝槽的深度不相同。
  16. 一種電子封裝模組，包括：一電路層，該電路層包括至少一接地墊；複數個電子元件，該些電子元件與該電路層電性連接；一封裝體，該封裝體覆蓋至少一電子元件，其中該封裝體中形成有一溝槽以將該封裝體區隔出至少二封裝隔間；至少一接地結構，該接地結構與該接地墊電性連接；一隔間遮蔽結構，位於該些封裝隔間之間；以及一電磁遮蔽層，該電磁遮蔽層配置於該封裝體的表面及側面，且與該接地墊電性連接。
  17. 如申請專利範圍第16項所述之電子封裝模組，其中該溝槽定義為該第一溝槽與該第二溝槽之間相連通的空間，該第一溝槽由該封裝體的底面往該封裝體內延伸，該第二溝槽由該封裝體的頂面往該封裝體內延伸且與該第一溝槽相連通。
  18. 如申請專利範圍第17項所述之電子封裝模組，其中該隔間遮蔽結構包括一第一部分以及一第二部分，該第一部分是填滿該第一溝槽的導電材料，該第二部分是覆蓋於該第二溝槽的表面的導電材料，該第一部分與該第二部分相連，而該第二部分與該電磁遮蔽層相連。
  19. 如申請專利範圍第16項所述之電子封裝模組，其中該隔間遮蔽結構係填滿該溝槽的導電材料，且該隔間遮蔽結構與該電磁遮蔽層電性連接。
  20. 如申請專利範圍第16項所述之電子封裝模組，其中至少一該封裝隔間容置至少一該電子元件。
TW102146149A 2013-12-13 2013-12-13 電子封裝模組及其製造方法 TWI509767B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW102146149A TWI509767B (zh) 2013-12-13 2013-12-13 電子封裝模組及其製造方法
US14/286,965 US9271436B2 (en) 2013-12-13 2014-05-23 Electronic packaged device and manufacturing method thereof
US14/954,206 US9674991B2 (en) 2013-12-13 2015-11-30 Electronic packaged device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102146149A TWI509767B (zh) 2013-12-13 2013-12-13 電子封裝模組及其製造方法

Publications (2)

Publication Number Publication Date
TW201523828A TW201523828A (zh) 2015-06-16
TWI509767B true TWI509767B (zh) 2015-11-21

Family

ID=53370263

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102146149A TWI509767B (zh) 2013-12-13 2013-12-13 電子封裝模組及其製造方法

Country Status (2)

Country Link
US (2) US9271436B2 (zh)
TW (1) TWI509767B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101689833B1 (ko) * 2015-05-19 2017-01-10 주식회사 프로텍 Bga 반도체 패키지의 전자파 차폐막 형성 방법 및 이에 사용되는 베이스 테이프
KR102327738B1 (ko) * 2015-06-18 2021-11-17 삼성전기주식회사 반도체 패키지 및 반도체 패키지의 제조 방법
US9704811B1 (en) * 2015-12-22 2017-07-11 Intel Corporation Perforated conductive material for EMI shielding of semiconductor device and components
US10037948B2 (en) 2016-08-19 2018-07-31 Apple Inc. Invisible compartment shielding
US10700011B2 (en) 2016-12-07 2020-06-30 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming an integrated SIP module with embedded inductor or package
JP6815880B2 (ja) * 2017-01-25 2021-01-20 株式会社ディスコ 半導体パッケージの製造方法
US10804119B2 (en) 2017-03-15 2020-10-13 STATS ChipPAC Pte. Ltd. Method of forming SIP module over film layer
KR20190036264A (ko) * 2017-09-27 2019-04-04 삼성전기주식회사 팬-아웃 반도체 패키지 모듈
KR20190076250A (ko) * 2017-12-22 2019-07-02 삼성전자주식회사 반도체 패키지 및 반도체 모듈
KR102309053B1 (ko) * 2018-01-15 2021-10-06 가부시키가이샤 무라타 세이사쿠쇼 전자 부품 패키지 및 그 제조 방법
EP4040483A3 (en) * 2021-02-04 2022-10-26 Murata Manufacturing Co., Ltd. Electronic component with internal shielding
US11594497B2 (en) * 2021-03-31 2023-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Electromagnetic shielding structure for a semiconductor device and a method for manufacturing the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090057922A1 (en) * 2007-08-30 2009-03-05 Samsung Electronics Co., Ltd. Semiconductor device, method of manufacturing the semiconductor device, flip chip package having the semiconductor device and method of manufacturing the flip chip package
TW201044517A (en) * 2009-06-08 2010-12-16 Cyntec Co Ltd Electronic element packaging module
US20110241040A1 (en) * 2010-04-05 2011-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Novel semiconductor package with through silicon vias
TW201212203A (en) * 2010-09-15 2012-03-16 Universal Scient Ind Shanghai 3D package structure and manufacturing method thereof
TW201349434A (zh) * 2012-05-18 2013-12-01 Universal Scient Ind Co Ltd 適形屏蔽封裝模組

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6713685B1 (en) * 1998-09-10 2004-03-30 Viasystems Group, Inc. Non-circular micro-via
US7349223B2 (en) * 2000-05-23 2008-03-25 Nanonexus, Inc. Enhanced compliant probe card systems having improved planarity
US7084058B2 (en) * 2001-04-17 2006-08-01 Micron Technology Inc. Method of forming low-loss coplanar waveguides
US7259969B2 (en) * 2003-02-26 2007-08-21 Wavezero, Inc. Methods and devices for connecting and grounding an EMI shield to a printed circuit board
US7271461B2 (en) * 2004-02-27 2007-09-18 Banpil Photonics Stackable optoelectronics chip-to-chip interconnects and method of manufacturing
US7198987B1 (en) 2004-03-04 2007-04-03 Skyworks Solutions, Inc. Overmolded semiconductor package with an integrated EMI and RFI shield
JP2006100302A (ja) * 2004-09-28 2006-04-13 Sharp Corp 高周波モジュールおよびその製造方法
CN102054821B (zh) 2009-10-30 2013-09-11 日月光半导体制造股份有限公司 具有内屏蔽体的封装结构及其制造方法
CN102157392B (zh) 2011-01-31 2012-06-13 江阴长电先进封装有限公司 低成本芯片扇出结构的封装方法
CN102364683A (zh) 2011-10-21 2012-02-29 华为终端有限公司 封装结构、方法、及电子设备

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090057922A1 (en) * 2007-08-30 2009-03-05 Samsung Electronics Co., Ltd. Semiconductor device, method of manufacturing the semiconductor device, flip chip package having the semiconductor device and method of manufacturing the flip chip package
TW201044517A (en) * 2009-06-08 2010-12-16 Cyntec Co Ltd Electronic element packaging module
US20110241040A1 (en) * 2010-04-05 2011-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Novel semiconductor package with through silicon vias
TW201212203A (en) * 2010-09-15 2012-03-16 Universal Scient Ind Shanghai 3D package structure and manufacturing method thereof
TW201349434A (zh) * 2012-05-18 2013-12-01 Universal Scient Ind Co Ltd 適形屏蔽封裝模組

Also Published As

Publication number Publication date
TW201523828A (zh) 2015-06-16
US9674991B2 (en) 2017-06-06
US20160081235A1 (en) 2016-03-17
US9271436B2 (en) 2016-02-23
US20150173258A1 (en) 2015-06-18

Similar Documents

Publication Publication Date Title
TWI509767B (zh) 電子封裝模組及其製造方法
US9536841B2 (en) Semiconductor package with conformal EM shielding structure and manufacturing method of same
KR102470354B1 (ko) 전자 소자 모듈
US8592958B2 (en) Chip package and manufacturing method thereof
US9337073B2 (en) 3D shielding case and methods for forming the same
KR101712288B1 (ko) 반도체 패키지 및 그 제조 방법
US9826630B2 (en) Fan-out wafer level packages having preformed embedded ground plane connections and methods for the fabrication thereof
TWI491018B (zh) 半導體封裝件及其製造方法
TWI554196B (zh) 電子封裝模組及其製造方法
TWI553825B (zh) 堆疊式封裝模組與其製造方法
KR20160036514A (ko) 복합 배선 기판 및 그 실장 구조체
US20130194756A1 (en) Electronic module and method of manufacturing electronic module
KR20200083295A (ko) 레이저 어블레이션을 사용하여 부분적인 emi 차폐 제거 반도체 장치
CN104716102B (zh) 电子封装模块及其制造方法
CN109378276B (zh) 电子封装模块的制造方法以及电子封装模块
KR102520212B1 (ko) 전자 소자 모듈 및 그 제조 방법
TWI553818B (zh) 電子封裝模組之製造方法以及電子封裝模組結構
KR20120043503A (ko) 통신 패키지 모듈 및 그 제조 방법
TWI663663B (zh) 電子封裝構件及其製作方法
KR101341436B1 (ko) 반도체 패키지 및 그 제조 방법
KR101288211B1 (ko) 전자 부품 모듈의 제조 방법
KR101478510B1 (ko) 반도체 패키지 제조 방법
TWI485839B (zh) 電子模組以及其製造方法
KR20150093870A (ko) 반도체 패키지 및 그 제작 방법
KR101795228B1 (ko) 반도체 디바이스 및 그 제조 방법