TW201349434A - 適形屏蔽封裝模組 - Google Patents

適形屏蔽封裝模組 Download PDF

Info

Publication number
TW201349434A
TW201349434A TW101117884A TW101117884A TW201349434A TW 201349434 A TW201349434 A TW 201349434A TW 101117884 A TW101117884 A TW 101117884A TW 101117884 A TW101117884 A TW 101117884A TW 201349434 A TW201349434 A TW 201349434A
Authority
TW
Taiwan
Prior art keywords
package module
substrate
test
electronic component
conformal
Prior art date
Application number
TW101117884A
Other languages
English (en)
Other versions
TWI488281B (zh
Inventor
Kuan-Hsing Li
Original Assignee
Universal Scient Ind Co Ltd
Universal Global Scient Ind Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Universal Scient Ind Co Ltd, Universal Global Scient Ind Co filed Critical Universal Scient Ind Co Ltd
Priority to TW101117884A priority Critical patent/TWI488281B/zh
Publication of TW201349434A publication Critical patent/TW201349434A/zh
Application granted granted Critical
Publication of TWI488281B publication Critical patent/TWI488281B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一種適形屏蔽封裝模組，包含有一基板，至少一設於基板之電子元件，以及一覆蓋住電子元件之封膠體，其中的封膠體的內部貫穿形成一垂直通道，垂直通道自封膠體之表面延伸至電子元件，且垂直通道的內部佈設有一導電結構，導電結構電性連接電子元件且在封膠體的表面形成一測試接點，藉此，測試人員即可透過測試接點來對電子元件進行電性量測。

Description

適形屏蔽封裝模組
本發明與適形屏蔽封裝模組有關，特別是指一種方便對內部電子元件進行電性量測之適形屏蔽封裝模組。
請先參閱第一圖所示，一種習用的適形屏蔽封裝模組1，其主要是在封裝製程中以金屬濺鍍、噴塗或其他鍍膜方式在封膠體2之表面形成一電磁屏蔽層3，用以取代傳統所使用的金屬蓋來降低製造成本。在封裝製程結束之後，測試人員會藉由一測試探針來對封裝模組進行電性量測，以確認其功能是否正常。
然而在傳統設計中，因為全部的電子元件4都被封膠體2所覆蓋住，所以無法對位於封膠體2內部的電子元件4進行個別檢測，當測試人員檢測到封裝模組有所異常時，測試人員並沒有辦法判斷究竟是哪一個電子元件4出了問題，在此情況下，測試人員必須要破壞封裝模組1來進行破損分析，以判斷出問題所在。因此，傳統的適形屏蔽封裝模組1在結構上確實有改良之必要。
本發明之主要目的在於提供一種適形屏蔽封裝模組，其不需要去除封膠體即可對內部電子元件進行電性量測。
為了達成上述目的，本發明之適形屏蔽封裝模組包含有一基板、至少一電子元件、一封膠體，以及一導電結構。該些電子元件設於該基板之表面；該封膠體灌注於該基板 之表面而覆蓋住該些電子元件，用以保護該些電子元件，該封膠體的內部貫穿形成一垂直通道，該垂直通道自該封膠體之表面延伸至該電子元件；該導電結構佈設於該封膠體之垂直通道且電性連接該些電子元件，並在該封膠體的表面形成一測試接點，使得測試人員可以方便地透過該測試接點來對該些電子元件進行電性量測。
在本發明所提供之適形屏蔽封裝模組中，該封膠體之表面可佈設有一電磁屏蔽層，用以提供電磁屏蔽效果，而且，該封膠體之表面可具有一凹槽，該凹槽連通該垂直通道，該導電結構之測試接點形成於該凹槽內，用以避免與該電磁屏蔽層之間形成短路。
為了詳細說明本發明之結構、特徵及功效所在，茲列舉二較佳實施例並配合下列圖式說明如後。
請參閱第二圖，為本發明第一較佳實施例所提供之適形屏蔽封裝模組10，包含有一基板12、至少一電子元件14、一封膠體16，以及至少一導電結構18，其中的電子元件14與導電結構18的數量在本實施例中為複數個。
基板12的結構與習用多層印刷電路板相同，各電子元件14設於基板12之表面而與基板12形成電性連接，且基板12面對封膠體16之表面還能增設有至少一基板表面測試點121。
封膠體16灌注於基板12之表面而將該等電子元件14覆蓋住，用以提供保護效果。封膠體16的內部依據該等電 子元件14欲測試的數量以雷射加工或化學蝕刻等方式貫穿出複數條垂直通道162，各垂直通道162自封膠體16之表面延伸至欲測試之電子元件14及基板表面測試點121的位置。
導電結構18以金屬濺鍍、噴塗或其他鍍膜方式搭配設有預定圖案的一遮罩(圖未示)而佈設於封膠體16之各垂直通道162內，使得導電結構18以其一端電性連接欲測試之電子元件14及基板表面測試點121，另一端在封膠體16之表面形成一測試接點182，用以供一測試探針(圖中未示)碰觸。
藉此，測試人員在進行失效分析時只要利用測試探針碰觸各測試接點182，即可對欲測試之電子元件14及基板表面測試點121進行基本的電性量測，並在量測的同時就能夠立即知道哪一個電子元件14出現問題或者判斷基板12本身是否正常運作，因此也就不需要再對整個模組先去除封膠體16或是破壞整個模組而有效解決傳統設計的問題。
附帶一提的是，前述第一實施例僅為本發明的例示，欲測試的電子元件14可能涵蓋部分數量或是全部數量的電子元件14，而且基板12也可以不設置任何基板表面測試點121，本領域的技術人員可以視需要加以調整。
再請參閱第三圖所示為本發明第二較佳實施例，封膠體16之表面亦可以金屬濺鍍、噴塗或其他鍍膜方式佈設一電磁屏蔽層164，用以對各電子元件14提供電磁屏蔽效 果，而且導電結構18是與該電磁屏蔽層164利用同一製程搭配設有預定圖案的一遮罩(圖未示)所完成，然而為了避免電磁屏蔽層164與各測試接點182之間形成短路，兩者之間必須要有間隙166的存在。
請再參閱第四及五圖，為本發明第三較佳實施例所提供之適形屏蔽封裝模組20，其主要結構與上述實施例的差異在於封膠體26之表面在對應各垂直通道262的位置分別形成具有矩形斷面之一凹槽266，使導電結構28之頂端於各凹槽266內形成一測試接點282，藉由各凹槽266的區隔，當封膠體26之表面在各凹槽266以外之位置佈設一電磁屏蔽層264時，即可有效避免電磁屏蔽層264與測試接點282之間形成短路。
當然，凹槽266的斷面形狀並不限於矩形，亦可製作成上寬下窄的梯形，如第六及七圖所示，以利測試探針伸入凹槽266內來碰觸測試接點282。
附帶說明的是，本實施例之適形屏蔽封裝模組20可利用各測試接點282與疊放於適形屏蔽封裝模組20頂面的一其他半導體裝置30作電性連接，進而形成一堆疊式封裝結構40，如第八圖所示。
綜上所陳，本發明之適形屏蔽封裝模組利用垂直通道的設計及導電結構的佈設，不需要去除封膠體就能快速地完成各電子元件的電性量測，並且可以很輕易地找出問題所在，以有效提升封裝製程的效率。
最後，必須再次說明，本發明於前揭實施例中所揭露 的構成元件，僅為舉例說明，並非用來限制本案之範圍，其他等效元件的替代或變化，亦應為本案之申請專利範圍所涵蓋。
「第一與第二實施例」
10‧‧‧適形屏蔽封裝模組
12‧‧‧基板
121‧‧‧基板表面測試點
14‧‧‧電子元件
16‧‧‧封膠體
162‧‧‧垂直通道
164‧‧‧電磁屏蔽層
166‧‧‧間隙
18‧‧‧導電結構
182‧‧‧測試接點
「第三實施例」
20‧‧‧適形屏蔽封裝模組
26‧‧‧封膠體
262‧‧‧垂直通道
264‧‧‧電磁屏蔽層
266‧‧‧凹槽
28‧‧‧導電結構
282‧‧‧測試接點
30‧‧‧裝置
40‧‧‧堆疊式封裝結構
第一圖為習用適形屏蔽封裝模組之剖面示意圖。
第二圖為本發明第一較佳實施例之剖面示意圖。
第三圖為本發明第二較佳實施例之剖面示意圖，顯示封膠體之表面佈設有電磁屏蔽層。
第四圖為本發明第三較佳實施例之剖面示意圖。
第五圖類同於第四圖，主要顯示封膠體之表面佈設有電磁屏蔽層。
第六圖為本發明第三較佳實施例之另一剖面示意圖，主要顯示凹槽的不同形狀。
第七圖類同於第六圖，主要顯示封膠體之表面佈設有屏蔽層。
第八圖為應用本發明第三較佳實施例之堆疊式封裝結構的剖面示意圖。
10‧‧‧適形屏蔽封裝模組
12‧‧‧基板
121‧‧‧基板表面測試點
14‧‧‧電子元件
16‧‧‧封膠體
162‧‧‧垂直通道
18‧‧‧導電結構
182‧‧‧測試接點

Claims (9)

  1. 一種適形屏蔽封裝模組，包含有：一基板；至少一電子元件，設於該基板之表面；一封膠體，灌注於該基板之表面而覆蓋住該電子元件，並於內部貫穿出至少一垂直通道，該垂直通道自該封膠體之表面延伸至該電子元件；以及至少一導電結構，佈設於該封膠體之垂直通道且電性連接該電子元件，並在該封膠體的表面形成一測試接點。
  2. 如請求項1所述之適形屏蔽封裝模組，其中該封膠體之表面佈設有一電磁屏蔽層，該電磁屏蔽層與該導電結構之測試接點之間具有一間隙。
  3. 如請求項1所述之適形屏蔽封裝模組，其中該封膠體之表面具有至少一凹槽，該凹槽連通該垂直通道；該導電結構於該凹槽內形成該測試接點。
  4. 如請求項3所述之適形屏蔽封裝模組，其中該凹槽的斷面形狀為矩形。
  5. 如請求項3所述之適形屏蔽封裝模組，其中該凹槽的斷面形狀為上寬下窄的梯形。
  6. 如請求項3所述之適形屏蔽封裝模組，其中該封膠體之表面在該凹槽以外之位置佈設有一電磁屏蔽層。
  7. 如請求項1、2或6所述之適形屏蔽封裝模組，其中該導電結構是利用與該電磁屏蔽層相同的製程所完成。
  8. 如請求項1所述之適形屏蔽封裝模組，其中該基板 面對該封膠體之表面設有至少一基板表面測試點，該封膠體內部對應貫穿出至少一垂直通道自該封膠體之表面延伸至該基板表面測試點，以及至少一導電結構設於該封膠體之垂直通道且電性連接該基板表面測試點，並在該封膠體的表面形成一測試接點。
  9. 如請求項1所述之適形屏蔽封裝模組，更包含有一其他半導體裝置疊放於該適形屏蔽封裝模組之頂面，並利用該測試接點與其他半導體裝置作電性連接而形成一堆疊式封裝結構。
TW101117884A 2012-05-18 2012-05-18 適形屏蔽封裝模組 TWI488281B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW101117884A TWI488281B (zh) 2012-05-18 2012-05-18 適形屏蔽封裝模組

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101117884A TWI488281B (zh) 2012-05-18 2012-05-18 適形屏蔽封裝模組

Publications (2)

Publication Number Publication Date
TW201349434A true TW201349434A (zh) 2013-12-01
TWI488281B TWI488281B (zh) 2015-06-11

Family

ID=50157533

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101117884A TWI488281B (zh) 2012-05-18 2012-05-18 適形屏蔽封裝模組

Country Status (1)

Country Link
TW (1) TWI488281B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI509767B (zh) * 2013-12-13 2015-11-21 Universal Scient Ind Shanghai 電子封裝模組及其製造方法
TWI655306B (zh) * 2018-06-14 2019-04-01 大陸商環旭電子股份有限公司 一種基於二次塑封的ＳｉＰ模組的製造方法及ＳｉＰ模組

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3772066B2 (ja) * 2000-03-09 2006-05-10 沖電気工業株式会社 半導体装置
US8569869B2 (en) * 2010-03-23 2013-10-29 Stats Chippac Ltd. Integrated circuit packaging system with encapsulation and method of manufacture thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI509767B (zh) * 2013-12-13 2015-11-21 Universal Scient Ind Shanghai 電子封裝模組及其製造方法
TWI655306B (zh) * 2018-06-14 2019-04-01 大陸商環旭電子股份有限公司 一種基於二次塑封的ＳｉＰ模組的製造方法及ＳｉＰ模組

Also Published As

Publication number Publication date
TWI488281B (zh) 2015-06-11

Similar Documents

Publication Publication Date Title
US11715701B2 (en) Semiconductor device and method of inspecting the same
US9194889B2 (en) Probe card and manufacturing method thereof
US20140185259A1 (en) Packaging substrate, method for manufacturing same, and chip packaging structure having same
TW201533860A (zh) 配線基板及使用其之半導體裝置
TWI488281B (zh) 適形屏蔽封裝模組
TW201503273A (zh) 偵測晶粒裂縫的方法與佈局
KR101534487B1 (ko) 반도체 소자 및 반도체 소자의 프로브 핀 정렬 검사 방법.
US20140001471A1 (en) Conformal shielding module
JP3195187U (ja) 線状接点が配置されたチップパッケージング用基板を使用するスペーストランスフォーマ
TWI793935B (zh) 焊墊結構、半導體測試結構及半導體測試方法
JP4967924B2 (ja) 半導体装置
JP2007142131A (ja) 基板および半導体装置
JP2008028274A (ja) 半導体装置の製造方法
TWM574692U (zh) 探針座及測試介面裝置
CN111326502B (zh) 半导体封装件以及获得半导体封装件的接触电阻的方法
TW201415040A (zh) 電力檢測用治具之製造方法
TWI484197B (zh) 顯示裝置與其檢測方法
CN103426867B (zh) 适形屏蔽封装模组
TWI499372B (zh) 適形遮蔽封裝結構及檢測方法
US7786721B2 (en) Multilayer type test board assembly for high-precision inspection
KR20130016765A (ko) 반도체 소자의 전기특성 테스트용 박막 저항체 구비 전기적 연결 장치 및 그의 제작방법
KR100602097B1 (ko) 반도체 소자 제조에 사용되는 비아 적층형 테스트 패턴레이아웃
TWI520290B (zh) 封裝基板及其檢測方法
JP2011171385A (ja) 半導体装置および半導体装置検査方法
JP2004221430A (ja) 半導体装置およびそのマスクパターン