TWI520290B - 封裝基板及其檢測方法 - Google Patents

Description

封裝基板及其檢測方法

　本發明係關於一種封裝基板，特別是關於一種封裝基板及其檢測方法。

　　隨著電子產業的蓬勃發展，電子產品也逐漸邁向輕、薄、短、小之設計趨勢，例如，承載電子元件的封裝基板係大幅提升其佈線密度，以利於微小化與薄化。因此，為了滿足高密度線路分佈的需要，遂發展出一種將線路嵌埋於基板內之技術。第1A圖係為習知封裝基板1的上視示意圖。

　　如第1A圖所示，提供一封裝基板1，其包括：一板體10、以及嵌埋於該板體10中之複數線路11，該板體10用以承載半導體元件（圖略），且該線路11具有線體110及連接該線體110之電性接觸墊111，而該電性接觸墊111用以電性連接該半導體元件。

　　通常於設置並電性連接半導體元件之前，需先對該線路11進行測試，以檢測各該線路11是否電性導通，如第1B圖所示，係將如探針3之測試構件接觸各該電性接觸墊111，使該探針3電性連接該些電性接觸墊111，以檢測各該線路11。

　　習知嵌埋式線路11之電性檢測中，如第1B’圖所示，因該線路11凹陷於該板體10表面，故該探針3需精準對位該電性接觸墊111，否則，若有偏差，該探針3會受該板體10阻擋，而無法接觸該電性接觸墊111。

　　然而，隨著電子產品輕、薄、短、小之設計趨勢，習知封裝基板1之線路11須滿足細線路及細間距之需求，於此需求下，當進行該線路11之電性檢測時，因該電性接觸墊111之頂面積過小，使該探針3不易精準對位該電性接觸墊111，故該探針3易受該板體10阻擋而無法接觸該電性接觸墊111，因而大幅降低檢測之準確度。

　　再者，若將各該線路11之分佈密度提高，即相鄰的線路11之間的距離s極小，如小於30 um，因目前測試設備僅能針對該線路11之間的距離大於30 um作檢測，故當該探針3對間距小於30 um之線路11進行探測時，該探針3無法精確放置於該電性接觸墊111上，因而不僅檢測結果不精確，且阻礙該封裝基板1朝細線路及細間距發展，致使檢測之困難度及設備成本增加。

　　因此，如何解決習知技術中的種種問題，實已成目前亟欲解決的課題。

　　有鑑於習知技術之缺失，本發明之目的係提供一種封裝基板，係包括：板體，係定義有佈線區與檢測區；至少一電性接觸墊，係位於該板體之佈線區；以及複數測試墊，係位於該板體之檢測區並電性連接該電性接觸墊，且該測試墊之頂面積大於該電性接觸墊之頂面積。

　　所述之封裝基板中，該佈線區位於該檢測區之外圍或位於該檢測區之內側區域。

　　所述之封裝基板中，各該電性接觸墊之間的距離小於各該測試墊之間的距離及該電性接觸墊與該測試墊間的距離。

　　所述之封裝基板中，該測試墊藉由導引線電性連接該電性接觸墊，且該測試墊係嵌埋於該檢測區或外露於該檢測區之一介電層表面。

　　所述之封裝基板中，該電性接觸墊係連結一線體，以令該電性接觸墊與該線體作為線路，且該線路位於該板體之佈線區，又該測試墊與線路之間係接有阻抗匹配結構。

　　所述之封裝基板中，該電性接觸墊係嵌埋於該板體之佈線區。

　　所述之封裝基板之檢測方法，係將測試構件接觸各該測試墊，使該測試構件電性連接該些測試墊，以檢測各該線路。

　　所述之檢測方法中，該測試構件係為探針，其中，該探針之頂面積小於該測試墊之頂面積，且該探針之頂面積大於該電性接觸墊之頂面積。

　　由上可知，本發明之封裝基板及其檢測方法，係利用於該佈線區以外之區域（如空曠區）佈設複數頂面積大於該電性接觸墊之測試墊，不僅不會影響該電性接觸墊（或線路）之佈設，且當進行線路檢測時，該探針容易精準對位該測試墊。

　　再者，當該電性接觸墊或線路之分佈密度很高時，該探針因接觸頂面積較大之測試墊進行線路檢測，不僅能保持檢測結果之精確性，且能輕易完成檢測，因而有利於封裝基板朝細線路及細間距之發展。

1、2、2’、5．．．封裝基板

10、20．．．板體

11、21．．．線路

110、210．．．線體

111、211、211’、511．．．電性接觸墊

20a、50a．．．佈線區

20b、50b．．．檢測區

22．．．延伸部

220、220’、220”．．．測試墊

221、221”．．．導引線

24．．．阻抗匹配結構

3．．．探針

D、R、W．．．頂面積

L、L’、s、t．．．距離

　　第1A至1B圖係為習知封裝基板之檢測方法之上視示意圖；其中，第1B’圖係為第1B圖之剖視圖；

　　第2A至2B圖係為本發明封裝基板之檢測方法之上視示意圖；其中，第2B’圖係為第2B圖之剖視圖；

　　第3及4圖係為本發明封裝基板之其它不同實施例之局部上視示意圖；以及

　　第5圖係為第2A圖之另一實施例。

　　以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。　

   　須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如“上”、“頂”及“一”等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。

　　第2A至2B圖係為本發明封裝基板2之檢測方法的上視示意圖。

　　如第2A圖所示，提供一封裝基板2，其包括：定義有一佈線區20a與一檢測區20b（虛線處）之一板體20、嵌埋於該佈線區20a之複數線路21、以及位於該檢測區20b之複數測試墊220。

　　所述之板體20係用以承載半導體元件（圖略），且該板體20之表面係為介電層表面，以供形成該線路21。

　　所述之線路21係具有一線體210及連接該線體210之一電性接觸墊211，且該電性接觸墊211用以電性連接該半導體元件，例如打線方式，且該電性接觸墊211之數量與尺寸配合該半導體元件之接點之數量與尺寸。

　　所述之測試墊220電性連接該電性接觸墊211，且該測試墊220之頂面積大於該電性接觸墊211之頂面積。

　　於本實施例中，該佈線區20a位於該檢測區20b之外圍，且該測試墊220係嵌埋於該檢測區20b表面，亦即該線路21與該測試墊220一同製作形成。於其它實施例中，該些測試墊220亦可位於該檢測區20b之介電層表面上，例如，以現有封裝基板進行加工，亦即該線路21與該測試墊220分別製作形成。

　　再者，該線路21係該封裝基板2最外側之線路層，且該封裝基板2之內部結構態樣繁多，並無限制。

　　又，該些測試墊220藉由導引線221電性連接該電性接觸墊211，其中，該測試墊220與該導引線221構成一延伸部22；若該些測試墊220位於該檢測區20b表面上，則該導引線221將覆蓋於該電性接觸墊211上。於其它實施例中，該些測試墊220亦可利用打線方式（即藉由銲線）或其它方式電性連接該電性接觸墊211。

　　另外，該些測試墊220之上表面係為圓形，但不限於此形。

　　如第2B及2B’圖所示，將測試構件接觸各該測試墊220，使該測試構件電性連接該些測試墊220，以檢測各該線路21。

　　於本實施例中，該測試構件係為探針3，且該探針3之頂面積D小於該測試墊220之頂面積R，而該探針3之頂面積D大於該電性接觸墊211之頂面積W。例如，該測試墊220之頂面積R大於該探針3之頂面積D與對位誤差之總和。

　　本發明之封裝基板2藉由該佈線區20a以外之空曠區作為檢測區20b，以供佈設測試墊220，使該測試墊220取代該電性接觸墊211而作為檢測接點，故於進行該線路21之檢測時，係將探針3放置於頂面積R較大之測試墊220上進行測試，不僅使該探針3容易對位接觸，且能避免如習知技術之受該板體阻擋之電測問題。

　　再者，於空曠區上佈設該些測試墊220，因而不會影響該線路21之佈設，使該線路21之設計能滿足細線路及細間距之需求。具體如第3圖所示。

　　第3圖係為第2圖之另一實施例之局部上視示意圖。本實施例之封裝基板2’之組成與各元件之作用原理與第2圖之實施例大致相同，故相同之處不再贅述。

　　於本實施例中，該測試墊220’與該電性接觸墊211’係為矩形銅塊，且各該電性接觸墊211’之間的距離t（或各該線體210之間的距離）小於各該測試墊220’之間的距離L及該電性接觸墊211’與該測試墊220’間的距離L’。例如，各該電性接觸墊211’之間的距離t（或各該線體210之間的距離）小於30 um，且各該測試墊220’之間的距離L大於30 um，而該電性接觸墊211’與該測試墊220’間的距離L’大於30 um。

　　本發明利用該板體20之空曠區（即該檢測區20b）佈設該些測試墊220，以設計出頂面積較大之接點，且該些測試墊220之間距大於30um，使細線路與細間距之結構（該線路21的間距小於30 um）得以進行電性檢測。因此，目前測試設備之探針3能精確地放置於該測試墊220上，不僅檢測結果精確，且使檢測能輕易完成，並且不需額外購買或開發新的測試設備，因而能大幅降低封裝基板2之製作成本，且有利於該封裝基板2朝細線路及細間距之發展。

　　另外，各該測試墊220,220’係藉由該導引線221電性連接該電性接觸墊211’，因考慮該導引線221之長短與該測試墊220,220’之大小會影響電性測試之阻值，故可於該測試墊220”與該電性接觸墊211’之間設計阻抗匹配結構24，使電性測試之阻值更為準確，如第4圖所示。具體地，可減少該導引線221”之長度或縮小該測試墊220”之頂面積。

　　第5圖係為第2A圖之另一實施例。如第5圖所示，於該封裝基板5中，該佈線區50a位於該檢測區50b之內側區域。於本實施例中，該些電性接觸墊511係以覆晶方式電性連接該半導體元件，故於該佈線區50a中可依需求佈設線體（圖略）或不佈設線體。

　　所述之各實施例中，該些電性接觸墊211,511（或線路21）亦可設於該佈線區20a,50a之表面上。

　　綜上所述，本發明之封裝基板及其檢測方法，係利用該板體之空曠區另行設計供電測使用之測試墊，並使該測試墊連接該電性接觸墊，使該測試墊於佈線設計時能增加其頂面積，以提供測試設備所需之對位誤差，而能利用現有測試設備達成嵌埋式線路之電性檢測。

　　再者，該封裝基板於各種細線路及細間距之態樣下，例如，30um、20um、10um等，均能進行線路檢測，故有利於封裝基板朝細線路及細間距發展。

　　上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。

2．．．封裝基板

20．．．板體

20a．．．佈線區

20b．．．檢測區

21．．．線路

210．．．線體

211．．．電性接觸墊

22．．．延伸部

220．．．測試墊

221．．．導引線

Claims (16)

1. 一種封裝基板，係包括：板體，係定義有佈線區與檢測區，且該板體之檢測區具有介電層；至少一電性接觸墊，係位於該板體之佈線區；以及複數測試墊，係位於該板體之檢測區而外露於該檢測區之一介電層表面並電性連接該電性接觸墊，且該測試墊之頂面積大於該電性接觸墊之頂面積。
2. 如申請專利範圍第1項所述之封裝基板，其中，該佈線區位於該檢測區之外圍。
3. 如申請專利範圍第1項所述之封裝基板，其中，該佈線區位於該檢測區之內側區域。
4. 如申請專利範圍第1項所述之封裝基板，其中，各該電性接觸墊之間的距離小於各該測試墊之間的距離及該電性接觸墊與該測試墊間的距離。
5. 如申請專利範圍第1項所述之封裝基板，其中，該測試墊藉由導引線電性連接該電性接觸墊。
6. 如申請專利範圍第1項所述之封裝基板，其中，該測試墊係嵌埋於該檢測區。
7. 如申請專利範圍第1項所述之封裝基板，其中，該電性接觸墊係連結一線體，以令該電性接觸墊與該線體作為線路，且該線路位於該板體之佈線區。
8. 如申請專利範圍第7項所述之封裝基板，其中，該測試墊與線路之間係接有阻抗匹配結構。
9. 如申請專利範圍第1項所述之封裝基板，其中，該電性接觸墊係嵌埋於該板體之佈線區。
10. 一種封裝基板之檢測方法，係包括：提供一申請專利範圍第1項之封裝基板，其電性接觸墊係連結一線體，以令該電性接觸墊與該線體作為線路，且該線路位於該板體之佈線區；以及將測試構件接觸各該測試墊，使該測試構件電性連接該些測試墊，以檢測各該線路。
11. 如申請專利範圍第10項所述之封裝基板之檢測方法，其中，各該電性接觸墊之間的距離小於各該測試墊之間的距離及該電性接觸墊與該測試墊間的距離。
12. 如申請專利範圍第10項所述之封裝基板之檢測方法，其中，該測試墊藉由導引線電性連接該電性接觸墊。
13. 如申請專利範圍第10項所述之封裝基板之檢測方法，其中，該測試墊與線路之間係接有阻抗匹配結構。
14. 如申請專利範圍第10項所述之封裝基板之檢測方法，其中，該電性接觸墊係嵌埋於該板體之佈線區。
15. 如申請專利範圍第10項所述之封裝基板之檢測方法，其中，該測試構件係為探針。
16. 如申請專利範圍第15項所述之封裝基板之檢測方法，其中，該探針之頂面積小於該測試墊之頂面積，且該探針之頂面積大於該電性接觸墊之頂面積。