CN103985701A - 封装基板及其检测方法 - Google Patents

Abstract

一种封装基板及其检测方法，该封装基板包括：定义有布线区与检测区的板体、嵌埋于该布线区的电性接触垫、以及位于该板体的检测区并电性连接该电性接触垫的多个测试垫，且该测试垫的顶面积大于该电性接触垫的顶面积，以当进行嵌埋式线路的电性检测时，探针容易精准对位该测试垫，而不会受该板体阻挡。

Description

封装基板及其检测方法

技术领域

本发明涉及一种封装基板，特别是关于一种封装基板及其检测方法。

背景技术

随着电子产业的蓬勃发展，电子产品也逐渐迈向轻、薄、短、小的设计趋势，例如，承载电子组件的封装基板大幅提升其布线密度，以利于微小化与薄化。因此，为了满足高密度线路分布的需要，遂发展出一种将线路嵌埋于基板内的技术。图1A为现有封装基板1的上视示意图。

如图1A所示，提供一封装基板1，其包括：一板体10、以及嵌埋于该板体10中的多个线路11，该板体10用于承载半导体组件（图略），且该线路11具有线体110及连接该线体110的电性接触垫111，而该电性接触垫111用于电性连接该半导体组件。

通常于设置并电性连接半导体组件之前，需先对该线路11进行测试，以检测各该线路11是否电性导通，如图1B所示，将如探针3的测试构件接触各该电性接触垫111，使该探针3电性连接该些电性接触垫111，以检测各该线路11。

现有嵌埋式线路11的电性检测中，如图1B’所示，因该线路11凹陷于该板体10表面，所以该探针3需精准对位该电性接触垫111，否则，若有偏差，该探针3会受该板体10阻挡，而无法接触该电性接触垫111。

然而，随着电子产品轻、薄、短、小的设计趋势，现有封装基板1的线路11须满足细线路及细间距的需求，于此需求下，当进行该线路11的电性检测时，因该电性接触垫111的顶面积过小，使该探针3不易精准对位该电性接触垫111，所以该探针3易受该板体10阻挡而无法接触该电性接触垫111，因而大幅降低检测的准确度。

此外，若将各该线路11的分布密度提高，即相邻的线路11之间的距离s极小，如小于30um，因目前测试设备仅能针对该线路11之间的距离大于30um作检测，所以当该探针3对间距小于30um的线路11进行探测时，该探针3无法精确放置于该电性接触垫111上，因而不仅检测结果不精确，且阻碍该封装基板1朝细线路及细间距发展，致使检测的困难度及设备成本增加。

因此，如何解决现有技术中的种种问题，实已成目前亟欲解决的课题。

发明内容

有鉴于现有技术的缺失，本发明的目的在于提供一种封装基板及其检测方法，当进行嵌埋式线路的电性检测时，探针容易精准对位该测试垫，而不会受该板体阻挡。

本发明的封装基板，包括：板体，其定义有布线区与检测区；至少一电性接触垫，其位于该板体的布线区；以及多个测试垫，其位于该板体的检测区并电性连接该电性接触垫，且该测试垫的顶面积大于该电性接触垫的顶面积。

所述的封装基板中，该布线区位于该检测区的外围或位于该检测区的内侧区域。

所述的封装基板中，各该电性接触垫之间的距离小于各该测试垫之间的距离及该电性接触垫与该测试垫间的距离。

所述的封装基板中，该测试垫通过导引线电性连接该电性接触垫，且该测试垫嵌埋于该检测区或外露于该检测区的一介电层表面。

所述的封装基板中，该电性接触垫连结一线体，以令该电性接触垫与该线体作为线路，且该线路位于该板体的布线区，又该测试垫与线路之间接有阻抗匹配结构。

所述的封装基板中，该电性接触垫嵌埋于该板体的布线区。

所述的封装基板的检测方法，将测试构件接触各该测试垫，使该测试构件电性连接该些测试垫，以检测各该线路。

所述的检测方法中，该测试构件为探针，其中，该探针的顶面积小于该测试垫的顶面积，且该探针的顶面积大于该电性接触垫的顶面积。

由上可知，本发明的封装基板及其检测方法，利用于该布线区以外的区域（如空旷区）布设多个顶面积大于该电性接触垫的测试垫，不仅不会影响该电性接触垫（或线路）的布设，且当进行线路检测时，该探针容易精准对位该测试垫。

此外，当该电性接触垫或线路的分布密度很高时，该探针因接触顶面积较大的测试垫进行线路检测，不仅能保持检测结果的精确性，且能轻易完成检测，因而有利于封装基板朝细线路及细间距的发展。

附图说明

图1A至图1B为现有封装基板的检测方法的上视示意图；其中，图1B’为图1B的剖视图；

图2A至图2B为本发明封装基板的检测方法的上视示意图；其中，图2B’为图2B的剖视图；

图3及图4为本发明封装基板的其它不同实施例的局部上视示意图；以及

图5为图2A的另一实施例。

符号说明

1、2、2’、5          封装基板

10、20                板体

11、21                线路

110、210              线体

111、211、211’、511  电性接触垫

20a、50a              布线区

20b、50b              检测区

22                    延伸部

220、220’、220”     测试垫

221、221”            导引线

24                    阻抗匹配结构

3                     探针

D、R、W               顶面积

L、L’、s、t          距离。

具体实施方式

以下通过特定的具体实施例说明本发明的实施方式，熟悉此技艺的人士可由本说明书所揭示的内容轻易地了解本发明的其它优点及功效。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用于配合说明书所揭示的内容，以供熟悉此技艺的人士的了解与阅读，并非用于限定本发明可实施的限定条件，所以不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“顶”及“一”等用语，也仅为便于叙述的明了，而非用于限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。

图2A至图2B为本发明封装基板2的检测方法的上视示意图。

如图2A所示，提供一封装基板2，其包括：定义有一布线区20a与一检测区20b（虚线处）的一板体20、嵌埋于该布线区20a的多个线路21、以及位于该检测区20b的多个测试垫220。

所述的板体20用于承载半导体组件（图略），且该板体20的表面为介电层表面，以供形成该线路21。

所述的线路21具有一线体210及连接该线体210的一电性接触垫211，且该电性接触垫211用于电性连接该半导体组件，例如打线方式，且该电性接触垫211的数量与尺寸配合该半导体组件的接点的数量与尺寸。

所述的测试垫220电性连接该电性接触垫211，且该测试垫220的顶面积大于该电性接触垫211的顶面积。

于本实施例中，该布线区20a位于该检测区20b的外围，且该测试垫220嵌埋于该检测区20b表面，也就是该线路21与该测试垫220一同制作形成。于其它实施例中，该些测试垫220也可位于该检测区20b的介电层表面上，例如，以现有封装基板进行加工，也就是该线路21与该测试垫220分别制作形成。

此外，该线路21为该封装基板2最外侧的线路层，且该封装基板2的内部结构态样繁多，并无限制。

又，该些测试垫220通过导引线221电性连接该电性接触垫211，其中，该测试垫220与该导引线221构成一延伸部22；若该些测试垫220位于该检测区20b表面上，则该导引线221将覆盖于该电性接触垫211上。于其它实施例中，该些测试垫220也可利用打线方式（即通过焊线）或其它方式电性连接该电性接触垫211。

另外，该些测试垫220的上表面为圆形，但不限于此形。

如图2B及图2B’所示，将测试构件接触各该测试垫220，使该测试构件电性连接该些测试垫220，以检测各该线路21。

于本实施例中，该测试构件为探针3，且该探针3的顶面积D小于该测试垫220的顶面积R，而该探针3的顶面积D大于该电性接触垫211的顶面积W。例如，该测试垫220的顶面积R大于该探针3的顶面积D与对位误差的总和。

本发明的封装基板2通过该布线区20a以外的空旷区作为检测区20b，以供布设测试垫220，使该测试垫220取代该电性接触垫211而作为检测接点，所以于进行该线路21的检测时，将探针3放置于顶面积R较大的测试垫220上进行测试，不仅使该探针3容易对位接触，且能避免如现有技术的受该板体阻挡的电测问题。

此外，于空旷区上布设该些测试垫220，因而不会影响该线路21的布设，使该线路21的设计能满足细线路及细间距的需求。具体如图3所示。

图3为图2的另一实施例的局部上视示意图。本实施例的封装基板2’的组成与各组件的作用原理与图2的实施例大致相同，所以相同之处不再赘述。

于本实施例中，该测试垫220’与该电性接触垫211’为矩形铜块，且各该电性接触垫211’之间的距离t（或各该线体210之间的距离）小于各该测试垫220’之间的距离L及该电性接触垫211’与该测试垫220’间的距离L’。例如，各该电性接触垫211’之间的距离t（或各该线体210之间的距离）小于30um，且各该测试垫220’之间的距离L大于30um，而该电性接触垫211’与该测试垫220’间的距离L’大于30um。

本发明利用该板体20的空旷区（即该检测区20b）布设该些测试垫220，以设计出顶面积较大的接点，且该些测试垫220的间距大于30um，使细线路与细间距的结构（该线路21的间距小于30um）得以进行电性检测。因此，目前测试设备的探针3能精确地放置于该测试垫220上，不仅检测结果精确，且使检测能轻易完成，并且不需额外购买或开发新的测试设备，因而能大幅降低封装基板2的制作成本，且有利于该封装基板2朝细线路及细间距的发展。

另外，各该测试垫220,220’通过该导引线221电性连接该电性接触垫211’，因考虑该导引线221的长短与该测试垫220,220’的大小会影响电性测试的阻值，所以可于该测试垫220”与该电性接触垫211’之间设计阻抗匹配结构24，使电性测试的阻值更为准确，如图4所示。具体地，可减少该导引线221”的长度或缩小该测试垫220”的顶面积。

图5为图2A的另一实施例。如图5所示，于该封装基板5中，该布线区50a位于该检测区50b的内侧区域。于本实施例中，该些电性接触垫511以覆晶方式电性连接该半导体组件，所以于该布线区50a中可依需求布设线体（图略）或不布设线体。

所述的各实施例中，该些电性接触垫211,511（或线路21）也可设于该布线区20a,50a的表面上。

综上所述，本发明的封装基板及其检测方法，利用该板体的空旷区另行设计供电测使用的测试垫，并使该测试垫连接该电性接触垫，使该测试垫于布线设计时能增加其顶面积，以提供测试设备所需的对位误差，而能利用现有测试设备达成嵌埋式线路的电性检测。

此外，该封装基板于各种细线路及细间距的态样下，例如，30um、20um、10um等，均能进行线路检测，所以有利于封装基板朝细线路及细间距发展。

上述实施例仅用于例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。

Claims (18)

1.一种封装基板，其包括：

板体，其定义有布线区与检测区；

至少一电性接触垫，其位于该板体的布线区；以及

多个测试垫，其位于该板体的检测区并电性连接该电性接触垫，且该测试垫的顶面积大于该电性接触垫的顶面积。

2.根据权利要求1所述的封装基板，其特征在于，该布线区位于该检测区的外围。

3.根据权利要求1所述的封装基板，其特征在于，该布线区位于该检测区的内侧区域。

4.根据权利要求1所述的封装基板，其特征在于，各该电性接触垫之间的距离小于各该测试垫之间的距离及该电性接触垫与该测试垫间的距离。

5.根据权利要求1所述的封装基板，其特征在于，该测试垫通过导引线电性连接该电性接触垫。

6.根据权利要求1所述的封装基板，其特征在于，该测试垫嵌埋于该检测区。

7.根据权利要求1所述的封装基板，其特征在于，该板体的检测区具有介电层，该测试垫外露于该检测区的一介电层表面。

8.根据权利要求1所述的封装基板，其特征在于，该电性接触垫连结一线体，以令该电性接触垫与该线体作为线路，且该线路位于该板体的布线区。

9.根据权利要求8所述的封装基板，其特征在于，该测试垫与线路之间接有阻抗匹配结构。

10.根据权利要求1所述的封装基板，其特征在于，该电性接触垫嵌埋于该板体的布线区。

11.一种封装基板的检测方法，其包括：

提供一根据权利要求1的封装基板；以及

将测试构件接触各该测试垫，使该测试构件电性连接该些测试垫，以检测各该线路。

12.根据权利要求11所述的封装基板的检测方法，其特征在于，各该电性接触垫之间的距离小于各该测试垫之间的距离及该电性接触垫与该测试垫间的距离。

13.根据权利要求11所述的封装基板的检测方法，其特征在于，该测试垫通过导引线电性连接该电性接触垫。

14.根据权利要求11所述的封装基板的检测方法，其特征在于，该电性接触垫连结一线体，以令该电性接触垫与该线体作为线路，且该线路位于该板体的布线区。

15.根据权利要求14所述的封装基板的检测方法，其特征在于，该测试垫与线路之间接有阻抗匹配结构。

16.根据权利要求11所述的封装基板的检测方法，其特征在于，该电性接触垫嵌埋于该板体的布线区。

17.根据权利要求11所述的封装基板的检测方法，其特征在于，该测试构件为探针。

18.根据权利要求17所述的封装基板的检测方法，其特征在于，该探针的顶面积小于该测试垫的顶面积，且该探针的顶面积大于该电性接触垫的顶面积。