CN107919292B - 线路结构及叠层组合 - Google Patents
线路结构及叠层组合 Download PDFInfo
- Publication number
- CN107919292B CN107919292B CN201610896698.9A CN201610896698A CN107919292B CN 107919292 B CN107919292 B CN 107919292B CN 201610896698 A CN201610896698 A CN 201610896698A CN 107919292 B CN107919292 B CN 107919292B
- Authority
- CN
- China
- Prior art keywords
- circuit
- electrical contact
- contact pad
- circuit structure
- forked
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 abstract description 18
- 230000000694 effects Effects 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 22
- JHJNPOSPVGRIAN-SFHVURJKSA-N n-[3-[(1s)-1-[[6-(3,4-dimethoxyphenyl)pyrazin-2-yl]amino]ethyl]phenyl]-5-methylpyridine-3-carboxamide Chemical compound C1=C(OC)C(OC)=CC=C1C1=CN=CC(N[C@@H](C)C=2C=C(NC(=O)C=3C=C(C)C=NC=3)C=CC=2)=N1 JHJNPOSPVGRIAN-SFHVURJKSA-N 0.000 description 8
- 239000000523 sample Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 238000007689 inspection Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000012792 core layer Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 150000003377 silicon compounds Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Automation & Control Theory (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
一种线路结构及叠层组合，该线路结构包括：具有第一电性接触垫与第一叉状导线的第一线路部、具有第二电性接触垫与第二叉状导线的第二线路部、以及具有多个第三电性接触垫的第三线路部，其中该第一与第二叉状导线为交错布设并相互分离，且其中一第三电性接触垫连接该第一电性接触垫，以通过共用该第一电性接触垫，达到测试电路泄漏及测试电路断路断开的功效，同时减少电性接触垫的数量，以缩减布设空间，而利于微小化的需求。
Description
技术领域
本发明有关一种封装制程的检测，尤指一种用于电路检测的线路结构。
背景技术
一般在芯片封装过程期间，通常会针对芯片及/或承载芯片的基板进行电路测试，以得知此芯片或基板的电性是否良好。
现有针对芯片电路布局、基板线路布设、或于进行线路重分布层(RedistributionLayer，简称RDL)时，会额外布设两种电路，其中一种为用来检测电路是否有漏电的泄漏(leakage)电路，而另一种为用来检测线路串联时是否有断路的凯尔文电桥(KelvinStructure)。
如图1A所示，现有泄漏电路的线路结构1a包括具有第一电性接触垫110与第一叉状导线111的第一线路部11、以及具有第二电性接触垫120与第二叉状导线121的第二线路部12，其中，该第一叉状导线111与该第二叉状导线121为相互交叉且互不连接。
现有泄漏电路的线路结构1a于进行线路泄漏测试时，以探针同时测试该第一电性接触垫110与第二电性接触垫120，若呈现短路状态，则代表线路产生泄漏或制作不良，而发生漏电的问题。
如图1B所示，现有凯尔文电桥的线路结构1b包括第三线路部13，其具有多个第三电性接触垫130与多个用以串联各该第三电性接触垫130的导线131。
现有凯尔文电桥的线路结构1b于进行断路断开测试时，以探针同时测试头尾两端的第三电性接触垫130。若呈现断路状态，则代表该些第三电性接触垫130之间无法电性导通，也就是线路制作不良。
然而，于检测时需保留用以布设以上两种线路结构1a,1b的空间，而不利于半导体封装件满足微小化的需求。
因此，如何克服上述现有技术的问题，实已成目前亟欲解决的课题。
发明内容
鉴于上述现有技术的种种缺失，本发明提供一种线路结构及叠层组合，达到测试电路泄漏及测试电路断路断开的功效
本发明的线路结构包括：第一线路部，其具有第一电性接触垫与第一叉状导线；第二线路部，其具有第二电性接触垫与第二叉状导线，其中，该第一叉状导线与该第二叉状导线为交错布设且相互分离；以及第三线路部，其具有多个第三电性接触垫，且其中一第三电性接触垫连接该第一电性接触垫。
前述的线路结构中，该第一电性接触垫连接该第一叉状导线。
前述的线路结构中，该第二电性接触垫连接该第二叉状导线。
前述的线路结构中，该第一线路部未电性连接该第二线路部。
前述的线路结构中，该第一叉状导线位于该第一电性接触垫与该第二电性接触垫之间。
前述的线路结构中，该第二叉状导线位于该第一电性接触垫与该第二电性接触垫之间。
前述的线路结构中，该第一电性接触垫与该些第三电性接触垫为并联。
本发明亦提供一种叠层组合，包含多个前述的线路结构，且任二该线路结构为共用至少一导电盲孔。
由上可知，本发明的线路结构及叠层组合中，主要通过共用该第一电性接触垫，即可达到测试电路泄漏及测试电路断路断开的功效，故相比于现有技术，本发明的线路结构可减少电性接触垫的数量，因而能缩减布设空间，以利于半导体封装件满足微小化的需求，且方便电路布局，同时降低制程成本。
附图说明
图1A为现有泄漏电路的线路结构的上视示意图；
图1B为现有凯尔文电桥的线路结构的上视示意图；
图2A为本发明的线路结构的第一实施例的上视示意图；其中，图2A’为图2A的剖面示意图；
图2B为图2A的另一实施例；
图2C为图2A的另一实施例；
图3A为本发明的线路结构的第二实施例的上视示意图；以及
图3B为图3A的另一实施例；其中，图3B’为图3B的剖面示意图。
符号说明:
1a,1b,2a,3a 线路结构
11,21,31 第一线路部
110,210,310 第一电性接触垫
111,211,311 第一叉状导线
12,22,32 第二线路部
120,220,320 第二电性接触垫
121,221,321 第二叉状导线
13,23,33 第三线路部
130,230,330 第三电性接触垫
131,231,331 导线
2 载体
20,200,300 绝缘层
3 叠层组合
34 导电盲孔。
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”及“一”等的用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
图2A及图2A’为本发明的线路结构2a的第一实施例的上视及剖面示意图。
如图2A及图2A’所示，所述的线路结构2a设于一载体2上，其包括一第一线路部21、一第二线路部22以及一第三线路部23。
所述的载体2为具有核心层的线路结构或无核心层(coreless)的线路结构(如封装基板)、晶圆(wafer)、或其他具有金属布线(routing)的载板，但不限于上述。
于本实施例中，该载体2为晶圆，其上设有布线构造，该布线构造包含具功能性的线路层(图未示)、测试用的线路结构2a、及绝缘层20,200，其中，该线路层与该线路结构2a设于绝缘层20上，并令该线路层的部分表面与该线路结构2a的部分表面外露于绝缘层200。具体地，该具功能性的线路层为提供电子产品所需的电路，而该测试用的线路结构2a用于供测试具功能性的线路层是否电性正常，亦即待测试后，可选择移除该线路结构2a。
此外，形成该绝缘层20,200的材质为聚亚酰胺(Polyimide，简称PI)、苯并环丁烯(Benezocy-clobutene，简称BCB)或聚对二唑苯(Polybenzoxazole，简称PBO)、氧化物、氮化物、硅的化合物、预浸材(prepreg，简称PP)等。
所述的线路结构2a的布设范围可依需求而定，如图2A所示的类似方形轮廓、或如图2B所示的类似长条形轮廓。
所述的第一线路部21具有一第一电性接触垫210与一第一叉状导线211。
于本实施例中，该第一电性接触垫210连接该第一叉状导线211。
所述的第二线路部22具有一第二电性接触垫220与一第二叉状导线221，其中，该第一叉状导线211与该第二叉状导线221为交错布设(如凹凸嵌入状)且相互分离。
于本实施例中，该第二电性接触垫220连接该第二叉状导线221。
此外，该第一线路部21未电性连接该第二线路部22，也就是两者电性断路。
所述的第三线路部23具有多个第三电性接触垫230与多个导线231，且其中一第三电性接触垫230通过该导线231连接该第一电性接触垫210。
于本实施例中，各该第三电性接触垫230之间通过该导线231相互电性连接。例如，该第一电性接触垫210与各该第三电性接触垫230经由该些导线231串联；或者，如图2C所示，该第一电性接触垫210与该些第三电性接触垫230经由该导线231为并联。
此外，该第三线路部23未电性连接该第二线路部22，亦即两者电性断路。
因此，本发明的线路结构2a于进行线路泄漏测试时，以探针同时测试该第一电性接触垫210与第二电性接触垫220。若呈现短路状态，则代表第一与第二线路部21,22之间产生泄漏，或代表制作不良，而产生漏电的问题。
此外，本发明的线路结构2a于进行断路断开测试时，以探针同时测试该第一电性接触垫210以及远离该第一电性接触垫210的端处的第三电性接触垫230。若呈现断路状态，则代表该第一电性接触垫210与该第三电性接触垫230之间无法电性导通，亦即该第一或第三线路部21,23制作不良。
图3A为本发明的线路结构的第二实施例的上视示意图。本实施例与第一实施例的差异在于线路结构为多层式，其它结构大致相同，故以下仅说明相异处，而不再赘述相同处。
如图3A所示，提供一种叠层组合3，包含多个相互堆迭的线路结构2a,3a，其设于同一载体2(如第2A’与3’图所示)上，该些线路结构2a,3a的布设方式大致相同，其中，下层的布设可如图2A及图2B所示的线路结构2a，包含有第一电性接触垫210、第一叉状导线211、第二电性接触垫220、第二叉状导线221、第三电性接触垫230、与导线231；相似地，上层的线路结构3a布设亦包括一具有一第一电性接触垫310与一第一叉状导线311的第一线路部31、一具有一第二电性接触垫320与一第二叉状导线321的第二线路部32、以及一具有多个第三电性接触垫330与多个导线331的第三线路部33。
于本实施例中，上层的第一电性接触垫310、第二电性接触垫320及第三电性接触垫330的任一者没有重叠于下层的第一电性接触垫210、第二电性接触垫220及第三电性接触垫230的任一者，且上层的导线331可对应该第三电性接触垫230的形状。
于另一实施例中，如图3B及图3B’所示，上层的第一电性接触垫310与第三电性接触垫330分别重叠下层的第三电性接触垫230，且可通过形成于绝缘层300中的导电盲孔34而使上下层的电性接触垫相互电性连接，亦即该些线路结构2a,3a共用至少一导电盲孔34。
综上所述，本发明的线路结构及叠层组合通过共用该第一电性接触垫，即可达到测试线路泄漏及测试断路断开的功效，故相比于现有两种线路结构的布设(需五个电性接触垫)，本发明的线路结构至少可减少布设至少一电性接触垫(如该线路结构2a只需四个电性接触垫)，因而不仅能缩减载体的布设空间，以利于半导体封装件满足微小化的需求，且方便电路布局，以降低制作产品的成本。
上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。
Claims (8)
1.一种线路结构，其特征为，该线路结构包括：
第一线路部，其具有第一电性接触垫与第一叉状导线；
第二线路部，其具有第二电性接触垫与第二叉状导线，其中，该第一叉状导线与该第二叉状导线为交错布设且相互分离；以及
第三线路部，其具有一第三电性接触垫与另一第三电性接触垫，且该第三电性接触垫连接该第一电性接触垫，
其中，具有该第三电性接触垫的该第三线路部未电性连接具有该第二叉状导线的该第二线路部而电性断路该第二线路部。
2.根据权利要求1所述的线路结构，其特征为，该第一电性接触垫连接该第一叉状导线。
3.根据权利要求1所述的线路结构，其特征为，该第二电性接触垫连接该第二叉状导线。
4.根据权利要求1所述的线路结构，其特征为，该第一线路部未电性连接该第二线路部。
5.根据权利要求1所述的线路结构，其特征为，该第一叉状导线位于该第一电性接触垫与该第二电性接触垫之间。
6.根据权利要求1所述的线路结构，其特征为，该第二叉状导线位于该第一电性接触垫与该第二电性接触垫之间。
7.根据权利要求1所述的线路结构，其特征为，该第一电性接触垫与该第三电性接触垫及该另一第三电性接触垫为并联。
8.一种叠层组合，为包含多个根据权利要求1至7的其中一者所述的线路结构，且任二该线路结构共用至少一导电盲孔。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW105132173A TWI604583B (zh) | 2016-10-05 | 2016-10-05 | 線路結構及疊層組合 |
| TW105132173 | 2016-10-05 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107919292A CN107919292A (zh) | 2018-04-17 |
| CN107919292B true CN107919292B (zh) | 2020-04-21 |
Family
ID=61023200
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610896698.9A Active CN107919292B (zh) | 2016-10-05 | 2016-10-14 | 线路结构及叠层组合 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN107919292B (zh) |
| TW (1) | TWI604583B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101015055A (zh) * | 2004-09-13 | 2007-08-08 | 国际整流器公司 | 功率半导体封装 |
| CN103426857A (zh) * | 2012-05-22 | 2013-12-04 | 美国博通公司 | 晶圆级封装阻抗监测方案 |
| CN103985701A (zh) * | 2013-02-08 | 2014-08-13 | 欣兴电子股份有限公司 | 封装基板及其检测方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7247035B2 (en) * | 2000-06-20 | 2007-07-24 | Nanonexus, Inc. | Enhanced stress metal spring contactor |
| US6503765B1 (en) * | 2001-07-31 | 2003-01-07 | Xilinx, Inc. | Testing vias and contacts in integrated circuit fabrication |
| US20080088004A1 (en) * | 2006-10-17 | 2008-04-17 | Advanced Chip Engineering Technology Inc. | Wafer level package structure with build up layers |
| TWI320852B (en) * | 2007-03-22 | 2010-02-21 | Walton Advanced Eng Inc | Testing package for semiconductor testing apparatus |
| WO2013148090A2 (en) * | 2012-03-26 | 2013-10-03 | Cypress Semiconductor Corporation | Inline method to monitor ono stack quality |
-
2016
- 2016-10-05 TW TW105132173A patent/TWI604583B/zh active
- 2016-10-14 CN CN201610896698.9A patent/CN107919292B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101015055A (zh) * | 2004-09-13 | 2007-08-08 | 国际整流器公司 | 功率半导体封装 |
| CN103426857A (zh) * | 2012-05-22 | 2013-12-04 | 美国博通公司 | 晶圆级封装阻抗监测方案 |
| CN103985701A (zh) * | 2013-02-08 | 2014-08-13 | 欣兴电子股份有限公司 | 封装基板及其检测方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201814855A (zh) | 2018-04-16 |
| TWI604583B (zh) | 2017-11-01 |
| CN107919292A (zh) | 2018-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI601222B (zh) | 具有監控鏈與測試導線之積體電路測試結構 | |
| US8159254B2 (en) | Crack sensors for semiconductor devices | |
| US7498680B2 (en) | Test structure | |
| RU2447540C2 (ru) | Полупроводниковое устройство | |
| KR101768992B1 (ko) | 프로브 카드 및 이를 이용한 반도체 장치의 검사 방법 | |
| US7741716B1 (en) | Integrated circuit bond pad structures | |
| US20130299221A1 (en) | Space transformer for probe card and method of manufacturing the same | |
| CN102177582B (zh) | 用于在测试集成在半导体晶片上的多个电子器件期间并行供应电力的电路 | |
| US20080128893A1 (en) | Semiconductor package having semiconductor device featuring externally-accessible endless ring-shaped resistance circuit | |
| US9875964B2 (en) | Semiconductor device components and methods | |
| KR20150078008A (ko) | 반도체 장치, 이의 제조 방법 및 이의 테스트 방법 | |
| CN107919292B (zh) | 线路结构及叠层组合 | |
| TWI527189B (zh) | 半導體基板及其製法 | |
| KR100785838B1 (ko) | 반도체 장치 | |
| CN104851875A (zh) | 具有硅通孔的半导体结构及其制作方法和测试方法 | |
| TWI505423B (zh) | 半導體裝置之接墊結構 | |
| US7999256B2 (en) | Semiconductor device | |
| CN107017230B (zh) | 多层级芯片互连 | |
| TWM521801U (zh) | 具有高接合強度之多層結構的轉接介面板 | |
| JP2011165956A (ja) | ボールグリッドアレイ基板及び半導体装置 | |
| CN104576581A (zh) | 一种接合焊盘结构 | |
| CN116487368A (zh) | 半导体结构及其测试结构 | |
| CN104183563A (zh) | 半导体装置的接垫结构 | |
| KR20130085156A (ko) | 임베디드 토로이드 및 그 제조방법과 실리콘 인터포저 | |
| KR20100050807A (ko) | 상감법에 의한 금속배선 측정용 ｐｃｍ 테스트 패턴 및 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |