TWM521801U - 具有高接合強度之多層結構的轉接介面板 - Google Patents
具有高接合強度之多層結構的轉接介面板 Download PDFInfo
- Publication number
- TWM521801U TWM521801U TW104208501U TW104208501U TWM521801U TW M521801 U TWM521801 U TW M521801U TW 104208501 U TW104208501 U TW 104208501U TW 104208501 U TW104208501 U TW 104208501U TW M521801 U TWM521801 U TW M521801U
- Authority
- TW
- Taiwan
- Prior art keywords
- layer structure
- bonding strength
- high bonding
- contact portion
- conductive
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
- G01R31/2889—Interfaces, e.g. between probe and tester
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Geometry (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
本創作涉及晶圓測試領域,特別是指一種具有高接合強度之多層結構的轉接介面板。
在半導體產業的製造流程上,主要可分成IC設計、晶圓製程、晶圓測試及晶圓封裝四大步驟。而其中所謂的晶圓測試步驟,就是對晶圓上的每顆晶粒進行電性特性檢測,以檢測出並淘汰晶圓上的不合格晶粒。更進一步來說,當進行晶圓測試時,主要是利用晶圓探針卡上的探針刺入晶粒上的接觸墊(Pad)以形成電性接觸,然後再將經由探針所測得的測試訊號送往自動測試設備(ATE)進行分析與判斷,以取得晶圓上的每顆晶粒的電性特性測試結果,如此一來,便可防止“晶圓於上游製程產生缺陷後仍繼續加工至完成品產出”之情事。
由於探針卡不易製造且造價昂貴,目前業界多利用“晶圓測試用連接器直接接觸晶圓”的電性導通方式來取代習用“以昂貴的探針卡連接探頭與載板”的電性導通方式。晶圓測試用連接器主要包括一轉接介面板(Interposer)與一PCB母板(Probe card PCB),而上述兩者之間常使用錫球焊接的方式以形成電性接點。惟,這類的晶圓測試用轉接介面板的剖面結構如圖1所示,存在因受到如下熱衝擊而發生損壞的問題:1.植錫球時之熱衝擊;2.電鍍程序中之鍍層應力變化;3.解焊重工之熱衝擊,但以應用過程受高熱的
破壞力為最大。
隨著半導體製程技術的進步,半導體元件的尺寸愈來愈小,而積體電路也愈來愈精密,使得晶圓層級的分析量測越趨困難。除了積體電路運作時的準確性及效率必需提高之外,晶圓、半導體元件及積體電路的測試技術是在諸多新元件、製程技術及新材料開發等,所不可或缺之重要技術,特別是晶圓層級的測試更為重要。
因此,本新型創作人有鑒於習知之轉接介面板的設計實在有其改良之必要性,遂以其多年從事相關領域的設計及製造經驗,積極地研究如何能在有效節省成本的前提下完成各式晶圓測試需求,在各方條件的審慎考量下終於開發出本新型。
本創作之主要目的在於提供一種晶圓測試介面組件及其轉接介面板之改良結構,目的在於解決採錫球焊接方式構裝電性接點所產生之缺點,以及改善習知之操作方式。
為實現上述目的及功效,本創作採用以下技術方案:一種具有高接合強度之多層結構的轉接介面板,適用於晶圓測試,該具有高接合強度之多層結構的轉接介面板包括一核心基板及至少一薄膜層結構。該核心基板之表面上設有一線路層,該線路層具有至少一導線線頭;該薄膜層結構疊設於該核心基板之表面上並覆蓋該線路層,該薄膜層結構具有至少一導電盲孔,且至少一該導電盲孔之底端導體同時接觸相對應的至少一該導線線頭及該核心基板之部分表面。
本創作另外採用以下技術方案:一種具有高接合強度之多層結構的轉接介面板,適用於晶圓測試,該具有高接合強度之多層結構的轉接介面板包括依序疊設而成的複數個薄膜層結構。其改良在於,任一該薄膜層結構具有至少一第一導電盲孔,任一該薄
膜層結構之表面上設有一電性連接至少一該第一導電盲孔的互連層,且該互連層包含至少一導線線頭,而另一該薄膜層結構具有至少一第二導電盲孔,且至少一該第二導電盲孔之底端導體同時接觸相對應的至少一該導線線頭及任一該薄膜層結構之部分表面。
本創作具有以下有益效果:本創作透過“薄膜層結構中之導電盲孔的底端同時與相對應的導線線頭及核心基板之部分表面相接觸”及“任一個薄膜層結構中之導電盲孔的底端同時與相對應的導線線頭及相鄰的另一個薄膜層結構之部分表面相接觸”的設計,除平面的接合面積外,亦可增加垂直方向上的接合面積,並可藉由導電盲孔中之鍍層沉積來增加層間的結合力,以增進本創作具有多層結構的轉接介面板抵禦熱衝擊及應力變化的能力。
為使能更進一步瞭解本創作的特徵及技術內容,請參閱以下有關本創作的詳細說明與附圖,然而所附圖式僅提供參考與說明用,並非用來對本創作加以限制者。
1‧‧‧具有多層結構的轉接介面板
10‧‧‧核心基板
11‧‧‧線路層
111‧‧‧導線線頭
20‧‧‧薄膜層結構
21‧‧‧薄膜介電層
22‧‧‧導電盲孔
221‧‧‧電性接觸部
2211‧‧‧主要區域
2212‧‧‧周邊區域
222‧‧‧周邊接觸部
20’‧‧‧第一薄膜層結構
22’‧‧‧第一導電盲孔
23‧‧‧互連層
231‧‧‧導線線頭
20”‧‧‧第二薄膜層結構
22”‧‧‧第二導電盲孔
30‧‧‧防焊層
40‧‧‧電性連接墊
41‧‧‧最表層晶圓測試點
D‧‧‧導電盲孔之孔徑
W‧‧‧導線線頭之寬度
圖1為一般常見的晶圓測試用轉接介面板的結構示意圖。
圖2為本創作第一實施例之具有高接合強度之多層結構的轉接介面板的結構示意圖(一)。
圖3為本創作之具有高接合強度之多層結構的轉接介面板上之導電盲孔、線路層與核心基板之間的連結關係示意圖(一)。
圖4為本創作第一實施例之具有高接合強度之多層結構的轉接介面板的結構示意圖(二)。
圖5為本創作之具有高接合強度之多層結構的轉接介面板上之電性連接墊的平面示意圖(一)。
圖6為本創作之具有高接合強度之多層結構的轉接介面板上之電性連接墊的平面示意圖(二)。
圖7為本創作第二實施例之具有高接合強度之多層結構的轉接介面板的結構示意圖。
圖8為本創作之具有高接合強度之多層結構的轉接介面板上之導電盲孔、線路層與核心基板之間的連結關係示意圖(二)。
本創作所揭露之技術內容主要係關於晶圓測試介面組件之轉接載板(Interposer)之內部互連元件的新佈局設計,相較於“層間疊孔結構(Stack-via)的連接方式”,將有助於產品耐熱衝擊性的提升。
下文中特舉多個實施例,並配合所附圖式來說明本創作的結構設計、各元件的作用以及元件間的關係,讓熟悉此技藝之人士可經由實施例之內容將本創作據以實現。須說明的是,熟悉此技藝之人士在不悖離本創作的精神下所為各種修飾與變更,均屬於本創作的範疇。
請參閱圖2,為本創作第一實施例之一種實施態樣的結構示意圖。本實施例提供一種具有多層結構的轉接介面板1,其包括一核心基板10及一疊設於核心基板10上的薄膜層結構20。
本實施例中,核心基板10可為一雙面核心基板,較佳為一結合多層壓合、增層或兩者合一的核心基板;核心基板10之中設有一內連接結構(圖2中未繪示),且核心基板10之表面上設有一電性連接內連接結構的線路層11,其中線路層11具有至少一個導線線頭111。附帶一提,內連接結構可包含金屬導線(橫向)、接觸窗(指薄膜層開孔)及金屬層(指縱向電鍍填孔)等元件結構,而該等元件結構的佈局設計係可依電路設計需求而決定。
薄膜層結構20覆蓋線路層11,薄膜層結構20可包括一薄膜
介電層21及至少一個形成於薄膜介電層21之中的導電盲孔22。薄膜介電層21的加工材料可以乾膜(Dry Film)或濕膜(Wet Film)的形式存在,並經由製程加工完成,且其材料屬性可為低介電常數(low-Dk)或高介電常數(high-Dk),而導電盲孔22可透過雷射鑽孔或微影蝕刻製程、並配合電鍍製程或填充導電材料(如導電銀漿)的方式而形成。值得注意的是,每一個導電盲孔22之底端係同時與相對應的導線線頭111及核心基板10之部分表面相接觸,藉此,可增加垂直方向上的接合面積,且可藉由導電盲孔22中之鍍層來增加層間的結合力,以增進本創作具有多層結構的轉接介面板1抵禦熱衝擊的能力。
雖然在圖2所示之具有多層結構的轉接介面板1中,薄膜層結構20的數量有兩個,而每一個薄膜層結構20中之導電盲孔22的數量有兩個,但是對於本實施例之其他實施態樣,薄膜層結構20和導電盲孔22的數量可以有三個以上。換句話說,圖2所示之薄膜層結構20和導電盲孔22的數量僅供舉例說明,並不限定本創作。薄膜層結構20和導電盲孔22的數量係可依電路設計的需求(如提升佈線密度)而決定。
請一併參閱圖2及圖3,進一步說明導電盲孔22、線路層11和核心基板10之間的接觸關係。導電盲孔22在接觸設計上包括一電性接觸部221及一由電性接觸部221延伸所形成的周邊接觸部222,其中電性接觸部221之主要部分用以連接相對應的導線線頭111,周邊接觸部222用以連接核心基板10之部分表面。
更進一步來說,電性接觸部221之底面可定義一大小與外形大致與導線線頭111相對應的主要區域2211及一至少部分地圍繞於主要區域2211的周邊區域2212,其中主要區域2211與導線線頭111之頂面相接觸。另外,周邊接觸部222由電性接觸部221之周邊區域2212延伸所形成且凸伸出電性接觸部221之底面,周邊接觸部222包覆導線線頭111之環側面,並同時與核心基板10
之部分表面相接觸。
請參閱圖4,為本創作第一實施例之另一種實施態樣的結構示意圖。本實施例所提供之具有多層結構的轉接介面板1也可包括依序疊設於核心基板10上的複數個薄膜層結構20,例如第一薄膜層結構20’及第二薄膜層結構20”。而值得注意的是,上述導電盲孔22的接觸設計也可用於相鄰的第一和第二薄膜層結構20’、20”之間。
更進一步來說,第一薄膜層結構20’具有至少一個第一導電盲孔22’,且第一薄膜層結構20’之表面上設有一電性連接第一導電盲孔22’的互連層23,其中互連層23亦具有至少一個導線線頭231。第二薄膜層結構20”具有至少一個第二導電盲孔22”,且第二導電盲孔22”與相對應的第一導電盲孔22’的相對位置偏離一預定距離。第二薄膜層結構20”覆蓋互連層23,且第二導電盲孔22”之底端係同時與相對應的導線線頭231及相鄰的第一薄膜層結構20’之部分表面相接觸,藉此,可更增進本創作具有多層結構的轉接介面板1抵禦熱衝擊的能力。
請一併參閱圖2、圖5及圖6,本創作具有多層結構的轉接介面板1為了要和測試設備之印刷電路板或載台上之晶圓(圖中未繪示)電性連接,以利晶圓製造過程中之階段測試或晶圓封裝後之最終測試進行,位於最外層的線路薄膜層結構20上設有一防焊層30及一外露於防焊層30的電性連接墊40,其中每一個最表層晶圓測試點41係位於相對應的一個導電盲孔22上且彼此電性連接。
本實施例中,電性連接墊40可呈矩陣式排列(如圖4所示)或呈環繞式排列(如圖5所示),而每一個最表層晶圓測試點41上可植設一錫球,以作為晶圓測試所需之電性接點。須說明的是,本創作在實際實施時,電性連接墊40之複數個最表層晶圓測試點41的佈排方式以及數量、形狀和尺寸比例等,係可依電路設計的
需求(如提升佈線密度)而決定,本創作並不對此加以限制。
請參閱圖7,為本創作第二實施例之結構示意圖。並請配合參閱圖8所示,本實施例與上述實施例之差異在於,薄膜層結構20中,至少一個導電盲孔22之孔徑D係大於相對應的線頭結構111之寬度W。
更進一步來說,電性接觸部221之底面係定義出一大小與外形大致與導線線頭111相對應的主要區域2211及一完全圍繞主要區域2211的周邊區域2212。據此,導電盲孔22之周邊接觸部222可完全包覆住導線線頭111之環側面,並同時與核心基板10之部分表面相接觸。
綜上所述,本創作與現有技術相比,至少具有下列之優點:首先,本創作透過“薄膜層結構中之導電盲孔的底端同時與相對應的導線線頭及核心基板之部分表面相接觸”及“任一個薄膜層結構中之導電盲孔的底端同時與相對應的導線線頭及相鄰的另一個薄膜層結構之部分表面相接觸”的設計,可使得垂直方向上的接合面積大幅增加,並可藉由導電盲孔中之鍍層來增加層間的結合力,以增進本創作具有多層結構的轉接介面板抵禦熱衝擊的能力。
以上所述僅為本創作的實施例,其並非用以限定本創作的專利保護範圍。任何熟習相像技藝者,在不脫離本創作的精神與範圍內,所作的更動及潤飾的等效替換,仍落入本創作的專利保護範圍內。
1‧‧‧具有多層結構的轉接介面板
10‧‧‧核心基板
11‧‧‧線路層
111‧‧‧導線線頭
20‧‧‧薄膜層結構
21‧‧‧薄膜介電層
22‧‧‧導電盲孔
221‧‧‧電性接觸部
222‧‧‧周邊接觸部
40‧‧‧電性連接墊
41‧‧‧最表層晶圓測試點
Claims (14)
- 一種具有高接合強度之多層結構的轉接介面板,適用於晶圓測試,該具有高接合強度之多層結構的轉接介面板包括:一核心基板,其表面上設有一線路層,該線路層具有至少一導線線頭;以及一薄膜層結構,其疊設於該核心基板之表面上並覆蓋該線路層,該薄膜層結構具有至少一導電盲孔,且至少一該導電盲孔之底端導體同時接觸至少一該導線線頭及該核心基板之部分表面。
- 如請求項1所述的具有高接合強度之多層結構的轉接介面板,其中,至少一該導電盲孔包含一電性接觸部及一從該電性接觸部延伸所形成的周邊接觸部,該電性接觸部與至少一該導線線頭相互接觸,該周邊接觸部與該薄膜層結構之部分表面相互接觸。
- 如請求項2所述的具有高接合強度之多層結構的轉接介面板,其中至少一該導電盲孔之該電性接觸部具有一相對應於該導線線頭的主要區域及一圍繞於該主要區域的其中一部分的周邊區域,而該周邊接觸部從該周邊區域延伸所形成。
- 如請求項3所述的具有高接合強度之多層結構的轉接介面板,其中該周邊區域圍繞該主要區域的其餘部分。
- 如請求項1所述的具有高接合強度之多層結構的轉接介面板,其中該薄膜層結構上設有一電性連接墊。
- 如請求項5所述的具有高接合強度之多層結構的轉接介面板,其中由該電性連接墊所延伸之複數個最表層晶圓測試點呈矩陣式排列或環繞式排列。
- 一種具有高接合強度之多層結構的轉接介面板,適用於晶圓測試,該具有高接合強度之多層結構的轉接介面板包括依序疊設而成的複數個線路薄膜層結構,其改良在於,任一該薄膜層結 構具有至少一第一導電盲孔,任一該薄膜層結構之表面上設有一電性連接至少一該第一導電盲孔的互連層,且該互連層包含至少一導線線頭,而另一該薄膜層結構具有至少一第二導電盲孔,且至少一該第二導電盲孔之底端導體同時接觸相對應的至少一該導線線頭及任一該薄膜層結構之部分表面。
- 如請求項7所述的具有高接合強度之多層結構的轉接介面板,其中至少一該第一導電盲孔及至少一該第二導電盲孔各包含一電性接觸部及一從該電性接觸部延伸所形成的周邊接觸部,該電性接觸部用以與相對應的至少一該導線線頭相接觸,該周邊接觸部用以與任一該薄膜層結構之部分表面相接觸。
- 如請求項8所述的具有高接合強度之多層結構的轉接介面板,其中至少一該第一導電盲孔及至少一該第二導電盲孔之該電性接觸部具有一相對應於該導線線頭的主要區域及一至少部分地圍繞於該主要區域的周邊區域,而該周邊接觸部係從該周邊區域延伸所形成。
- 如請求項9所述的具有高接合強度之多層結構的轉接介面板,其中該周邊區域更完全圍繞該主要區域。
- 如請求項7所述的具有高接合強度之多層結構的轉接介面板,其中位於最外層之該薄膜層結構上設有一電性連接墊。
- 如請求項11所述的具有高接合強度之多層結構的轉接介面板,其中由該電性連接墊所延伸之複數個最表層晶圓測試點呈矩陣式排列或環繞式排列。
- 如請求項12所述的具有高接合強度之多層結構的轉接介面板,其中每一個該最表層晶圓測試點上皆設有一導電凸塊。
- 如請求項7所述的具有高接合強度之多層結構的轉接介面板,其中至少一該第一導電盲孔與相對應的至少一該第二導電盲孔的相對位置偏離一預定距離。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW104208501U TWM521801U (zh) | 2015-05-29 | 2015-05-29 | 具有高接合強度之多層結構的轉接介面板 |
CN201620080751.3U CN205376474U (zh) | 2015-05-29 | 2016-01-27 | 具有高接合强度的多层结构的转接介面板 |
US15/159,031 US20160349315A1 (en) | 2015-05-29 | 2016-05-19 | Multilayer interposer with high bonding strength |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW104208501U TWM521801U (zh) | 2015-05-29 | 2015-05-29 | 具有高接合強度之多層結構的轉接介面板 |
Publications (1)
Publication Number | Publication Date |
---|---|
TWM521801U true TWM521801U (zh) | 2016-05-11 |
Family
ID=56270337
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW104208501U TWM521801U (zh) | 2015-05-29 | 2015-05-29 | 具有高接合強度之多層結構的轉接介面板 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20160349315A1 (zh) |
CN (1) | CN205376474U (zh) |
TW (1) | TWM521801U (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109669059B (zh) * | 2017-10-17 | 2021-03-16 | 中华精测科技股份有限公司 | 调整电源信号阻抗之电路结构及其半导体测试接口系统 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6133139A (en) * | 1997-10-08 | 2000-10-17 | International Business Machines Corporation | Self-aligned composite insulator with sub-half-micron multilevel high density electrical interconnections and process thereof |
US6187652B1 (en) * | 1998-09-14 | 2001-02-13 | Fujitsu Limited | Method of fabrication of multiple-layer high density substrate |
JP2001185614A (ja) * | 1999-12-22 | 2001-07-06 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
US7652213B2 (en) * | 2004-04-06 | 2010-01-26 | Murata Manufacturing Co., Ltd. | Internal conductor connection structure and multilayer substrate |
TWM455979U (zh) * | 2012-09-21 | 2013-06-21 | Chunghwa Prec Test Tech Co Ltd | 微小間距測試載板結構 |
-
2015
- 2015-05-29 TW TW104208501U patent/TWM521801U/zh unknown
-
2016
- 2016-01-27 CN CN201620080751.3U patent/CN205376474U/zh active Active
- 2016-05-19 US US15/159,031 patent/US20160349315A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
CN205376474U (zh) | 2016-07-06 |
US20160349315A1 (en) | 2016-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11193953B2 (en) | 3D chip testing through micro-C4 interface | |
TWI496259B (zh) | 封裝裝置及其製造方法 | |
TWM459517U (zh) | 封裝基板 | |
US20140084955A1 (en) | Fine pitch interposer structure | |
TWI525769B (zh) | 封裝基板及其製法 | |
TWI453425B (zh) | 晶片電性偵測裝置及其形成方法 | |
US10129980B2 (en) | Circuit board and electronic component device | |
CN110531125B (zh) | 空间转换器、探针卡及其制造方法 | |
TWM521177U (zh) | 超微間距測試介面板 | |
TW201810484A (zh) | 晶圓測試介面組件及其嵌埋被動元件之轉接介面板結構 | |
KR20220067633A (ko) | 반도체 패키지 | |
CN113496983A (zh) | 半导体封装载板及其制法与半导体封装制程 | |
JP2715793B2 (ja) | 半導体装置及びその製造方法 | |
TWM521801U (zh) | 具有高接合強度之多層結構的轉接介面板 | |
KR100959859B1 (ko) | 전자부품 내장 기판 형성방법 | |
TWI605255B (zh) | 堆疊式測試介面板件及其製造方法 | |
TWM462949U (zh) | 封裝基板 | |
JP5764897B2 (ja) | 半導体パッケージ基板の検査方法 | |
TWI663666B (zh) | 嵌埋被動元件之轉接介面板結構的製造方法 | |
JP2003283145A (ja) | 多層配線板の位置ずれ検査方法 | |
TW202035990A (zh) | 檢測裝置及其製法 | |
TWI829063B (zh) | 測試基板及其製造方法及探針卡 | |
WO2024036910A1 (zh) | 检测封装芯片性能的结构及方法 | |
TWI505757B (zh) | A circuit board with embedded components | |
TWI604583B (zh) | 線路結構及疊層組合 |