TWI829063B - 測試基板及其製造方法及探針卡 - Google Patents

測試基板及其製造方法及探針卡 Download PDF

Info

Publication number
TWI829063B
TWI829063B TW110149526A TW110149526A TWI829063B TW I829063 B TWI829063 B TW I829063B TW 110149526 A TW110149526 A TW 110149526A TW 110149526 A TW110149526 A TW 110149526A TW I829063 B TWI829063 B TW I829063B
Authority
TW
Taiwan
Prior art keywords
conductive pattern
build
substrate
conductive
test substrate
Prior art date
Application number
TW110149526A
Other languages
English (en)
Other versions
TW202326146A (zh
Inventor
徐文元
周浚雄
Original Assignee
漢民測試系統股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 漢民測試系統股份有限公司 filed Critical 漢民測試系統股份有限公司
Priority to TW110149526A priority Critical patent/TWI829063B/zh
Priority to US17/687,671 priority patent/US20230213555A1/en
Priority to CN202210524882.6A priority patent/CN116419486A/zh
Publication of TW202326146A publication Critical patent/TW202326146A/zh
Application granted granted Critical
Publication of TWI829063B publication Critical patent/TWI829063B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07342—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07314—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination

Abstract

一種測試基板，包括基底以及第一增層結構。基底具有相對的第一表面與第二表面。基底包括第一導電圖案。第一導電圖案包括多個導電連接件，且每一導電連接件由基底的第一表面貫穿至第二表面。第一增層結構設置於第一表面上。第一增層結構具有第二導電圖案。第一導電圖案電性連接至第二導電圖案，且第一導電圖案的尺寸大於等於第二導電圖案的尺寸。另提供一種測試基板的製造方法與一種探針卡。

Description

測試基板及其製造方法及探針卡
本發明是有關於一種基板及其製造方法及測試裝置，且特別是有關於一種測試基板及其製造方法及探針卡。
一般而言，探針卡的測試基板具有相對的探針端與印刷電路板端，探針端用於連接晶圓，隨著半導體製程不斷微縮，晶圓上的金屬墊(Pad)密度隨之增加，間距縮小，探針也必需跟著縮小間距，如此一來，相應的測試基板與探針卡設計變得極為重要。因此如何降低探針卡的製造成本及提高良率與可靠度實為一種挑戰。
本發明提供一種測試基板及其製造方法及探針卡，其可以降低探針卡的製造成本及提高良率。
本發明的一種測試基板，包括基底以及第一增層結構。基底具有相對的第一表面與第二表面。基底包括第一導電圖案。 第一導電圖案包括多個導電連接件，且每一導電連接件由基底的第一表面貫穿至第二表面。第一增層結構設置於第一表面上。第一增層結構具有第二導電圖案。第一導電圖案電性連接至第二導電圖案，且第一導電圖案的尺寸大於等於第二導電圖案的尺寸。
在本發明的一實施例中，上述的第一增層結構由多個第一圖案化導電層與多個第一介電層交替堆疊所組成。
在本發明的一實施例中，上述的測試基板更包括第二增層結構。第二增層結構設置於第一增層結構相對於基底的表面上。第一增層結構與第二增層結構之間包括介電質對介電質接合介面和金屬對金屬接合介面的第一接合介面。
在本發明的一實施例中，上述的第二增層結構由多個第二圖案化導電層與多個第二介電層交替堆疊所組成。
在本發明的一實施例中，上述的測試基板更包括線路載板。線路載板設置於第二表面上。線路載板包括多層陶瓷載板或多層有機載板。
在本發明的一實施例中，上述的基底與線路載板之間包括介電質對介電質接合介面和金屬對金屬接合介面的第二接合介面，或基底與線路載板之間包括多個導電端子。
本發明的一種測試基板的製造方法至少包括以下步驟。提供具有相對的第一表面與第二表面的基底。形成第一導電圖案於基底內，其中第一導電圖案包括多個導電連接件，且每一導電連接件由基底的第一表面貫穿至第二表面。執行增層製程，以於 第一表面上形成第一增層結構。第一增層結構具有第二導電圖案。第一導電圖案電性連接至第二導電圖案。第一導電圖案的尺寸大於等於第二導電圖案的尺寸。
在本發明的一實施例中，上述的製造方法更包括以下步驟。藉由混合接合製程將第二增層結構接合於第一增層結構上。
在本發明的一實施例中，上述的製造方法更包括以下步驟。藉由混合接合製程將線路載板接合於第二表面上。藉由多個導電端子將線路載板接合於第二表面上。
本發明的一種探針卡，包括測試基板、多個探針以及印刷電路板。測試基板，包括基底以及第一增層結構。基底具有相對的第一表面與第二表面。基底包括第一導電圖案。第一導電圖案包括多個導電連接件，且每一導電連接件由基底的第一表面貫穿至第二表面。第一增層結構設置於第一表面上。第一增層結構具有第二導電圖案。第一導電圖案電性連接至第二導電圖案，且第一導電圖案的尺寸大於等於第二導電圖案的尺寸。測試基板位於印刷電路板與多個探針之間。
基於上述，本發明的測試基板結合具有貫穿基底兩表面的多個導電連接件與增層結構的設計，於製程過程可以在兩表面上同時進行電性測試準確監控生產良率。最後在完成測試基板的製作後，只需將測試基板進行切割，取下良品即可接續後續製程完成所需的探針卡，如此一來，可以降低製造成本及提高良率與可靠度。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
10:飛針測試工具
20:載板
30:線路載板
40:導電端子
50:底填充材料
60:探針
70:印刷電路板
100、200、200A、300、400:測試基板
110:基底
110a:第一表面
110b:第二表面
112:第一導電圖案
114:導電連接件
120:第一增層結構
122:第二導電圖案(第一圖案化導電層)
124:第一介電層
130:第二增層結構
132:第二圖案化導電層
134:第二介電層
B:不良品
C、C1:探針卡
G:良品
L:雷射工具
S1:第一接合介面
S2:第二接合介面
圖1A至圖1C是依據本發明一些實施例的測試基板的部分製造方法的部分剖面示意圖。
圖1D是依照本發明一些實施例的測試基板進行電性測試的剖面示意圖。
圖1E是依照本發明一些實施例的測試基板的俯視示意圖。
圖2A至圖2C是依據本發明一些實施例的測試基板的部分製造方法的部分剖面示意圖。
圖3是依據本發明一些實施例的測試基板的部分剖面示意圖。
圖4是依據本發明一些實施例的測試基板的部分剖面示意圖。
圖5是依據本發明一些實施例的探針卡的部分剖面示意圖。
圖6是依據本發明一些實施例的探針卡的部分剖面示意圖。
本文所使用之方向用語(例如，上、下、右、左、前、後、頂部、底部)僅作為參看所繪圖式使用且不意欲暗示絕對定 向。
除非另有明確說明，否則本文所述任何方法絕不意欲被解釋為要求按特定順序執行其步驟。
參照本實施例之圖式以更全面地闡述本發明。然而，本發明亦可以各種不同的形式體現，而不應限於本文中所述之實施例。圖式中的層或區域的厚度、尺寸或大小會為了清楚起見而放大。相同或相似之參考號碼表示相同或相似之元件，以下段落將不再一一贅述。
圖1A至圖1C是依據本發明一些實施例的測試基板的部分製造方法的部分剖面示意圖。圖1D是依照本發明一些實施例的測試基板進行電性測試的剖面示意圖。圖1E是依照本發明一些實施例的測試基板的俯視示意圖。
請參照圖1A，在本實施例中，測試基板的製造過程可以包括以下步驟。首先，提供具有相對的第一表面110a與第二表面110b的基底110。在一些實施例中，基板110的材料可以為玻璃、矽晶圓或其他適宜可以承受後續的製程且可以用於形成後續導電圖案的材料。
請參照圖1B，於基底110內形成第一導電圖案112，其中第一導電圖案112包括多個導電連接件114，且每一導電連接件114由基底110的第一表面110a貫穿至第二表面110b。在此，第一導電圖案112可以先藉由適宜的鑽孔(drilling)製程形成所需的孔槽，再藉由填充、網版印刷、化鍍，電鍍或其組合的製程於孔 槽內形成導電材料，其中導電材料可以是由金屬(如銅、鋁、鎳、金、銀、錫、鉑、鈀)、石墨或其他適宜的導電材料所組成，但本發明不限於此。
請參照圖1C至圖1E，執行增層(build up)製程，以於第一表面110a上形成第一增層結構120，其中第一增層結構120具有第二導電圖案122，且第一導電圖案112電性連接至第二導電圖案122。此外，第一導電圖案112的尺寸可以大於等於第二導電圖案122的尺寸，經過上述製程後即可大致上完成本實施例之測試基板100的製作。據此，本實施例的測試基板100結合具有貫穿基底兩表面(第一表面110a與第二表面110b)的多個導電連接件114與增層結構(第一增層結構120)的設計，於製程過程可以在兩表面(第一表面110a與第二表面110b)上同時進行電性測試(如在第一表面110a與第二表面110b藉由飛針測試(Flying probe)工具10進行電性測試，如圖1D所示)準確監控生產良率。最後在完成測試基板100的製作後，只需將測試基板100進行切割，取下良品(如在圖1E中的部分矩形區塊可以為良品G，部分矩形區塊可以為不良品B)即可接續後續製程完成所需的探針卡，如此一來，可以降低製造成本及提高良率與可靠度。
在一些實施例中，當基底110的導電圖案(第一導電圖案112)的尺寸大於增層結構(第一增層結構120)的導電圖案(第二導電圖案122)的尺寸的設計，可以滿足測試基板100兩端的間距落差。因此，可以進一步在滿足測試基板100兩端的間距落差的同 時降低製造成本及提高良率與可靠度，但本發明不限於此，第一導電圖案112的尺寸也可以等於第二導電圖案122的尺寸。在此，第一導電圖案112的尺寸與第二導電圖案122的尺寸可以是第一導電圖案112的間距與第二導電圖案122的間距，且間距的定義可以為第一導電圖案112與第二導電圖案122的相鄰兩個金屬接墊中心點的距離，但本發明不限於此，可以是任何其他適宜的尺寸定義。此外，圖1C的剖面示意圖可以是對應於圖1E中的任一個矩形區塊。
在一些實施例中，測試基板兩端的接合間距例如是印刷電路板端介於500微米至1000微米之間，而探針端至少小於40微米。此外，基底110與第一增層結構120之間的接合間距介於測試基板兩端的接合間距之間，舉例而言，基底110與第一增層結構120之間的接合間距例如是200微米，但本發明不限於此，前述接合間距皆可以視實際設計上的需求進行調整。
在一些實施例中，由於是藉由增層製程將第一增層結構120形成於基底110上，因此，基底110與第一增層結構120之間可以不使用錫球/錫膏進行接合，進而可以避免迴焊(reflow)後薄膜與基底易橋接失敗不易成功結合之問題，但本發明不限於此。
在一些實施例中，第一增層結構120由多個第一圖案化導電層(如第二導電圖案122)與多個第一介電層124(薄膜)交替堆疊所組成，其中多個第一圖案化導電層(如第二導電圖案122)的材料可包括銅、金、鎳、鋁、鉑、錫、其組合、其合金或其他合適 的導電材料，而第一介電層124的材料可包括氟膜(Polyfluoroalkoxy,PFA)、液態絕緣材料、乾膜(dry film)或其他合適的電性絕緣材料。
在一些實施例中，第一增層結構120直接增層在基底110上，換句話說，第一增層結構120直接接觸基底110。進一步而言，相較於陶瓷通孔(Through ceramic via,TCV)材料特性不穩定、尺寸有限制，以及高成本(高於玻璃通孔10倍以上)結構而言，依照實際設計上的需求，當本實施例的基底110的材料為玻璃時，導電連接件114可以視為玻璃通孔(Through glass via,TGV)，當本實施例的基底110的材料為矽晶圓時，導電連接件114可以視為矽通孔(Through silicon via,TSV)，而前述基底110皆可以直接在上面增層形成薄膜結構(第一增層結構120)，因此可以克服陶瓷通孔所產生的問題，但本發明不限於此。
在此必須說明的是，以下實施例沿用上述實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明，關於省略部分的說明可參考前述實施例，下述實施例不再重複贅述。
圖2A至圖2C是依據本發明一些實施例的測試基板的部分製造方法的部分剖面示意圖。請參照圖2A至圖2C，本實施例的測試基板200於第一增層結構120上形成第二增層結構130，因此可以進一步應用於高I/O數且較複雜的晶片，其中第二增層結構130的間距可以是小於第一增層結構120，第二增層結構130 可以與第一增層結構120電性連接以形成扇出線路(Fan-out)。測試基板200的製造過程至少包括以下步驟，首先，如圖2A至圖2B所示，可以接續圖1C的結構，於第一增層結構120上接合第二增層結構130，其中第二增層結構130可以先形成於載板20上。在此，載板20可以是玻璃載板，但本發明不限於此。
進一步而言，例如是可以藉由混合接合(hybrid bonding)製程將第二增層結構130接合於第一增層結構120上，因此，第一增層結構120與第二增層結構130之間會包括介電質(dielectric)對介電質接合介面和金屬(metal)對金屬接合介面的第一接合介面S1，但本發明不限於此。
接著，如圖2B至圖2C所示，在第二增層結構130接合於第一增層結構120上之後，可以藉由雷射工具L進行雷射剝離(laser debonding)製程將載板20移除，但本發明不限於此，載板20也可以藉由其他適宜的製程移除。經過上述製程後即可大致上完成本實施例之測試基板200的製作。
在一些實施例中，第二增層結構130由多個第二圖案化導電層132與多個第二介電層134交替堆疊所組成，其中多個第二圖案化導電層132的材料可包括銅、金、鎳、鋁、鉑、錫、其組合、其合金或其他合適的導電材料，而第二介電層134的材料可包括聚酰亞胺、苯並環丁烯、聚苯並噁唑或其他合適的電性絕緣材料。
圖3是依據本發明一些實施例的測試基板的部分剖面示 意圖。請參照圖3，相較於測試基板200而言，本實施例的測試基板300進一步於基底110的第二表面110b上接合線路載板30，因此可以進一步應用於更高I/O數且較複雜的晶片。在此，線路載板30可以包括多層陶瓷載板(Multi-layer ceramic,MLC)或多層有機載板(Multi-layer organic,MLO)。
在一些實施例中，當線路載板30為多層陶瓷載板時，可以藉由混合接合製程將線路載板30接合於第二表面110b上，使線路載板30電性連接至基底110，因此，基底110與線路載板30之間會包括介電質對介電質接合介面和金屬對金屬接合介面的第二接合介面S2，但本發明不限於此，在其他實施例中，基底110與線路載板30之間可以藉由其他方式進行接合。
圖4是依據本發明一些實施例的測試基板的部分剖面示意圖。請參照圖4，相較於測試基板300而言，本實施例的測試基板400藉由多個導電端子40將線路載板30接合於第二表面110b上，換句話說，基底110與線路載板30之間可以包括多個導電端子40。在此，導電端子40可以是銅核球與錫膏的組合，但本發明不限於此。
在本實施例中，測試基板400更包括底填充材料(Underfill)50，其中底填充材料50可以利用毛細作用滲透到導電端子40之間，以完整包覆每一顆焊點並加熱固化，藉此有效提高焊點的機械強度，進而提高測試基板400的可靠度，但本發明不限於此。在此，底填充材料50例如是環氧樹脂(epoxy)。
圖5是依據本發明一些實施例的探針卡的部分剖面示意圖。請參照圖5，本實施例的探針卡C是藉由圖2C的測試基板200所加工而成。進一步而言，探針卡C包括測試基板200、多個探針60以及印刷電路板70，其中測試基板200位於印刷電路板70與多個探針60之間，因此，在本實施例中，多個探針60可以是直接設置於第二增層結構130上，且印刷電路板70可以是藉由測試基板200電性連接至多個探針60，但本發明不限於此，在未繪示的實施例中，可以使用圖1C的測試基板100結合上述探針60與印刷電路板70製造探針卡，如此一來，探針60可以是直接設置於第一增層結構120上。
在一些實施例中，測試基板200不是利用錫球/錫膏迴焊接合至印刷電路板70，因此可以避免在高溫接合過程易有變形，組裝探針60後造成探針共平面性(Co-planarity)不佳的問題，但本發明不限於此。
圖6是依據本發明一些實施例的探針卡的部分剖面示意圖。請參照圖6，本實施例的探針卡C1與圖5的實施例的探針卡C的差異在於本實施例的探針卡C1的測試基板200A可以使用多片基底110進行組合(示意地繪示出三片)，以進一步提升探針卡C1的性能，但本發明不限於此。進一步而言，儘管圖6繪示出的多片基底110具有相同尺寸，但本發明不限於此，亦即在未繪示的實施例中多片基底110可以具有不同尺寸，舉例而言，多片基底110的尺寸由探針60往印刷電路板70的方向可以是由小至大 排列，亦可以是兩端的基底110的尺寸相等且大於中間基底110的尺寸。此外，儘管圖6示意地繪示出三片基底110，但本發明不限於此，基底110的數量可以視實際設計上的需求而定(例如是介於1片至5片之間)。
綜上所述，本發明的測試基板結合具有貫穿基底兩表面的多個導電連接件與增層結構的設計，於製程過程可以在兩表面上同時進行電性測試準確監控生產良率。最後在完成測試基板的製作後，只需將測試基板進行切割，取下良品即可接續後續製程完成所需的探針卡，如此一來，可以降低製造成本及提高良率與可靠度。此外，當基底的導電圖案的尺寸大於增層結構的導電圖案的尺寸的設計，可以滿足測試基板兩端的間距落差。因此，可以進一步在滿足測試基板兩端的間距落差的同時降低製造成本及提高良率與可靠度。此外，由於是藉由增層製程將第一增層結構形成於基底上，因此，基底與第一增層結構之間可以不使用錫球/錫膏進行接合，進而可以避免迴焊後薄膜與基底易橋接失敗不易成功結合之問題。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100:測試基板
110:基底
110a:第一表面
110b:第二表面
112:第一導電圖案
114:導電連接件
120:第一增層結構
122:第二導電圖案(第一圖案化導電層)
124:第一介電層

Claims (10)

  1. 一種測試基板，用於探針卡，包括：基底，具有相對的第一表面與第二表面，其中所述基底包括第一導電圖案，所述第一導電圖案包括多個導電連接件，且每一導電連接件由所述基底的所述第一表面貫穿至所述第二表面；以及第一增層結構，設置於所述第一表面上，其中所述第一增層結構具有第二導電圖案，所述第一導電圖案電性連接至所述第二導電圖案，且所述第一導電圖案的尺寸大於等於所述第二導電圖案的尺寸。
  2. 如請求項1所述的測試基板，其中所述第一增層結構由多個第一圖案化導電層與多個第一介電層交替堆疊所組成。
  3. 如請求項1所述的測試基板，更包括第二增層結構，設置於所述第一增層結構相對於所述基底的表面上，其中所述第一增層結構與所述第二增層結構之間包括介電質對介電質接合介面和金屬對金屬接合介面的第一接合介面。
  4. 如請求項3所述的測試基板，其中所述第二增層結構由多個第二圖案化導電層與多個第二介電層交替堆疊所組成。
  5. 如請求項1所述的測試基板，更包括線路載板，設置於所述第二表面上，其中所述線路載板包括多層陶瓷載板或多層有機載板。
  6. 如請求項5所述的測試基板，其中： 所述基底與所述線路載板之間包括介電質對介電質接合介面和金屬對金屬接合介面的第二接合介面；或所述基底與所述線路載板之間包括多個導電端子。
  7. 一種測試基板的製造方法，用於探針卡，包括：提供基底，其中所述基底具有相對的第一表面與第二表面；形成第一導電圖案於所述基底內，其中所述第一導電圖案包括多個導電連接件，且每一導電連接件由所述基底的所述第一表面貫穿至所述第二表面；以及執行增層製程，以於所述第一表面上形成第一增層結構，其中所述第一增層結構具有第二導電圖案，所述第一導電圖案電性連接至所述第二導電圖案，且所述第一導電圖案的尺寸大於等於所述第二導電圖案的尺寸。
  8. 如請求項7所述的測試基板的製造方法，更包括：藉由混合接合製程將第二增層結構接合於所述第一增層結構上。
  9. 如請求項7所述的測試基板的製造方法，更包括：藉由混合接合製程將線路載板接合於所述第二表面上；或藉由多個導電端子將所述線路載板接合於所述第二表面上。
  10. 一種探針卡，包括：測試基板，其中所述測試基板包括：基底，具有相對的第一表面與第二表面，其中所述基底具有第一導電圖案，所述第一導電圖案包括多個導電連接件，且 每一導電連接件由所述基底的所述第一表面貫穿至所述第二表面；以及第一增層結構，設置於所述第一表面上，其中所述第一增層結構具有第二導電圖案，所述第一導電圖案電性連接至所述第二導電圖案，且所述第一導電圖案的尺寸大於等於所述第二導電圖案的尺寸；以及多個探針；以及印刷電路板，其中所述測試基板位於所述印刷電路板與所述多個探針之間。
TW110149526A 2021-12-30 2021-12-30 測試基板及其製造方法及探針卡 TWI829063B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW110149526A TWI829063B (zh) 2021-12-30 2021-12-30 測試基板及其製造方法及探針卡
US17/687,671 US20230213555A1 (en) 2021-12-30 2022-03-06 Testing substrate and manufacturing method thereof and probe card
CN202210524882.6A CN116419486A (zh) 2021-12-30 2022-05-13 测试基板及其制造方法及探针卡

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110149526A TWI829063B (zh) 2021-12-30 2021-12-30 測試基板及其製造方法及探針卡

Publications (2)

Publication Number Publication Date
TW202326146A TW202326146A (zh) 2023-07-01
TWI829063B true TWI829063B (zh) 2024-01-11

Family

ID=86992636

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110149526A TWI829063B (zh) 2021-12-30 2021-12-30 測試基板及其製造方法及探針卡

Country Status (3)

Country Link
US (1) US20230213555A1 (zh)
CN (1) CN116419486A (zh)
TW (1) TWI829063B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6066561A (en) * 1997-12-19 2000-05-23 Lsi Logic Corporation Apparatus and method for electrical determination of delamination at one or more interfaces within a semiconductor wafer
US20200243416A1 (en) * 2019-01-27 2020-07-30 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method of the same
CN113130436A (zh) * 2019-12-31 2021-07-16 力成科技股份有限公司 半导体封装结构及其制造方法
TWI737363B (zh) * 2020-06-23 2021-08-21 祁昌股份有限公司 封裝基板之同側電性量測技術

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5550280B2 (ja) * 2009-07-29 2014-07-16 京セラ株式会社 多層配線基板
IT201700051157A1 (it) * 2017-05-11 2018-11-11 Technoprobe Spa Metodo di fabbricazione di un multistrato di una scheda di misura per un’apparecchiatura di test di dispositivi elettronici
US20190219613A1 (en) * 2018-01-12 2019-07-18 AIS Technology, Inc. Redistribution system with homogenous non-conductive structure and method of manufacture thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6066561A (en) * 1997-12-19 2000-05-23 Lsi Logic Corporation Apparatus and method for electrical determination of delamination at one or more interfaces within a semiconductor wafer
US20200243416A1 (en) * 2019-01-27 2020-07-30 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method of the same
CN113130436A (zh) * 2019-12-31 2021-07-16 力成科技股份有限公司 半导体封装结构及其制造方法
TWI737363B (zh) * 2020-06-23 2021-08-21 祁昌股份有限公司 封裝基板之同側電性量測技術

Also Published As

Publication number Publication date
CN116419486A (zh) 2023-07-11
US20230213555A1 (en) 2023-07-06
TW202326146A (zh) 2023-07-01

Similar Documents

Publication Publication Date Title
US5686702A (en) Polyimide multilayer wiring substrate
US5506514A (en) Electrical interconnect using particle enhanced joining of metal surfaces
US8405229B2 (en) Electronic package including high density interposer and circuitized substrate assembly utilizing same
US10283434B2 (en) Electronic device, method for manufacturing the electronic device, and electronic apparatus
US8245392B2 (en) Method of making high density interposer and electronic package utilizing same
JP2001014956A (ja) 集積回路素子接続用ケーブルおよびその製造方法
JPH06268381A (ja) 多層配線構造体及びその製造方法
US11315902B2 (en) High bandwidth multichip module
JP2014120773A (ja) パッケージ構造及びパッケージ方法
US20160247696A1 (en) Interposer and method for producing the same
US10129980B2 (en) Circuit board and electronic component device
US11808787B2 (en) Probe card testing device
WO2015076121A1 (ja) 多層配線基板およびこれを備えるプローブカード
JP6889672B2 (ja) 検査装置用配線基板
TWI829063B (zh) 測試基板及其製造方法及探針卡
JP2715793B2 (ja) 半導体装置及びその製造方法
TWI706139B (zh) 金屬探針結構及其製造方法
JP2001284520A (ja) 半導体チップ搭載用の配線基板、配線基板の製造方法、中継接続用の配線基板、半導体装置および半導体装置間接続構造
US20230217600A1 (en) Testing substrate and manufacturing method thereof and probe card
US11171103B2 (en) Solder ball dimension management
JP5776230B2 (ja) フリップチップパッケージ用基板の電気検査方法
JP2020204535A (ja) 導電性部材
TWM521801U (zh) 具有高接合強度之多層結構的轉接介面板
JPH05335311A (ja) フリップチップ半導体装置及びその製造方法
JP2009283788A (ja) チップ内蔵基板の製造方法