CN205376474U - 具有高接合强度的多层结构的转接介面板 - Google Patents
具有高接合强度的多层结构的转接介面板 Download PDFInfo
- Publication number
- CN205376474U CN205376474U CN201620080751.3U CN201620080751U CN205376474U CN 205376474 U CN205376474 U CN 205376474U CN 201620080751 U CN201620080751 U CN 201620080751U CN 205376474 U CN205376474 U CN 205376474U
- Authority
- CN
- China
- Prior art keywords
- blind hole
- conductive blind
- switching interface
- interface panel
- bond strength
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004020 conductor Substances 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims description 25
- 239000011159 matrix material Substances 0.000 claims description 5
- 239000010410 layer Substances 0.000 abstract description 74
- 230000035939 shock Effects 0.000 abstract description 8
- 238000012360 testing method Methods 0.000 abstract description 6
- 239000011229 interlayer Substances 0.000 abstract description 5
- 239000010408 film Substances 0.000 description 42
- 238000000034 method Methods 0.000 description 10
- 230000008569 process Effects 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 6
- 239000000523 sample Substances 0.000 description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 238000003466 welding Methods 0.000 description 4
- 230000001737 promoting effect Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- PRPINYUDVPFIRX-UHFFFAOYSA-N 1-naphthaleneacetic acid Chemical compound C1=CC=C2C(CC(=O)O)=CC=CC2=C1 PRPINYUDVPFIRX-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000013100 final test Methods 0.000 description 1
- 238000005246 galvanizing Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
- G01R31/2889—Interfaces, e.g. between probe and tester
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Geometry (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本实用新型公开一种具有高接合强度的多层结构的转接介面板，其适用于晶圆测试，并包括依序迭设而成的多个薄膜层结构。本实用新型的特点在于，任一该薄膜层结构具有至少一第一导电盲孔，任一该薄膜层结构的表面上设有一电性连接至少一该第一导电盲孔的互连层，且该互连层包含至少一导线线头，而另一该薄膜层结构具有至少一第二导电盲孔，且至少一该第二导电盲孔的底端导体同时接触相对应的至少一该导线线头及任一该薄膜层结构的部分表面。借此，可大幅提升层间结合力，进而增进热冲击的抵抗能力。
Description
技术领域
本实用新型涉及晶圆测试领域，特别涉及一种具有高接合强度的多层结构的转接介面板。
背景技术
在半导体产业的制造流程上，主要可分成IC设计、晶圆工艺、晶圆测试及晶圆封装四大步骤。而其中所谓的晶圆测试步骤，就是对晶圆上的每颗晶粒进行电性特性检测，以检测出并淘汰晶圆上的不合格晶粒。更进一步来说，当进行晶圆测试时，主要是利用晶圆探针卡上的探针刺入晶粒上的接触垫(Pad)以形成电性接触，然后再将经由探针所测得的测试信号送往自动测试设备(ATE)进行分析与判断，以取得晶圆上的每颗晶粒的电性特性测试结果，如此一来，便可防止“晶圆于上游工艺产生缺陷后仍继续加工至完成品产出”的情况。
由于探针卡不易制造且造价昂贵，目前业界多利用“晶圆测试用连接器直接接触晶圆”的电性导通方式来取代习用“以昂贵的探针卡连接探头与载板”的电性导通方式。晶圆测试用连接器主要包括一转接介面板(Interposer)与一PCB母板(ProbecardPCB)，而上述两者之间常使用锡球焊接的方式以形成电性接点。但是，这类的晶圆测试用转接介面板的剖面结构如图1所示，存在因受到如下热冲击而发生损坏的问题：1.植锡球时的热冲击；2.电镀程序中的镀层应力变化；3.解焊重工的热冲击，但以应用过程受高热的破坏力为最大。
随着半导体工艺技术的进步，半导体元件的尺寸愈来愈小，而积体电路也愈来愈精密，使得晶圆层级的分析量测越趋困难。
除了积体电路运作时的准确性及效率必需提高的外，晶圆、半导体元件及积体电路的测试技术是在诸多新元件、工艺技术及新材料开发等，所不可或缺的重要技术，特别是晶圆层级的测试更为重要。
因此，本新型实用新型发明人有鉴于常用的转接介面板的设计实在有其改良的必要性，遂以其多年从事相关领域的设计及制造经验，积极地研究如何能在有效节省成本的前提下完成各式晶圆测试需求，在各方条件的审慎考量下终于开发出本新型。
实用新型内容
本实用新型的主要目的在于提供一种晶圆测试介面组件及其转接介面板的改良结构，目的在于解决采锡球焊接方式构装电性接点所产生的缺点，以及改善常用的操作方式。
为实现上述目的及功效，本实用新型采用以下技术方案：一种具有高接合强度的多层结构的转接介面板，适用于晶圆测试，该具有高接合强度的多层结构的转接介面板包括一核心基板及至少一薄膜层结构。该核心基板的表面上设有一线路层，该线路层具有至少一导线线头；该薄膜层结构迭设于该核心基板的表面上并覆盖该线路层，该薄膜层结构具有至少一导电盲孔，且至少一该导电盲孔的底端导体同时接触相对应的至少一该导线线头及该核心基板的部分表面。
在本实用新型的一个实施例中，至少一该导电盲孔包含一电性接触部及一从该电性接触部延伸所形成的周边接触部，该电性接触部与至少一该导线线头相互接触，该周边接触部与该薄膜层结构的部分表面相互接触。
在本实用新型的一个实施例中，至少一该导电盲孔的该电性接触部具有一相对应于该导线线头的主要区域及一围绕于该主要区域的其中一部分的周边区域，而该周边接触部从该周边区域延伸所形成。
在本实用新型的一个实施例中，该周边区域进一步围绕该主要区域的其余部分。
在本实用新型的一个实施例中，该薄膜层结构上设有一电性连接垫。
在本实用新型的一个实施例中，由该电性连接垫所延伸的多个最表层晶圆测试点呈矩阵式排列或环绕式排列。
本实用新型另外采用以下技术方案：一种具有高接合强度的多层结构的转接介面板，适用于晶圆测试，该具有高接合强度的多层结构的转接介面板包括依序迭设而成的多个薄膜层结构。其改良在于，任一该薄膜层结构具有至少一第一导电盲孔，任一该薄膜层结构的表面上设有一电性连接至少一该第一导电盲孔的互连层，且该互连层包含至少一导线线头，而另一该薄膜层结构具有至少一第二导电盲孔，且至少一该第二导电盲孔的底端导体同时接触相对应的至少一该导线线头及任一该薄膜层结构的部分表面。
在本实用新型的一个实施例中，至少一该第一导电盲孔及至少一该第二导电盲孔各包含一电性接触部及一从该电性接触部延伸所形成的周边接触部，该电性接触部用以与相对应的至少一该导线线头相接触，该周边接触部用以与任一该薄膜层结构的部分表面相接触。
在本实用新型的一个实施例中，至少一该第一导电盲孔及至少一该第二导电盲孔的该电性接触部具有一相对应于该导线线头的主要区域及一围绕于该主要区域的其中一部分的周边区域，而该周边接触部从该周边区域延伸所形成。
在本实用新型的一个实施例中，该周边区域进一步围绕该主要区域的其余部分。
在本实用新型的一个实施例中，位于最外层的该薄膜层结构上设有一电性连接垫。
在本实用新型的一个实施例中，由该电性连接垫所延伸的多个最表层晶圆测试点呈矩阵式排列或环绕式排列。
在本实用新型的一个实施例中，每一个该最表层晶圆测试点上均设有一导电凸块。
在本实用新型的一个实施例中，至少一该第一导电盲孔与相对应的至少一该第二导电盲孔的相对位置偏离一预定距离。
本实用新型具有以下有益效果：本实用新型通过“薄膜层结构中的导电盲孔的底端同时与相对应的导线线头及核心基板的部分表面相接触”及“任一个薄膜层结构中的导电盲孔的底端同时与相对应的导线线头及相邻的另一个薄膜层结构的部分表面相接触”的设计，除平面的接合面积外，也可增加垂直方向上的接合面积，并可通过导电盲孔中的镀层沉积来增加层间的结合力，以增进本实用新型具有多层结构的转接介面板抵御热冲击及应力变化的能力。
为使能更进一步了解本实用新型的特征及技术内容，请参阅以下有关本实用新型的详细说明与附图，然而所附图式仅提供参考与说明用，并非用来对本实用新型加以限制者。
附图说明
图1为一般常见的晶圆测试用转接介面板的结构示意图。
图2为本实用新型第一实施例的具有高接合强度的多层结构的转接介面板的结构示意图(一)。
图3为本实用新型的具有高接合强度的多层结构的转接介面板上的导电盲孔、线路层与核心基板之间的连结关系示意图(一)。
图4为本实用新型第一实施例的具有高接合强度的多层结构的转接介面板的结构示意图(二)。
图5为本实用新型的具有高接合强度的多层结构的转接介面板上的电性连接垫的平面示意图(一)。
图6为本实用新型的具有高接合强度的多层结构的转接介面板上的电性连接垫的平面示意图(二)。
图7为本实用新型第二实施例的具有高接合强度的多层结构的转接介面板的结构示意图。
图8为本实用新型的具有高接合强度的多层结构的转接介面板上的导电盲孔、线路层与核心基板之间的连结关系示意图(二)。
其中，附图标记说明如下：
1具有多层结构的转接介面板
10核心基板
11线路层
111导线线头
20薄膜层结构
21薄膜介电层
22导电盲孔
221电性接触部
2211主要区域
2212周边区域
222周边接触部
20’第一薄膜层结构
22’第一导电盲孔
23互连层
231导线线头
20”第二薄膜层结构
22”第二导电盲孔
30防焊层
40电性连接垫
41最表层晶圆测试点
D导电盲孔的孔径
W导线线头的宽度
具体实施方式
本实用新型所公开的技术内容主要关于晶圆测试介面组件的转接载板(Interposer)的内部互连元件的新布局设计，相较于“层间迭孔结构(Stack-via)的连接方式”，将有助于产品耐热冲击性的提升。
下文中特举多个实施例，并配合所附图式来说明本实用新型的结构设计、各元件的作用以及元件间的关系，让熟悉此技艺的人士可经由实施例的内容将本实用新型据以实现。须说明的是，本领域技术人员在不悖离本实用新型的精神下所为各种修饰与变更，均属于本实用新型的范畴。
第一实施例
请参阅图2，为本实用新型第一实施例的一种实施态样的结构示意图。本实施例提供一种具有多层结构的转接介面板1，其包括一核心基板10及一迭设于核心基板10上的薄膜层结构20。
本实施例中，核心基板10可为一双面核心基板，较佳为一结合多层压合、增层或两者合一的核心基板；核心基板10之中设有一内连接结构(图2中未示出)，且核心基板10的表面上设有一电性连接内连接结构的线路层11，其中线路层11具有至少一个导线线头111。附带一提，内连接结构可包含金属导线(横向)、接触窗(指薄膜层开孔)及金属层(指纵向电镀填孔)等元件结构，而该等元件结构的布局设计可依电路设计需求而决定。
薄膜层结构20覆盖线路层11，薄膜层结构20可包括一薄膜介电层21及至少一个形成于薄膜介电层21之中的导电盲孔22。薄膜介电层21的加工材料可以干膜(DryFilm)或湿膜(WetFilm)的形式存在，并经由工艺加工完成，且其材料属性可为低介电常数(low-Dk)或高介电常数(high-Dk)，而导电盲孔22可通过激光钻孔或微影蚀刻工艺、并配合电镀工艺或填充导电材料(如导电银浆)的方式而形成。值得注意的是，每一个导电盲孔22的底端同时与相对应的导线线头111及核心基板10的部分表面相接触，借此，可增加垂直方向上的接合面积，且可通过导电盲孔22中的镀层来增加层间的结合力，以增进本实用新型具有多层结构的转接介面板1抵御热冲击的能力。
虽然在图2所示的具有多层结构的转接介面板1中，薄膜层结构20的数量有两个，而每一个薄膜层结构20中的导电盲孔22的数量有两个，但是对于本实施例的其他实施态样，薄膜层结构20和导电盲孔22的数量可以有三个以上。换句话说，图2所示的薄膜层结构20和导电盲孔22的数量仅供举例说明，并不限定本实用新型。薄膜层结构20和导电盲孔22的数量可依电路设计的需求(如提升布线密度)而决定。
请一并参阅图2及图3，进一步说明导电盲孔22、线路层11和核心基板10之间的接触关系。导电盲孔22在接触设计上包括一电性接触部221及一由电性接触部221延伸所形成的周边接触部222，其中电性接触部221的主要部分用以连接相对应的导线线头111，周边接触部222用以连接核心基板10的部分表面。
更进一步来说，电性接触部221的底面可定义一大小与外形大致与导线线头111相对应的主要区域2211及一至少部分地围绕于主要区域2211的周边区域2212，其中主要区域2211与导线线头111的顶面相接触。另外，周边接触部222由电性接触部221的周边区域2212延伸所形成且凸伸出电性接触部221的底面，周边接触部222包覆导线线头111的环侧面，并同时与核心基板10的部分表面相接触。
请参阅图4，为本实用新型第一实施例的另一种实施态样的结构示意图。本实施例所提供的具有多层结构的转接介面板1也可包括依序迭设于核心基板10上的多个薄膜层结构20，例如第一薄膜层结构20’及第二薄膜层结构20”。而值得注意的是，上述导电盲孔22的接触设计也可用于相邻的第一和第二薄膜层结构20’、20”之间。
更进一步来说，第一薄膜层结构20’具有至少一个第一导电盲孔22’，且第一薄膜层结构20’的表面上设有一电性连接第一导电盲孔22’的互连层23，其中互连层23也具有至少一个导线线头231。第二薄膜层结构20＂具有至少一个第二导电盲孔22”，且第二导电盲孔22”与相对应的第一导电盲孔22’的相对位置偏离一预定距离。第二薄膜层结构20”覆盖互连层23，且第二导电盲孔22”的底端同时与相对应的导线线头231及相邻的第一薄膜层结构20’的部分表面相接触，借此，可更增进本实用新型具有多层结构的转接介面板1抵御热冲击的能力。
请一并参阅图2、图5及图6，本实用新型具有多层结构的转接介面板1为了要和测试设备的印刷电路板或载台上的晶圆(图中未示出)电性连接，以利晶圆制造过程中的阶段测试或晶圆封装后的最终测试进行，位于最外层的线路薄膜层结构20上设有一防焊层30及一外露于防焊层30的电性连接垫40，其中每一个最表层晶圆测试点41位于相对应的一个导电盲孔22上且彼此电性连接。
本实施例中，电性连接垫40可呈矩阵式排列(如图4所示)或呈环绕式排列(如图5所示)，而每一个最表层晶圆测试点41上可植设一锡球，以作为晶圆测试所需的电性接点。须说明的是，本实用新型在实际实施时，电性连接垫40的多个最表层晶圆测试点41的布排方式以及数量、形状和尺寸比例等，可依电路设计的需求(如提升布线密度)而决定，本实用新型并不对此加以限制。
第二实施例
请参阅图7，为本实用新型第二实施例的结构示意图。并请配合参阅图8所示，本实施例与上述实施例的差异在于，薄膜层结构20中，至少一个导电盲孔22的孔径D大于相对应的线头结构111的宽度W。
更进一步来说，电性接触部221的底面定义出一大小与外形大致与导线线头111相对应的主要区域2211及一完全围绕主要区域2211的周边区域2212。据此，导电盲孔22的周边接触部222可完全包覆住导线线头111的环侧面，并同时与核心基板10的部分表面相接触。
综上所述，本实用新型与现有技术相比，至少具有下列的优点：
本实用新型通过“薄膜层结构中的导电盲孔的底端同时与相对应的导线线头及核心基板的部分表面相接触”及“任一个薄膜层结构中的导电盲孔的底端同时与相对应的导线线头及相邻的另一个薄膜层结构的部分表面相接触”的设计，可使得垂直方向上的接合面积大幅增加，并可通过导电盲孔中的镀层来增加层间的结合力，以增进本实用新型具有多层结构的转接介面板抵御热冲击的能力。
以上所述仅为本实用新型的实施例，其并非用以限定本实用新型的专利保护范围。本领域技术人员在不脱离本实用新型的精神与范围内，所作的更动及润饰的等效替换，仍落入本实用新型的专利保护范围内。
Claims (14)
1.一种具有高接合强度的多层结构的转接介面板，适用于晶圆测试，其特征在于，该具有高接合强度的多层结构的转接介面板包括：
一核心基板，其表面上设有一线路层，该线路层具有至少一导线线头；以及
一薄膜层结构，其迭设于该核心基板的表面上并覆盖该线路层，该薄膜层结构具有至少一导电盲孔，且至少一该导电盲孔的底端导体同时接触至少一该导线线头及该核心基板的部分表面。
2.如权利要求1所述的具有高接合强度的多层结构的转接介面板，其特征在于，至少一该导电盲孔包含一电性接触部及一从该电性接触部延伸所形成的周边接触部，该电性接触部与至少一该导线线头相互接触，该周边接触部与该薄膜层结构的部分表面相互接触。
3.如权利要求2所述的具有高接合强度的多层结构的转接介面板，其特征在于，至少一该导电盲孔的该电性接触部具有一相对应于该导线线头的主要区域及一围绕于该主要区域的其中一部分的周边区域，而该周边接触部从该周边区域延伸所形成。
4.如权利要求3所述的具有高接合强度的多层结构的转接介面板，其特征在于，该周边区域进一步围绕该主要区域的其余部分。
5.如权利要求1所述的具有高接合强度的多层结构的转接介面板，其特征在于，该薄膜层结构上设有一电性连接垫。
6.如权利要求5所述的具有高接合强度的多层结构的转接介面板，其特征在于，由该电性连接垫所延伸的多个最表层晶圆测试点呈矩阵式排列或环绕式排列。
7.一种具有高接合强度的多层结构的转接介面板，适用于晶圆测试，该具有高接合强度的多层结构的转接介面板包括依序迭设而成的多个线路薄膜层结构，其特征在于，任一该薄膜层结构具有至少一第一导电盲孔，任一该薄膜层结构的表面上设有一电性连接至少一该第一导电盲孔的互连层，且该互连层包含至少一导线线头，而另一该薄膜层结构具有至少一第二导电盲孔，且至少一该第二导电盲孔的底端导体同时接触相对应的至少一该导线线头及任一该薄膜层结构的部分表面。
8.如权利要求7所述的具有高接合强度的多层结构的转接介面板，其特征在于，至少一该第一导电盲孔及至少一该第二导电盲孔各包含一电性接触部及一从该电性接触部延伸所形成的周边接触部，该电性接触部用以与相对应的至少一该导线线头相接触，该周边接触部用以与任一该薄膜层结构的部分表面相接触。
9.如权利要求8所述的具有高接合强度的多层结构的转接介面板，其特征在于，至少一该第一导电盲孔及至少一该第二导电盲孔的该电性接触部具有一相对应于该导线线头的主要区域及一围绕于该主要区域的其中一部分的周边区域，而该周边接触部从该周边区域延伸所形成。
10.如权利要求9所述的具有高接合强度的多层结构的转接介面板，其特征在于，该周边区域进一步围绕该主要区域的其余部分。
11.如权利要求7所述的具有高接合强度的多层结构的转接介面板，其特征在于，位于最外层的该薄膜层结构上设有一电性连接垫。
12.如权利要求11所述的具有高接合强度的多层结构的转接介面板，其特征在于，由该电性连接垫所延伸的多个最表层晶圆测试点呈矩阵式排列或环绕式排列。
13.如权利要求12所述的具有高接合强度的多层结构的转接介面板，其特征在于，每一个该最表层晶圆测试点上均设有一导电凸块。
14.如权利要求7所述的具有高接合强度的多层结构的转接介面板，其特征在于，至少一该第一导电盲孔与相对应的至少一该第二导电盲孔的相对位置偏离一预定距离。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW104208501U TWM521801U (zh) | 2015-05-29 | 2015-05-29 | 具有高接合強度之多層結構的轉接介面板 |
| TW104208501 | 2015-05-29 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN205376474U true CN205376474U (zh) | 2016-07-06 |
Family
ID=56270337
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201620080751.3U Active CN205376474U (zh) | 2015-05-29 | 2016-01-27 | 具有高接合强度的多层结构的转接介面板 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20160349315A1 (zh) |
| CN (1) | CN205376474U (zh) |
| TW (1) | TWM521801U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109669059A (zh) * | 2017-10-17 | 2019-04-23 | 中华精测科技股份有限公司 | 调整电源信号阻抗之电路结构及其半导体测试接口系统 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6133139A (en) * | 1997-10-08 | 2000-10-17 | International Business Machines Corporation | Self-aligned composite insulator with sub-half-micron multilevel high density electrical interconnections and process thereof |
| US6187652B1 (en) * | 1998-09-14 | 2001-02-13 | Fujitsu Limited | Method of fabrication of multiple-layer high density substrate |
| JP2001185614A (ja) * | 1999-12-22 | 2001-07-06 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US7652213B2 (en) * | 2004-04-06 | 2010-01-26 | Murata Manufacturing Co., Ltd. | Internal conductor connection structure and multilayer substrate |
| TWM455979U (zh) * | 2012-09-21 | 2013-06-21 | Chunghwa Prec Test Tech Co Ltd | 微小間距測試載板結構 |
-
2015
- 2015-05-29 TW TW104208501U patent/TWM521801U/zh unknown
-
2016
- 2016-01-27 CN CN201620080751.3U patent/CN205376474U/zh active Active
- 2016-05-19 US US15/159,031 patent/US20160349315A1/en not_active Abandoned
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109669059A (zh) * | 2017-10-17 | 2019-04-23 | 中华精测科技股份有限公司 | 调整电源信号阻抗之电路结构及其半导体测试接口系统 |
| CN109669059B (zh) * | 2017-10-17 | 2021-03-16 | 中华精测科技股份有限公司 | 调整电源信号阻抗之电路结构及其半导体测试接口系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20160349315A1 (en) | 2016-12-01 |
| TWM521801U (zh) | 2016-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11193953B2 (en) | 3D chip testing through micro-C4 interface | |
| US7598523B2 (en) | Test structures for stacking dies having through-silicon vias | |
| US8513794B2 (en) | Stacked assembly including plurality of stacked microelectronic elements | |
| US4446477A (en) | Multichip thin film module | |
| CN101256202B (zh) | 电子器件检查布线板及其制造方法 | |
| US7498680B2 (en) | Test structure | |
| CN106920795A (zh) | 存储器结构及其制备方法、存储器的测试方法 | |
| CN104779238B (zh) | 一种晶圆接合质量的检测结构及检测方法 | |
| CN105938117A (zh) | 湿度传感器 | |
| CN108257945A (zh) | 半导体器件 | |
| CN110531125A (zh) | 空间转换器、探针卡及其制造方法 | |
| CN105323948B (zh) | 中介基板及其制造方法 | |
| CN205376474U (zh) | 具有高接合强度的多层结构的转接介面板 | |
| CN105990295A (zh) | 一种焊盘结构及其制造方法 | |
| CN107275306B (zh) | 封装中的堆叠整流器 | |
| JP5774332B2 (ja) | プローブカード用セラミック基板及びその製造方法 | |
| US20230013898A1 (en) | Semiconductor wafer and test method | |
| CN104851875A (zh) | 具有硅通孔的半导体结构及其制作方法和测试方法 | |
| CN105009279B (zh) | 半导体器件及制造半导体器件的方法 | |
| CN217903115U (zh) | 基板、线路板及电子设备 | |
| TWI271528B (en) | Method of circuit electrical test | |
| TWI337258B (en) | Multipattern test pad | |
| TW202004189A (zh) | 空間轉換器、探針卡及其製造方法 | |
| CN107919292B (zh) | 线路结构及叠层组合 | |
| CN113838766A (zh) | 一种用于封装基板的同侧电性测量方法及一种封装基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |