CN100502621C - 内部导体的连接结构及多层基板 - Google Patents

内部导体的连接结构及多层基板 Download PDF

Info

Publication number
CN100502621C
CN100502621C CNB2005800003846A CN200580000384A CN100502621C CN 100502621 C CN100502621 C CN 100502621C CN B2005800003846 A CNB2005800003846 A CN B2005800003846A CN 200580000384 A CN200580000384 A CN 200580000384A CN 100502621 C CN100502621 C CN 100502621C
Authority
CN
China
Prior art keywords
conductor
via conductors
hole conductor
multilager base
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2005800003846A
Other languages
English (en)
Other versions
CN1788531A (zh
Inventor
山元一生
海瀬直树
森木田豊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN1788531A publication Critical patent/CN1788531A/zh
Application granted granted Critical
Publication of CN100502621C publication Critical patent/CN100502621C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09854—Hole or via having special cross-section, e.g. elliptical
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

在专利文献2及3中所述的以往技术的情况下，由于布线导体或通孔导体有连接盘，因此在制造陶瓷基板时，利用连接盘虽能够防止因通孔导体与布线导体之间的位置偏移或各自的加工误差等而引起的接触不良，但例如如图8(a)所示，由于连接盘(3)从通孔导体(2)向相邻的通孔导体(2)一侧伸出，因此因该伸出部分而妨碍通孔导体(2)与(2)之间的间隙微细化。本发明的内部导体的连接结构(10)，是在将陶瓷多层基板(11)内互相相邻配置的第1及第2通孔导体(12)及(13)、与陶瓷多层基板(11)内形成的第1布线导体(15)连接的连接结构中，第1通孔导体(12)包含向远离第2通孔导体(13)的方向延伸设置的第1连接通孔导体(17)，而且第1通孔导体(12)通过第1连接通孔导体(17)与第1布线导体(15)连接。

Description

内部导体的连接结构及多层基板
技术领域
本发明涉及内部导体的连接结构及多层基板，更详细来说是涉及能够高密度布线的内部导体的连接结构及多层基板。
背景技术
近年来，由于集成电路的微细加工技术的飞跃发展，集成电路的外部端子数显著增加，外部端子的间距显著减小。而且，最近集成电路向陶瓷基板的安装主要是利用倒装芯片连接方式进行。虽然在陶瓷基板的表面配置倒装芯片用的连接盘，但为了适应集成电路的外部端子的间距微细化，连接盘也必须要间距微细化，因此到目前为止提出了几种方法。
例如，在专利文献1中，提出了没有接合盘的陶瓷布线基板。接合盘是利用印刷法等形成，但若接合盘的数量增多，则难以利用印刷来形成，另外即使能够形成，与通孔导体的接合强度也弱，不能确保可靠性。因此，在专利文献1所述的技术中，采用绕结收缩率小于陶瓷生片的导体糊料来制造陶瓷多层基板，通过这样，使通孔内的导体层(通孔导体)从陶瓷多层基板作为接合盘突出。从而，不用进行接合盘的印刷，提高接合盘与通孔导体的接合强度，同时实现接合盘的微小间距。但是，在专利文献1中，对于陶瓷多层基板的内部的通孔导体与布线导体的连接结构一点也没有考虑。
另外，在专利文献2中提出了一种层叠型陶瓷电子元器件，它在布线导体设置连接盘，改进通孔导体与布线导体的连接结构。在将通孔导体与布线导体连接时，将分别形成了这些导体的陶瓷生片对准位置，制成陶瓷生片的叠层体，进行烧结。由于在陶瓷生片上形成通孔导体及布线导体时，它们的加工误差是不可避免的，另外在制成层叠体时，通孔导体与布线导体的位置偏移也难以避免，因此在层叠体内容易产生通孔导体与布线导体的连接不良，所以，在该技术中，通过在布线导体设置直径大于通孔导体外径的连接盘，来防止因上述的加工误差及位置偏移而引起的连接不良。
另外，在专利文献3中提出了一种能够提高布线密度的多层陶瓷基板的制造方法。在这种情况下，如图9(a)、(b)所示，在多层陶瓷基板1内配置的通孔导体2的下端形成连接盘3，在通孔导体2相邻时，各自的连接盘3分别形成在不同的陶瓷层。然后，通孔导体2通过连接盘3与布线导体4连接。该技术在设置连接盘3这一点上，与专利文献2的技术有共同之外。
专利文献1：特许第2680443号公报
专利文献2：特开2001—284811号公报
专利文献3：特开平11—074645号公报
但是，在专利文献2及3所述的以往技术的情况下，由于布线导体或通孔导体有连接盘，因此在制造陶瓷基板时，虽能够利用连接盘，防止因通孔导体与布线导体之间的位置偏移或它们各自的加工误差等而引起的不良，但例如如图9(a)所示，由于连接盘3从通孔导体2向相邻的通孔导体2一侧伸出，因此存在的问题是，由于该伸出的部分而妨碍通孔导体2与2之间实现间距微细化。即，若通孔导体2与2之间的进一步微细化，则如图10所示，在连接盘3与相邻的通孔导体2之间产生短路，或在烧结时因陶瓷层与连接盘3之间的热膨胀之差而容易产生层间剥离，因此在通孔导体2与2之间为了防止短路及层间剥离，它们的间隙必须设置最低限度，而且除了该间隙以外，还要加上连接盘3的伸出尺寸，连接盘3妨碍通孔导体2与2之间实现间距微细化。
本发明正是为了解决上述问题而提出的，其目的在于提供能够适应集成电路外部端子的间距微细化等并且提高内部布线密度的内部导体的连接结构及多层基板。
发明内容
本发明的第1方面所述的内部导体的连接结构，是在连接绝缘体基板内互相隔开规定间隔相邻的至少两处的通孔导体、与所述绝缘体基板内形成的布线导体的内部导体的连接结构中，所述两处的通孔导体中，一方的通孔导体包含向远离另一方的通孔导体的方向延伸设置的连接通孔导体，而且所述一方的通孔导体通过所述连接通孔导体与所述布线导体连接。
另外，本发明第2方面所述的内部导体的连接结构，是在第1方面所述的发明中，形成所述布线导体的与所述连接通孔导体的连接部分、或所述连接通孔导体的与所述布线导体的连接部分，作为具有大于对方一侧的连接部分的面积的连接盘。
另外，本发明第3方面所述的多层基板，具有将多个绝缘体层层叠而成的层叠体、从在该层叠体的一个主面互相隔开规定间隔相邻的位置向所述层叠体内分别延伸的至少第1及第2通孔导体、以及与第1通孔导体连接的第1布线导体，在所述多层基板中，所述第1通孔导体包含向远离所述第2通孔导体的方向延伸设置的第1连接通孔导体，而且所述第1通孔导体通过所述第1连接通孔导体与所述第1布线导体连接。
另外，本发明第4方面所述的多层基板，是在第3方面所述的发明中，具有与所述第1及第2通孔导体隔开规定间隔从所述层叠体的一个主面向所述层叠体内延伸的第3通孔导体，所述第2通孔导体包含向分别远离所述第1及第3通孔导体的方向延伸的第2连接通孔导体，而且所述第2通孔导体通过所述第2连接通孔导体与第2布线导体连接。
另外，本发明第5方面所述的多层基板，是在第4方面所述的发明中，所述第1及第2连接通孔导体在互相不同的绝缘体层形成。
另外，本发明第6方面所述的多层基板，是在第4或第5方面所述的发明中，所述第1及第2连接通孔导体在比其它的绝缘体层要薄的绝缘体层形成。
另外，本发明第7方面所述的多层基板，是在第4或第5方面所述的发明中，所述第1及第2连接通孔导体贯通各自的绝缘体层。
另外，本发明第8方面所述的多层基板，是在第4或第5方面所述的发明中，所述第1及第2连接通孔导体不贯通各自的绝缘体层。
另外，本发明第9方面所述的多层基板，是在第3至第5方面中任一项所述的发明中，形成所述第1布线导体的与所述第1连接通孔导体的连接部分，作为大于所述第1连接通孔导体的与所述第1布线导体的连接部分的连接盘。
另外，本发明第10方面所述的多层基板，是在第3至第5方面中任一项所述的发明中，形成所述第1连接通孔导体的与所述第1布线导体的连接部分，作为大于所述第1布线导体的与所述第1连接通孔导体的连接部分的连接盘。另外，本发明第11方面所述的多层基板，是在第4或5所述的发明中，形成所述第2连接通孔导体的与所述第2布线导体的连接部分，作为大于所述第2布线导体的与所述第2连接通孔导体的连接部分的连接盘。
另外，本发明第12方面所述的多层基板，是在第4或5所述的发明中，形成所述第2布线导体的与所述第2连接通孔导体的连接部分，作为大于所述第2连接通孔导体的与所述第2布线导体的连接部分的连接盘。
另外，本发明第13方面所述的多层基板，是在第3至第5方面中任一项所述的发明中，在所述一个主面上设置分别与所述各通孔导体连接的表面电极。
另外，本发明第14方面所述的多层基板，是在第3至第5方面中任一项所述的发明中，在所述一个主面上安装电子元器件，该电子元器件的外部端子电极与在所述主面露出的所述第1通孔导体及第2通孔导体不通过表面电极连接。
另外，本发明第15方面所述的多层基板，是在第3至第5方面中任一项所述的发明中，所述一个主面一侧构成为能够与主板连接。
另外，本发明第16方面所述的多层基板，是在第3至第5方面中任一项所述的发明中，所述绝缘体层由低温烧结陶瓷材料构成。
另外，本发明第17方面所述的多层基板，是在第3至第5方面中任一项所述的发明中，所述各通孔导体及各布线导体分别由以银或铜为主要成分的导电性材料构成。
根据本发明的第1至第17方面中所述的发明，能够提供可适应集成电路外部端子的间隙微细化等、提高内部布线密度的内部导体的连接结构及多层基板。
附图说明
图1所示为本发明的内部导体的连接结构一实施例的示意图，(a)是沿(b)的A—A线的剖视图，(b)是(a)的平面图。
图2(a)及(b)为分别比较说明图1所示的内部导体的连接结构的间隙微细化与以往的连接结构用的说明图。
图3所示为本发明的多层基板一实施例的示意图，(a)是表示其主要部分的剖视图，(b)是表示通孔导体与布线导体的连接结构的从通孔导体一侧来看的平面图，(c)是表示通孔导体与布线导体的连接结构的从布线导体一侧来看的平面图。
图4所示为将图2所示的多层基板分解为每个陶瓷层表示的分解立体图。
图5所示为本发明的多层基板其它实施例的示意图，(a)是表示其主要部分的剖视图，(b)是表示通孔导体与布线导体的连接结构的从通孔导体一侧来看的平面图，(c)是表示通孔导体与布线导体的连接结构的从布线导体一侧来看的平面图。
图6所示为本发明的多层基板另外其它实施例的主要部分剖视图。
图7所示为本发明的多层基板另外其它实施例的主要部分剖视图。
图8所示为本发明的多层基板另外其它实施例的主要部分剖视图。
图9所示为以往的多层基板的示意图，(a)是表示其主要部分的剖视图，(b)是表示通孔导体与布线导体的连接结构的从通孔导体一侧来看的平面图。
图10所示为图9所示的多层基板中在通孔导体与布线导体间产生短路的状态的说明图。
标号说明
10     内部导体的连接结构
11     陶瓷多层基板(绝缘体基板)
12     第1通孔导体
13     第2通孔导体
15     第1布线导体
17     第1连接通孔导体
15A    连接盘(连接部分)
30     陶瓷多层基板(多层基板)
31     层叠体
31A    陶瓷层(绝缘体层)
31′A  薄的陶瓷层(薄的绝缘体层)
32A    第1通孔导体
32B    第2通孔导体
32C    第3通孔导体
33A    第1布线导体
34A    第1连接通孔导体
35A     连接盘
36A     连接盘
40      集成电路
50      主板
具体实施方式
以下根据图1～图8所示的实例来说明本发明。
实施例1
本实施例的内部导体的连接结构10，例如如图1(a)(b)的示意图所示，具有多个(图1中为3个)第1、第2及第3通孔导体12、13及14；以及分别与第1及第3通孔导体12及14连接的第1及第3布线导体15及16，这些通孔导体12、13及14在由多个绝缘体层(例如陶瓷层)11A层叠的层叠体构成的绝缘体基板(陶瓷多层基板)11内沿水平方向互相隔开规定间隔按规定图形配置，而且从陶瓷多层基板11的表面向内部延伸，构成作为将例如放置在陶瓷多层基板11的上表面的集成电路(未图示)与安装陶瓷多层基板11的主板(未图示)电连接的内部导体。
另外，如图1(a)(b)所示，例如第1及第3通孔导体12及14包含分别向远离相邻的第2通孔导体13的方向延伸设置的第1及第3连接通孔导体17及18，而且第1及第3通孔导体12及14分别通过第1及第3连接通孔导体17及18分别与第1及第3布线导体15及16连接。由于第1及第3通孔导体12及14通过各自的连接通孔导体17及18与各自的布线导体15及16连接，因此从第1及第3通孔导体12及14不同相邻的通孔导体13伸出，能够缩短与相邻的通孔导体13的距离，实现间距微细化。
另外，如图1(b)所示，第1行与第3行的通孔导体上下对称。因此，设第1行及第3行的通孔导体分别为第4、第5及第6通孔导体19、20及21，设从第4、第5及第6通孔导体19、20及21分别延伸设置的连接通孔导体分别为第4、第5及第6连接通孔导体22、23及24，设与这些连接通孔导体22、23及24分别通过连接盘25A、26A及27A连接的布线导体分别为第4、第5及第6布线导体25、26及27。因而，在该图中，第1及第3通孔导体12及14和第4、第5及第6通孔导体19、20及21，以第2通孔导体13为中心上下左右对称配置。然后，第4、第5及第6连接通孔导体22、23及24向远离相邻的通孔导体的方向延伸设置，在延伸端与第4、第5及第6布线导体25、26及27连接。对于第4、第5及第6通孔导体19、20及21，也成立与第1、第2及第3通孔导体12、13及14同样的关系。
如图1(b)所示，第1及第3连接通孔导体17及18和第4、第5及第6连接通孔导体22、23及24以第2通孔导体13为中心，从第1及第3通孔导体12及14和第4、第5及第6通孔导体19、20及21向外侧呈放射状延伸设置。连接通孔导体根据通孔导体及与它连接的布线导体的图形来决定延伸方向，但连接通孔导体只要向远离相邻的通孔导体的方向延伸设置即可。另外，在图1(a)中，第1及第2连接通孔17及18在同一陶瓷层11A内形成，但第1及第2连接通孔17及18和第4、第5及第6连接通孔导体22、23和24根据布线导体的布线状态，分别在不同的陶瓷层11A形成，通过这样能够防止布线导体间的干扰。因而，连接通孔导体可以定义为多个通孔导体连接、在同一绝缘体层(例如陶瓷层)中连接形成而一体化的通孔导体组。
以下，一面参照图2，一面比较本实施例的内部导体的连接结构10与图9所示的以往的连接结构，关于能够实现怎样程度的间距微细化，举出第1及第2通孔导体12及13为例进行说明。在以往的连接结构的情况下，如图2(b)所示，在互相相邻的通孔导体2与2之间必需具有合计的距离(M1+M2+G1)，其中M1是为了可靠连接通孔导体2与布线导体3所需的连接盘4从通孔导体2的伸出尺寸，G1是在连接盘4与相邻的通孔导体2之间不发生短路及层间剥离的最低限度必需的尺寸，另外M2是例如即使产生位置偏移也不低于最低限工必需的间隔而使其具有的余量。作为该距离(M1+M2+G1)，通常必需为200μm左右。因而，在以往的连接结构中。很难将通孔导体2与2之间的距离缩至200μm以内，不容易实现间距微细化。
与此不同的是，在本实施例的连接结构10的情况下，在互相相邻的第1与第2通孔导体12与13之间必需具有合计的距离(M3+G2)，其中G2是在第1通孔导体12与想念的第2通孔导体13不发生短路及层间剥离的最低限度必需的尺寸，M3是在第1与第2通孔导体12与13相互之间产生位置偏移时也不低于间隔G2用的余量M3。本实施例的连接结构10的尺寸G2与以往的连接结构的尺寸G1实质上是同一尺寸，余量M3是根据第1通孔导体12与第2通孔导体13的关系来决定的，由于想要与第1布线导体15连接的第1通孔导体12和与其连接配置的第2通孔导体13是用同一工艺加工的，因此误差因素仅仅成为通孔加工精度，没有像图2(b)所示的以往的连接结构那样，由于包含连接盘的布线在印刷时的图形伸长或经过通孔加工及布线印刷的两个工艺而增加加工误差这样的因素，因此位置偏移量减小。因此，作为本实施例的第1个优点，是不需要为了提高连接可靠性而从大于通过直径的连接盘伸出的尺寸M1，作为第2个优点，是在产生位置偏移时，为了防止与相邻的第1及第2通孔导体12及13的短路及裂纹(层间剥离)所取的余量M2也可以较小。因而，本实施例的第1通孔导体与第2通孔导体13之间的距离例如可以缩短至以往的一半距离100μm左右，与以往相比能够明显使间距微细化。
再有，第1连接通孔导体17例如如图1(a)(b)所示，贯通陶瓷层11A一层厚度形成，而且具有与第1通孔导体12同一直径的圆柱状导体沿水平方向部分重复连着设置四个而形成。第1连接通孔导体17是在制造陶瓷多层基板时，在陶瓷生片(未图示)上利用激光等使与第1通孔导体12同一直径的贯通孔部分重复而设置细长形状的贯通孔，对该贯通孔充入导电性糊料，作为陶瓷多层基板进行烧结，通过这样可形成近似直线状的该第1连接通孔导体17。该第1连接通孔导体17的长度方向的侧面形成为圆弧面相连而成的凹凸面。另外，第1布线导体15如图1(b)所示，具有构成与第1连接通孔导体17的连接部分的连接盘15A。该连接盘15A形成为圆形，具有大于第1连接通孔17的延伸端部外径的外径。因而，即使第1布线导体15与第1通孔导体12之间多少在一点位置偏移，通过第1连接通孔导体17也能够可靠连接这两者12与15。另外，连接盘15A即使是大于第1通孔导体12的外径的外径，也由于与第1通孔导体12相比，位于更远离第2通孔导体13的位置，因此不从第1通孔导体12向第2通孔导体13一侧伸出，不妨碍第1与第2通孔导体12与13的间距微细化。
本实施例的内部导体的连接结构10是对第1布线导体15设置连接盘15A，但连接盘也可以设置在连接通孔导体17一侧。在这种情况下，例如仅使最远离第2通孔导体13的圆柱状导体的外径大于第1通孔导体12的外径，通过这样能够实现。
如上所述，根据本实施例，在将陶瓷多层基板11内互相相邻的多个第1、第2及第3通孔导体12、13及14和陶瓷多层基板11内形成的第1及第3布线导体15及16连接的内部导体的连接结构中，由于与第1及第3布线导体15及16连接的第1及第3通孔导体12及14包含向远离相邻的第2通孔导体13的方向延伸设置的第1及第3连接通孔导体17及18，而且第1及第3通孔导体12及14通过第1及第3连接通孔导体17及18与第1及第3布线导体15及16连接，因此在第1及第3通孔导体12及14不向第2通孔导体13一侧伸出，能够缩小第1及第3通孔导体12及14与第2通孔导体13之间的间距，能够适应集成电路的外部端子的间距微细化，实现高密度布线。
另外，由于第1通孔导体12与第1布线导体15通过第1连接通孔导体17的延伸端连接，因此即使在第1布线导体15形成连接盘15A，连接盘15A也人水第1通孔导体12向第2通孔导体13一侧伸出，能够用连接盘15A吸收在制造陶瓷多层基板11时第1连接通孔导体17与第1布线导体15的位置偏移，能够可靠连接第1通孔导体12与第1布线导体15。
实施例2
下面，参照图3～图7说明本发明的多层基板的实施例。本实施例的多层基板由于具有上述的内部导体的连接结构，因此以互相相邻的通孔导体为中心进行说明。
本实施例的多层基板(例如陶瓷多层基板)30例如如图3(a)～(c)所示，具有将多个绝缘体层(例如陶瓷层)31A层叠而构成的层叠体31；在该层叠体31的一个主面(上表面)上从互相隔开规定间隔(例如100μm)的位置向层叠体31内分别延伸的第1、第2、第3、第4及第5通孔导体32A、32B、32C、32D及32E；以及分别与第1、第2、第3、第4及第5通孔导体32A、32B、32C、32D及32E连接的第1、第2、第4及第5布线导体33A、33B、33D及33E，在层叠体31的上表面装有集成电路40。然后，例如第1通孔导体32A与第2通孔导体32B如图3(a)所示的互相相邻。集成电路40的多个外部端子(未图示)对于第1～第5通孔导体32A—32E及布线导体33A—33E由于分别具有同一连接结构，因此对于第1通孔导体32A及第1布线导体33A进行说明，而对于其它的通孔导体及布线导体仅附加标号，而省略各自的说明。在本实施例中，集成电路40的外部端子与层叠体31的上表面露出的第1～第5通孔导体32A—32E不通过表面电极(连接盘)而直接连接。因此能够完全适应间距微细化的外部端子。另外，在层叠体31的表面若有地方多余，则也可以在层叠体31的上表面设置与外部端子相对应的表面电极，将通孔导体与这些表面电极连接。通过设置表面电极，则容易使集成电路40的外部端子与通孔导体对准位置。
第1通孔导体32A如图3(a)所示，包含向远离相邻的第2通孔导体32B的方向(该图中的向左的方向)延伸设置的第1连接通孔导体34A，而且第1通孔导体32A通过第1连接通孔导体34A与第1布线导体32A连接。第1连接通孔导体34A及第1布线导体33A是与图所示的连接结构同样构成的。即，第1通孔导体32A的第1连接通孔导体34A的圆柱状导体部分重复，呈直线状排列成一体，而且贯通陶瓷层31A。第1连接通孔导体34A与实施例1的连接结构10不同，整体向远离第2通孔导体32B的方向偏移配置。通过使第1连接通孔导体34A偏移，即使第1连接通孔导体34A与第1通孔导体32A之间有位置偏移，使得第1连接通孔导体34A也不向第2通孔导体32B一侧伸出。另外，如图3(b)(c)所示，第1布线导体33A的与第1连接通孔导体34A的连接部分是一体形成直径大于圆柱状导体的外径的连接盘35A。另外，在本实施例中，第1通孔导体32A及第1布线导体33A分别与第1连接通孔导体34A的同一侧的表面(上表面)一侧连接。
图4为将图3所示的多层基板30按每个陶瓷层31A分解所示的分解图。另外，图4中仅对于与第2行的第1～第5通孔导体32A—32E有关的部分附加标号。如图4所示，形成层叠体31的上表面的第1层的陶瓷层31A中，在多行(该图中为三行)配置第1～第5通孔导体32A—32E，这些通孔导体32A—32E整体上排列成矩阵状。在第2层的陶瓷层31A中，形成第1～第5通孔导体32A—32E和连接通孔导体34A及34E和布线导体33A及33E。在第3层的陶瓷层31A中，仅形成第2、第3及第4通孔导体32B、32C及32D。在第4层的陶瓷层31A中，形成第2、第3及第4通孔导体32B、32C及32D和各自的连接通孔导体34B、34C及34D和布线导体33B、33C及33D。然后，任何一个陶瓷层31A的连接通孔导体都向远离相邻的通孔导体的方向延伸而形成。在图4中，连接通孔导体与布线导体的连接部分的大外径部分是布线导体的连接盘。
另外，如图3(a)所示，在相邻的第1及第2通孔导体32A及32B分别通过第1及第2连接通孔导体34A及34B与第1及第2布线导体33A(第2布线导体未图示)连接时，将第1及第2连接通孔导体34A及34B设置在不同的上下陶瓷层31及31A，能够防止布线导体间的干扰，能够提高通孔导体的密度。
另外，作为形成陶瓷层31A的材料，最好采用例如低温烧结陶瓷材料。作为低温烧结陶瓷材料是指能够以例如小于等于1000℃的烧结温度进行烧结的材料，是指能够民Ag或Cu等低熔点金属一起进行烧结的陶瓷材料。作为低温烧结陶瓷材料，例如可以举出对氧化铝或镁橄榄石等陶瓷粉末混保硼硅酸系玻璃而形成的玻璃复合系材料、采用ZnO—MgO—Al2O3—SiO2系的晶化玻璃的晶化玻璃系材料、以及采用BaO—Al2O3—SiO2系陶瓷粉末或Al2O3—CaO—SiO2—MgO—B2O3系陶瓷粉末等的非玻璃系材料等。
另外，作为通孔导体、连接通孔导体及布线导体，可以采用电阻系数小的导电性材料。作为导电必材料，最好采用例如能够与低温烧结陶瓷同时烧结的以Ag或Cu为主要成分的导电性材料。以Ag或Cu为主要成分的导体的电阻小，在将陶瓷多层基板30用作为高频元器件时是有利的。
下面，简要说明本实施例的陶瓷多层基板30的制造方法。
首先，使低温烧结陶瓷材料分散在乙烯醇系粘合剂中，调制浆料后，将该浆料利用刮刀法等涂布在载体薄膜上，制成低温烧结用陶瓷生片。然后，将陶瓷生片切断成规定的大小。
然后，从载体薄膜一侧照射控制输出的激光(例如CO2激光)，使其贯通载体薄膜及陶瓷生片，对这两者形成通孔导体用的贯通孔。另外，在对陶瓷生片形成连接通孔导体用的贯通孔时，使激光每隔规定尺寸移动，例如形成连续连通的四个贯通孔。这时使激光移动，使得各贯通孔部分重叠。在载体薄膜的强度不够时，也可以在陶瓷生片表面上粘贴弱粘性薄膜(例如涂布约10μm丙烯系粘结剂的PET薄膜)，保持陶瓷生片后，照射激光，使其贯通载体薄膜、陶瓷生片及弱粘性薄膜，形成贯通孔。
然后，从载体薄膜全侧向贯通孔内充入导电性糊料，从载体薄膜除去多余的导电性糊料。在向贯通孔内充入导电性糊料时，将陶瓷生片配置在附设吸附机构的支持台上，通过使贯通孔内形成负压，能够向贯通孔内确实充入导电性糊料。在使用弱粘性薄膜时，在导电性糊料干燥后，将弱粘性薄膜从陶瓷生片上剥离。
另外，对载体薄膜上的陶瓷生片将导电性糊料进行丝网印刷，以规定图形进行涂布，形成具有连接盘的布线导体用的布线图形。
按照上述的顺序，充填连接通孔导体及布线导体用的导电性糊料，在制成所需数量的进行了涂布陶瓷生片之后，将这些陶瓷生片层叠，以规定的压力压紧，制成半成品层叠体。这时，即在加工误差或层叠偏移等在通孔导体中的导电性糊料充填部分及布线导体用的布线图形存在位置偏移，由于利用连接盘能够吸收该位置偏移，因此能够可靠连接包含连接通孔导体的通孔导体用的导电性糊料充填部分与布线导体用的布线图形。
然后，在半成品层叠体的表面形成分割为一个个陶瓷多层基板用的分割线。并且，将半成品层叠体以小于等于1000℃的规定温度进行烧结，得到烧结体。对该烧结体进行镀层处理后，将烧结体分割，能够得到多个本实施例的陶瓷多层基板。
如上所述，根据本实施例，由于具有将多个陶瓷层31A层叠而构成的层叠体31；在该层叠体31的上表面上从互相隔开规定间隔并相邻的位置向层叠体31内分别延伸的第1及第2通孔导体32A及32B；以及与第1通孔导体32A连接的第1布线导体33，第1通孔导体32A包含向远离第2通孔导体32B的方向延伸设置的第1连接通孔导体23A，而且第1通孔导体32A通过第1连接通孔导体34A与第1布线导体33A连接，即由于第1通孔导体32A与第1布线导体33A的连接结构具有与前述的内部导体的连接结构10同一结构，因此能够适应集成电路40的外部端子，使第1与第2通孔导体32A与32B实现间距微细化。另外，在其它相邻的通孔导体、例如第2通孔导体32B与第3通孔导体32C之间，上述的关系也成立，能够实现全方位的通孔导体间的间距微细化。因而，本实施例的多层陶瓷基板30能够实现适应集成电路40的高密度布线。
另外，根据本实施例，由于例如相邻的第1及第2通孔导体32A及32B的第1及第2连接通孔导体34A及34B设置在不同的陶瓷层31A及31A，因此第1与第2连接通孔导体34A与34B不会相互干扰，能够确实分别向无离第2及第3通孔导体32B及32C的方向形成。
实施例3
本实施例的陶瓷多层基板除了不同于实施例2的陶瓷多层基板30及连接通孔导体和布线导体的形态以外，是根据实施例2的陶瓷多层基板30而构成的。因而，对于与实施例2的陶瓷基板30同一或相当部分附加同一标号，仅说明本实施例的特征部分。
在本实施例中，如图5(a)～(c)所示，在第1连接通孔导体34A的与第1布线导体33A的连接部分(延伸端部)形成连接盘36A，以代替实施例2的第1布线导体33A的连接盘35A。该连接盘36A利用直径大于第1通孔导体32A的外径及第1布线导体33A的宽度的圆柱状导体形成。第1连接通孔导体34A的其它的圆柱状导体以与第1通孔导体32A同一外径形成。在本实施例中也能够期望有与实施例2同样的作用效果。另外，在本实施例中，第1布线导体33A对于第1连接通孔导体34A，是在与第1通孔导体32A相反一侧的表面连接。
实施例4
本实施例的陶瓷多层基板除了不同于实施例2的陶瓷多层基板30及连接通孔导体的形态以外，是根据实施例2的陶瓷多层基板30而构成的。因为，对于与实施例1的陶瓷基板30同一或相当部分附加同一标号，仅说明本实施例的特征部分。
在本实施例中，如图6所示，第1连接通孔导体34A不贯通陶瓷层31A，是埋入陶瓷层31A上形成的凹陷部分而形成的。然后，在第1连接通孔导体34A的上表面与第1布线导体33A连接。第1布线导体33A与实施例2相同，具有连接盘。与实施例2的情况相比，控制激光输出，让激光照射陶瓷生片，使得激光不贯通陶瓷生片，通过这样能够在陶瓷生片上形成凹陷部分。然后，向该凹陷部分充填导电性糊料，通过烧结，能够得到图6所示的第1连接通孔导体34A。在本实施例中，由于向凹陷部分内充填导电性糊料，因此能够防止导电性糊料泄漏，能够得到可靠性高的通孔导体。另外，第1连接通孔导体34A由于不贯通陶瓷层31A，因此即使如图6所示，在与第1连接通孔导体34A重叠的位置配置布线导体33X，也由于第1通孔导体32A与布线导体33X不会接触，不需要像实施例1—3那样将在制造阶段不印刷的陶瓷生片夹在中间，能够减薄层叠层31的厚度，能够促使陶瓷多层基板30降低高度。另外，在即使夹有陶瓷生片时，也能够减薄片厚，进而能够有助于降低高度。另外，能够期望有与实施例2及3同样的作用效果。
另外，实施例2～4的陶瓷多层基板30能够例如如图7所示安装在主板50上。在这种情况下，将层叠体31的下表面露出的通孔导体32通过焊锡与主板50的端子电极51连接。另外，可以将露出的通孔导体32不通过表面电极(接合盘)，而直接与主板50的端子电极51连接，也能够适应端子电极51的间距微细化。因而，能够将上表面装有集成电路等有源元器件及片状陶瓷电子元器件等无源元器件的陶瓷多层基板30高密度安装在主板50上。
实施例5
本实施例的陶瓷多层基板除了含有连接通孔导体的绝缘体层(例如陶瓷层)比其它的绝缘体层形成要薄以外，是根据实施例2的陶瓷多层基板30而构成的。因而，对于与实施例2的陶瓷基板30同一或相当部分附加同一标号，仅说明本实施例的特征部分。
在本实施例中，如图8所示，形成有第1连接通孔导体34A的陶瓷层31′A比其它的陶瓷层31A形成要薄。该第1连接通孔导体34A与实施例1—3相同，贯通陶瓷层31′A而形成。再有，在与该第1连接通孔导体34A重叠的位置配置布线导体33X时，如该图所示，将比其它的陶瓷层31A要薄的陶瓷层31′A介于这两者34A与33X之间。采用这样的结构，与实施例1—3的情况相比，能够减薄层叠体31的厚度，促进陶瓷多层基板30降低高度，另外与实施例4的情况相比，不需要控制激光输出。
即，在实施例1～3的情况下，由于第1连接通孔导体34A贯通陶瓷层31A，因此在与第1连接通孔导体34A重叠的位置配置布线导体33X时，为了避免与第1连接通孔导体34A接触，必须使没有印刷的陶瓷生片介于其中，因没有印刷的陶瓷层部分而使陶瓷11层基板30变厚。另外，在实施例4的情况下，由于第1连接通孔导体34A是不贯通陶瓷层31A的非贯通型，因此在设置第1连接通孔导体34A用的凹陷部分时，必须控制激光输出。然而，实施例5的情况能够解决实施例1—4的问题。
另外，在上述各实施例中是对将连接通孔导体与通孔导体及布线导体连接的情况进行说明的，但本发明的连接通孔导体也可以代替布线导体，在将通孔导体相互之间连接时也可以利用。在通孔导体呈矩阵状配置，以连接的通孔导体相互之间被其它的通孔导体从两侧夹在当中的状态下配置时，通过采用连接通孔导体将这两者连接，能够可靠连接。由于连接通孔导体用的贯通孔是在形成通孔导体用的贯通孔的阶段设置的，因此不会产生因布线导体的印刷等而引起的位置偏移，能够正确形成。在用布线导体将通孔导体相互之间连接时，容易产生布线导体的印刷偏移、或在陶瓷生片的层叠阶段在通孔导体与布线导体之间的位置偏移，另外由于布线导体具有连接盘，因此若布线导体与通孔导体之间有位置偏移，则将这些通孔导体夹在当中的通孔导体与连接盘就接近，或有接触的危险。另外，即使能够连接，在连接盘与相邻的通孔导体之间也有短路等的危险。
另外，本发明对于上述各实施例没有任何限制。例如，在连接通孔导体是贯通陶瓷层的类型时，通过将连接通孔导体的各圆柱状导体形成为倒圆锥梯形，换句话说通过将陶瓷生片所设置的各圆柱状导体用的贯通孔形成为倒圆锥梯形，能够确实防止导电性糊料的泄漏。
工业上的实用性
本发明可适用于安装各种片状电子元器件用的多层基板。

Claims (17)

1.一种内部导体的连接结构，连接绝缘体基板内互相隔开规定间隔相邻的至少两处的通孔导体、与所述绝缘体基板内形成的布线导体的内部导体，其特征在于，
所述两处的通孔导体中，一方的通孔导体包含向远离另一方的通孔导体的方向延伸设置的连接通孔导体，而且所述一方的通孔导体通过所述连接通孔导体与所述布线导体连接。
2.如权利要求1所述的内部导体的连接结构，其特征在于，
形成所述布线导体的与所述连接通孔导体的连接部分、或所述连接通孔导体的与所述布线导体的连接部分，作为具有大于对方一侧的连接部分的面积的连接盘。
3.一种多层基板，具有
将多个绝缘体层层叠而成的层叠体、
从在该层叠体的一个主面互相隔开规定间隔相邻的位置向所述层叠体内分别延伸的至少第1及第2通孔导体、以及
与第1通孔导体连接的第1布线导体，其特征在于，
所述第1通孔导体包含向远离所述第2通孔导体的方向延伸设置的第1连接通孔导体，而且所述第1通孔导体通过所述第1连接通孔导体与所述第1布线导体连接。
4.如权利要求3所述的多层基板，其特征在于，
具有与所述第1及第2通孔导体隔开规定间隔从所述层叠体的一个主面向所述层叠体内延伸的第3通孔导体，
所述第2通孔导体包含向分别远离所述第1及第3通孔导体的方向延伸的第2连接通孔导体，而且所述第2通孔导体通过所述第2连接通孔导体与第2布线导体连接。
5.如权利要求4所述的多层基板，其特征在于，
所述第1及第2连接通孔导体在互相不同的绝缘体层形成。
6.如权利要求4或5所述的多层基板，其特征在于，
所述第1及第2连接通孔导体在比其它的绝缘体层要薄的绝缘体层形成。
7.如权利要求4或5所述的多层基板，其特征在于，
所述第1及第2连接通孔导体贯通各自的绝缘体层。
8.如权利要求4或5所述的多层基板，其特征在于，
所述第1及第2连接通孔导体不贯通各自的绝缘体层。
9.如权利要求3至5中任一项所述的多层基板，其特征在于，
形成所述第1布线导体的与所述第1连接通孔导体的连接部分，作为大于所述第1连接通孔导体的与所述第1布线导体的连接部分的连接盘。
10.如权利要求3至5中任一项所述的多层基板，其特征在于，
形成所述第1连接通孔导体的与所述第1布线导体的连接部分，作为大于所述第1布线导体的与所述第1连接通孔导体的连接部分的连接盘。
11.如权利要求4或5所述的多层基板，其特征在于，
形成所述第2连接通孔导体的与所述第2布线导体的连接部分，作为大于所述第2布线导体的与所述第2连接通孔导体的连接部分的连接盘。
12.如权利要求4或5所述的多层基板，其特征在于，
形成所述第2布线导体的与所述第2连接通孔导体的连接部分，作为大于所述第2连接通孔导体的与所述第2布线导体的连接部分的连接盘。
13.如权利要求3至5中任一项所述的多层基板，其特征在于，
在所述一个主面上设置分别与所述各通孔导体连接的表面电极。
14.如权利要求3至5中任一项所述的多层基板，其特征在于，
在所述一个主面上安装电子元器件，该电子元器件的外部端子电极与在所述主面露出的所述第1通孔导体及第2通孔导体不通过表面电极连接。
15.如权利要求3至5中任一项所述的多层基板，其特征在于，
所述一个主面一侧构成为能够与主板连接。
16.如权利要求3至5中任一项所述的多层基板，其特征在于，
所述绝缘体层由低温烧结陶瓷材料构成。
17.如权利要求3至5中任一项所述的多层基板，其特征在于，
所述各通孔导体及各布线导体分别由以银或铜为主要成分的导电性材料构成。
CNB2005800003846A 2004-04-06 2005-02-08 内部导体的连接结构及多层基板 Active CN100502621C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004111976 2004-04-06
JP111976/2004 2004-04-06

Publications (2)

Publication Number Publication Date
CN1788531A CN1788531A (zh) 2006-06-14
CN100502621C true CN100502621C (zh) 2009-06-17

Family

ID=35150385

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005800003846A Active CN100502621C (zh) 2004-04-06 2005-02-08 内部导体的连接结构及多层基板

Country Status (7)

Country Link
US (1) US7652213B2 (zh)
JP (1) JP3918101B2 (zh)
KR (1) KR100659521B1 (zh)
CN (1) CN100502621C (zh)
DE (1) DE112005000014T5 (zh)
TW (1) TWI265763B (zh)
WO (1) WO2005101935A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4748161B2 (ja) * 2005-07-12 2011-08-17 株式会社村田製作所 多層配線基板及びその製造方法
WO2009084299A1 (ja) * 2007-12-28 2009-07-09 Ibiden Co., Ltd. インターポーザー及びインターポーザーの製造方法
KR101229956B1 (ko) * 2008-03-31 2013-02-06 프린코 코포레이션 다층기판의 응력 평형 방법 및 다층기판
US9930775B2 (en) * 2009-06-02 2018-03-27 Hsio Technologies, Llc Copper pillar full metal via electrical circuit structure
JP4992960B2 (ja) * 2009-12-07 2012-08-08 株式会社村田製作所 高周波モジュール
US8488329B2 (en) * 2010-05-10 2013-07-16 International Business Machines Corporation Power and ground vias for power distribution systems
TW201304107A (zh) * 2011-05-12 2013-01-16 Fujikura Ltd 貫通配線基板、電子元件封裝體、及電子零件（二）
CN102355798B (zh) * 2011-10-25 2014-04-23 中国兵器工业集团第二一四研究所苏州研发中心 柱面模块电路板的制作方法以及烧结支架
US9440135B2 (en) * 2012-05-29 2016-09-13 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Multilayer electronic structures with integral vias extending in in-plane direction
TWM521801U (zh) * 2015-05-29 2016-05-11 Chunghwa Prec Test Tech Co Ltd 具有高接合強度之多層結構的轉接介面板
CN107666770A (zh) * 2016-07-29 2018-02-06 鹏鼎控股(深圳)股份有限公司 具焊垫的电路板及其制作方法
WO2018168653A1 (ja) 2017-03-14 2018-09-20 株式会社村田製作所 高周波モジュール
IT201700051157A1 (it) * 2017-05-11 2018-11-11 Technoprobe Spa Metodo di fabbricazione di un multistrato di una scheda di misura per un’apparecchiatura di test di dispositivi elettronici
WO2019082714A1 (ja) * 2017-10-26 2019-05-02 株式会社村田製作所 多層基板、インターポーザおよび電子機器
EP3841850A4 (en) * 2018-08-22 2022-10-26 Liquid Wire Inc. STRUCTURES WITH DEFORMABLE LADDERS
US11956898B2 (en) * 2020-09-23 2024-04-09 Apple Inc. Three-dimensional (3D) copper in printed circuit boards
CN115343812B (zh) * 2022-08-22 2023-10-17 德阳三环科技有限公司 输入输出构件和制备方法及封装基座和光器件

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2680443B2 (ja) 1989-09-27 1997-11-19 株式会社東芝 セラミック配線基板およびその製造方法
JP2996510B2 (ja) * 1990-11-30 2000-01-11 株式会社日立製作所 電子回路基板
US5456778A (en) * 1992-08-21 1995-10-10 Sumitomo Metal Ceramics Inc. Method of fabricating ceramic circuit substrate
JPH1174645A (ja) 1997-08-29 1999-03-16 Sumitomo Kinzoku Electro Device:Kk 多層セラミック基板の製造方法
JP2000353872A (ja) 1999-06-11 2000-12-19 Denso Corp 回路基板およびその製造方法
JP4592891B2 (ja) 1999-11-26 2010-12-08 イビデン株式会社 多層回路基板および半導体装置
TW512653B (en) * 1999-11-26 2002-12-01 Ibiden Co Ltd Multilayer circuit board and semiconductor device
JP2001284811A (ja) 2000-03-29 2001-10-12 Murata Mfg Co Ltd 積層型セラミック電子部品およびその製造方法ならびに電子装置
JP3407737B2 (ja) * 2000-12-14 2003-05-19 株式会社デンソー 多層基板の製造方法およびその製造方法によって形成される多層基板
US6812576B1 (en) * 2002-05-14 2004-11-02 Applied Micro Circuits Corporation Fanned out interconnect via structure for electronic package substrates

Also Published As

Publication number Publication date
JPWO2005101935A1 (ja) 2007-08-16
DE112005000014T5 (de) 2006-05-18
KR100659521B1 (ko) 2006-12-20
TWI265763B (en) 2006-11-01
KR20060028686A (ko) 2006-03-31
US20070107933A1 (en) 2007-05-17
WO2005101935A1 (ja) 2005-10-27
TW200534768A (en) 2005-10-16
US7652213B2 (en) 2010-01-26
CN1788531A (zh) 2006-06-14
JP3918101B2 (ja) 2007-05-23

Similar Documents

Publication Publication Date Title
CN100502621C (zh) 内部导体的连接结构及多层基板
EP0045877B1 (en) Laminated ceramic sheet printed circuit components including capacitance means
CN100556234C (zh) 混合型电子部件及其制造方法
US4202007A (en) Multi-layer dielectric planar structure having an internal conductor pattern characterized with opposite terminations disposed at a common edge surface of the layers
KR101219006B1 (ko) 칩형 코일 부품
US8256106B2 (en) Method for fabricating circuit board structure with capacitors embedded therein
JPH04263486A (ja) 焼結導体配線基板とその製造方法
JP2012028730A (ja) 多層回路基板及び多層回路基板の製造方法
JP5188954B2 (ja) 最適化された温度特性を有する集積薄膜キャパシタ
JP2005347648A (ja) 積層電子部品及びその製造方法
US4193082A (en) Multi-layer dielectric structure
EP2129201B1 (en) Multilayer wiring substrate
US6676784B2 (en) Process for the manufacture of multilayer ceramic substrates
JP3351043B2 (ja) 多層セラミック基板の製造方法
CN110519915B (zh) 一种盲埋孔印制电路板及其制作方法
TW202110293A (zh) 高密度多層基板以及高密度多層基板的製造方法
KR100882101B1 (ko) 무수축 세라믹 기판의 제조방법
KR20060114562A (ko) 저온동시소성세라믹 기판의 내장 캐패시터 및 그 제조방법
JP2006032442A (ja) 多層基板及びその製造方法
US20240172364A1 (en) Circuit board, display apparatus, and method for manufacturing circuit board
JP2009147160A (ja) 多層セラミック基板の製造方法及び多層セラミック基板、これを用いた電子部品
KR100449622B1 (ko) 다층 세라믹 전자부품 및 그 제조방법
JPH0750462A (ja) 電子回路基板
CN113207223A (zh) 导通结构及其制作方法
JPH0645757A (ja) 多層セラミック基板およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant