KR101229956B1 - 다층기판의 응력 평형 방법 및 다층기판 - Google Patents

다층기판의 응력 평형 방법 및 다층기판 Download PDF

Info

Publication number
KR101229956B1
KR101229956B1 KR1020107018159A KR20107018159A KR101229956B1 KR 101229956 B1 KR101229956 B1 KR 101229956B1 KR 1020107018159 A KR1020107018159 A KR 1020107018159A KR 20107018159 A KR20107018159 A KR 20107018159A KR 101229956 B1 KR101229956 B1 KR 101229956B1
Authority
KR
South Korea
Prior art keywords
metal layer
area
layer
multilayer board
surplus
Prior art date
Application number
KR1020107018159A
Other languages
English (en)
Other versions
KR20110003316A (ko
Inventor
양치광
Original Assignee
프린코 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 프린코 코포레이션 filed Critical 프린코 코포레이션
Publication of KR20110003316A publication Critical patent/KR20110003316A/ko
Application granted granted Critical
Publication of KR101229956B1 publication Critical patent/KR101229956B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224—Patterned shielding planes, ground planes or power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/028—Bending or folding regions of flexible printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09136—Means for correcting warpage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969—Apertured conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

본 발명은 다층기판의 응력 평형 방법 및 다층기판에 관한 것으로，다층기판이 제1 및 제2금속층을 구비하고，제1금속층의 제1면적이 제2금속층의 제2면적보다 클 경우, 제2금속층이 위치한 층에 잉여금속층을 설치하여，잉여금속층 면적에 제2면적을 더한 면적이 제1면적과 상당하도록 할 수 있고，제1금속층에 잉여공간을 설치하여, 제1면적에서 잉여공간을 뺀 면적이 제2면적과 상당하도록 할 수도 있다. 다층기판이 제1 및 제2유전층을 구비하며 제1유전층이 개구부를 구비할 경우, 제2유전층의 제1유전층에 대응하는 위치에 잉여개구부를 설치할 수 있다. 본 발명은 다층기판의 응력을 평형시키는데, 다시 말하면 다층기판의 서로 다른 금속층 또는 유전층이 차지하는 면적 또는 위치를 상대적으로 균질화하여 휨을 방지할 수 있다.

Description

다층기판의 응력 평형 방법 및 다층기판 {Method of balancing multilayer substrate stress and multilayer substrate}
본 발명은 다층기판의 응력 평형 방법 및 다층기판에 관한 것으로, 특히 연성 다층기판이 서로 다른 금속층 또는 유전층이 차지하는 면적 및 위치 차이로 인하여 생기는 응력을 평형시켜, 다층기판의 휨을 막을 수 있는 다층기판의 응력 평형 방법 및 다층기판에 관한 것이다.
현재 다층기판은 도포 방식으로 형성된 유전층을 복수개 구비하고, 유전층 사이에는 각종 석판 기술로 각각 대응하는 금속층을 형성하며, 상기 유전층 및 상기 금속층은 겹치어 다층기판을 형성하여, 두께가 얇고 재료가 간단한 점 등 우수한 장점을 가진 다층기판을 실현하는데, 이 방식은 연성 다층기판을 제조하는 데에 특히 적용된다. 도포 방식으로 형성한 유전층은 습도막이기 때문에, 이러한 유전층을 경화시키는 프로세스를 갖게 된다. 회로 설계로 인하여, 매 금속층은 서로 다른 면적을 가지고, 다층기판에서의 위치도 다르다. 상대적으로, 대응하는 각 유전층의 면적도 다르며, 다층의 유전층 및 다층의 금속층이 겹치어 형성된 후에, 다시 상술한 건조 및 경화의 프로세스를 진행할 경우, 각 유전층의 수축 비례가 다르기 때문에(유전층 재질이 같아 수축율은 같으나, 그 모양과 차지한 면적이 달라 상대 간의 수축 비례가 다르게 된다.), 다층기판의 각 유전층 및 금속층 사이에 응력의 불평형이 생기게 되어, 다층기판이 휘는 현상이 발생하게 된다. 다른 한 방면으로는, 유전층이 도포 방식으로 형성한 것이 아니더라도, 각 금속층의 면적이나 두께 심지어는 구성재료가 서로 달라 여전히 응력의 불평형을 일으키게 되어서, 다층기판이 휘는 현상이 발생하게 된다.
휨이 심한 다층기판은 후속 시스템 조립 시 정확도에 영향을 주게 되며, 심지어는 휨이 심하여 조립할 수 없게 된다. 또한, 연성 다층기판의 설계 응용에 있어서, 접을 수 있는 특성이 현재 연성 기판 산업발전의 주요한 목적이다. 따라서, 연성 다층기판을 상품으로 제조한 후에, 그 부분의 특정 구역 심지어는 전체 구역이 자주 접힐 가능성이 있어, 상술한 응력과 휨이 발생하는 문제를 해결하지 않으면, 제품의 수명이 줄어들기 쉽게 되어, 효과적으로 상품화할 수 없는 제한이 된다.
본 발명의 주요 목적은 서로 다른 금속층 또는 유전층이 차지하는 면적 및 위치의 차이가 큼으로 인하여 생기는 응력을 평형시켜, 휨을 방지하는 다층기판의 응력 평형 방법 및 다층기판을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명에 따른 다층기판의 응력 평형 방법은, 적어도 제1금속층 및 제2금속층을 구비한 다층기판에 사용되며, 제1금속층의 제1면적은 제2금속층의 제2면적보다 크고, 제2금속층이 위치하는 층에는 적어도 하나의 잉여금속층을 설치하며, 잉여금속층의 면적과 제2면적을 더한 면적이 제1면적과 대등하도록 한다. 잉여금속층 및 제2금속층은 제1금속층 및 제2금속층의 중간면을 기준으로 평행이 됨으로써, 제1금속층에 대응한다. 또한, 제1금속층과 제2금속층 사이에 적어도 하나의 제3금속층을 더한층 포함하는 경우에도, 본 발명의 방법을 이용할 수 있다. 그리고, 본 발명의 다층기판 표면에 위치한 제1표면유전층에 적어도 하나의 개구부를 구비할 경우, 다층기판의 다른 표면인 제2표면유전층에 개구부의 위치에 대응하는 잉여개구부를 설치할 수 있다.
본 발명에 따른 다층기판은, 제1금속층 및 제2금속층을 포함하며, 제1금속층의 제1면적은 제2금속층의 제2면적보다 크고, 제2금속층이 위치한 층에는 적어도 하나의 제2잉여금속층을 더 포함하며, 적어도 하나의 제2잉여금속층의 면적에 제2면적을 더한 면적은 제1면적과 대등하다.
종래의 기술에 비하면, 본 발명은 상술한 수단을 이용하여 다층기판의 제조 과정이나 사용 중에, 서로 다른 금속층 또는 유전층이 차지하는 면적 및 위치의 차이가 큼으로 인하여 생기는 응력을 평형시킬 수 있으며, 다시 말하면 다층기판의 서로 다른 금속층 또는 유전층이 차지하는 면적 또는 위치를 상대적으로 균질화하여 휨을 방지할 수 있다.
본 발명의 상술한 목적, 특징, 장점을 더욱 명확하고 쉽게 알 수 있도록, 도면을 참조하여 아래와 같이 상세하게 설명한다.
도 1은 본 발명에 따른 다층기판의 응력 평형 방법 및 다층기판의 제1실시예의 예시도이다.
도 2는 본 발명에 따른 다층기판의 응력 평형 방법 및 다층기판의 제2실시예의 예시도이다.
도 3은 본 발명에 따른 다층기판의 응력 평형 방법 및 다층기판의 제3실시예의 예시도이다.
도 4는 본 발명에 따른 다층기판의 응력 평형 방법 및 다층기판의 제4실시예의 예시도이다.
도 5는 본 발명에 따른 다층기판의 응력 평형 방법 및 다층기판의 제5실시예의 예시도이다.
도 1을 참조하면, 본 발명에 따른 다층기판 및 다층기판의 응력 평형 방법의 제1실시예의 예시도를 나타낸다. 도 1의 좌측은 다층기판의 입체분해도이고, 우측은 대응하는 분해도이다. 도 1에서는 다층기판이 구비한 제1금속층(102)과 이에 대응하는 제1유전층(122) 및 제2금속층(112, 114)과 이에 대응하는 제2유전층(222)을 나타내고 있다.
상술한 제1유전층(122) 및 제2유전층(222)은 도포의 방식으로 형성한다. 건조 및 경화 프로세스를 진행할 때, 유전층의 상대적인 수축 비례가 다르기 때문에, 각 유전층 및 금속층 사이에 응력의 불평형이 생기게 되어, 다층기판이 휘는 현상을 발생시킨다. 또한, 유전층이 도포 방식으로 형성된 것이 아니더라도, 각 층의 금속층 면적이나 두께 심지어 구성재료가 서로 달라 여전히 응력의 불평형을 일으키게 되어서, 다층기판이 휘는 현상을 일으킨다. 본 발명은 서로 다른 금속층 또는 유전층이 차지하는 면적 또는 위치를 상대적으로 균질화하는 개념을 이용하여, 다층기판의 응력을 평형시켜, 휨을 방지할 수 있다.
도 1에서 기술한 바와 같이, 제1금속층(102)의 제1면적은 거의 다층기판의 대부분을 차지하며 제2금속층(112, 114)의 제2면적보다 크다. 제2금속층(112, 114)이 위치한 층에, 회로의 설계에 영향을 미치지 않는다는 전제 하에서, 제2잉여금속층(202, 204, 206)을 설치하여, 제2잉여금속층의 면적에 제2면적을 더한 면적이 제1면적과 상당하도록 한다. 그리고, 제2잉여금속층(202, 204, 206) 및 제2금속층(112, 114)은 제1금속층(102) 및 제2금속층(112, 114)의 중간면을 기준으로 하여 평행이 됨으로써, 제1금속층(102)에 대응하여, 다층기판의 응력을 평형시켜 휨의 발생을 막을 수 있다.
마찬가지로, 도 1에서 기술한 바와 같이, 다층기판은 제4금속층(102a)과 이에 대응하는 제4유전층(122a) 및 제5금속층(112a, 114a)과 이에 대응하는 제5유전층(222a)을 더 포함한다. 제4금속층(102a)은 제1금속층(102)의 바깥측에 위치하고, 제5금속층(112a, 114a)은 제2금속층(112, 114)의 바깥측에 위치한다. 앞에서 서술한 바와 마찬가지로, 제5금속층(112a, 114a)이 위치한 층에, 회로의 설계에 영향을 미치지 않는다는 전제 하에서, 제5잉여금속층(202a, 204a, 206a)을 설치하여, 제5잉여금속층의 면적에 제5면적을 더한 면적이 제4면적과 상당하도록 한다. 그리고, 제5잉여금속층(202a, 204a, 206a) 및 제5금속층(112a, 114a)은 제4금속층(102a) 및 제5금속층(112a, 114a)의 중간면을 기준으로 하여 평행이 됨으로써, 제4금속층(102a)에 대응한다.
다시 말하면, 본 발명은 다층기판 전체에 대하여 고려할 때, 둘씩 쌍으로 대응되게 위치하는 금속층이 서로 인접하는지를 막론하고, 다층기판의 내부 위치가 전술한 제1금속층(102)과 제2금속층(112, 114), 그리고 제4금속층(102a)과 제5금속층(112a, 114a)처럼 서로 대응하는 금속층 및 유전층이 대칭되는 구조를 가진다면, 다층기판의 응력을 평형시켜 휨의 발생을 막을 수 있다. 또한, 제4금속층(102a)이 제1금속층(102)의 내측에 위치하고, 제5금속층(112a, 114a)이 제2금속층(112, 114)의 내측에 위치하는 상황에서도, 본 발명을 이용하여 다층기판의 응력을 평형시킬 수 있다.
도 2를 참조하면, 본 발명에 따른 다층기판 및 다층기판의 응력 평형 방법의 제2실시예의 예시도를 나타낸다. 마찬가지로 도 2의 좌측은 다층기판의 입체분해도이고, 우측은 대응하는 분해도이다. 도 2에서는 다층기판이 구비한 제1금속층(102)과 이에 대응하는 제1유전층(122) 및 제2금속층(112, 114)과 이에 대응하는 제2유전층(222)을 나타낸다.
이 실시예에서, 제1금속층(102)은 도형이 번잡하나, 차지하는 제1면적은 여전히 상대적으로 제2금속층(112, 114)의 제2면적보다 크므로, 본 발명은 제2금속층(112, 114)이 위치한 층에, 회로의 설계에 영향을 미치지 않는다는 전제 하에서, 면적이 작고 분포가 잘게 세분된 제2잉여금속층(202, 204, 206)을 설치하였는데, 목적은 여전히 제2잉여금속층의 면적에 제2면적을 더한 면적이 제1면적과 상당하도록 하기 위한 것이다. 그리고, 제2잉여금속층(202, 204, 206) 및 제2금속층(112, 114)은 제1금속층(102) 및 제2금속층(112, 114)의 중간면을 기준으로 하여 평행이 됨으로써, 제1금속층(102)에 대응하여, 다층기판의 응력을 평형시켜 휨의 발생을 막을 수 있다.
도 3을 참조하면, 본 발명에 따른 다층기판 및 다층기판의 응력 평형 방법의 제3실시예의 예시도를 나타낸다. 마찬가지로 도 3의 좌측은 다층기판의 입체분해도이고, 우측은 대응하는 분해도이다. 도 3에서는 다층기판이 구비한 제1금속층(102)과 이에 대응하는 제1유전층(122) 및 제2금속층(112, 114)과 이에 대응하는 제2유전층(222)을 나타낸다.
그리고, 제1금속층(102)과 제2금속층(112) 사이에 제3금속층(302) 및 이에 대응하는 제3유전층(322)을 더 포함한다. 제3금속층(302)이 차지하는 면적은 제2금속층(112)이 차지하는 제2면적보다 작고, 당연히 제1금속층(102)이 차지하는 제1면적보다도 작으며, 제3금속층(302)과 제3유전층(322)이 그 사이에 놓일 때, 그와 제1금속층(102) 및 제2금속층(112) 사이의 차이를 무시할 수 있으며, 제3금속층(302)의 면적 크기에 무관하게, 직접 제1금속층(102) 및 제2금속층(112)의 면적 또는 위치의 차이를 고려하면 된다. 상술한 바와 같이, 다층기판을 전체적으로 고려하여 그 내부가 대칭되는 구조를 구비하도록 한다.
이렇게, 본 발명은 제2금속층(112, 114)이 위치한 층에, 회로의 설계에 영향을 미치지 않는다는 전제 하에서, 작은 면적의 제2잉여금속층(202, 206)과 면적이 큰 제2잉여금속층(204)을 설치할 수 있는데, 목적은 여전히 제2잉여금속층의 면적에 제2면적을 더한 면적이 제1면적과 상당하도록 하는 것이다. 그리고, 제2잉여금속층(202, 204, 206) 및 제2금속층(112, 114)은 제1금속층(102) 및 제2금속층(112, 114)의 중간면을 기준으로 하여 평행이 됨으로써, 제1금속층(102)에 대응하여, 다층기판의 응력을 평형시켜 휨의 발생을 막을 수 있다.
도 4를 참조하면, 본 발명에 따른 다층기판 및 다층기판의 응력 평형 방법의 제4실시예의 예시도를 나타낸다. 마찬가지로 도 4의 좌측은 다층기판의 입체분해도이고, 우측은 대응하는 분해도이다. 도 4에서는 다층기판이 구비한 제1금속층(102)과 이에 대응하는 제1유전층(122) 및 제2금속층(112, 114)과 이에 대응하는 제2유전층(222)을 나타낸다.
제1금속층(102)이 차지하는 제1면적은 상대적으로 제2금속층(112)의 제2면적보다 크며, 앞의 실시예와 다른 점은, 본 실시예에서는 제1금속층(102)에 제1잉여공간(402, 404, 406, 408, 410)을 설치하여, 제1면적에서 제1잉여공간의 면적을 뺀 면적이 제2면적과 상당하도록 하며, 제1잉여공간(402, 404, 406, 408, 410)을 제외한 제1금속층(102)은 제1금속층(102) 및 제2금속층(112)의 중간면을 기준으로 하여 평행이 됨으로써, 제2금속층(112)에 대응하여, 다층기판의 응력을 평형시켜 휨의 발생을 막을 수 있다. 물론, 본 실시예에서도, 제1실시예에서와 마찬가지로, 제1금속층(102)과 제2금속층(112)의 바깥측 또는 내측에 제4유전층 및 제5유전층을 더 구비할 수 있으며, 제4금속층의 제4면적은 제5금속층의 제5면적보다 크다. 제4금속층에 제4잉여공간을 설치하는 방식으로, 다층기판의 내부에 대칭되는 구조를 구비하도록 하여, 위치가 서로 대응하는 금속층이 서로 인접하는지를 막론하고, 다층기판의 응력을 평형시킬 수 있어, 휨의 발생을 방지할 수 있다.
도 5를 참조하면, 본 발명에 따른 다층기판 및 다층기판의 응력 평형 방법의 제5실시예의 예시도를 나타낸다. 도 5에서는, 다층기판이 본딩패드층(500)의 위치에서 제1표면유전층(522)에 개구부(502)가 설치되어 있는 것을 나타낸다. 상기 다층기판은 다층기판의 다른 표면에 위치한 제2표면유전층(524)을 더 포함한다. 본 발명이 서로 다른 금속층 또는 유전층이 차지하는 면적 및 위치에 대하여 균질화할 수 있는 개념을 이용하여, 제2표면유전층(524)에서 개구부(502)에 대응하는 위치에 잉여개구부(602)를 설치할 경우, 다층기판의 응력을 평형시켜 휨의 발생을 막을 수 있다. 마찬가지로, 상술한 개구부가 다층기판의 내부에 위치할 경우, 여전히 본 발명이 서로 다른 금속층 또는 유전층이 차지하는 면적 및 위치에 대하여 균질화하는 개념을 이용하여, 개구부에 대응하는 위치에 잉여개구부를 설치하여, 다층기판의 응력을 평형시켜 휨의 발생을 막을 수 있다.
전체적으로, 다층기판을 제조할 때, 서로 다른 회로 설계에 결합하여, 제1실시예 내지 제5실시예를 단독으로 또는 조합하여 응용함으로써, 다층기판의 서로 다른 금속층 또는 유전층을 상대적으로 균질화하여, 다층기판이 서로 다른 층의 재질 차이로 인하여 생기는 응력을 평형시킬 수 있어 휨의 발생을 막을 수 있다.

Claims (26)

  1. 제1금속층 및 제2금속층을 구비하며, 상기 제1금속층의 제1면적이 상기 제2금속층의 제2면적보다 큰 다층기판의 응력 평형 방법에 있어서,
    상기 제2금속층이 위치한 층에 적어도 하나의 잉여금속층을 설치하며, 상기 적어도 하나의 잉여금속층의 면적에 상기 제2면적을 더한 면적이 상기 제1면적과 상당하도록 하며,
    상기 적어도 하나의 잉여금속층 및 상기 제2금속층은 상기 제1금속층 및 상기 제2금속층의 중간면을 기준으로 하여 평행이 됨으로써, 상기 제1금속층에 대응하는 것을 특징으로 하는 다층기판의 응력 평형 방법.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 제1금속층과 상기 제2금속층 사이에 제3금속층을 더 포함하는 것을 특징으로 하는 다층기판의 응력 평형 방법.
  4. 제 1 항에 있어서,
    상기 다층기판은 상기 다층기판의 표면에 위치한 제1표면유전층을 더한층 포함하며, 상기 제1표면유전층은 적어도 하나의 개구부를 구비하는 것을 특징으로 하는 다층기판의 응력 평형 방법.
  5. 제 4 항에 있어서,
    상기 다층기판은 상기 다층기판의 다른 표면에 위치한 제2표면유전층을 더한층 포함하며, 상기 제2표면유전층에는 상기 적어도 하나의 개구부에 대응하는 위치에 적어도 하나의 잉여개구부를 구비하는 것을 특징으로 하는 다층기판의 응력 평형 방법.
  6. 제1금속층 및 제2금속층을 구비하며, 상기 제1금속층의 제1면적이 상기 제2금속층의 제2면적보다 큰 다층기판의 응력 평형 방법에 있어서,
    상기 제1금속층에 적어도 하나의 잉여공간을 설치하여, 상기 제1면적에서 상기 적어도 하나의 잉여공간의 면적을 뺀 면적이 상기 제2면적과 상당하도록 하며,
    상기 제2금속층은 상기 제1금속층 및 상기 제2금속층의 중간면을 기준으로 하여 평행이 됨으로써, 상기 적어도 하나의 잉여공간을 제외한 상기 제1금속층에 대응하는 것을 특징으로 하는 다층기판의 응력 평형 방법.
  7. 삭제
  8. 제 6 항에 있어서,
    상기 제1금속층과 상기 제2금속층 사이에 제3금속층을 더 포함하는 것을 특징으로 하는 다층기판의 응력 평형 방법.
  9. 제 6 항에 있어서,
    상기 다층기판은 상기 다층기판의 표면에 위치한 제1표면유전층을 더한층 포함하며, 상기 제1표면유전층은 적어도 하나의 개구부를 구비하는 것을 특징으로 하는 다층기판의 응력 평형 방법.
  10. 제 9 항에 있어서,
    상기 다층기판은 상기 다층기판의 다른 표면에 위치한 제2표면유전층을 더한층 구비하며, 상기 제2표면유전층에는 상기 적어도 하나의 개구부에 대응하는 위치에 적어도 하나의 잉여개구부를 구비하는 것을 특징으로 하는 다층기판의 응력 평형 방법.
  11. 다층기판의 응력 평형 방법에 있어서,
    상기 다층기판은 상기 다층기판의 한 표면에 위치한 제1표면유전층 및 상기 다층기판의 다른 표면에 위치한 제2표면유전층을 구비하고,
    상기 제1표면유전층에는 적어도 하나의 개구부를 구비하며,
    상기 제2표면유전층에서, 상기 제1표면유전층의 개구부에 대응하는 위치에 적어도 하나의 잉여개구부를 설치하는 것을 특징으로 하는 다층기판의 응력 평형 방법.
  12. 다층기판의 응력 평형 방법에 있어서,
    상기 다층기판은 상기 다층기판에 위치한 제1유전층 및 상기 다층기판에 위치한 제2유전층을 구비하고,
    상기 제1유전층에는 적어도 하나의 개구부를 구비하며,
    상기 제2유전층에서, 상기 제1유전층의 개구부에 대응하는 위치에 적어도 하나의 잉여개구부를 설치하는 것을 특징으로 하는 다층기판의 응력 평형 방법.
  13. 제1금속층 및 제2금속층을 포함하며, 상기 제1금속층의 제1면적이 상기 제2금속층의 제2면적보다 큰 다층기판에 있어서,
    상기 제2금속층이 위치한 층에 적어도 하나의 제2잉여금속층을 더 포함하며, 상기 적어도 하나의 제2잉여금속층의 면적에 상기 제2면적을 더한 면적이 상기 제1면적과 상당한 것을 특징으로 하는 다층기판.
  14. 제 13 항에 있어서,
    상기 제2잉여금속층 및 상기 제2금속층은 상기 제1금속층 및 상기 제2금속층의 중간면에 평행되며, 상기 제1금속층에 대응하는 것을 특징으로 하는 다층기판.
  15. 제 13 항에 있어서,
    상기 제1금속층과 상기 제2금속층 사이에 제3금속층을 더 포함하는 것을 특징으로 하는 다층기판.
  16. 제 13 항에 있어서,
    상기 다층기판은 제4금속층 및 제5금속층을 더한층 포함하고, 이들은 각각 상기 제1금속층과 상기 제2금속층의 상대적으로 바깥측에 위치하며, 상기 제4금속층의 제4면적은 상기 제5금속층의 제5면적보다 크고,
    상기 제5금속층이 위치한 층에는 적어도 하나의 제5잉여금속층을 포함하며, 상기 적어도 하나의 제5잉여금속층의 면적에 상기 제5면적을 더한 면적은 상기 제4면적과 상당한 것을 특징으로 하는 다층기판.
  17. 제 16 항에 있어서,
    상기 적어도 하나의 제5잉여금속층 및 상기 제5금속층은 상기 제4금속층 및 상기 제5금속층의 중간면에 평행되며, 상기 제4금속층에 대응하는 것을 특징으로 하는 다층기판.
  18. 제 13 항에 있어서,
    상기 다층기판은 상기 다층기판 표면에 위치한 제1표면유전층을 더한층 포함하며, 상기 제1표면유전층은 적어도 하나의 개구부를 구비하는 것을 특징으로 하는 다층기판.
  19. 제 18 항에 있어서,
    상기 다층기판은 상기 다층기판의 다른 표면에 위치한 제2표면유전층을 더한층 포함하며, 상기 제2표면유전층에서 상기 적어도 하나의 개구부에 대응하는 위치에 적어도 하나의 잉여개구부를 구비하는 것을 특징으로 하는 다층기판.
  20. 제1금속층 및 제2금속층을 포함하고, 상기 제1금속층의 제1면적이 상기 제2금속층의 제2면적보다 큰 다층기판에 있어서,
    상기 제1금속층에 적어도 하나의 제1잉여공간을 포함하고, 상기 제1면적에서 상기 적어도 하나의 제1잉여공간의 면적을 뺀 면적이 상기 제2면적과 상당하며,
    상기 제2금속층은 상기 제1금속층 및 상기 제2금속층의 중간면에 평행되며, 상기 적어도 하나의 잉여공간을 제외한 상기 제1금속층에 대응하는 것을 특징으로 하는 다층기판.
  21. 삭제
  22. 제 20 항에 있어서,
    상기 제1금속층과 상기 제2금속층 사이에 제3금속층을 더 포함하는 것을 특징으로 하는 다층기판.
  23. 제 20 항에 있어서,
    상기 다층기판은 제4금속층 및 제5금속층을 더한층 포함하고, 이들은 각각 상기 제1금속층과 상기 제2금속층의 상대적으로 바깥측에 위치하며, 상기 제4금속층의 제4면적은 상기 제5금속층의 제5면적보다 크며,
    상기 제4금속층은 적어도 하나의 제4잉여공간을 포함하며, 상기 제4면적에서 상기 적어도 하나의 제4잉여공간의 면적을 뺀 면적이 상기 제5면적과 상당한 것을 특징으로 하는 다층기판.
  24. 제 23 항에 있어서,
    상기 제5금속층은 상기 제4금속층 및 상기 제5금속층의 중간면에 평행되며, 상기 적어도 하나의 제4잉여공간을 제외한 상기 제4금속층에 대응하는 것을 특징으로 하는 다층기판.
  25. 제 20 항에 있어서,
    상기 다층기판은 상기 다층기판 표면에 위치한 제1표면유전층을 더한층 포함하며, 상기 제1표면유전층에는 적어도 하나의 개구부를 구비하는 것을 특징으로 하는 다층기판.
  26. 제 25 항에 있어서,
    상기 다층기판은 상기 다층기판의 다른 표면에 위치한 제2표면유전층을 더한층 구비하며, 상기 제2표면유전층에서 상기 적어도 하나의 개구부에 대응하는 위치에 적어도 하나의 잉여개구부를 구비하는 것을 특징으로 하는 다층기판.
KR1020107018159A 2008-03-31 2008-03-31 다층기판의 응력 평형 방법 및 다층기판 KR101229956B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2008/000630 WO2009121200A1 (zh) 2008-03-31 2008-03-31 平衡多层基板应力的方法及多层基板

Publications (2)

Publication Number Publication Date
KR20110003316A KR20110003316A (ko) 2011-01-11
KR101229956B1 true KR101229956B1 (ko) 2013-02-06

Family

ID=41134788

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107018159A KR101229956B1 (ko) 2008-03-31 2008-03-31 다층기판의 응력 평형 방법 및 다층기판

Country Status (4)

Country Link
EP (1) EP2270851B1 (ko)
JP (1) JP5404763B2 (ko)
KR (1) KR101229956B1 (ko)
WO (1) WO2009121200A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113518503B (zh) * 2021-03-31 2022-08-09 深圳市景旺电子股份有限公司 多层印刷线路板及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060028686A (ko) * 2004-04-06 2006-03-31 가부시키가이샤 무라타 세이사쿠쇼 내부도체의 접속구조 및 다층기판
KR20070046422A (ko) * 2005-10-31 2007-05-03 엘지이노텍 주식회사 저온 동시소성 세라믹 다층기판의 실장 패드

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0513957A (ja) * 1991-07-02 1993-01-22 Mitsubishi Electric Corp プリント配線板
JPH06252556A (ja) * 1993-02-24 1994-09-09 Mitsubishi Electric Corp 多層セラミック基板
JP2599674Y2 (ja) * 1993-12-28 1999-09-13 株式会社ミツバ 基板のノイズ対策用パターン構造
JPH08288316A (ja) * 1995-04-14 1996-11-01 Citizen Watch Co Ltd 半導体装置
US5888630A (en) * 1996-11-08 1999-03-30 W. L. Gore & Associates, Inc. Apparatus and method for unit area composition control to minimize warp in an integrated circuit chip package assembly
JPH1117064A (ja) * 1997-06-24 1999-01-22 Toshiba Corp 半導体パッケージ
US6380633B1 (en) * 2000-07-05 2002-04-30 Siliconware Predision Industries Co., Ltd. Pattern layout structure in substrate
JP2001068860A (ja) * 2000-08-07 2001-03-16 Ibiden Co Ltd 多層プリント配線板
JP2002261402A (ja) * 2001-03-01 2002-09-13 Alps Electric Co Ltd 電子回路ユニットの回路基板
JP2003218279A (ja) * 2002-01-23 2003-07-31 Shinko Electric Ind Co Ltd 回路基板およびその製造方法
CN1199271C (zh) * 2002-08-28 2005-04-27 威盛电子股份有限公司 具有平衡结构的构装集成电路
CN1276504C (zh) * 2002-10-30 2006-09-20 矽品精密工业股份有限公司 一种防止翘曲现象发生的基板
JP2004200265A (ja) * 2002-12-17 2004-07-15 Nikon Corp プリント配線板
US7576013B2 (en) * 2004-07-27 2009-08-18 United Microelectronics Corp. Method of relieving wafer stress
CN100388447C (zh) * 2004-12-20 2008-05-14 全懋精密科技股份有限公司 半导体构装的芯片埋入基板结构及制法
JP2008071963A (ja) * 2006-09-14 2008-03-27 Denso Corp 多層配線基板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060028686A (ko) * 2004-04-06 2006-03-31 가부시키가이샤 무라타 세이사쿠쇼 내부도체의 접속구조 및 다층기판
KR20070046422A (ko) * 2005-10-31 2007-05-03 엘지이노텍 주식회사 저온 동시소성 세라믹 다층기판의 실장 패드

Also Published As

Publication number Publication date
JP2011517063A (ja) 2011-05-26
JP5404763B2 (ja) 2014-02-05
WO2009121200A1 (zh) 2009-10-08
KR20110003316A (ko) 2011-01-11
EP2270851A4 (en) 2011-06-29
EP2270851A1 (en) 2011-01-05
EP2270851B1 (en) 2016-12-28

Similar Documents

Publication Publication Date Title
US7223687B1 (en) Printed wiring board and method of fabricating the same
US8536460B2 (en) Composite double-sided copper foil substrates and flexible printed circuit board structures using the same
US6815619B2 (en) Circuit board
CN103996533A (zh) 多层陶瓷器件
KR101229956B1 (ko) 다층기판의 응력 평형 방법 및 다층기판
US10784467B2 (en) Thin film packaging structures and display devices
WO2015156141A1 (ja) 部品内蔵多層基板
US20190200462A1 (en) Printed wiring board
TWI432121B (zh) 平衡多層基板應力之方法及多層基板結構
WO2012124362A1 (ja) 樹脂多層基板
US10182518B2 (en) Shield cap and method for manufacturing the same
JP2006518875A5 (ko)
US20110212307A1 (en) Method to decrease warpage of a multi-layer substrate and structure thereof
US20110212257A1 (en) Method to decrease warpage of a multi-layer substrate and structure thereof
TWM432222U (en) Multilayer flexible circuit board
TWI504319B (zh) 軟硬結合電路板及其製作方法
CN101547570B (zh) 平衡多层基板应力的方法及多层基板
KR101811423B1 (ko) 다층 인쇄회로기판 제조방법
KR101951654B1 (ko) 평탄도 개선을 위한 인쇄회로기판의 제조 방법
JPH02177391A (ja) 厚膜印刷多層配線基板
KR20120002018A (ko) 인쇄회로기판 제조방법
JP6538372B2 (ja) 多層リジッドフレキシブル基板の製造方法
KR102546472B1 (ko) 연성 인쇄 회로 기판의 층간 정합 공법
KR101071028B1 (ko) 인쇄회로기판 제조방법
KR101955685B1 (ko) 연성 인쇄 회로 기판의 제조 방법 및 연성 인쇄 회로 기판

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160122

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170105

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171229

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190109

Year of fee payment: 7