KR20060028686A - 내부도체의 접속구조 및 다층기판 - Google Patents

내부도체의 접속구조 및 다층기판 Download PDF

Info

Publication number
KR20060028686A
KR20060028686A KR1020057023490A KR20057023490A KR20060028686A KR 20060028686 A KR20060028686 A KR 20060028686A KR 1020057023490 A KR1020057023490 A KR 1020057023490A KR 20057023490 A KR20057023490 A KR 20057023490A KR 20060028686 A KR20060028686 A KR 20060028686A
Authority
KR
South Korea
Prior art keywords
conductor
via conductor
conductors
line
continuous
Prior art date
Application number
KR1020057023490A
Other languages
English (en)
Other versions
KR100659521B1 (ko
Inventor
잇세이 야마모토
나오키 카이세
유타카 모리키타
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20060028686A publication Critical patent/KR20060028686A/ko
Application granted granted Critical
Publication of KR100659521B1 publication Critical patent/KR100659521B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09854—Hole or via having special cross-section, e.g. elliptical
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

특허문헌2,3에 기재된 종래기술의 경우에는, 라인도체 또는 비아도체가 접속랜드를 가지므로, 세라믹 기판을 제조할 때에 접속랜드에 의해 비아도체와 라인도체 사이의 위치 어긋남이나 각각의 가공 오차 등에 의한 접속 불량을 방지할 수 있지만, 예를 들면 도9의 (a)에 나타낸 바와 같이 접속랜드(3)가 비아도체(2)로부터 인접하는 비아도체(2)측으로 돌출되어 있으므로, 그 돌출분만큼 비아도체(2, 2) 사이의 협피치화를 방해한다. 본 발명의 내부도체의 접속구조(10)는 세라믹 다층기판(11)내에서 서로 인접해서 배치된 제1, 제2비아도체(12, 13)와, 세라믹 다층기판(11)내에 형성된 제1라인도체(15)를 접속하는 접속구조에 있어서, 제1비아도체(12)는 제2비아도체(13)로부터 멀어지는 방향으로 연장형성된 제1연속 비아도체(17)를 포함하고, 또한, 제1비아도체(12)는 제1연속 비아도체(17)를 통해 제1라인도체(15)에 접속되어 이루어진다.

Description

내부도체의 접속구조 및 다층기판{CONNECTION STRUCTURE OF INNER CONDUCTOR AND MULTILAYER SUBSTRATE}
본 발명은, 내부도체의 접속구조 및 다층기판에 관한 것으로, 더욱 상세하게는, 고밀도 배선 가능한 내부도체의 접속구조 및 다층기판에 관한 것이다.
최근, 집적회로의 미세가공기술의 비약적인 발전에 의해, 집적회로의 외부단자의 수가 증가해서 외부단자의 협피치화가 현저하게 되어 오고 있다. 또한 최근에는 집적회로의 세라믹 기판에의 탑재는 주로 플립칩 접속방식에 의해 행해진다. 세라믹 기판의 표면에는 플립칩 접속용의 패드를 배치하지만, 집적회로의 외부단자의 협피치화에 대응시켜서 접속용 패드도 협피치화할 필요가 있으므로, 현재까지 몇개의 방법이 제안되어 있다.
예를 들면 특허문헌1에는 접합용 패드를 없앤 세라믹 배선기판이 제안되어 있다. 접합용 패드는 인쇄법 등에 의해 형성하지만, 접합용 패드의 수가 많아지면 인쇄에 의한 형성이 어렵게 되고, 또, 형성할 수 있었다 해도 비아도체와의 접합 강도가 약하여 신뢰성을 확보할 수 없게 된다. 그래서, 특허문헌1에 기재된 기술에서는, 소성 수축률이 세라믹 그린시트보다 작은 도체 페이스트를 이용하여 세라믹 다층기판을 제조함으로써, 스루홀내의 도체층(비아도체)을 세라믹 다층기판으로부 터 접합용 패드로서 돌출시키고 있다. 이것에 의해 접합용 패드의 인쇄를 없애서 접합용 패드와 비아도체의 접합 강도를 높임과 아울러 접합용 패드의 협피치화를 실현하고 있다. 그러나, 특허문헌1에는 세라믹 다층기판의 내부에 있어서의 비아도체와 라인도체의 접속구조에 대해서는 하등 배려되어 있지 않다.
한편, 특허문헌2에는 라인도체에 접속랜드를 형성해서 비아도체와 라인도체의 접속구조를 개선한 적층형 세라믹 전자부품에 대해서 제안되어 있다. 비아도체와 라인도체를 접속하는 경우에는, 각각이 형성된 세라믹 그린시트를 위치맞춤해서 세라믹 그린시트의 적층체를 제작하여 소결한다. 세라믹 그린시트에 비아도체 및 라인도체를 형성할 때 이들의 가공 오차는 피할 수 없고, 또, 적층체를 제작할 때, 비아도체와 라인도체의 위치 어긋남도 피하기 어렵기 때문에, 적층체내에서의 비아도체와 라인도체의 접속 불량이 생기기 쉽다. 그래서, 이 기술에서는, 라인도체에 비아도체의 외경보다 큰 지름의 접속랜드를 형성함으로써, 상술한 가공 오차나 위치 어긋남에 의한 접속 불량을 방지하고 있다.
또, 특허문헌3에는 배선 밀도를 높일 수 있는 다층 세라믹 기판의 제조방법이 제안되어 있다. 이 경우에는, 도9의 (a), (b)에 나타낸 바와 같이 다층 세라믹 기판(1)내에 배치된 비아도체(2)의 하단에 접속랜드(3)가 형성되고, 비아도체(2)가 인접하는 경우에는 각각의 접속랜드(3)가 각각 다른 세라믹층에 형성되어 있다. 그리고, 비아도체(2)는 접속랜드(3)를 통해 라인도체(4)에 접속되어 있다. 이 기술은, 접속랜드(3)를 형성하는 점에서는 특허문헌2의 기술과 공통되고 있다.
특허문헌1:일본 특허 제2680443호 공보
특허문헌2:일본 특허공개 2001-284811호 공보
특허문헌3:일본 특허공개 평11-074645호 공보
그러나, 특허문헌2, 3에 기재된 종래기술의 경우에는, 라인도체 또는 비아도체가 접속랜드를 가지므로, 세라믹 기판을 제조할 때에 접속랜드에 의해 비아도체와 라인도체 사이의 위치 어긋남이나 각각의 가공 오차 등에 의한 접속 불량을 방지할 수 있지만, 예를 들면 도9의 (a)에 나타낸 바와 같이 접속랜드(3)가 비아도체(2)로부터 인접하는 비아도체(2)측으로 돌출되어 있으므로, 그 돌출분만큼 비아도체(2, 2) 사이의 협피치화를 방해한다는 과제가 있었다. 즉 비아도체(2, 2)사이의 협피치화를 진행시키면, 도10에 나타낸 바와 같이 접속랜드(3)와 인접하는 비아도체(2) 사이에서 쇼트되거나, 소성시에 세라믹층과 접속랜드(3) 사이의 열팽창차에 의해 층간박리가 발생하기 쉬워지므로, 비아도체(2, 2) 사이에는 쇼트나 층간박리를 방지하기 위한 간극이 최소한 필요하게 되고, 또한 이 간극 이외에 접속랜드(3)의 돌출 치수가 추가되어, 접속랜드(3)가 비아도체(2, 2) 사이의 협피치화를 방해하고 있다.
본 발명은, 상기 과제를 해결하기 위해 이루어진 것으로, 집적회로의 외부단자의 협피치화 등에 대응시켜서 내부배선을 고밀도화할 수 있는 내부도체의 접속구조 및 다층기판을 제공하는 것을 목적으로 하고 있다.
본 발명의 청구항1에 기재된 내부도체의 접속구조는, 절연체 기판내에서 서로 소정 간격을 두고 인접하는 적어도 2개소의 비아도체와, 상기 절연체 기판내에 형성된 라인도체를 접속하는 내부도체의 접속구조에 있어서, 상기 한쪽의 비아도체는 상기 다른쪽의 비아도체로부터 멀어지는 방향으로 연장형성된 연속 비아도체를 포함하고, 또한, 상기 한쪽의 비아도체는 상기 연속 비아도체를 통해 상기 라인도체에 접속되어 이루어지는 것을 특징으로 하는 것이다.
또, 본 발명의 청구항2에 기재된 내부도체의 접속구조는, 청구항1에 기재된 발명에 있어서, 상기 라인도체의 상기 연속 비아도체와의 접속부, 또는 상기 연속 비아도체의 상기 라인도체와의 접속부는 상대측의 접속부보다 큰 면적을 갖는 접속랜드로서 형성되어 이루어지는 것을 특징으로 하는 것이다.
또, 본 발명의 청구항3에 기재된 다층기판은, 복수의 절연체층을 적층해서 이루어지는 적층체와, 이 적층체의 한쪽의 주면에 있어서 서로 소정 간격을 두고 인접하는 위치로부터 상기 적층체내로 각각 연장되는 적어도 제1, 제2비아도체와, 제1비아도체에 접속된 제1라인도체를 갖는 다층기판에 있어서, 상기 제1비아도체는, 상기 제2비아도체로부터 멀어지는 방향으로 연장형성된 제1연속 비아도체를 포함하고, 또한, 상기 제1비아도체는 상기 제1연속 비아도체를 통해 상기 제1라인도체에 접속되어 이루어지는 것을 특징으로 하는 것이다.
또, 본 발명의 청구항4에 기재된 다층기판은, 청구항3에 기재된 발명에 있어서, 상기 제1, 제2비아도체와는 소정 간격을 두고 상기 적층체의 한쪽의 주면으로부터 상기 적층체내로 연장되는 제3비아도체를 갖고, 상기 제2비아도체는 상기 제1, 제3비아도체 각각으로부터 멀어지는 방향으로 연장형성된 제2연속 비아도체를 포함하고, 또한, 상기 제2비아도체는 상기 제2연속 비아도체를 통해 제2도체라인에 접속되어 이루어지는 것을 특징으로 하는 것이다.
또, 본 발명의 청구항5에 기재된 다층기판은, 청구항4에 기재된 발명에 있어서, 상기 제1, 제2연속 비아도체는 서로 다른 절연체층에 형성되어 이루어지는 것을 특징으로 하는 것이다.
또, 본 발명의 청구항6에 기재된 다층기판은, 청구항4 또는 청구항5에 기재된 발명에 있어서, 상기 제1, 제2연속 비아도체는 다른 절연체층보다 얇은 절연체층에 형성되어 이루어지는 것을 특징으로 하는 것이다.
또, 본 발명의 청구항7에 기재된 다층기판은, 청구항4∼청구항6 중 어느 한 항에 기재된 발명에 있어서, 상기 제1, 제2연속 비아도체는 각각의 절연체층을 관통하는 것을 특징으로 하는 것이다.
또, 본 발명의 청구항8에 기재된 다층기판은, 청구항4∼청구항6 중 어느 한 항에 기재된 발명에 있어서, 상기 제1, 제2연속 비아도체는 각각의 절연체층을 관통하지 않는 것을 특징으로 하는 것이다.
또, 본 발명의 청구항9에 기재된 다층기판은, 청구항3∼청구항8 중 어느 한 항에 기재된 발명에 있어서, 상기 제1라인도체의 상기 제1연속 비아도체와의 접속부, 또는 상기 제1연속 비아도체의 상기 제1라인도체와의 접속부는 상대측의 접속부보다 큰 접속랜드로서 형성되어 이루어지는 것을 특징으로 하는 것이다.
또, 본 발명의 청구항10에 기재된 다층기판은, 청구항4∼청구항9 중 어느 한 항에 기재된 발명에 있어서, 상기 제2연속 비아도체의 상기 제2라인도체와의 접속부, 또는 상기 제2라인도체의 상기 제2연속 비아도체와의 접속부는 상대측의 접속부보다 큰 접속랜드로서 형성되어 이루어지는 것을 특징으로 하는 것이다.
또, 본 발명의 청구항11에 기재된 다층기판은, 청구항3∼청구항10 중 어느 한 항에 기재된 발명에 있어서, 상기 한쪽의 주면에, 상기 각 비아도체에 각각 접속된 표면전극을 형성한 것을 특징으로 하는 것이다.
또, 본 발명의 청구항12에 기재된 다층기판은, 청구항3∼청구항10 중 어느 한 항에 기재된 발명에 있어서, 상기 한쪽의 주면에 전자부품이 탑재되어 있으며, 이 전자부품의 외부단자전극이 상기 주면에 노출된 상기 제1비아도체 및 제2비아도체에 표면전극을 통하지 않고 접속되어 있는 것을 특징으로 하는 것이다.
또, 본 발명의 청구항13에 기재된 다층기판은, 청구항3∼청구항12 중 어느 한 항에 기재된 발명에 있어서, 상기 한쪽의 주면측은 마더보드에 접속 가능하게 구성되어 이루어지는 것을 특징으로 하는 것이다.
또, 본 발명의 청구항14에 기재된 다층기판은, 청구항3∼청구항13 중 어느 한 항에 기재된 발명에 있어서, 상기 절연체층은 저온 소결 세라믹재료로 이루어지는 것을 특징으로 하는 것이다.
또, 본 발명의 청구항15에 기재된 다층기판은, 청구항3∼청구항14 중 어느 한 항에 기재된 발명에 있어서, 상기 각 비아도체 및 각 라인도체는 각각 은 또는 구리를 주성분으로 하는 도전성 재료로 이루어지는 것을 특징으로 하는 것이다.
(발명의 효과)
본 발명의 청구항1∼청구항15에 기재된 발명에 의하면, 집적회로의 외부단자의 협피치화 등에 대응시켜서 내부배선을 고밀도화할 수 있는 내부도체의 접속구조 및 다층기판을 제공할 수 있다.
도1은 본 발명의 내부도체의 접속구조의 일실시예를 나타내는 모식도이며, (a)는 (b)의 A-A선을 따른 단면도, (b)는 (a)의 평면도이다.
도2의 (a), (b)는 각각 도1에 나타내는 내부도체의 접속구조의 협피치화를 종래의 접속구조와 비교해서 설명하기 위한 설명도이다.
도3은 본 발명의 다층기판의 일실시예를 나타내는 도면이며, (a)는 그 주요부를 나타내는 단면도, (b)는 비아도체와 라인도체의 접속구조를 나타내는 비아도체측에서의 평면도, (c)는 비아도체와 라인도체의 접속구조를 나타내는 라인도체측에서의 평면도이다.
도4는 도2에 나타내는 다층기판을 세라믹층마다 분해해서 나타내는 분해 사시도이다.
도5는 본 발명의 다층기판의 다른 실시예를 나타내는 도면이며, (a)는 그 주요부를 나타내는 단면도, (b)는 비아도체와 라인도체의 접속구조를 나타내는 비아도체측에서의 평면도, (c)는 비아도체와 라인도체의 접속구조를 나타내는 라인도체측에서의 평면도이다.
도6은 본 발명의 다층기판의 또 다른 실시예의 주요부를 나타내는 단면도이다.
도7은 본 발명의 다층기판의 또 다른 실시예의 주요부를 나타내는 단면도이다.
도8은 본 발명의 다층기판의 또 다른 실시예의 주요부를 나타내는 단면도이다.
도9는 종래의 다층기판을 나타내는 도면이며, (a)는 그 주요부를 나타내는 단면도, (b)는 비아도체와 라인도체의 접속구조를 나타내는 비아도체측에서의 평면도이다.
도10은 도9에 나타내는 다층기판에 있어서의 비아도체와 라인도체간에서 쇼트된 상태를 나타내는 설명도이다.
(부호의 설명)
10:내부도체의 접속구조
11:세라믹 다층기판(절연체 기판)
12:제1비아도체
13:제2비아도체
15:제1라인도체
17:제1연속 비아도체
15A:접속랜드(접속부)
30:세라믹 다층기판(다층기판)
31:적층체
31A:세라믹층(절연체층)
31'A:얇은 세라믹층(얇은 절연체층)
32A:제1비아도체
32B:제2비아도체
32C:제3비아도체
33A:제1라인도체
34A:제1연속 비아도체
35A:접속랜드
36A:접속랜드
40:집적회로
50:마더보드
이하, 도1∼도8에 나타내는 실시예에 기초하여 본 발명을 설명한다.
실시예1
본 실시예의 내부도체의 접속구조(10)는, 예를 들면 도1의 (a), (b)에 모식적으로 나타내듯이, 복수의 절연체층(예를 들면 세라믹층)(11A)이 적층된 적층체로 이루어지는 절연체 기판(세라믹 다층기판)(11)내에 수평방향으로 서로 소정 간격을 두고 소정의 패턴으로 배치되고 또한 세라믹 다층기판(11)의 표면으로부터 내부로 연장되는 복수(도1에서는 3개)의 제1, 제2, 제3비아도체(12, 13, 14)와, 제1, 제3비아도체(12, 14)에 각각 접속된 제1, 제3라인도체(15, 16)를 갖고, 예를 들면 세라믹 다층기판(11)의 상면에 탑재된 집적회로(도시 생략)와 세라믹 다층기판(11)이 실장된 마더보드(도시 생략)를 전기적으로 접속하는 내부도체로서 구성되어 있다.
또, 도1의 (a), (b)에 나타내듯이, 예를 들면 제1, 제3비아도체(12, 14)는 각각 인접하는 제2비아도체(13)로부터 멀어지는 방향으로 연장형성된 제1, 제3연속 비아도체(17, 18)를 포함하고, 또한, 제1, 제3비아도체(12, 14)는 각각 제1, 제3연속 비아도체(17, 18)를 통해 제1, 제3라인도체(15, 16)에 각각 접속되어 있다. 제1, 제3비아도체(12, 14)는 각각의 연속 비아도체(17, 18)를 통해 각각의 라인도체(15, 16)에 접속하기 위한 제1, 제3비아도체(12, 14)로부터 인접하는 비아도체(13)로의 돌출이 없고, 인접하는 비아도체(13)와의 거리를 좁혀서 협피치화할 수 있다.
또, 도1의 (b)에 나타내듯이, 1행째와 3행째의 비아도체는 상하대칭으로 되어 있다. 그래서, 1행째와 3행째의 비아도체를 각각 제4, 제5, 제6비아도체(19, 20, 21)로 하고, 제4, 제5, 제6비아도체(19, 20, 21)로부터 연장형성된 연속 비아도체를 각각 제4, 제5, 제6연속 비아도체(22, 23, 24)로 하고, 이들 연속 비아도체(22, 23, 24)에 각각 접속랜드(25A, 26A, 27A)를 통해 접속된 라인도체를 각각 제4, 제5, 제6라인도체(25, 26, 27)로 한다. 따라서, 동 도면에서는 제1, 제3비아도체(12, 14) 및 제4, 제5, 제6비아도체(19, 20, 21)는 제2비아도체(13)를 중심으로 상하좌우 대칭으로 배치되어 있다. 그리고, 제4, 제5, 제6연속 비아도체(22, 23, 24)는 인접하는 비아도체로부터 멀어지는 방향으로 연장형성되고, 연장형성 끝부에서 제4, 제5, 제6라인도체(25, 26, 27)에 접속되어 있다. 제4, 제5, 제6비아도체(19, 20, 21)에도 제1, 제2, 제3비아도체(12, 13, 14)와 같은 관계가 성립된다.
도1의 (b)에 나타내듯이, 제1, 제3연속 비아도체(17, 18) 및 제4, 제5, 제6연속 비아도체(22, 23, 24)는 제2비아도체(13)를 중심으로 해서 제1, 제3비아도체(12, 14) 및 제4, 제5, 제6비아도체(19, 20, 21)로부터 외측으로 방사상으로 연장 형성되어 있다. 연속 비아도체는 비아도체와 이것에 접속되는 라인도체의 패턴에 의해 연장되는 방향이 정해지지만, 연속 비아도체는 인접하는 비아도체로부터 멀어지는 방향으로 연장형성된 것이면 된다. 또, 도1의 (a)에서는 제1, 제2연속 비아도체(17, 18)는 동일한 세라믹층(11A)내에 형성되어 있지만, 제1, 제2연속 비아도체(17, 18) 및 제4, 제5, 제6연속 비아도체(22, 23, 24)는 라인도체의 배선상태에 따라서 각각 다른 세라믹층(11A)에 형성함으로써 라인도체간의 간섭을 방지할 수 있다. 따라서, 연속 비아도체는 복수의 비아도체가 연속해서 동일한 절연체층(예를 들면 세라믹층)에 있어서 연속적으로 형성되어서 일체화된 비아도체군으로 정의할 수 있다.
다음에 도2를 참조하면서 본 실시예의 내부도체의 접속구조(10)가 도9에 나타내는 종래의 접속구조와 비교해서 어느 정도 협피치화할 수 있는지에 대해서 제1, 제2비아도체(12, 13)를 예로 들어서 설명한다. 종래의 접속구조의 경우에는, 도2의 (b)에 나타낸 바와 같이 비아도체(2)와 라인도체(3)를 확실하게 접속하기 위해서 필요한 접속랜드(4)의 비아도체(2)로부터의 돌출 치수(M1)와, 접속랜드(4)와 인접하는 비아도체(2) 사이에 있어서 쇼트나 층간박리가 발생하지 않는 최저한 필요한 치수(G1) 외에, 가령 위치 어긋남이 일어나도 최저한 필요한 갭을 벗어나지 않도록 가지게 하는 마진(M2)을 합계한 거리(M1+M2+G1)가 인접하는 비아도체(2, 2) 사이에 필요하다. 이 거리(M1+M2+G1)로서는 통상 200㎛정도가 필요하다. 따라서, 종래의 접속구조의 경우에는 비아도체(2, 2) 사이의 거리를 200㎛이내로 좁혀서 협피치화 하는 것은 곤란했다.
이것에 대해서, 본 실시예의 접속구조(10)의 경우에는, 제1비아도체(12)와 인접하는 제2비아도체(13) 사이에 있어서 쇼트나 층간박리가 발생하지 않는 최저한 필요한 치수(G2)와, 제1, 제2비아도체(12, 13) 끼리가 위치 어긋남을 일으킨 경우에 갭(G2)을 벗어나지 않기 위한 마진(M3)을 합계한 거리(M3+G2)가 이웃하는 제1, 제2비아도체(12, 13) 사이에 필요하다. 본 실시예의 접속구조(10)에 있어서의 치수(G2)와 종래의 접속구조에 있어서의 치수(G1)는 실질적으로 동일치수이며, 마진(M3)은 제1비아도체(12)와 제2비아도체(13)의 관계로 정해지고, 제1라인도체(15)에 접속하려고 하는 제1비아도체(12)와 그것에 연속해서 배치하는 제2비아도체(13)가 동일 프로세스로 가공되므로, 오차요인은 비아 가공 정밀도만으로 되며, 도2의 (b)에 나타내는 종래의 접속구조와 같이 접속랜드를 포함하는 라인 인쇄시의 패턴의 신장이나 비아 가공과 라인 인쇄의 두개의 프로세스를 거치기 위한 가공 오차의 증가라는 요인이 없어져서 위치 어긋남량이 작아진다. 그 때문에 본 실시예의 제1이점으로서 접속 신뢰성을 위한 비아 지름보다 큰 접속랜드로부터의 돌출 치수(M1)가 필요하지 않게 되고, 제2이점으로서 위치 어긋남을 일으킨 경우에 있어서 인접하는 제1, 제2비아도체(12, 13)와의 쇼트나 크랙(층간박리)의 발생을 막기 위해서 취하는 마진(M2)도 작게 된다. 따라서, 본 실시예에 있어서의 제1비아도체(12)와 제2비아도체(13) 사이의 거리는, 예를 들면 종래의 절반의 정도의 거리 100㎛정도까지 좁힐 수 있어, 종래와 비교해서 현격히 협피치화할 수 있다.
그리고, 제1연속 비아도체(17)는, 예를 들면 도1의 (a), (b)에 나타내듯이, 세라믹층(11A) 1층만을 관통해서 형성되고, 또한 제1비아도체(12)와 동일지름을 갖는 원기둥형상 도체가 수평방향으로 부분적으로 중복해서 4개 연이어 형성되어 있다. 제1연속 비아도체(17)는 세라믹 다층기판을 제조할 때에 세라믹 그린시트(도시 생략)에 레이저광 등을 이용하여 제1비아도체(12)와 동일지름의 관통구멍을 부분적으로 중복시켜서 형성한 가늘고 긴 형상의 관통구멍에 도전성 페이스트를 충전하고, 세라믹 다층기판으로서 소결함으로써 대략 직선형상으로 형성할 수 있다. 이 제1연속 비아도체(17)의 길이방향의 측면은 원호면이 연결되어 형성된 요철면으로서 형성되어 있다. 또, 제1라인도체(15)는 도1의 (b)에 나타내듯이, 제1연속 비아도체(17)와의 접속부가 되는 접속랜드(15A)를 갖고 있다. 이 접속랜드(15A)는 제1연속 비아도체(17)의 연장형성 끝부의 외경보다 큰 외경을 갖는 원형상으로 형성되어 있다. 따라서, 제1라인도체(15)와 제1비아도체(12) 사이에 다소의 위치 어긋남이 있어도, 제1연속 비아도체(17)를 통해 이들 양자(12, 15)를 확실하게 접속할 수 있다. 또, 접속랜드(15A)는 제1비아도체(12)의 외경보다 큰 외경이어도, 제1비아도체(12)보다 제2비아도체(13)로부터 멀어진 위치에 있으므로, 제1비아도체(12)로부터 제2비아도체(13)측으로 돌출되는 일이 없어, 제1, 제2비아도체(12, 13)의 협피치화를 방해하는 일은 없다.
본 실시예의 내부도체의 접속구조(10)는 제1라인도체(15)에 접속랜드(15A)를 형성한 것이지만, 접속랜드는 연속 비아도체(17)측에 형성해도 좋다. 이 경우에는, 예를 들면 제2비아도체(13)로부터 가장 먼 원기둥형상 도체의 외경만을 제1비아도체(12)의 외경보다 크게 함으로써 실현할 수 있다.
이상에서 설명한 바와 같이 본 실시예에 의하면, 세라믹 다층기판(11)내에서 서로 인접하는 복수의 제1, 제2, 제3비아도체(12, 13, 14)와, 세라믹 다층기판(11)내에 형성된 제1, 제3라인도체(15, 16)를 접속하는 내부도체의 접속구조에 있어서, 제1, 제3라인도체(15, 16)에 접속되는 제1, 제3비아도체(12, 14)는 인접하는 제2비아도체(13)로부터 멀어지는 방향으로 연장형성된 제1, 제3연속 비아도체(17, 18)를 포함하고, 또한, 제1, 제3비아도체(12, 14)는 제1, 제3연속 비아도체(17, 18)를 통해 제1, 제3라인도체(15, 16)에 접속되어 있기 때문에, 제1, 제3비아도체(12, 14)에는 제2비아도체(13)측으로의 돌출이 없어, 제1, 제3비아도체(12, 14)와 제2비아도체(13) 사이의 피치를 좁게 할 수 있고, 나아가서는 집적회로의 외부단자의 협피치화에 대응시켜서 고밀도 배선을 실현할 수 있다.
또한 제1비아도체(12)와 제1라인도체(15)는 제1연속 비아도체(17)의 연장형성 끝부를 통해 접속되므로, 제1라인도체(15)에 접속랜드(15A)를 형성해도, 접속랜드(15A)는 제1비아도체(12)로부터 제2비아도체(13)측으로 돌출되는 일이 없고, 세라믹 다층기판(11)을 제조할 때에 제1연속 비아도체(17)와 제1라인도체(15)의 위치 어긋남을 접속랜드(15A)로 흡수할 수 있어, 제1비아도체(12)와 제1라인도체(15)를 확실하게 접속할 수 있다.
실시예2
다음에 도3∼도7을 참조하면서 본 발명의 다층기판의 실시예에 대해서 설명 한다. 본 실시예의 다층기판은 상술한 내부도체의 접속구조를 구비하고 있기 때문에, 서로 이웃하는 비아도체를 중심으로 설명한다.
본 실시예의 다층기판(예를 들면 세라믹 다층기판)(30)은, 예를 들면 도3의 (a)∼(c)에 나타내듯이, 복수의 절연체층(예를 들면 세라믹층)(31A)을 적층해서 이루어지는 적층체(31)와, 이 적층체(31)의 한쪽의 주면(상면)에 있어서 서로 소정 간격(예를 들면 100㎛)을 둔 위치로부터 적층체(31)내로 각각 연장되는 제1, 제2, 제3, 제4, 제5비아도체(32A, 32B, 32C, 32D, 32E)와, 제1, 제2, 제4, 제5비아도체(32A, 32B, 32D, 32E)에 각각 접속된 제1, 제2, 제4, 제5라인도체(33A, 33B, 33D, 33E)를 갖고, 적층체(31)의 상면에 집적회로(40)가 탑재되어 있다. 그리고, 예를 들면 제1비아도체(32A)와 제2비아도체(32B)는, 도3의 (a)에 나타낸 바와 같이 서로 인접하고 있다. 집적회로(40)의 복수의 외부단자(도시 생략)는, 제1∼제5비아도체(32A∼32E)에 대해서 땜납볼(41)을 통해 전기적으로 접속되어 있다. 이들 비아도체(32A∼32E) 및 라인도체(33A∼33E)는 각각 동일한 접속구조를 갖기 때문에, 제1비아도체(32A) 및 제1라인도체(33A)에 대해서 설명하고, 다른 비아도체 및 라인도체에 대해서는 부호만을 붙여서 각각의 설명을 생략한다. 본 실시예에 있어서는, 집적회로(40)의 외부단자가 적층체(31)의 상면에 노출되는 제1∼제5비아도체(32A∼32E)에 표면전극(접속용 패드)을 통하지 않고 직접 접속되어 있다. 이 때문에, 협피치화된 외부단자에 충분하게 대응할 수 있다. 또, 적층체(31)의 표면에 스페이스적으로 여유가 있으면, 적층체(31)의 상면에 외부단자에 대응하는 표면전극을 형성하고, 이들 표면전극에 비아도체를 접속해도 좋다. 표면전극을 형성함으로써 집적 회로(40)의 외부단자와 비아도체의 위치맞춤이 용이해진다.
제1비아도체(32A)는, 도3의 (a)에 나타내듯이, 인접하는 제2비아도체(32B)로부터 멀어지는 방향(동 도면에서는 좌측방향)으로 연장형성된 제1연속 비아도체(34A)를 포함하고, 또한, 제1비아도체(32A)는 제1연속 비아도체(34A)를 통해 제1라인도체(33A)에 접속되어 있다. 제1연속 비아도체(34A) 및 제1라인도체(33A)는 도1에 나타내는 접속구조(10)의 것과 동일하게 구성되어 있다. 즉, 제1비아도체(32A)의 제1연속 비아도체(34A)는, 원기둥형상 도체가 부분적으로 중복해서 직선형상으로 일체적으로 배열되고, 또한 세라믹층(31A)을 관통하고 있다. 제1연속 비아도체(34A)는 실시예1의 접속구조(10)와 달리, 전체가 제2비아도체(32B)로부터 멀어지는 방향으로 치우쳐져서 배치되어 있다. 제1연속 비아도체(34A)를 치우치게 함으로써 제1연속 비아도체(34A)와 제1비아도체(32A) 사이의 위치 어긋남이 있어도 제1연속 비아도체(34A)가 제2비아도체(32B)측으로 돌출되지 않도록 되어 있다. 또, 도3의 (b), (c)에 나타낸 바와 같이 제1라인도체(33A)의 제1연속 비아도체(34A)와의 접속부에는 원기둥형상 도체의 외경보다 큰 지름을 가진 접속랜드(35A)가 일체적으로 형성되어 있다. 또, 본 실시예에서는, 제1비아도체(32A)와 제1라인도체(33A)는 제1연속 비아도체(34A)의 동일측의 면(상면)측에 각각 접속되어 있다.
도3에 나타내는 다층기판(30)을 세라믹층(31A)마다 분해해서 나타낸 것이 도4이다. 또, 도4에는 2행째의 제1∼제5비아도체(32A∼32E)에 관련되는 부분에만 부호를 붙이고 있다. 도4에 나타내듯이, 적층체(31)의 상면을 형성하는 제1층째의 세라믹층(31A)에는 제1∼제5비아도체(32A∼32E)가 복수행(동 도면에서는 3행)에 걸쳐 서 배치되고, 이들 비아도체(32A∼32E)는 전체적으로 매트릭스상으로 배열되어 있다. 제2층째의 세라믹층(31A)에는 제1∼제5비아도체(32A∼32E), 및 연속 비아도체(34A, 34E) 및 라인도체(33A, 33E)가 형성되어 있다. 제3층째의 세라믹층(31A)에는 제2, 제3, 제4비아도체(32B, 32C, 32D)만이 형성되어 있다. 제4층째의 세라믹층(31A)에는 제2, 제3, 제4비아도체(32B, 32C, 32D), 각각의 연속 비아도체(34B, 34C, 34D) 및 라인도체(33B, 33C, 33D)가 형성되어 있다. 그리고, 어느 세라믹층(31A)의 연속 비아도체나 인접하는 비아도체로부터 멀어지는 방향으로 연장되도록 형성되어 있다. 도4에 있어서 연속 비아도체와 라인도체의 접속부의 큰 외경의 부분은 라인도체의 접속랜드이다.
또, 도3의 (a)에 나타낸 바와 같이 인접하는 제1, 제2비아도체(32A, 32B)가 각각 제1, 제2연속 비아도체(34A, 34B)를 통해 제1, 제2라인도체(33A)(제2라인도체는 도시 생략)에 접속되어 있는 경우에는, 제1, 제2연속 비아도체(34A, 34B)를 다른 상하의 세라믹층(31A, 31A)에 형성하여 라인도체간의 간섭을 방지할 수 있고, 비아도체를 고밀도화할 수 있다.
그리고, 세라믹층(31A)을 형성하는 재료로서는, 예를 들면 저온 소결 세라믹재료를 사용하는 것이 바람직하다. 저온 소결 세라믹재료란, 예를 들면 1000℃이하의 소성 온도에서 소결가능한 재료이며, Ag나 Cu 등의 저융점 금속과 공소결 가능한 세라믹 재료인 것을 말한다. 저온 소결 세라믹재료로서는, 예를 들면 알루미나, 포르스테라이트(forsterite) 등의 세라믹 분말에 붕규산계 유리를 혼합해서 이루어 지는 유리 복합계 재료, Zn0-Mg0-Al2O3-SiO2계의 결정화 유리를 사용한 결정화 유리계 재료, BaO-Al2O3-SiO2계 세라믹 분말이나 Al2O3-CaO-SiO2-Mg0-B2O3계 세라믹 분말 등을 사용한 비유리계 재료 등을 들 수 있다.
또, 비아도체, 연속 비아도체 및 라인도체로서는, 비저항이 작은 도전성 재료를 사용할 수 있다. 도전성 재료로서는, 예를 들면 저온 소결 세라믹재료와 동시소결 가능한 Ag나 Cu를 주성분으로 하는 도전성 재료를 사용하는 것이 바람직하다. Ag나 Cu를 주성분으로 하는 도체는, 전기저항이 작고, 세라믹 다층기판(30)을 고주파부품으로서 사용하는 경우에 유리하다.
다음에 본 실시예의 세라믹 다층기판(30)의 제조방법에 대해서 개략적으로 설명한다.
먼저, 저온 소결 세라믹재료를 비닐알코올계 바인더중에 분산시켜서 슬러리를 조제한 후, 이 슬러리를 닥터 블레이드법 등에 의해 캐리어 필름상에 도포해서 저온 소결용의 세라믹 그린시트를 제작한다. 그 후에 세라믹 그린시트를 소정의 크기로 절단한다.
계속해서, 출력제어된 레이저광(예를 들면 CO2 레이저광)을 캐리어 필름측에서 조사하고, 캐리어 필름 및 세라믹 그린시트를 관통시켜서 이들 양자에 비아도체용의 스루홀을 형성한다. 또, 세라믹 그린시트에 연속 비아도체용의 관통구멍을 형성하는 경우에는 레이저광을 소정 치수씩 이동시켜서 예를 들면 4개의 스루홀을 연속적으로 연통하도록 형성한다. 이 때 각 스루홀이 부분적으로 겹쳐지도록 레이저 광을 이동시킨다. 캐리어 필름의 강도가 부족할 경우에는, 약점착 필름(예를 들면 아크릴계 점착제를 약 10㎛ 도포한 PET필름)을 세라믹 그린시트면에 점착시켜서 세라믹 그린시트를 유지한 후, 레이저광을 조사하고, 캐리어 필름, 세라믹 그린시트 및 약점착 필름을 관통시켜서 스루홀을 형성하도록 해도 좋다.
그런 후, 캐리어 필름측으로부터 스루홀내에 도전성 페이스트를 충전하고, 여분의 도전성 페이스트를 캐리어 필름으로부터 제거한다. 도전성 페이스트를 스루홀내에 충전할 때, 흡인기구를 부착한 지지대에 세라믹 그린시트를 배치하고, 스루홀내를 부압으로 함으로써 스루홀내에 도전성 페이스트를 확실하게 충전할 수 있다. 약점착 필름을 사용한 경우에는 도전성 페이스트의 건조후, 약점착 필름을 세라믹 그린시트로부터 박리한다.
또, 캐리어 필름상의 세라믹 그린시트에 도전성 페이스트를 스크린 인쇄함으로써 소정의 패턴으로 도포해서 접속랜드를 갖는 라인 도체용의 배선패턴을 형성한다.
상술한 순서로 비아도체, 연속 비아도체 및 라인도체용의 도전성 페이스트를 충전하고, 도포한 세라믹 그린시트를 필요 매수 제작한 후, 이들 세라믹 그린시트를 적층하고, 소정의 압력으로 압착해서 그린 적층체를 제작한다. 이 때, 가공 오차나 적층 어긋남 등에 의해 비아도체용의 도전성 페이스트의 충전부와 라인도체용의 배선패턴에 위치 어긋남이 있어도, 이 위치 어긋남을 접속랜드에 의해 흡수할 수 있으므로, 연속 비아도체를 포함하는 비아도체용의 도전성 페이스트의 충전부와 라인도체용의 배선패턴을 확실하게 접속할 수 있다.
그 후에 각각의 세라믹 다층기판으로 분할하기 위한 분할선을 그린 적층체의 표면에 형성한다. 그리고, 그린 적층체를 1000℃이하의 소정의 온도에서 소성해서 소결체를 얻는다. 이 소결체에 도금처리를 실시한 후, 소결체를 분할해서 본 실시예의 세라믹 다층기판을 복수개 얻을 수 있다.
이상 설명한 바와 같이 본 실시예에 의하면, 복수의 세라믹층(31A)을 적층해서 이루어지는 적층체(31)와, 이 적층체(31)의 상면에 있어서 서로 소정 간격을 두고 인접하는 위치로부터 적층체(31)내로 각각 연장되는 제1, 제2비아도체(32A, 32B)와, 제1비아도체(32A)에 접속된 제1라인도체(33A)를 갖고, 제1비아도체(32A)는 제2비아도체(32B)로부터 멀어지는 방향으로 연장형성된 제1연속 비아도체(34A)를 포함하고, 또한, 제1비아도체(32A)는 제1연속 비아도체(34A)를 통해 제1라인도체(33A)에 접속되어 있기 때문에, 즉 제1비아도체(32A)와 제1라인도체(33A)의 접속구조는 상술한 내부도체의 접속구조(10)와 동일한 구성을 갖기 때문에, 집적회로(40)의 외부단자에 입각해서 제1, 제2비아도체(32A, 32B)를 협피치화할 수 있다. 또, 다른 인접하는 비아도체, 예를 들면 제2비아도체(32B)와 제3비아도체(32C) 사이에 있어서도 상술한 관계가 성립되고, 전방향의 비아도체간의 협피치화를 실현할 수 있다. 따라서, 본 실시예의 다층 세라믹 기판(30)은 집적회로(40)에 입각한 고밀도배선을 실현할 수 있다.
또, 본 실시예에 의하면, 예를 들면 인접하는 제1, 제2비아도체(32A, 32B)의 제1, 제2연속 비아도체(34A, 34B)를 다른 세라믹층(31A, 31A)에 형성했기 때문에, 제1, 제2연속 비아도체(34A, 34B)가 서로 간섭하지 않고 확실하게 각각이 인접하는 제2, 제3비아도체(32B, 32C)로부터 멀어지는 방향으로 형성할 수 있다.
실시예3
본 실시예의 세라믹 다층기판은, 실시예2의 세라믹 다층기판(30)과 연속 비아도체 및 라인도체의 형태를 다르게 하는 이외는 실시예2의 세라믹 다층기판(30)에 준해서 구성되어 있다. 따라서, 실시예2의 세라믹 기판(30)과 동일 또는 상당부분에는 동일한 부호를 붙이고, 본 실시예의 특징부분에 대해서만 설명한다.
본 실시예에서는 실시예2의 제1라인도체(33A)의 접속랜드(35A) 대신에, 도5의 (a)∼(c)에 나타낸 바와 같이 제1연속 비아도체(34A)의 제1라인도체(33A)와의 접속부(연장형성 끝부)에 접속랜드(36A)가 형성되어 있다. 이 접속랜드(36A)는 제1비아도체(32A)의 외경 및 제1라인도체(33A)의 폭보다 큰 지름을 갖는 원기둥형상 도체에 의해 형성되어 있다. 제1연속 비아도체(34A)의 다른 원기둥형상 도체는 제1비아도체(32A)와 동일 외경으로서 형성되어 있다. 본 실시예에 있어서도 실시예2와 같은 작용 효과를 기대할 수 있다. 또, 본 실시예에서는, 제1라인도체(33A)는 제1연속 비아도체(34A)에 관하여, 제1비아도체(32A)와는 반대측의 면에 접속되어 있다.
실시예4
본 실시예의 세라믹 다층기판은 실시예2의 세라믹 다층기판(30)과 연속 비아도체의 형태를 다르게 하는 이외는 실시예2의 세라믹 다층기판(30)에 준해서 구성되어 있다. 따라서, 실시예1의 세라믹 기판(30)과 동일 또는 상당부분에는 동일한 부호를 붙이고, 본 실시예의 특징부분에 대해서만 설명한다.
본 실시예에서는 도6에 나타낸 바와 같이 제1연속 비아도체(34A)는 세라믹층(31A)을 관통하지 않고, 세라믹층(31A)에 형성된 오목함몰부를 채워서 형성되어 있다. 그리고, 제1연속 비아도체(34A)의 상면에서 제1라인도체(33A)에 접속되어 있다. 제1라인도체(33A)는 실시예2와 마찬가지로 접속랜드를 갖고 있다. 실시예2의 경우보다 레이저광이 세라믹 그린시트를 관통하지 않도록 레이저광 출력을 제어해서 레이저광을 세라믹 그린시트에 조사함으로써 세라믹 그린시트에 오목함몰부를 형성할 수 있다. 그리고, 이 오목함몰부에 도전성 페이스트를 충전하고, 소성함으로써 도6에 나타내는 제1연속 비아도체(34A)를 얻을 수 있다. 본 실시예에서는 오목함몰부내에 도전성 페이스트를 충전하기 때문에, 도전성 페이스트의 누설을 방지할 수 있어 신뢰성 높은 비아도체를 얻을 수 있다. 또, 제1연속 비아도체(34A)는 세라믹층(31A)을 관통하지 않기 때문에, 도6에 나타낸 바와 같이 제1연속 비아도체(34A)와 겹치는 위치에 라인도체(33X)를 배치해도 제1비아도체(32A)와 라인도체(33X)가 접촉하는 일이 없으므로, 실시예1∼3과 같이 제조단계에서 인쇄가 없는 세라믹 그린시트를 사이에 둘 필요가 없어 적층층(31)의 두께를 얇게 할 수 있고, 세라믹 다층기판(30)의 저배화를 촉진할 수 있다. 또, 세라믹 그린시트를 사이에 두는 경우에도 시트 두께를 얇게 할 수 있고, 나아가서는 저배화에 기여할 수 있다. 그 외, 실시예2, 3과 같은 작용 효과를 기대할 수 있다.
또, 실시예2∼4의 세라믹 다층기판(30)은, 예를 들면 도7에 나타낸 바와 같이 마더보드(50)에 실장할 수 있다. 이 경우에는, 적층체(31)의 하면에 표출된 비아도체(32)를 마더보드(50)의 단자전극(51)에 땜납을 통해 접속한다. 또, 노출된 비아도체(32)를, 표면전극(접합용 패드)을 통하지 않고, 마더보드(50)의 단자전극(51)에 직접 접속할 수 있어, 단자전극(51)의 협피치화에도 대응할 수 있다. 따라서, 상면에 집적회로 등의 능동부품이나 칩형 세라믹 전자부품 등의 수동부품을 탑재한 세라믹 다층기판(30)을 마더보드(50)에 고밀도로 실장할 수 있다.
실시예5
본 실시예의 세라믹 다층기판은 연속 비아도체를 포함하는 절연체층(예를 들면 세라믹층)이 다른 절연체층보다 얇게 형성되어 있는 것 이외는 실시예2의 세라믹 다층기판(30)에 준해서 구성되어 있다. 따라서, 실시예2의 세라믹 기판(30)과 동일 또는 상당부분에는 동일부호를 붙이고, 본 실시예의 특징부분에 대해서만 설명한다.
본 실시예에서는 도8에 나타낸 바와 같이 제1연속 비아도체(34A)가 형성된 세라믹층(31'A)이 다른 세라믹층(31A)보다 얇게 형성되어 있다. 이 제1연속 비아도체(34A)는 실시예1∼3과 마찬가지로 세라믹층(31'A)을 관통해서 형성되어 있다. 또한 이 제1연속 비아도체(34A)와 겹치는 위치에 라인도체(33X)를 배치하는 경우에는 동 도면에 나타낸 바와 같이 다른 세라믹층(31A)보다 얇은 세라믹층(31'A)을 이들 양자(34A, 33X) 사이에 개재시킨다. 이러한 구성에 의해, 실시예1∼3의 경우와 비교해서 적층체(31)를 박층화해서 세라믹 다층기판(30)의 저배화를 촉진할 수 있고, 또한 실시예4의 경우와 비교해서 레이저광 출력의 제어가 불필요하게 된다.
즉 실시예1∼3의 경우에는, 제1연속 비아도체(34A)가 세라믹층(31A)을 관통하고 있기 때문에, 제1연속 비아도체(34A)와 겹치는 위치에 라인도체(33X)를 배치 하는 경우에는 제1연속 비아도체(34A)와의 접촉을 피하기 위해서 인쇄가 없는 세라믹 그린시트를 개재시킬 필요가 있고, 인쇄가 없는 세라믹층의 분만큼 세라믹 다층기판(30)이 두꺼워진다. 또, 실시예4의 경우에는, 제1연속 비아도체(34A)가 세라믹층(31A)을 관통하지 않는 비관통형이기 때문에, 제1연속 비아도체(34A)용의 오목함몰부를 형성할 때에 레이저광 출력을 제어할 필요가 있다. 그런데, 실시예5의 경우에는 실시예1∼4의 경우의 문제점을 해소할 수 있다.
또, 상기 각 실시예에서는 연속 비아도체를 비아도체와 라인도체를 접속하는 경우에 대해서 설명했지만, 본 발명에 있어서의 연속 비아도체는 라인도체 대신에 비아도체 끼리를 접속하는 경우에도 이용할 수 있다. 비아도체가 매트릭스상으로 배치되고, 접속하는 비아도체끼리가 다른 비아도체에 양측으로부터 끼워진 상태로 배치되어 있는 경우에는, 연속 비아도체를 이용하여 이들 양자를 접속함으로써 확실하게 접속할 수 있다. 연속 비아도체용의 스루홀은 비아도체용의 스루홀을 형성하는 단계에서 형성하기 때문에, 라인도체의 인쇄 등에 의한 위치 어긋남을 발생시키지 않고 정확하게 형성할 수 있다. 라인도체로 비아도체끼리를 접속하는 경우에는, 라인도체의 인쇄 어긋남이나 세라믹 그린시트의 적층단계에서 비아도체와 라인도체 사이에서 위치 어긋남이 생기기 쉽고, 또 라인도체가 접속랜드를 갖기 때문에, 라인도체와 비아도체간에 위치 어긋남이 있으면, 이들 비아도체를 사이에 두는 비아도체와 접속랜드가 접근하거나, 또는 접촉할 우려가 있다. 또, 접속할 수 있었다 해도 접속랜드와 인접하는 비아도체 사이에서 쇼트하거나 할 우려가 있다.
또, 본 발명은 상기 각 실시예에 하등 제한되는 것은 아니다. 예를 들면 연 속 비아도체가 세라믹층을 관통하는 타입의 경우에는, 연속 비아도체의 각 원기둥형상 도체를 역원추대상으로 형성함으로써, 바꾸어 말하면 세라믹 그린시트에 형성하는 각 원기둥형상 도체용의 스루홀을 역원추대상으로 형성함으로써, 도전성 페이스트의 누설을 확실하게 방지할 수 있다.
본 발명은, 여러가지 칩형 전자부품을 탑재하기 위한 다층기판으로서 적합하게 이용할 수 있다.

Claims (15)

  1. 절연체 기판내에서 서로 소정 간격을 두고 인접하는 2개소이상의 비아도체와 상기 절연체 기판내에 형성된 라인도체를 접속하는 내부도체의 접속구조에 있어서, 상기 한쪽의 비아도체는 상기 다른쪽의 비아도체로부터 멀어지는 방향으로 연장형성된 연속 비아도체를 포함하고, 또한, 상기 한쪽의 비아도체는 상기 연속 비아도체를 통해 상기 라인도체에 접속되어 이루어지는 것을 특징으로 하는 내부도체의 접속구조.
  2. 제1항에 있어서, 상기 라인도체의 상기 연속 비아도체와의 접속부, 또는 상기 연속 비아도체의 상기 라인도체와의 접속부는 상대측의 접속부보다 큰 면적을 갖는 접속랜드로서 형성되어 이루어지는 것을 특징으로 하는 내부도체의 접속구조.
  3. 복수의 절연체층을 적층해서 이루어지는 적층체와, 이 적층체의 한쪽의 주면에 있어서 서로 소정 간격을 두고 인접하는 위치로부터 상기 적층체내로 각각 연장되는 적어도 제1, 제2비아도체와, 제1비아도체에 접속된 제1라인도체를 갖는 다층기판에 있어서, 상기 제1비아도체는 상기 제2비아도체로부터 멀어지는 방향으로 연장형성된 제1연속 비아도체를 포함하고, 또한, 상기 제1비아도체는 상기 제1연속 비아도체를 통해 상기 제1라인도체에 접속되어 이루어지는 것을 특징으로 하는 다층기판.
  4. 제3항에 있어서, 상기 제1, 제2비아도체와는 소정 간격을 두고 상기 적층체의 한쪽의 주면으로부터 상기 적층체내로 연장되는 제3비아도체를 갖고, 상기 제2비아도체는 상기 제1, 제3비아도체 각각으로부터 멀어지는 방향으로 연장형성된 제2연속 비아도체를 포함하고, 또한, 상기 제2비아도체는 상기 제2연속 비아도체를 통해 제2도체라인에 접속되어 이루어지는 것을 특징으로 하는 다층기판.
  5. 제4항에 있어서, 상기 제1, 제2연속 비아도체는 서로 다른 절연체층에 형성되어 이루어지는 것을 특징으로 하는 다층기판.
  6. 제4항 또는 제5항에 있어서, 상기 제1, 제2연속 비아도체는 다른 절연체층보다 얇은 절연체층에 형성되어 이루어지는 것을 특징으로 하는 다층기판.
  7. 제4항 내지 제6항 중 어느 한 항에 있어서, 상기 제1, 제2연속 비아도체는 각각의 절연체층을 관통하는 것을 특징으로 하는 다층기판.
  8. 제4항 내지 제6항 중 어느 한 항에 있어서, 상기 제1, 제2연속 비아도체는 각각의 절연체층을 관통하지 않는 것을 특징으로 하는 다층기판.
  9. 제3항 내지 제8항 중 어느 한 항에 있어서, 상기 제1라인도체의 상기 제1연 속 비아도체와의 접속부, 또는 상기 제1연속 비아도체의 상기 제1라인도체와의 접속부는 상대측의 접속부보다 큰 접속랜드로서 형성되어 이루어지는 것을 특징으로 하는 다층기판.
  10. 제4항 내지 제9항 중 어느 한 항에 있어서, 상기 제2연속 비아도체의 상기 제2라인도체와의 접속부, 또는 상기 제2라인도체의 상기 제2연속 비아도체와의 접속부는 상대측의 접속부보다 큰 접속랜드로서 형성되어 이루어지는 것을 특징으로 하는 다층기판.
  11. 제3항 내지 제10항 중 어느 한 항에 있어서, 상기 한쪽의 주면에, 상기 각 비아도체에 각각 접속된 표면전극을 형성한 것을 특징으로 하는 다층기판.
  12. 제3항 내지 제10항 중 어느 한 항에 있어서, 상기 한쪽의 주면에 전자부품이 탑재되어 있으며, 이 전자부품의 외부단자전극이 상기 주면에 노출된 상기 제1비아도체 및 제2비아도체에 표면전극을 통하지 않고 접속되어 있는 것을 특징으로 하는 다층기판.
  13. 제3항 내지 제12항 중 어느 한 항에 있어서, 상기 한쪽의 주면측은 마더보드에 접속 가능하게 구성되어 이루어지는 것을 특징으로 하는 다층기판.
  14. 제3항 내지 제13항 중 어느 한 항에 있어서, 상기 절연체층은 저온 소결 세라믹재료로 이루어지는 것을 특징으로 하는 다층기판.
  15. 제3항 내지 제14항 중 어느 한 항에 있어서, 상기 각 비아도체 및 각 라인도체는 각각 은 또는 구리를 주성분으로 하는 도전성 재료로 이루어지는 것을 특징으로 하는 다층기판.
KR1020057023490A 2004-04-06 2005-02-08 내부도체의 접속구조 및 다층기판 KR100659521B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004111976 2004-04-06
JPJP-P-2004-00111976 2004-04-06

Publications (2)

Publication Number Publication Date
KR20060028686A true KR20060028686A (ko) 2006-03-31
KR100659521B1 KR100659521B1 (ko) 2006-12-20

Family

ID=35150385

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057023490A KR100659521B1 (ko) 2004-04-06 2005-02-08 내부도체의 접속구조 및 다층기판

Country Status (7)

Country Link
US (1) US7652213B2 (ko)
JP (1) JP3918101B2 (ko)
KR (1) KR100659521B1 (ko)
CN (1) CN100502621C (ko)
DE (1) DE112005000014T5 (ko)
TW (1) TWI265763B (ko)
WO (1) WO2005101935A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101229956B1 (ko) * 2008-03-31 2013-02-06 프린코 코포레이션 다층기판의 응력 평형 방법 및 다층기판

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4748161B2 (ja) * 2005-07-12 2011-08-17 株式会社村田製作所 多層配線基板及びその製造方法
EP2187438A1 (en) * 2007-12-28 2010-05-19 Ibiden Co., Ltd. Interposer and manufacturing method of the interposer
US9930775B2 (en) * 2009-06-02 2018-03-27 Hsio Technologies, Llc Copper pillar full metal via electrical circuit structure
JP4992960B2 (ja) 2009-12-07 2012-08-08 株式会社村田製作所 高周波モジュール
US8488329B2 (en) * 2010-05-10 2013-07-16 International Business Machines Corporation Power and ground vias for power distribution systems
CN103444271A (zh) * 2011-05-12 2013-12-11 株式会社藤仓 贯通布线基板、电子器件封装以及电子部件
CN102355798B (zh) * 2011-10-25 2014-04-23 中国兵器工业集团第二一四研究所苏州研发中心 柱面模块电路板的制作方法以及烧结支架
US9440135B2 (en) * 2012-05-29 2016-09-13 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Multilayer electronic structures with integral vias extending in in-plane direction
TWM521801U (zh) * 2015-05-29 2016-05-11 Chunghwa Prec Test Tech Co Ltd 具有高接合強度之多層結構的轉接介面板
CN107666770A (zh) * 2016-07-29 2018-02-06 鹏鼎控股(深圳)股份有限公司 具焊垫的电路板及其制作方法
JP6729790B2 (ja) 2017-03-14 2020-07-22 株式会社村田製作所 高周波モジュール
IT201700051157A1 (it) * 2017-05-11 2018-11-11 Technoprobe Spa Metodo di fabbricazione di un multistrato di una scheda di misura per un’apparecchiatura di test di dispositivi elettronici
WO2019082714A1 (ja) * 2017-10-26 2019-05-02 株式会社村田製作所 多層基板、インターポーザおよび電子機器
WO2020041605A1 (en) * 2018-08-22 2020-02-27 Liquid Wire Inc. Structures with deformable conductors
US11956898B2 (en) * 2020-09-23 2024-04-09 Apple Inc. Three-dimensional (3D) copper in printed circuit boards
CN115343812B (zh) * 2022-08-22 2023-10-17 德阳三环科技有限公司 输入输出构件和制备方法及封装基座和光器件

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2680443B2 (ja) 1989-09-27 1997-11-19 株式会社東芝 セラミック配線基板およびその製造方法
JP2996510B2 (ja) * 1990-11-30 2000-01-11 株式会社日立製作所 電子回路基板
US5456778A (en) * 1992-08-21 1995-10-10 Sumitomo Metal Ceramics Inc. Method of fabricating ceramic circuit substrate
JPH1174645A (ja) 1997-08-29 1999-03-16 Sumitomo Kinzoku Electro Device:Kk 多層セラミック基板の製造方法
JP2000353872A (ja) 1999-06-11 2000-12-19 Denso Corp 回路基板およびその製造方法
JP4592891B2 (ja) 1999-11-26 2010-12-08 イビデン株式会社 多層回路基板および半導体装置
TW512653B (en) * 1999-11-26 2002-12-01 Ibiden Co Ltd Multilayer circuit board and semiconductor device
JP2001284811A (ja) 2000-03-29 2001-10-12 Murata Mfg Co Ltd 積層型セラミック電子部品およびその製造方法ならびに電子装置
JP3407737B2 (ja) * 2000-12-14 2003-05-19 株式会社デンソー 多層基板の製造方法およびその製造方法によって形成される多層基板
US6812576B1 (en) * 2002-05-14 2004-11-02 Applied Micro Circuits Corporation Fanned out interconnect via structure for electronic package substrates

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101229956B1 (ko) * 2008-03-31 2013-02-06 프린코 코포레이션 다층기판의 응력 평형 방법 및 다층기판

Also Published As

Publication number Publication date
CN100502621C (zh) 2009-06-17
US20070107933A1 (en) 2007-05-17
DE112005000014T5 (de) 2006-05-18
TWI265763B (en) 2006-11-01
CN1788531A (zh) 2006-06-14
WO2005101935A1 (ja) 2005-10-27
JPWO2005101935A1 (ja) 2007-08-16
KR100659521B1 (ko) 2006-12-20
US7652213B2 (en) 2010-01-26
JP3918101B2 (ja) 2007-05-23
TW200534768A (en) 2005-10-16

Similar Documents

Publication Publication Date Title
KR100659521B1 (ko) 내부도체의 접속구조 및 다층기판
JP4748161B2 (ja) 多層配線基板及びその製造方法
US4237606A (en) Method of manufacturing multilayer ceramic board
JP2012028730A (ja) 多層回路基板及び多層回路基板の製造方法
US7660132B2 (en) Covered multilayer module
JP5799973B2 (ja) セラミック多層配線基板およびこれを備えるモジュール
KR102229729B1 (ko) 검사장치용 배선기판
JP5559717B2 (ja) 電子部品の製造方法
KR100908674B1 (ko) 회로기판의 제조방법 및 그 회로기판 및 그 회로기판을이용한 회로모듈
JP7011563B2 (ja) 回路基板および電子部品
TW202110293A (zh) 高密度多層基板以及高密度多層基板的製造方法
KR100956212B1 (ko) 다층 세라믹 기판의 제조 방법
JP2006032442A (ja) 多層基板及びその製造方法
JP2006140513A (ja) セラミック多層基板の製造方法
EA001812B1 (ru) Многослойная коммутационная плата
KR910007474B1 (ko) 적층모듈을 사용하는 고밀도접속기판 및 그 제조방법
JPH03133136A (ja) 集積回路用パッケージの製造方法
JP2011009437A (ja) キャビティ構造をもつ積層基板、その製造方法、これを用いた回路モジュールおよびその製造方法
JP4558004B2 (ja) 電子部品、シールドカバー、多数個取り用母基板、配線基板及び電子機器
JPH10335822A (ja) 積層セラミック回路基板
JPH11340628A (ja) セラミック回路基板の製造方法
KR101060906B1 (ko) 다층 ｌｔｃｃ 기판의 제조방법
KR20230120391A (ko) 층간 더미부를 구비하는 다층 세라믹 기판 및 그의 제조 방법
KR20020065261A (ko) 세라믹 적층 부품 및 그 제조 방법
CN116031232A (zh) 封装载板、其制备方法、线路基板、封装结构及电子设备

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121119

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131119

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141120

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151204

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161205

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171201

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20191205

Year of fee payment: 14