CN103444271A - 贯通布线基板、电子器件封装以及电子部件 - Google Patents

贯通布线基板、电子器件封装以及电子部件 Download PDF

Info

Publication number
CN103444271A
CN103444271A CN2012800124287A CN201280012428A CN103444271A CN 103444271 A CN103444271 A CN 103444271A CN 2012800124287 A CN2012800124287 A CN 2012800124287A CN 201280012428 A CN201280012428 A CN 201280012428A CN 103444271 A CN103444271 A CN 103444271A
Authority
CN
China
Prior art keywords
interarea
circuit board
wiring
perforation
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012800124287A
Other languages
English (en)
Inventor
山本敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Publication of CN103444271A publication Critical patent/CN103444271A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/002—Etching of the substrate by chemical or physical means by liquid chemical etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/101—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by casting or moulding of conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0272—Adaptations for fluid transport, e.g. channels, holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0776—Resistance and impedance
    • H05K2201/0784—Uniform resistance, i.e. equalizing the resistance of a number of conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09836—Oblique hole, via or bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/12—Using specific substances
    • H05K2203/128—Molten metals, e.g. casting thereof, or melting by heating and excluding molten solder

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明的贯通布线基板具有：单一基板，其具有第一主面和第二主面；多条贯通布线，它们至少具有在与所述基板的厚度方向不同的方向上延伸的第一部位、构成贯通布线的一端部的第二部位、以及构成贯通布线的另一端部的第三部位且以连结所述第一主面和所述第二主面的方式被设置在所述基板的内部，所述第二部位与所述第一主面大致垂直且露出于所述第一主面，所述第三部位与所述第二主面大致垂直且露出于所述第二主面，所述多条贯通布线的长度大致相同。

Description

贯通布线基板、电子器件封装以及电子部件
技术领域
本发明涉及一种具有贯通布线的贯通布线基板、使用该贯通布线基板的电子器件封装以及电子部件，所述贯通布线能够用于集成电路器件、光学器件、MEMS器件等的高密度安装、或者将这些器件在一个封装内进行系统化的SiP（系统级封装）。
本申请基于2011年5月12日申请的专利申请2011－107581号要求其优先权，并在此引用其内容。
背景技术
近年来，随着手机等电子设备的高功能化，对在其中使用的电子器件等也要求更进一步地高速化、高功能化。为了实现该要求，不仅需要器件本身的高速化、高功能化，对于器件的封装也需要适应高速化、高功能化的技术开发。作为实现高密度安装的技术，提出了使用微细的贯通布线将芯片层叠安装的三维安装或者使用形成有贯通布线的贯通布线基板的SiP。为实现SiP而使用的贯通布线或者贯通布线基板的形成技术被积极地研究、开发。
例如，在专利文献1中公开了一种贯通布线基板，其具有相对与基板的主面垂直的方向倾斜而形成的贯通布线。通过应用这种贯通布线的形成技术，能够得到将在基板的表面和背面以不同的间距形成的电极通过贯通布线连接的贯通布线基板。
但是，在这种贯通布线基板中，在进行更高密度的三维安装时，存在技术性的问题。
例如，专利文献1中记载的贯通布线是延伸为一条直线的贯通布线，因此，会产生限制贯通布线的位置的情况。例如，在基板内部形成有元件的情况下，需要以避开该元件的方式形成贯通布线。在形成有延伸为一条直线的贯通布线的贯通布线基板上，很难解决这种问题。
此外，专利文献1中记载的贯通布线是延伸为一条直线的贯通布线，因此，根据安装在贯通布线基板的表面和背面上的器件的种类，端子的布局或者间距也会按器件而不同，因此，每个制作的贯通布线的长度会产生较大的差别。
这里，图12和图13是示意性地表示应用专利文献1制作而成的贯通布线基板的一个构成例子的图。这里，图12是表示在以往的贯通布线基板上，表面上并列配置多个端子组的状态的俯视图。此外，图13是图12的M7－M7线处的剖视图。
例如，如图12和图13所示为以下结构：在基板110的第一主面110a上以等间距并列配置的多个端子130A、130B、130C…，与在基板110的第二主面110b上以等间距并列配置的多个端子130A’、130B’、130C’…以端子编号对应的方式，通过贯通布线120A、120B、120C…而电连接。具体的说，在基板110的第二主面110b，多个端子130A’、130B’、130C’以与端子130A、130B、130C…相同的布局被配置，在X方向上，第二主面110b上的端子130A’、130B’、130C’的位置与端子130A、130B、130C的位置不同。这里，相邻的贯通布线之间的间距（边缘之间）为在第一主面110a上恒定为P1，在第二主面110b上恒定为P2、且满足P1＜P2的关系。
这时，从图13中显而易见，在设置在第一主面110a和第二主面110b上的端子之间设置的贯通布线的长度不同。这样，若多条贯通布线的长度有偏差，则多条贯通布线的布线电阻会产生偏差，这样在信号的传输中就很难控制电压。此外，在从贯通布线的一端向另一端高速传输信号的情况下，可能会由于多条贯通布线的长度的偏差而引起多条贯通布线的布线延迟产生偏差。由此，很难将在多条贯通布线中传递的信号同步传输。从以上的情况可知，还存在牵涉到贯通布线基板的性能降低或者使用该贯通布线基板的电子器件性能降低的问题。
专利文献1：日本特开2003－347502号公报
发明内容
本发明是鉴于上述情况而完成的，其目的在于提供一种抑制了贯通布线的布线电阻或者布线延迟的差别（偏差）的贯通布线基板、电子器件封装以及电子部件。
为了达成所述目的，本发明的第1方式的贯通布线基板具备：单一基板，其具有第一主面（一主面）和第二主面（另一主面）；多条贯通布线，它们至少具有在与所述基板的厚度方向不同的方向上延伸设置的第一部位、构成贯通布线的一端部的第二部位、以及构成贯通布线的另一端部的第三部位且以连结所述第一主面和所述第二主面的方式被设置在所述基板的内部，所述第二部位与所述第一主面大致垂直且露出于所述第一主面，所述第三部位与所述第二主面大致垂直且露出于所述第二主面，所述多条贯通布线的长度大致相同。
在本发明的第1方式的贯通布线基板中，优选所述第一部位的长度方向与所述基板的主面大致平行。
根据本发明的第1方式的贯通布线基板，多条贯通布线的长度大致相同。由此，减轻了在多条贯通布线中由于布线的长度的差别所引起的布线电阻值的差别（偏差）。此外，在从多条贯通布线的一端向另一端传输信号的情况下，能够抑制布线延迟的偏差。
此外，所述第二部位和第三部位分别与第一主面和第二主面大致垂直延伸，因此即使基板的厚度变动，各贯通布线的全长（第一部位的长度、第二部位的长度、以及第三部位的长度的总和）也不会变动。因此，多条贯通布线中的布线电阻值和布线延迟的偏差不会变动。因此，本发明能够实现传输特性卓越的贯通布线基板。
在本发明的第1方式的贯通布线基板中，优选所述第一部位的长度方向相对所述基板的主面倾斜。
只要是这种贯通布线基板，就能够缩短将基板的规定的2面彼此连结的贯通布线的长度，有助于降低布线电阻值。
在本发明的第1方式的贯通布线基板中，优选在所述第一主面以与构成所述贯通布线的所述第二部位电连接的方式设置有焊盘，在所述第二主面以与构成所述贯通布线的所述第三部位电连接的方式设置有焊盘。
在贯通布线基板的两面安装器件时，所述器件的电极不经由表面布线而与所述焊盘电连接。因此，能够将贯通布线与器件直接连接，即使在使用以任意布局高密度配置电极而得到的小型器件的情况下，也能够容易地将小型器件连接到贯通布线基板。
在本发明的第1方式的贯通布线基板中，优选所述基板具有冷却所述基板的冷却部。
由此，即使在将发热量大的器件安装到贯通布线基板的情况下，也能够通过冷却部有效地冷却器件，因此，能够降低封装整体的温度上升，保持器件的性能。
本发明的第2方式的电子器件封装具有上述的第1方式的贯通布线基板、和被安装于所述贯通布线基板的所述第一主面和所述第二主面中的至少一方的电子器件。因此，本发明为提供传输特性卓越的电子器件封装作出了贡献。
在本发明的第2方式的电子器件封装中，优选所述第二部位的端部和所述第三部位的端部中的至少一方被配置在与所述电子器件的端子对置的位置处，并与所述电子器件的所述端子电连接。
在贯通布线基板的两面安装器件时，所述器件的电极不经由表面布线而与所述第二部位的所述端部和所述第三部位的所述端部中的至少一方电连接。因此，即使在使用以任意布局高密度配置电极而得到的小型器件的情况下，也能够容易地将小型器件连接到贯通布线基板上。
本发明的第3方式的电子部件至少具有上述的第2方式的电子器件封装。因此，本发明有助于提供内部的信号传输卓越的电子部件。
根据本发明，多条贯通布线的长度大致相同，因此能够抑制每根贯通布线的布线电阻或布线延迟的差别（偏差）。因此，能够提供信号传输特性卓越的贯通布线基板、电子器件封装以及电子部件。
附图说明
图1是示意性表示本发明的贯通布线基板的第1实施方式的俯视图。
图2是图1的M1－M1线的剖视图。
图3是示意性表示本发明的贯通布线基板的第1实施方式的剖视图。
图4是示意性表示本发明的贯通布线基板的第1实施方式的剖视图。
图5是示意性表示本发明的贯通布线基板的第1实施方式的变形例的剖视图。
图6A是示意性表示本发明的贯通布线基板的第2实施方式的俯视图。
图6B是示意性表示本发明的贯通布线基板的第2实施方式的图，并且是图6A的M2－M2线的剖视图。
图7A是示意性表示本发明的贯通布线基板的第3实施方式的俯视图。
图7B是示意性表示本发明的贯通布线基板的第3实施方式的图，并且是图7A的M3－M3线的剖视图。
图7C是示意性表示本发明的贯通布线基板的第3实施方式的图，并且是图7A的N－N线的剖视图。
图8A是示意性表示本发明的贯通布线基板的第4实施方式的俯视图。
图8B是示意性表示本发明的贯通布线基板的第4实施方式的图，并且是图8A的M4－M4线的剖视图。
图8C是示意性表示本发明的贯通布线基板的第4实施方式的图，并且是图8A的M5－M5线的剖视图。
图9A是表示出贯通布线基板的制作方法的工序的示意剖视图。
图9B是表示出贯通布线基板的制作方法的工序的示意剖视图。
图9C是表示出贯通布线基板的制作方法的工序的示意剖视图。
图9D是表示出贯通布线基板的制作方法的工序的示意剖视图。
图10是示意性表示本发明的电子器件封装的实施方式的俯视图。
图11是图10的M6－M6线的剖视图。
图12是示意性表示以往的贯通布线基板的一例的俯视图。
图13是图12的M7－M7线的剖视图。
具体实施方式
下面，参照附图，对本发明的贯通布线基板的优选实施方式进行说明。
（第1实施方式）
图1～图4是示意性表示作为本发明的贯通布线基板的第1实施方式的一个构成例的图。这里，图1是表示在本发明的贯通布线基板的第1实施方式中，表面并列配置有多个端子组的状态的俯视图。此外，图2是图1的M1－M1线的剖视图。
该贯通布线基板1A（1）具有多条贯通布线20A、20B、20C…（20），来将构成单一基板10的主面（第一主面10a和第二主面10b）连结。换言之，贯通布线20（20A、20B、20C）具有2个端部，贯通布线20的第一端部（一端部）位于第一主面10a，贯通布线20的第二端部（另一端部）位于第二主面10b。
作为基板10的材料，举出玻璃、塑料、陶瓷等绝缘体或者硅（Si）等半导体。在使用半导体基板作为基板10的材料的情况下，优选在通孔21的内壁或者主面等形成绝缘层。在使用绝缘性基板作为基板10的材料的情况下，不需要在通孔21的内壁上再形成绝缘层，因此更适合。
在通孔21的内部配置有导体22，该通孔21具有露出于基板10的一主面（第一主面）10a的第一露出部30A、30B、30C和在基板10的另一主面（第二主面）10b侧开口的第二露出部30A’、30B’、30C’的。通过该导体22构成贯通布线20（20A、20B、20C）。
贯通布线20由第一部位24、第二部位25以及第三部位26构成。第一部位24在所述基板10的内部被延伸设置成第一部位24的长度方向与所述基板10的主面大致平行。第二部位25和第三部位26位于第一部位24的两端。换言之，第二部位25构成贯通布线20的第一端部（一端部），第三部位26构成贯通布线20的第二端部（另一端部）。即，第二部位25的端部（第一端部）位于第一主面10a（露出于面对第一主面10a的空间），第三部位26的端部（第二端部）位于第二主面10b（露出于面对第二主面10b的空间）。
第一部位24与第二部位25由弯曲部28连接。第一部位24与第三部位26由弯曲部29连接。弯曲部28、29的形状没有特别的限定。在其纵截面中，弯曲部可以是具有角的形状。或者、可以如图3所示那样使用没有角的大致圆弧状。从高速传输的观点看优选使用没有角的大致圆弧状的弯曲部。
此外，第二部位25和第三部位26的长度方向分别与所述主面10a、10b大致垂直。第二部位25的长度方向与第一主面10a大致垂直，第三部位26的长度方向与第二主面10b大致垂直。由此，即使在基板10本来厚度有偏差的情况下或者在由于所述基板10的研磨工序中的加工精度而引起厚度产生偏差的情况下，设置于基板10的主面的露出部21A、21B的位置也不会变动。因此，能够高精度地可靠地形成贯通布线20。即，在多条贯通布线中，布线长度不会产生偏差。能够将设置在构成基板的主面中的2面的端子以自由布局连接，并且即使基板10的厚度变动，也能够使各贯通布线20的布线电阻恒定。
作为用于贯通布线20的导体22，举出铜（Cu）或者钨（W）等金属、金锡（Au一Sn）等合金、多晶硅等非金属的导体。作为向通孔21填充导体的方法或者使导体成膜的方法，能够适当使用电镀法、溅射法、溶融金属填充法、CVD法、超临界成膜法、印刷法、以及将以上组合的方法等。
另外，作为贯通布线20的结构，可以应用在通孔21的内部完全填充导体22的结构，或者、在通孔21的内部未完全填充导体22的结构中的任意一个。在将贯通布线基板用于要求气密性的封装时，优选在通孔21的内部完全填充导体22的结构。
对于贯通布线基板1A（1），在表面并列配置有多个端子组。配置于基板10的第一主面10a（第一主面10a侧）的多个端子与配置于基板10的另一方的第二主面10b（第二主面10b侧）的多个端子经由多条贯通布线20电连接。
例如，如图1和图2所示那样，在基板10的第一主面10a以等间距地配置有并列的第一端子组30A、30B、30C…。在基板10的第二主面10b上，以与第一端子组等同的布局，并且以第二主面10b上的位置在X方向不同的方式配置有并列的第二端子组30A’、30B’、30C’…。于是，第一端子组30A、30B、30C…与第二端子组30A’、30B’、30C’…以各自的端子编号对应的方式通过贯通布线20A、20B、20C…电连接。
即，第一端子30A与第二端子30A’由贯通布线20A电连接。此外，第一端子30B与第二端子30B’由贯通布线20B电连接。此外，第一端子30C与第二端子30C’由贯通布线20C电连接。
而且，如图2所示，在本发明的第1实施方式的贯通布线基板1A（1）中，多条贯通布线20A、20B、20C…（20）的各自的全长为彼此大致相同的长度。
具体的说，在贯通布线20A中，若将第一部位24（部位A）的长度设为a1，将第二部位25（部位B）的长度设为a2，将第三部位26（部位C）的长度设为a3，则贯通布线20A的长度用（a1＋a2＋a3）来表示。同样，在贯通布线20B中，若将第一部位24的长度设为b1，将第二部位25的长度设为b2，将第三部位26的长度设为b3，则贯通布线20B的长度用（b1＋b2＋b3）来表示。此外，在贯通布线20C中，若将第一部位24的长度设为c1，将第二部位25的长度设为c2，将第三部位26的长度设为c3，则贯通布线20C的长度用（c1＋c2＋c3）来表示。另外，在本发明的第1实施方式的贯通布线基板1A（1）中，（a1＋a2＋a3）≈（b1＋b2＋b3）≈（c1＋c2＋c3）。
根据本发明的第1实施方式，多条贯通布线20A、20B、20C…（20）的各自的全长为彼此大致相同的长度。由此，能够抑制由于每根贯通布线的差别而引起的每根贯通布线的电阻值的差别（偏差）。其结果为，在本发明的第1实施方式的贯通布线基板1中，能够将多条贯通布线20A、20B、20C…（20）的电阻大致均衡。因此，当所安装的器件的各连接端子分别与各贯通布线电连接时，本发明的第1实施方式能够实现可将所安装的器件的发送信号准确地反映并传递的、传输特性卓越的贯通布线基板。
另外，不只是使贯通布线20A、20B、20C…（20）的长度一致，使布线的材料和布线的粗细均匀对抑制基板内的布线电阻的偏差也是重要的。
此外，如图4所示，在第1实施方式的贯通布线基板1A（1），可以在所述基板10的主面10a、10b上分别设置焊盘2、3，使得构成所述贯通布线20的所述第二部位25和所述第三部位26电连接。该情况下，在贯通布线基板1A（1）的两面安装器件时，器件的电极不经由表面布线，而电连接于所述焊盘。因此，能够将器件与贯通布线20直接连接，即便是在使用以任意布局高密度配置电极而得到的小型器件的情况下，也能够容易地将小型器件连接于贯通布线基板。
此外，贯通布线基板1A（1）的所述基板10也可以具有冷却所述基板10的冷却部。
作为这种冷却基板10的冷却部，例如，如图4所示那样，举出了流过冷却用流体的流路40。由此，通过流路40中流通制冷剂，即使是在贯通布线基板安装发热量大的器件的情况下，也能够有效地降低封装整体的温度上升。
流路40具有设置在流路40的两端以使冷却用流体进出的出入口40A、40B。例如，也可以设置有多个流路40。此外，也可以将流路40蛇行设置，使得能够用1根流路40冷却基板10整体。此外，也可以使用流路40的出入口40A、40B露出于基板10的主面的构成。
此外，流路40的图案（路径）或者截面形状并不限于上述的结构，可以适当地进行设计。但是，流路40优选在三维平面平行的方向或者厚度方向上保持规定的间隔，以使得不与具有贯通布线20的通孔21连通。
利用与设计为了制作贯通布线20而使用的通孔21的方法相同的方法，能够形成流路40。这时，在形成为了制作贯通布线20而使用的通孔21时，优选与作为流路40而使用的通孔同时形成。若贯通布线20的通孔21与作为流路40而使用的通孔同时形成，则能够简单化制造工序，并能够降低成本。此外，能够容易地控制通孔21与流路40的位置关系，从而能够避免通孔21与流路40错误连接造成的不良。
（第1实施方式的变形例）
另外，在上述的实施方式中，以贯通布线20中第一部位的长度方向与所述基板的主面呈大致平行的结构为例进行了说明。在本发明的第1实施方式的变形例中，如图5所示，即使在贯通布线20的第一部位的长度方向相对所述基板10的主面倾斜的情况下，也能够应用本发明。通过相对基板10的主面倾斜地形成第一部位，能够缩短连结基板10的2个主面10a、10b的贯通布线20的全长，从而能够减小布线电阻。
（第2实施方式）
此外，在本发明的第2实施方式中，没有特别限定多条贯通布线20的基板10内部中的配置，可以用各种配置。
例如，图6A是示意性表示贯通布线基板1C（1）的一例的俯视图，图6B是图6A的M2－M2线的剖视图。该贯通布线基板1C（1）具有多条贯通布线20D～20I，从竖直方向看贯通布线基板，多条贯通布线20D～20I呈放射状而配置。
（第3实施方式）
此外，在本发明的第3实施方式中，图7A是示意性表示贯通布线基板1D（1）的一例的俯视图，图7B是图7A的M3－M3线的剖视图，图7C是图7A的N－N线的剖视图。从垂直方向看贯通布线基板，该贯通布线基板1D（1）具有以相互大致正交的方式配置的贯通布线20J、20K。
（第4实施方式）
此外，在上述的实施方式中，以贯通布线20被配置成连结在基板10彼此相反的2个主面10a、10b的结构为例进行了说明，但是本发明并不限定于此。在本发明的第4实施方式中，图8A是示意性表示贯通布线基板1E（1）的一例的俯视图，图8B是图8A的M4－M4线的剖视图，图8C是图8A的M5－M5线的剖视图。在该贯通布线基板1E（1）中，贯通布线20L、20M被配置成连结设置于基板的主面10a的端子、和设置于与主面10a大致垂直且平行于基板10的厚度方向的主面10c的端子。即使是该情况，贯通布线20L、20M的长度也大致相等。
（贯通布线基板的制造方法）
接着，对上述那样的贯通布线基板1A（1）的制造方法进行说明。
图9A～图9D是按照工序顺序示意性表示贯通布线基板1A（1）的制作方法的剖视图。在本实施方式中，作为基材使用了厚度为500μm的玻璃（石英）基板。此外，本实施方式中的微细孔的制造方法为使用激光将石英基板的一部分改质后，再通过蚀刻除去改质的部分。
首先，如图9A所示，在由石英形成的基板上，对通过后面的工序而至少形成有微细孔的地方照射激光80，来在基板10内形成改质部82。在本实施方式中作为激光80的光源使用飞秒激光，在基板10内部以连结焦点81的方式照射激光束以得到具有例如数μm～数十μm的径的改质部。这时，通过控制焦点81和基板位置，能够形成各种形状的改质部82。另外，形成有微细孔的基板10并不限于石英基板，例如，能够使用蓝宝石等绝缘基板10或者如含有碱性成分等那样具有其他成分的玻璃基板。玻璃基板的厚度也可以适当地设定在150μm～1mm左右。
接着，如图9B所示，将形成有改质部82的基板10浸渍在容器90内放入的规定的药液91中。由此，改质部82被药液湿蚀刻，从而被从基板10内除去。其结果为，如图9C所示，在改质部82存在的部分形成了微细孔83（通孔21）。在本实施方式中，作为药液使用了以氟酸为主要成分的酸溶液。
用于本实施方式的蚀刻利用了改质部82相比未改质的部分被非常快地蚀刻的现象，最终能够形成具有基于改质部82的形状的微细孔83。在本实施方式中，微细孔83的孔径为50μm。另外，药液并不限定于氟酸，例如，也可以使用氟酸中适量添加了硝酸等的氟硝酸系的混酸等或者如氢氧化钾溶液那样的碱性溶液等。此外，根据贯通布线的用途，微细孔的孔径能够在10μm左右到300μm左右的范围适当设定。并且，通过如上述的方法形成的微细孔83并不限定于贯通基板10的“通孔”，也可以是未贯通基板的“非通孔”。
通过上述的方法，能够在石英基板10的内部三维形成具有自由的结构的微细孔83。
接着，如图9D所示，在微细孔83的内部填充导电性物质84（导体22）。在本实施方式中，使用金锡（Au－Sn）作为导电性物质84（导体22），并利用溶融金属填充法填充到微细孔内部。溶融金属填充法是利用压力差能够在微细孔内部高气密性且短时间地填充的方法。另外，在本实施方式中，作为填充金属使用了金锡（Au－Sn），但是并不限定于此。可以使用具有不同组成的金锡合金或者锡（Sn）、铟（In）等金属，此外，也可以使用锡铅（Sn－PB）系、锡（Sn）基、铅（PB）基、金（Au）基、铟（In）基、铝（Al）基等焊料。此外，填充方法也使用了溶融金属吸引法，但是并不限定于此，也可以适当地使用电镀法、溅射法、CVD法、超临界流体成膜法、印刷法以及将以上组合的方法等。而且，不限定于填充或者成膜的导体（Au－Sn），也可以适当地使用Cu、W、多晶硅、导电性膏、碳纳米管等。
根据以上的方法，能够提供具有多条贯通布线20的贯通布线基板1A（1）。
另外，在上述的实施方式中，采用了微细孔83贯通基板10的结构，但是本发明并不限定于这种结构。例如，还可以预先将非贯通的微细孔83形成于基板10，并在将金属填充到微细孔后，通过研磨基板10来形成贯通布线20。
这样在研磨基板10时，在本实施方式的贯通布线20中，由于第二部位和第三部位的长度方向与主面大致垂直，因此即使研磨基板10的主面，多条贯通布线20的布线电阻也不会产生偏差。
此外，在上述的实施方式中，以通过对基板内直接照射激光来对基板10进行改质的结构为例进行了说明，但是并不限定于此，例如，还可以使用全息照相技术对基板10进行改质。
（电子器件封装）
接着，对这种使用了本发明的贯通布线基板1A（1）的电子器件封装进行说明。
图10是示意性表示本发明涉及的电子器件封装的实施方式（构成例）的俯视图。此外，图11是图10的M6－M6线的剖视图。
在该电子器件封装50中，电子器件被安装于贯通布线基板1的至少一个主面。如上述那样，在贯通布线基板1中，多条贯通布线20A、20B、20C…（20）的各自的全长为大致相同的长度，因此能够抑制由每根贯通布线的长度的差别而引起的每根贯通布线的电阻值的差别（偏差）。由此，在电子器件封装50中，贯通布线基板1具有的多条贯通布线20A、20B、20C…（20）的电阻大致均衡。由此，根据本发明，能够得到传输特性卓越的电子器件封装。
该电子器件封装50具有：贯通布线基板1，其具有在形成于基板10的通孔21中填充导体22或者使导体22成膜的贯通布线20；配置于基板10的第一主面10a的第一器件51；以及配置于基板10的第二主面10b的第二器件53。第一器件51的电极配置与第二器件53的电极配置彼此不同。
通过贯通布线基板1，配置于基板10的第一主面10a的第一器件51的多个电极52A、52B、52C…与配置于基板10的第二主面10b的第二器件53的多个电极54A、54B、54C…经由多个贯通布线20A、20B、20C…电连接。
作为器件51、53，举出了存储器（存储元件）和逻辑（逻辑元件）等集成电路（IC）、传感器等MEMS器件、发光元件和受光元件等光学器件。只要器件51、53的电极配置不同即可，器件51、53的功能可以不同，也可以相同。尤其是通过将不同种类的器件高密度地集成，能够实现三维系统级封装（SiP）。
此外，如图11所示，在电子器件封装50中，露出的第二部位25的端部和第三部位26的端部中的至少一方被配置在与所述安装的器件51、53的电极52、54对置的位置。优选器件51、53的电极与所述第二部位25的端部和所述第三部位26的端部中的至少一方电连接。由此，安装在贯通布线基板1的两面的、器件51的电极52（52A、52B、52C）与器件53的电极54（54A、54B、54C）不经由表面布线而电连接，因此，即使是以任意布局高密度配置电极而得到的小型器件，也能够将电极52与电极54自由自在地连接。
（电子部件）
本发明所涉及的电子部件至少具有上述那样的本发明的电子器件封装50。因此，本发明能够实现传输特性卓越的电子器件。
以上，对本发明的贯通布线基板、电子器件封装以及电子部件进行了说明，但是本发明的技术范围并不限定于上述实施方式，在不脱离本发明的宗旨的范围内可以增加多种变化。
工业上利用的可能性
本发明能够广泛地应用于具有贯通布线的贯通布线基板以及使用该贯通布线基板的电子器件封装、电子部件。
图中符号说明：
1A～1E（1）贯通布线基板，2、3焊盘，10基板，20A～20M（20）贯通布线，21通孔，22导体，40流路，50电子器件封装，51、53器件。

Claims (8)

1.一种贯通布线基板，该贯通布线基板的特征在于，
具备：
单一基板，其具有第一主面和第二主面；以及
多条贯通布线，它们至少具有在与所述基板的厚度方向不同的方向上延伸设置的第一部位、构成贯通布线的一端部的第二部位、以及构成贯通布线的另一端部的第三部位，并且所述多条贯通布线以连结所述第一主面和所述第二主面的方式被设置在所述基板的内部，
所述第二部位与所述第一主面大致垂直且露出于所述第一主面，
所述第三部位与所述第二主面大致垂直且露出于所述第二主面，
所述多条贯通布线的长度大致相同。
2.根据权利要求1所述的贯通布线基板，其特征在于，
所述第一部位的长度方向与所述基板的主面大致平行。
3.根据权利要求1所述的贯通布线基板，其特征在于，
所述第一部位的长度方向相对所述基板的主面倾斜。
4.根据权利要求1至权利要求3中任意一项所述的贯通布线基板，其特征在于，
在所述第一主面以与构成所述贯通布线的所述第二部位电连接的方式设置有焊盘，
在所述第二主面以与构成所述贯通布线的所述第三部位电连接的方式设置有焊盘。
5.根据权利要求1至权利要求4中任意一项所述的贯通布线基板，其特征在于，
所述基板具有冷却所述基板的冷却部。
6.一种电子器件封装，该电子器件封装的特征在于，具备：
权利要求1至权利要求5中任意一项所述的贯通布线基板；和
被安装在所述贯通布线基板的所述第一主面和所述第二主面中的至少一方的电子器件。
7.根据权利要求6所述的电子器件封装，其特征在于，
所述第二部位的端部和所述第三部位的端部中的至少一方被配置在与所述电子器件的端子对置的位置处，并与所述电子器件的所述端子电连接。
8.一种电子部件，其特征在于，
至少具备权利要求6或者权利要求7所述的电子器件封装。
CN2012800124287A 2011-05-12 2012-05-11 贯通布线基板、电子器件封装以及电子部件 Pending CN103444271A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011-107581 2011-05-12
JP2011107581 2011-05-12
PCT/JP2012/062139 WO2012153839A1 (ja) 2011-05-12 2012-05-11 貫通配線基板、電子デバイスパッケージ、及び電子部品

Publications (1)

Publication Number Publication Date
CN103444271A true CN103444271A (zh) 2013-12-11

Family

ID=47139313

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012800124287A Pending CN103444271A (zh) 2011-05-12 2012-05-11 贯通布线基板、电子器件封装以及电子部件

Country Status (5)

Country Link
US (1) US20140009898A1 (zh)
JP (1) JPWO2012153839A1 (zh)
CN (1) CN103444271A (zh)
TW (1) TW201304107A (zh)
WO (1) WO2012153839A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111885819A (zh) * 2020-07-31 2020-11-03 生益电子股份有限公司 电路板内层互联结构
CN116508151A (zh) * 2020-11-10 2023-07-28 高通股份有限公司 包括基板间梯度互连结构的封装

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6066298B2 (ja) * 2013-02-13 2017-01-25 国立大学法人山梨大学 導電性物質の形成装置
US20190322572A1 (en) 2016-11-18 2019-10-24 Samtec Inc. Filling materials and methods of filling through holes of a substrate
JP2018157168A (ja) * 2017-03-21 2018-10-04 東芝メモリ株式会社 半導体装置及びその製造方法
TWI769376B (zh) 2018-03-30 2022-07-01 美商山姆科技公司 導電性通孔及其製造方法
TWI727886B (zh) * 2020-09-04 2021-05-11 友達光電股份有限公司 電路基板
US20220415779A1 (en) * 2021-06-24 2022-12-29 Intel Corporation Angled interconnect using glass core technology

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040183205A1 (en) * 2003-01-16 2004-09-23 Seiko Epson Corporation Wiring substrate, semiconductor device, semiconductor module, electronic equipment, method for designing wiring substrate, method for manufacturing semiconductor device, and method for manufacturing semiconductor module
CN1788531A (zh) * 2004-04-06 2006-06-14 株式会社村田制作所 内部导体的连接结构及多层基板
WO2011004559A1 (ja) * 2009-07-10 2011-01-13 株式会社フジクラ 貫通配線基板及びその製造方法
WO2011048858A1 (ja) * 2009-10-23 2011-04-28 株式会社フジクラ デバイス実装構造およびデバイス実装方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03237786A (ja) * 1990-02-14 1991-10-23 Matsushita Electric Works Ltd 導体回路
JPH04236672A (ja) * 1991-01-20 1992-08-25 Narumi China Corp 自動配線等に利用する配線作成方法
JP2536398B2 (ja) * 1993-05-15 1996-09-18 日本電気株式会社 プリント配線パタ―ンコ―ナ修正方法
JP2004363535A (ja) * 2003-05-14 2004-12-24 Yazaki Corp 信号伝送線路及びその設計方法
JP2004363186A (ja) * 2003-06-02 2004-12-24 Hamamatsu Photonics Kk 電極基板及びその製造方法
JP2006303360A (ja) * 2005-04-25 2006-11-02 Fujikura Ltd 貫通配線基板、複合基板及び電子装置
JP2008288577A (ja) * 2007-04-18 2008-11-27 Fujikura Ltd 基板の処理方法、貫通配線基板及びその製造方法、並びに電子部品
JP5226246B2 (ja) * 2007-05-30 2013-07-03 ラピスセミコンダクタ株式会社 配線設計プログラム、配線設計方法及び配線設計装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040183205A1 (en) * 2003-01-16 2004-09-23 Seiko Epson Corporation Wiring substrate, semiconductor device, semiconductor module, electronic equipment, method for designing wiring substrate, method for manufacturing semiconductor device, and method for manufacturing semiconductor module
CN1788531A (zh) * 2004-04-06 2006-06-14 株式会社村田制作所 内部导体的连接结构及多层基板
WO2011004559A1 (ja) * 2009-07-10 2011-01-13 株式会社フジクラ 貫通配線基板及びその製造方法
WO2011048858A1 (ja) * 2009-10-23 2011-04-28 株式会社フジクラ デバイス実装構造およびデバイス実装方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111885819A (zh) * 2020-07-31 2020-11-03 生益电子股份有限公司 电路板内层互联结构
CN111885819B (zh) * 2020-07-31 2022-03-29 生益电子股份有限公司 电路板内层互联结构
CN116508151A (zh) * 2020-11-10 2023-07-28 高通股份有限公司 包括基板间梯度互连结构的封装

Also Published As

Publication number Publication date
TW201304107A (zh) 2013-01-16
WO2012153839A1 (ja) 2012-11-15
JPWO2012153839A1 (ja) 2014-07-31
US20140009898A1 (en) 2014-01-09

Similar Documents

Publication Publication Date Title
CN103444271A (zh) 贯通布线基板、电子器件封装以及电子部件
CN103582945B (zh) 半导体器件
EP2828890B1 (en) An assembly and a chip package
JP5384700B2 (ja) デバイス実装構造およびデバイス実装構造の製造方法
JP4942857B2 (ja) デバイス実装構造およびデバイス実装方法
CN113287196B (zh) 包括在第一方向上对齐的第一焊料互连和在第二方向上对齐的第二焊料互连的器件
CN105702648A (zh) 芯片封装结构及其制造方法
US20200279801A1 (en) Foil-based package with distance compensation
WO2011048858A1 (ja) デバイス実装構造およびデバイス実装方法
TW201513273A (zh) 多晶片捲帶封裝結構
TWI652782B (zh) 多晶片半導體封裝體及其垂直堆疊的半導體晶片、封裝方法
CN101930960B (zh) 集成电路芯片封装和形成方法
CN103430636A (zh) 贯通布线基板、电子器件封装以及电子部件
CN102474983A (zh) 贯通布线基板及其制造方法
JP6496622B2 (ja) セラミックス配線基板及び電子部品収納用パッケージ
US20150303178A1 (en) Chip package and method of manufacturing the same
JP2008203336A (ja) 光電気複合基板およびその製造方法、並びに電子機器
CN116686396A (zh) 包括在芯层中的被配置用于偏斜匹配的互连件的基板
CN103066064B (zh) 半导体封装件及其制法
TWI422523B (zh) 微機電系統及其封裝方法
CN117174667A (zh) 芯片封装结构及其制作方法
CN115732447A (zh) 具有可见焊料角焊缝的晶片芯片级封装
CN103066064A (zh) 半导体封装件及其制法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20131211