CN115732447A - 具有可见焊料角焊缝的晶片芯片级封装 - Google Patents

具有可见焊料角焊缝的晶片芯片级封装 Download PDF

Info

Publication number
CN115732447A
CN115732447A CN202211059930.5A CN202211059930A CN115732447A CN 115732447 A CN115732447 A CN 115732447A CN 202211059930 A CN202211059930 A CN 202211059930A CN 115732447 A CN115732447 A CN 115732447A
Authority
CN
China
Prior art keywords
wcsp
conductive
rdl
device side
semiconductor die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211059930.5A
Other languages
English (en)
Inventor
陈乔
V·S·斯里达兰
C·D·马纳克
P·F·汤普森
J·A·蒙托亚
S·F·帕沃内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN115732447A publication Critical patent/CN115732447A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/091—Disposition
    • H01L2224/0918—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/09181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13026—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body
    • H01L2224/13027—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body the bump connector being offset with respect to the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13026—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body
    • H01L2224/13028—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body the bump connector being disposed on at least two separate bonding areas, e.g. bond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13562—On the entire exposed surface of the core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1415—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/14154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/14155—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1601—Structure
    • H01L2224/16012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/16013—Structure relative to the bonding area, e.g. bond pad the bump connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H01L2224/16058—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/254—Connecting portions
    • H01L2224/2541—Connecting portions the connecting portions being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73209—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

在一些实例中，一种晶片芯片级封装WCSP包含：半导体裸片(110)，其具有其中形成电路(120)的装置侧(104)；及重布层RDL(130)，其耦合到所述装置侧(104)，所述重布层RDL(130)定位在绝缘部件(132)内。另外，所述WCSP包含沿着所述装置侧(104)约束所述电路(120)的划线密封件(140)，其中所述RDL(130)邻接所述划线密封件(140)。此外，所述WCSP包含耦合到所述RDL的导电部件。所述导电部件(112)经配置以接纳焊料部件(114)，且所述绝缘部件(132)不在所述导电部件(112)与所述WCSP的外周边(108)的最靠近所述导电部件(112)的一部分之间沿着所述半导体裸片(110)的所述装置侧(104)延伸。

Description

具有可见焊料角焊缝的晶片芯片级封装
技术领域
背景技术
在半导体芯片制造期间，可在半导体材料(例如，硅)的晶片上形成电路。然后，晶片可被单切为多个半导体裸片。然后，处理每一裸片以形成可与电子装置(例如，计算机、智能电话)集成的半导体封装。在一些情况下，晶片级封装(WLP)技术可用于在单切先前在晶片上形成半导体裸片及封装。使用此类WLP技术制造的半导体封装可称为晶片芯片级封装(WCSP)。
发明内容
根据本公开的至少一个实例，一种WCSP包括：半导体裸片，所述半导体裸片具有其中形成电路的装置侧；及重布层(RDL)，其耦合到所述装置侧且定位在绝缘部件内。另外，所述WCSP包括沿着所述装置侧约束所述电路的划线密封件，其中所述RDL邻接所述划线密封件。此外，所述WCSP包括耦合到所述RDL的导电部件。所述导电部件经配置以接纳焊料部件，且所述绝缘部件不在所述导电部件与所述WCSP的外周边的最靠近所述导电部件的一部分之间沿着所述半导体裸片的所述装置侧延伸。
根据本公开的至少一个实例，一种WCSP包括：半导体裸片，所述半导体裸片具有其中形成电路的装置侧；及重布层(RDL)，其耦合到所述装置侧。另外，所述WCSP包括导电部件，其耦合到所述RDL及所述半导体裸片的所述装置侧，在所述导电部件与所述WCSP的外周边的最靠近所述导电部件的一部分之间的所述装置侧的区段独立于聚酰亚胺(PI)层。当所述WCSP耦合到印刷电路板(PCB)时，所述导电部件经配置以形成从所述导电部件延伸超过所述WCSP的所述外周边的焊料角焊缝。所述导电部件包括中央轴、与所述RDL接合的内端及相对于所述中央轴轴向延伸到所述内端中的第一凹槽。
根据本公开的至少一个实例，一种WCSP包括：半导体裸片，所述半导体裸片具有包括划线密封件的装置侧；及重布层(RDL)，其耦合到所述装置侧。另外，所述WCSP包括耦合到所述RDL的导电部件，其中所述导电部件经配置以接纳焊料部件。所述导电部件的第一侧表面延伸超过所述RDL以与所述划线密封件对准，且在所述导电部件与所述WCSP的外周边的最靠近所述导电部件的一部分之间的所述装置侧的一部分独立于聚酰亚胺(PI)层。
根据本公开的至少一个实例，一种用于制造WCSP的方法包括：在半导体裸片的装置侧上形成重布层(RDL)；在所述装置侧上形成绝缘部件；及在所述RDL上形成多个导电部件。所述多个导电部件中的每一者包括：中央轴；内端，其与所述RDL接合；外端，其沿着所述中央轴与所述内端间隔开；及多个侧表面，其在所述内端与所述外端之间延伸。所述多个侧表面的第一侧表面定位成距所述WCSP的外周边小于30微米(μm)，且在所述第一侧表面与所述WCSP的所述外周边之间的所述装置侧的一部分不包含所述绝缘部件。
附图说明
针对各种实例的详细描述，现在参考附图，附图中：
图1是根据一些实例的包含具有在俯视图中可见的焊料角焊缝的WCSP的电子装置的框图。
图2是根据一些实例的图1的电子装置的印刷电路板(PCB)及WCSP的透视图。
图3A是根据一些实例的用于图1的电子装置内的WCSP的横截面图。
图3B是根据一些实例的没有PCB的图3A中展示的WCSP的透视图。
图3C是根据一些实例的图3A中展示的WCSP及PCB的俯视图。
图4A-4O是根据一些实例的用于制造图3A中展示的WCSP的过程流程的循序横截面图。
图5是根据一些实例的用于制造可形成可视觉检验的焊料部件的WCSP的方法的流程图。
图6A是根据一些实例的用于图1的电子装置内的WCSP的横截面图。
图6B是根据一些实例的没有PCB的图6A中展示的WCSP的透视图。
图6C是根据一些实例的图6A中展示的WCSP及PCB的俯视图。
图7A是根据一些实例的用于图1的电子装置内的WCSP的横截面图。
图7B是根据一些实例的没有PCB的图7A中展示的WCSP的透视图。
图7C是根据一些实例的图7A中展示的WCSP及PCB的俯视图。
图8A是根据一些实例的用于图1的电子装置内的WCSP的横截面图。
图8B是根据一些实例的没有PCB的图8A中展示的WCSP的透视图。
图8C是根据一些实例的图8A中展示的WCSP及PCB的俯视图；
图9A是根据一些实例的用于图1的电子装置内的WCSP的横截面图。
图9B是根据一些实例的没有PCB的图9A中展示的WCSP的透视图。
图9C是根据一些实例的图9A中展示的WCSP及PCB的俯视图。
具体实施方式
可在晶片上形成多个WCSP，然后对晶片进行单切以产生个别WCSP。因为产生WCSP的许多制造步骤是在晶片上执行的，所以当与不使用WLP技术制造的其它类型半导体芯片的制造过程相比时，WCSP的制造可更加精简及高效。因此，WCSP可带来巨大经济效益。
WCSP可具有可焊接到电子装置的PCB(或其它适当组件)的导电部件。在一些情况下，希望焊料材料形成延伸超过半导体芯片封装的外周边的角焊缝，使得可从上方在视觉上验证(例如，手动或经由自动视觉检验(AVI)技术)焊接连接的质量。然而，到目前为止，制造公差及设计考虑使WCSP无法实现延伸超过封装的外周边以用于视觉检验目的的可见焊料角焊缝。因此，虽然WCSP是批量形成的，且因此带来显著的制造效率，但其目前未用于经受作为质量验证过程的一部分的组装后视觉焊料检验(例如，AVI)的电子装置中。
因此，本文公开的实例包含具有导电部件的WCSP，所述导电部件足够接近WCSP的侧表面定位以在连接到PCB(或其它适当组件)时形成可见的(例如，在从上方观察的俯视图中)焊料部件(或焊料角焊缝)。因此，本文公开的实例的WCSP可经受视觉焊料连接检验技术，例如手动检验或AVI。然而，本文公开的实例的WCSP仍然可使用如上文描述的WLP技术制造。因此，通过使用本文公开的实例的WCSP，可在更广泛的电子装置中利用WCSP，使得可更广泛地实现这些半导体封装的经济效益。
现在参考图1，展示根据一些实例的包含WCSP 100的电子装置10的框图，WCSP100具有形成俯视图中可见的角焊缝的焊料部件114。具体来说，电子装置10可为膝上型计算机、笔记本计算机、台式计算机、智能电话、器具(例如，冰箱、洗衣机、烤箱、烤面包机)、电视、汽车或汽车内的组件、飞机或飞机内的组件、水上交通工具或水上交通工具内的组件、或含有一或多个电子组件的任何其它类型的装置。
在一些实例中，电子装置10包含PCB 12。WCSP 100经耦合到PCB 12。在电子装置10的使用期间，WCSP 100可接收功率及/或数据信号，且可执行促成电子装置10的总体使用及功能性的功能或若干功能。其它组件(例如，例如其它半导体封装及/或其它电子装置)可耦合到PCB 12且潜在地耦合到WCSP 100。然而，图1中未展示这些可能的额外组件以简化图式。
现在参考图2，根据一些实例展示图1的电子装置10的PCB 12及WCSP 100的透视图。WCSP 100包括半导体裸片110，其具有第一或非装置侧102及与非装置侧102相对的第二或装置侧104。多个侧表面106在非装置侧102与装置侧104之间延伸。在一些实例中，非装置侧102及装置侧104可包括平行(或大体上平行)的平面，且侧表面106正交(或大体上正交)于非装置侧102及装置侧104延伸。半导体裸片110的形状可大致为正方形或矩形(当在垂直于非装置侧102或装置侧104的方向上观察时)，使得半导体裸片110可包括四个侧表面106。因此，在一些实例中，半导体裸片110可被塑形为长方体(尽管在其它实例中考虑其它形状)。当在垂直于半导体裸片110的非装置侧102或装置侧104的方向上观察WCSP 100时，侧表面106可一起形成WCSP 100的外周边108。半导体裸片110可包括半导体材料(例如，硅)。
可沿着装置侧104形成多个导电部件112，导电部件112使用金属焊料部件114耦合到PCB 12(或其导电垫或迹线)。如下面将更详细地描述，焊料部件114可形成延伸超过WCSP100的外周边108(如先前描述，所述外周边由半导体裸片110的侧表面106形成)的角焊缝。因此，当从上方(例如，在垂直于非装置侧102的方向上)观察WCSP 100时，焊料部件114是可见的。每一焊料部件114覆盖(或大体上覆盖)导电部件112中的对应一者，使得导电部件112在图2中用虚线展示。
图3A展示根据一些实例的WCSP 100的沿着图2中的截面3A-3A的横截面图。另外，图3B展示根据一些实例的没有PCB 12的WCSP 100的透视图，且图3C展示根据一些实例的图2的WCSP 100及PCB 12的自上而下的视图。
现在参考图3A，有源电路120沿着半导体裸片110的装置侧104形成。有源电路120在本文可更简单地称为“电路”120。多个导电部件122耦合到电路120，且通过以其它情况方式覆盖电路120的绝缘部件124暴露。导电部件122界定电路120的输入及/或输出端子。
划线密封件140沿着装置侧104约束电路120。划线密封件140经配置以防止在单切工艺期间在半导体裸片110中形成的裂纹传播通过半导体裸片110、在电路120下或通过电路120传播。划线密封件140可包括多个堆叠层(例如，金属层)，其嵌入半导体裸片110内且沿装置侧104暴露。划线密封件140的层可在半导体裸片110内电接地。如图3A中展示，划线密封件140可定位在半导体裸片110的电路120与侧表面106之间。具体来说，划线密封件140包括面向半导体裸片110的侧表面106的第一或外侧141，及面向电路120的第二或内侧143。
重布层(RDL)130定位在绝缘部件124、电路120及导电部件122上方。特定来说，RDL130包括耦合到导电部件122的一或多个导电部件(例如，包括例如铜(Cu)的导电材料)。因此，在操作期间，RDL 130经配置以经由导电部件122将电流路由到电路120及从电路120路由电流。RDL 130可定位在电绝缘部件132(或更简单地为“绝缘部件132”)内。绝缘部件132可包括聚酰亚胺(PI)。如图3A中展示，在一些实例中，RDL 130延伸以直接邻接划线密封件140。具体来说，RDL 130可向外延伸以邻接划线密封件140的内侧143及/或与划线密封件140的内侧143对准。如本文中使用，术语“邻接”意味着直接接触。因此，在一些实例中，RDL130可直接接触划线密封件140。
多个导电部件112耦合到RDL 130。导电部件112可经配置以形成焊料部件114的焊料角焊缝。导电部件112可各自包含中央轴135、内端137及沿着轴135与内端137轴向间隔开的外端136。内端137可与RDL 130接合，使得外端136可沿着轴135从RDL130向外突出。在一些实例中，轴135可垂直地远离装置侧104及RDL 130延伸。
在一些实例中，如图3C中展示，每一导电部件112可包括沿着或平行于截面3A-3A(图2)的长度L112及垂直于长度L112的宽度W112。在一些实例中，长度L112及宽度W112的范围可为从90微米(μm)到500μm，且在一些实例中，长度L112可大于宽度W112。如果长度L112及/或宽度W112小于90μm，那么将与RDL 130接触的导电部件112的横截面积可太小而无法将足够的电流传导到RDL 130(且因此也传导到电路120)及从RDL130传导足够的电流，且无法在操作期间耗散足够的热量。相反，如果长度L112及/或宽度W112大于500μm，那么导电部件112将占用电路120的过大面积而不允许在不增加电路尺寸及成本的情况下进行正确的电信号路由。
导电部件112可各自包含从内端137延伸到外端136的多个侧表面138。在一些实例中，侧表面138(或其中的一些)可相对于轴135在端137、136之间轴向延伸。在一些实例中，侧表面138可以相对于轴135的非零角度在端137、136之间延伸，使得侧表面138径向向外展开(或发散)，从而沿着轴135从内端137移动到外端136。侧表面138的此展开可源自WCSP100的制造过程(其实例在本文更详细地描述)。图3B是没有如上文描述的PCB 12的图3A的结构的透视图。
现在简要参考图3C，导电部件112可沿着形成WCSP 100的外周边108的一或多个侧表面106布置。在一些实例中，额外导电部件(未展示)(例如，接地连接器)可沿着与侧表面106及导电部件112向内间隔开的装置侧104定位。在图3C的描述中，导电部件112布置成两行113a、113b，其各自沿着半导体裸片110的相对侧表面106布置。因此，每一导电部件112可包括一个侧表面138a，其最靠近(例如，沿着)WCSP 100的外周边108定位。此侧表面138a在本文被指定为“138a”，且为了清楚起见，可被称为每一导电部件112的“面向边缘”的侧表面138a。如图3A中最佳展示，对于每一导电部件112，面向边缘的侧表面138a可比其它侧表面138更接近划线密封件140的内侧143。
再次参考图3A，焊料部件114将每一导电部件112连接到定位在PCB 12上的导电垫、端子或迹线(在本文统称为“迹线”)14。焊料部件114可形成沿着每一侧表面138(包含面向边缘的侧表面138a)以及外端136延伸的角焊缝，以确保导电部件112与对应迹线14之间的牢固的电及机械连接。
现在参考图3A及3C，凹槽139可沿着每一导电部件112的一些侧表面138朝向轴135径向向内延伸。特定来说，对于每一导电部件112，凹槽139可从除面向边缘的侧表面138a之外的所有侧表面138向内延伸。如图3A中展示，绝缘部件132可在凹槽139内延伸，使得绝缘部件132可填充(或大体上填充)凹槽139。在不限于此或任何其它理论的情况下，将绝缘部件132定位在凹槽139内可帮助消散在操作期间在导电部件112与RDL 130之间传递的应力。
凹槽139延伸到导电部件112的侧表面138中达5μm到25μm。延伸到侧表面138中小于5μm的凹槽139可在制造公差内，使得凹槽139可不一致地形成。相反，延伸到导电部件112的侧表面138中超过25μm的凹槽139将充分减小导电部件112与RDL130的接触表面积以在它们之间提供不充分的电连接。
因为凹槽139可不如先前描述那样沿着导电部件112的面向边缘的侧表面138a延伸，所以绝缘部件132可不沿着面向边缘的侧表面138a定位。因此，对于每一导电部件112，绝缘部件132不在导电部件112(例如，沿着面向边缘的侧表面138a)与外周边108的最接近导电部件312的部分之间沿着裸片110的装置侧104延伸(使得装置侧104的此区段独立于绝缘部件132)。如果绝缘部件132沿着面向边缘的侧表面138a放置，那么面向边缘的侧表面138a将与RDL 130的外边缘径向地间隔(例如，相对于对应轴135)足够量，以防止绝缘部件132在此区中剥离。然而，因为没有绝缘部件132沿着面向边缘的侧表面138a定位，所以这些侧表面138a可朝向RDL 130的外边缘及划线密封件140径向向外延伸(相对于对应轴135)。
划线密封件140可与对应侧表面106间隔开。特定来说，因为在半导体晶片(未展示)上制造多个半导体裸片110，所以相邻的半导体裸片110可沿着半导体晶片彼此间隔开，以形成供切割装置(例如，机械锯、激光切割机)在随后的单切工艺期间将半导体晶片分成半导体裸片110的“划线迹道”。半导体晶片上的相邻WCSP 100之间的此间距最终导致划线密封件140与侧表面106之间的空间。取决于用于单切工艺的切割装置的类型，划线密封件140(具体来说，划线密封件140的外侧141)可与对应侧表面106间隔开25μm或更小。
如先前描述，RDL 130可向外延伸以邻接划线密封件140的内侧143及/或与划线密封件140的内侧143对准，且导电部件112的面向边缘的侧表面138a可朝向RDL 130的外边缘向外延伸(例如，归因于如先前描述那样沿着面向边缘的侧表面138a缺乏凹槽139及绝缘部件132)。因此，在一些实例中，导电部件112可与半导体裸片110的侧表面106间隔开距离X，距离X从外周边108(其由侧表面106界定，如先前描述)延伸到面向边缘的侧表面138a。在一些实例中，距离X经调整大小使得由每一焊料部件114形成的角焊缝可从对应导电部件112的面向边缘的侧表面138a向外(例如，相对于对应轴135径向向外)延伸超过半导体裸片110的侧表面106(及因此WCSP 100的外周边108)。因此，当从上方(例如，在垂直于非装置侧102的方向上)观察半导体裸片110时，焊料部件114可为可见的，使得可使用如先前在上文描述的视觉技术(例如，AVI、手动)来检验焊料部件114。
在一些实例中，为了促进超过半导体裸片110的侧表面106的焊料部件114的可见性，距离X小于或等于30微米(μm)且至少为10μm。换句话说，导电部件112的面向边缘的侧表面138a定位成距外周边108小于或等于30μm且至少10μm。如果距离X小于10μm(例如，使得面向边缘的侧表面138a定位成距外周边108小于10μm)，那么在如上文大体描述的用于将半导体裸片110与较大晶片分离的单切工艺期间切割装置(例如，机械锯、激光)将接触划线密封件140、RDL 130、导电部件112。相反，如果距离X大于30μm(例如，使得面向边缘的侧表面138a定位成大于30μm)，那么焊料部件114不会延伸超过侧表面106以允许如先前描述那样对其进行视觉检验。具体来说，如图3C中展示，焊料部件114从导电部件112向外(例如，相对于中央轴135径向向外)延伸以形成焊料角焊缝。然而，因为焊料部件114粘附到导电部件112，所以由焊料部件114形成的焊料角焊缝的径向跨度或范围(相对于中央轴135)受导电部件112的侧表面138(包含面向边缘的侧表面138a)的位置限制。因此，相对于由焊料部件114形成的焊料角焊缝的径向跨度或范围，大于30μm的间距X足够大，使得焊料部件114不会延伸超过侧表面106(及因此外周边108)，或至少不会充分延伸超过侧表面106，使得当从上方(例如，在垂直于非装置侧102的方向上)观察半导体裸片110时，焊料部件114一致可见。
在一些实例中，焊料部件114从对应侧表面106向外(例如，在相对于轴135的径向方向上)延伸25μm到200μm。如果焊料部件114从侧表面106向外延伸小于25μm，那么视觉检验系统(例如，AVI)将无法检测到焊料部件114。相反，从对应侧表面106向外延伸超过200μm的焊料部件114将在PCB 12上占用太多空间，且将归因于焊料体积增加而增加电短路及焊料溢出的风险。
图4A到4O说明根据一些实例的用于制造可形成在俯视图中可见的焊料角焊缝(例如，焊料部件114)的WCSP(例如，WCSP 100)的过程。另外，图5是根据一些实例的用于制造可形成在俯视图中可见的焊料角焊缝的WCSP的方法200的流程图。因此，并行地描述图4A到4O及5。
图4A到4O的制造过程及图5的方法200在半导体晶片上或用半导体晶片执行，使得所得半导体裸片封装是如上文描述的WCSP。为简化描述及图，图4A到4O中的描述及图5中的方法200的特征分别呈现及描述与晶片的单个部分相关的各种制造动作，所述部分随后将从晶片单切以产生个别WCSP。然而，实际上，这些制造动作可在半导体晶片上并行执行，以同时批量产生多个WCSP。为了便于描述，下文将图4A到4O及5中描绘的至少一些操作描述为对半导体裸片执行，但动作是对随后将从晶片单切以产生半导体裸片(以更特定来说，WCSP)的晶片的一部分(或全部)执行的。
方法200从在框202接纳半导体裸片开始。如先前描述，在框202接纳的半导体裸片可为包括尚未被单切的多个类似半导体裸片的半导体晶片的部分。如图4A中展示，接纳的半导体裸片110可包含形成在其装置侧104上的电路120，以及耦合到电路120且定位在布置在电路120上方的绝缘部件124内的多个导电部件122。另外，半导体裸片110可包含沿着装置侧104约束电路120的划线密封件140。电路120及划线密封件140可如先前在上文针对WCSP 100所描述那样(图3A到3C)。
接着，方法200包含在框204在半导体裸片的装置侧上形成RDL。在一些实例中，可在框204使用光刻工艺形成RDL。
例如，如图4B中展示，导电材料(例如，Cu、Ti或其合金)的晶种层150可在划线密封件140及电路120的顶部上方施加在绝缘部件124及导电部件122的顶部上。在一些实例中，晶种层150可经由溅射或其它适当技术施加到半导体裸片110的绝缘部件124及导电部件122。接着，如图4C中展示，可将光致抗蚀剂材料层152(例如，光聚合材料、光分解材料、光交联材料)施加到晶种层150。接着，如图4D中展示，通过光掩模(未展示)将光致抗蚀剂材料152的部分暴露于紫外光(UV)，以化学地改变这些选择部分中的光致抗蚀剂材料152。此后，可将显影剂溶液(例如，氢氧化钠、四甲基氢氧化铵)施加到光致抗蚀剂材料152，以去除暴露于UV光的部分中的光致抗蚀剂材料152。因此，晶种层150在去除光致抗蚀剂材料152的区域中暴露。接着，如图4E中展示，导电材料可在晶种层150的暴露部分上方生长(例如，经由电镀技术)以形成RDL 130。如图4F中展示，在形成RDL 130之后，可去除剩余的光致抗蚀剂材料152，借此将RDL 130留在晶种层150的顶部上。在一些实例中，剩余的光致抗蚀剂材料152可以任何适当方式去除，例如蚀刻(例如，化学地或经由等离子体)。最终，如图4G中展示，经由蚀刻工艺(例如，化学地或经由等离子体)去除晶种层150的未被RDL 130覆盖的暴露部分。
光致抗蚀剂材料152的被去除的部分包含延伸到划线密封件140的部分。因此，当形成RDL 130时，RDL 130的部分也可延伸到划线密封件140的内侧143，如先前描述。
方法200还包含在框206在半导体裸片的装置侧上形成绝缘部件。在一些实例中，如图4H中展示，电绝缘材料层153(例如，聚酰亚胺)沉积在半导体裸片110的装置侧104的顶部上方，使得RDL 130、划线密封件140及电路120由绝缘材料153覆盖。此后，如图4I中展示，可经由上文针对图4D中的光致抗蚀剂材料152描述的类似UV光曝光及显影工艺来去除绝缘材料153的选择部分。因此，RDL 130的选择部分在选择性地去除绝缘材料153的区域中暴露，且绝缘材料153的剩余部分可形成绝缘部件132。
方法200还包含在框208在RDL上形成多个导电部件。例如，如图4J到4N中展示，导电部件112可形成在通过绝缘部件132暴露的RDL 130的部分的顶部上。在一些实例中，导电部件112可使用类似于先前在上文针对形成RDL 130(例如，针对框206且在图4B到4G中展示)描述的工艺的光刻工艺来形成。
具体来说，如图4J中展示，晶种层154可在晶种层150及RDL 130上方施加在半导体裸片110的装置侧104的顶部上。晶种层154可类似于晶种层150(图4B)，且可以类似的方式施加。接着，如图4K及4L中展示，可在晶种层154上方施加光致抗蚀剂材料156(图4K)，且然后可以与上文针对图4E及4F中展示的光致抗蚀剂材料152描述的方式类似的方式去除光致抗蚀剂材料156的选择性部分(图4L)。接着，可在去除光致抗蚀剂材料156的区域中形成导电材料(例如，经由电镀工艺)，借此形成如图4M中展示的导电部件112。最终，如图4N中展示，可以与上文针对图4F中的光致抗蚀剂材料152描述的方式类似的方式去除剩余的光致抗蚀剂材料156，且可以与上文针对图4G中的晶种层150描述的方式类似的方式去除晶种层154的未定位在导电部件112下方的暴露部分。
如先前描述，导电部件112可在RDL 130的部分上形成，使得导电部件112布置在与半导体裸片110的侧表面106相对近的距离内(例如，图3A及3C中的距离X，如先前在上文描述)。如先前描述，通过将导电部件112维持在与侧表面106的较近的距离内，将导电部件112与PCB上的适当迹线(例如，图3A中展示的迹线14)连接的焊料部件114可延伸超过侧表面106，以允许对焊料部件114进行可见检验。
方法200也包含在框210处施加可润湿饰面到多个导电部件。具体来说，可润湿饰面158可定位在外端136及多个侧表面138(包含面向边缘的侧表面138a)(图3A)上。可润湿饰面158可包括经配置以防止导电部件112氧化的任何适当材料。另外，可润湿饰面158可促进在操作期间润湿焊料材料(例如，焊料部件114)，以促进形成先前描述的焊料部件114的可见角焊缝。在一些实施例中，可润湿饰面158可包括锡(Sn)、无电镀镍浸金(ENIG)、无电镀镍、浸钯、浸金(ENIPIG)等。因此，在一些实例中，可润湿饰面158可经由浸渍沉积施加。
在一些实例中，晶片(未展示)的半导体裸片110可在形成导电部件112之后(或在施加可润湿饰面158之后)单切。特定来说，单切可涉及沿着形成在沿着晶片的相邻半导体裸片的划线密封件140之间的所谓划线迹道进行切割。在一些实例中，可用机械锯或激光执行单切。半导体裸片110的侧表面106与划线密封件140之间的距离(其提供侧表面106与导电部件112的面向边缘的侧表面138a之间的距离X，如先前描述)可提供足够的偏移以避免用于单切的切割装置与划线密封件140、电路120、导电部件112、RDL 130等之间的直接相互作用。在一些实例中，使用激光单切来自晶片的WCSP 100可提供较小的切割宽度，使得距离X可减小(例如，减小到10μm或朝向10μm减小)，因此进一步确保当从上方观察WCSP 100时由焊料部件114形成的填料可见(例如，图3C)。
现在参考图6A，展示根据一些实例的沿着截面3A-3A的图2中的WCSP 100的实例的横截面图。为了清楚起见，图6A中展示的WCSP可用参考编号300来指定。然而，在特定方面中，WCSP 300可类似于先前描述且在图3A到3C中展示的WCSP 100。因此，使用相同的参考编号来指定与WCSP 100共享的WCSP 300的组件，且下面的讨论将专注于WCSP 300的不同于先前描述的WCSP 100的特征上。
特定来说，如图6A中展示，WCSP 300的导电部件312可包含如先前描述的外端136及侧表面138(包含面向边缘的侧表面138a)。然而，对于WCSP 300，RDL 130可不延伸出以邻接及/或对准划线密封件140的内侧143。确切来说，每一导电部件312的面向边缘的侧表面138a可替代地向外延伸超过RDL以直接邻接及/或对准划线密封件140的内侧143。因此，面向边缘的侧表面138a可与半导体裸片110的侧表面106间隔开距离X，如先前描述。因此，接近面向边缘的侧表面138a可允许焊料部件114形成从面向边缘的侧表面138a延伸超过半导体裸片110的侧表面106的角焊缝，如先前描述。
另外，可在导电部件312中形成凹槽314，凹槽314轴向地(例如，相对于对应轴135)延伸到内端137中。凹槽314可用RDL 130的绝缘部件132的绝缘材料153填充(或大体上填充)。此外，凹槽314可被塑形及布置使得其中含有的(绝缘部件132的)绝缘材料153的部分与导电部件312的一部分重叠，以在如先前描述的操作期间消散在导电部件312与RDL 130之间传递的应力。凹槽314可在如上文针对凹槽139沿着侧表面138的深度描述的类似范围内沿着RDL 130延伸一段距离。因此，导电部件312可包括凹槽314(其可称为“第一凹槽”)及凹槽139(先前描述，且其可称为“第二凹槽”)两者。
图6B展示没有PCB 12的图6A的WCSP 300的透视图。另外，图6C展示图6A的WCSP300的自上而下的视图，其进一步说明焊料部件114如何延伸超过半导体裸片110的侧表面106，如先前描述。
现在参考图7A，展示根据一些实例的沿着截面3A-3A的图2中的WCSP 100的实例的横截面图。为了清楚起见，图7A中展示的WCSP可用参考编号400来指定。然而，在特定方面中，WCSP 400可类似于先前描述且在图6A到6C中展示的WCSP 300。因此，使用相同的参考编号来指定与WCSP 300共享的WCSP 400的组件，且下面的讨论将专注于WCSP 400的不同于先前描述的WCSP 300的特征上。
特定来说，如图7A中展示，WCSP 400可包含多个导电部件412，除了沿着内端137不包含凹槽314之外，导电部件412与导电部件312(图6A)大体相同。图7B展示没有PCB 12的图7A的WCSP 400的透视图。另外，图7C展示图7A的WCSP 400的自上而下的视图，其进一步说明焊料部件114如何延伸超过半导体裸片110的侧表面106，如先前描述。
现在参考图8A，展示根据一些实例的沿着截面3A-3A的图2中的WCSP 100的横截面图。为了清楚起见，图8A中展示的WCSP可用参考编号500来指定。然而，在某些方面中，WCSP500可类似于先前描述且在图3A到3C中展示的WCSP 100。因此，使用相同的参考编号来指定与WCSP 100共享的WCSP 500的组件，且下面的讨论将专注于WCSP 500的不同于先前描述的WCSP 100的特征上。
特定来说，如图8A中展示，WCSP 500可包含多个导电部件512，其包含如先前描述的外端136及侧表面138(包含面向边缘的侧表面138a)。然而，对于WCSP 500，所谓的“选择性PI”图案用于RDL 130，使得RDL 130的选择部分重布部分534可与导电部件512接合，而RDL 130的剩余部分经由绝缘部件132与导电部件512电绝缘。因此，通过导电部件512传导的电流可在RDL 130内且通过RDL 130更有选择地路由。
图8B展示没有PCB 12的图8A的WCSP 500的透视图。另外，图8C展示图8A的WCSP500的自上而下的视图，进一步说明焊料部件114如何延伸超过半导体裸片110的侧表面106，如先前描述。
现在参考图9A，根据一些实例展示沿着截面3A-3A的图2中的WCSP 100的横截面图。为了清楚起见，图9A中展示的WCSP可用参考编号600来指定。然而，在特定方面中，WCSP600可类似于先前描述且在图3A到3C中展示的WCSP 100。因此，使用相同的参考编号来指定与WCSP 100共享的WCSP 600的组件，且下面的讨论将专注于WCSP 600的不同于先前描述的WCSP 100的特征上。
特定来说，如图9A中展示，WCSP 600可包括所谓的“扇出”WCSP，由此半导体晶片被封装在额外衬底602内，额外衬底602可包括模制化合物或其它材料(例如，非活性硅或铜)。因此，RDL 130可延伸超过半导体裸片110的侧表面106到衬底602上(例如，超过划线密封件140)，且导电部件112可大体上布置在半导体裸片110外侧(例如，超过侧表面106)。衬底602可包括形成WCSP 600的外周边108的多个侧表面606(而不是半导体裸片110的侧表面106)。如至少在图9A中可见，导电部件112的面向边缘的侧表面138a可在距衬底602的对应侧表面606的距离X内，使得当WCSP 600如先前描述那样耦合到PCB 12时，焊料部件114可从面向边缘的侧表面138a延伸超过对应侧表面606。
图9B展示没有PCB 12的图9A的WCSP 600的透视图。另外，图9C展示图9A的WCSP600的自上而下的视图，其进一步说明焊料部件114如何延伸超过衬底602的侧表面606，如先前描述。应理解，针对本文公开的各种实例所描述的导电部件(例如112、312、412、512)及RDL 130的布置可应用到扇出WCSP 600。
对于图6A到9C中展示的WCSP 300、400、500、600，导电部件(例如，导电部件112、312、412、512)及RDL 130的替代形状及布置可通过调整在上文描述的制造方法(例如，图4A到4O)中利用的光刻工艺期间利用的光掩模的形状及定位来完成。
本文公开的实例包含WCSP，其被布置及设计使得导电部件可足够接近芯片封装的侧表面定位，以在连接到PCB(或其它适当组件)时形成可见的(例如，从上方)焊料部件(或焊料角焊缝)。因此，本文公开的实例的WCSP可经受视觉焊料连接检验技术，例如手动检验或AVI。然而，本文公开的实例的WCSP仍然可使用如先前描述的WLP技术制造。因此，通过使用本文公开的实例的WCSP，可在更广泛的电子装置中利用WCSP，使得可更广泛地实现这些半导体封装的经济效益。
在整个说明书中使用术语“耦合”。术语可涵盖实现与此描述一致的功能关系的连接、通信、或信号路径。举例来说，如果装置A产生控制装置B执行动作的信号，那么在第一实例中，装置A经耦合到装置B，或在第二实例中，如果中介组件C大体上未更改装置A与装置B之间的功能关系，那么装置A通过中介组件C耦合到装置B，使得装置B经由由装置A产生的控制信号由装置A控制。
“经配置以”执行任务或功能的装置可在制造时由制造商配置(例如，编程及/或硬接线)以执行所述功能及/或可为在制造之后可由用户配置(或重新配置)以执行所述功能及/或其它额外或替代功能。配置可为通过装置的固件及/或软件编程、通过装置的硬件组件及互连的构造及/或布局或其组合。
本文中描述为包含特定组件的电路或装置可代替地适于耦合到所述组件以形成所描述的电路或装置。举例来说，描述为包含一或多个半导体元件(例如晶体管)、一或多个无源元件(例如电阻器、电容器及/或电感器)及/或一或多个源(例如电压及/或电流源)的结构可代替地仅包含单个物理装置(例如半导体裸片及/或集成电路(IC)封装)内的半导体元件且可经调适以耦合到至少一些无源元件及/或源以在制造时或制造之后例如由终端用户及/或第三方形成所描述的结构。
虽然特定组件可在本文描述为属于特定工艺技术，但这些组件可被交换为其它工艺技术的组件。本文中描述的电路可重新配置以包含更换组件以提供至少部分类似于组件更换先前可用的功能性的功能性。除非另外声明，否则展示为电阻器的组件通常表示串联及/或并联耦合以提供由所展示的电阻器表示的阻抗量的任一或多个元件。举例来说，本文中展示并描述为单个组件的电阻器或电容器可代替地分别为并联耦合于相同节点之间的多个电阻器或电容器。举例来说，本文中展示并描述为单个组件的电阻器或电容器可代替地分别为串联耦合于与单个电阻器或电容器相同的两个节点之间的多个电阻器或电容器。
前文描述中的短语“接地电压电势”、“被接地”、“接地”或类似者的使用包含可适用于或适合于此描述的教示的底座接地、地面接地、浮动接地、虚拟接地、数字接地、共同接地及/或任何其它形式的接地连接。除非另外声明，否则前面有“约”、“大约”或“大体上”的值意味着所述值的+/-百分之10。在描述的实例中，修改是可能的，且在权利要求书的范围内，其它实例是可能的。
另外，如本文所使用，术语“轴向”及“轴向地”通常指沿着或平行于给定轴(例如，主体或端口的中央轴)，而术语“径向”及“径向地”通常指垂直于给定轴。例如，轴向距离是指沿或平行于轴测量的距离，且径向距离是指垂直于轴测量的距离。

Claims (29)

1.一种晶片芯片级封装WCSP，其包括：
半导体裸片，其具有在其中形成电路的装置侧；
重布层RDL，其耦合到所述装置侧，所述重布层定位在绝缘部件内；
划线密封件，其沿着所述装置侧约束所述电路，其中所述RDL邻接所述划线密封件；及
导电部件，其耦合到所述RDL，其中所述导电部件经配置以接纳焊料部件，且其中所述绝缘部件不在所述导电部件与所述WCSP的外周边的最靠近所述导电部件的一部分之间沿着所述半导体裸片的所述装置侧延伸。
2.根据权利要求1所述的WCSP，其中所述导电部件的第一侧表面定位成距所述外周边小于或等于30微米(μm)。
3.根据权利要求2所述的WCSP，其中所述第一侧表面定位成距所述外周边小于或等于30μm且至少10μm。
4.根据权利要求1所述的WCSP，其中所述导电部件包括：
中央轴；
内端，其与所述RDL接合；
外端，其沿着所述中央轴与所述内端间隔开；
其中所述第一侧表面在所述内端与所述外端之间延伸；
第二侧表面，其在所述内端与所述外端之间延伸；及
凹槽，其沿着所述第二侧表面朝向所述中央轴径向向内延伸。
5.根据权利要求4所述的WCSP，其中所述凹槽不沿着所述第一侧表面延伸，且其中所述绝缘部件在所述凹槽内延伸。
6.根据权利要求5所述的WCSP，其包括定位在所述第一侧表面、所述第二侧表面上的焊料可润湿饰面，其中所述焊料可润湿饰面经配置以防止所述导电部件氧化。
7.根据权利要求6所述的WCSP，其中所述可润湿饰面包括锡(Sn)、无电镀镍浸金ENIG、无电镀镍、浸钯或浸金ENIPIG。
8.根据权利要求1所述的WCSP，其中所述半导体裸片包括界定所述外周边的多个侧表面。
9.根据权利要求1所述的WCSP，其包括衬底，其中所述半导体裸片定位在所述衬底内，且其中所述衬底包括界定所述外周边的多个侧表面。
10.一种晶片芯片级封装WCSP，其包括：
半导体裸片，其具有在其中形成电路的装置侧；
重布层RDL，其耦合到所述装置侧；及
导电部件，其耦合到所述RDL及所述半导体裸片的所述装置侧，在所述导电部件与所述WCSP的外周边的最靠近所述导电部件的一部分之间的所述装置侧的区段独立于聚酰亚胺PI层，其中当所述WCSP耦合到印刷电路板PCB时，所述导电部件经配置以形成从所述导电部件延伸超过所述WCSP的所述外周边的焊料角焊缝；
其中所述导电部件包括：
中央轴；
内端，其与所述RDL接合；及
第一凹槽，其相对于所述中央轴轴向延伸到所述内端中。
11.根据权利要求10所述的WCSP，其中所述导电部件包括：
外端，其沿着所述中央轴与所述内端间隔开；及
多个侧表面，其沿着所述中央轴在所述内端与所述外端之间延伸。
12.根据权利要求11所述的WCSP，其包括沿着所述装置侧约束所述电路的划线密封件，其中所述多个侧表面中的第一侧表面与所述划线密封件对准。
13.根据权利要求12所述的WCSP，其中所述导电部件包括沿着除所述第一侧表面之外的所有所述多个侧表面朝向所述中央轴径向向内延伸的第二凹槽，其中所述RDL定位在绝缘部件内，且其中所述绝缘部件在所述第一凹槽及所述第二凹槽内延伸。
14.根据权利要求10所述的WCSP，其中导电部件与所述WCSP的所述外周边间隔开小于30微米(μm)。
15.根据权利要求14所述的WCSP，其中所述导电部件与所述WCSP的所述外周边间隔开小于30μm且至少10μm。
16.根据权利要求15所述的WCSP，其中所述半导体裸片的多个侧表面形成所述WCSP的所述外周边，所述半导体裸片的所述多个侧表面在与所述半导体裸片的所述装置侧正交的方向上延伸。
17.一种晶片芯片级封装WCSP，其包括：
半导体裸片，其具有包括划线密封件的装置侧；
重布层RDL，其耦合到所述装置侧；及
导电部件，其耦合到所述RDL，其中所述导电部件经配置以接纳焊料部件，
其中所述导电部件的第一侧表面延伸超过所述RDL以与所述划线密封件对准，且其中在所述导电部件与所述WCSP的外周边的最靠近所述导电部件的一部分之间的所述装置侧的一部分独立于聚酰亚胺PI层。
18.根据权利要求17所述的WCSP，其中所述半导体裸片具有形成在所述装置侧中的电路，其中所述划线密封件在所述装置侧上约束所述电路。
19.根据权利要求18所述的WCSP，其中所述划线密封件与所述WCSP的所述外周边间隔开小于25μm。
20.根据权利要求19所述的WCSP，其中所述划线密封件与所述WCSP的所述外周边间隔开小于25μm且至少10μm。
21.根据权利要求17所述的WCSP，其中所述导电部件包括：
中央轴；
内端，其与所述RDL接合；
外端，其沿着所述中央轴与所述内端间隔开；
多个侧表面，其沿着所述中央轴在所述内端与所述外端之间延伸，其中所述第一侧表面是所述多个侧表面中的一者；及
凹槽，其沿着除所述第一侧表面之外的所有所述多个侧表面朝向所述中央轴径向向内延伸。
22.根据权利要求21所述的WCSP，其中所述RDL定位在所述PI层内，且其中所述PI层在所述凹槽内延伸。
23.一种用于制造晶片芯片级封装WCSP的方法，所述方法包括：
在半导体裸片的装置侧上形成重布层RDL；
在所述装置侧上形成绝缘部件；及
在所述RDL上形成多个导电部件，其中所述多个导电部件中的每一者包括：
中央轴；
内端，其与所述RDL接合；
外端，其沿着所述中央轴与所述内端间隔开；及
多个侧表面，其在所述内端与所述外端之间延伸，其中所述多个侧表面中的第一侧表面定位成距所述WCSP的外周边小于30微米(μm)，
其中在所述第一侧表面与所述WCSP的所述外周边之间的所述装置侧的一部分不包含所述绝缘部件。
24.根据权利要求23所述的方法，其包括将可润湿饰面施加到所述第一侧表面，所述可润湿饰面经配置以润湿焊料材料。
25.根据权利要求24所述的方法，其中施加所述可润湿饰面包括施加锡(Sn)、无电镀镍浸金ENIG、无电镀镍、浸钯或浸金ENIPIG到所述第一侧表面。
26.根据权利要求23所述的方法，其中形成所述多个导电部件包括，针对所述多个导电部件中的每一者，形成凹槽，所述凹槽沿着除所述第一侧表面之外的所述多个侧表面中的每一者朝向所述中央轴径向向内延伸，且其中所述绝缘部件延伸到所述凹槽中。
27.根据权利要求23所述的方法，其包括将所述多个导电部件中的每一者的所述RDL或所述第一侧表面与所述装置侧上的划线密封件对准。
28.根据权利要求23所述的方法，其中形成所述多个导电部件包括，针对所述多个导电部件中的每一者，形成凹槽，所述凹槽相对于所述中央轴轴向地延伸到所述内端中，其中所述绝缘部件延伸到所述凹槽中。
29.根据权利要求23所述的方法，其中形成所述多个导电部件包括将所述第一侧表面延伸超过所述RDL以与所述装置侧上的划线密封件对准。
CN202211059930.5A 2021-08-31 2022-08-30 具有可见焊料角焊缝的晶片芯片级封装 Pending CN115732447A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/463,047 US11855024B2 (en) 2021-08-31 2021-08-31 Wafer chip scale packages with visible solder fillets
US17/463,047 2021-08-31

Publications (1)

Publication Number Publication Date
CN115732447A true CN115732447A (zh) 2023-03-03

Family

ID=85286831

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211059930.5A Pending CN115732447A (zh) 2021-08-31 2022-08-30 具有可见焊料角焊缝的晶片芯片级封装

Country Status (2)

Country Link
US (1) US11855024B2 (zh)
CN (1) CN115732447A (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100117231A1 (en) * 2006-08-30 2010-05-13 Dennis Lang Reliable wafer-level chip-scale solder bump structure
US9401308B2 (en) * 2013-03-12 2016-07-26 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging devices, methods of manufacture thereof, and packaging methods
US10020239B2 (en) * 2016-01-12 2018-07-10 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof

Also Published As

Publication number Publication date
US20230065075A1 (en) 2023-03-02
US11855024B2 (en) 2023-12-26

Similar Documents

Publication Publication Date Title
US10002815B2 (en) Multi-chip package structure manufacturing process and wafer level chip package structure manufacturing process
US10734367B2 (en) Semiconductor package and method of fabricating the same
CN111433906B (zh) 一种内部电源焊盘间距更小的半导体封装
US9953960B2 (en) Manufacturing process of wafer level chip package structure having block structure
CN102543923B (zh) 半导体器件及其制造方法
KR101140469B1 (ko) 집적회로 부품의 패드 구조물 및 집적회로 부품의 실장방법
KR20010020454A (ko) 집적회로 패키징을 위한 시스템 및 방법
CN104253115A (zh) 用于半导体封装中减小的管芯到管芯间隔的底部填充材料流控制
WO2002078083A2 (en) In-street integrated circuit wafer via
JP2010093109A (ja) 半導体装置、半導体装置の製造方法および半導体モジュールの製造方法
KR20040072025A (ko) 온 다이 본딩 패드 확장을 사용하여 마이크로일렉트로닉장치를 패키지하는 방법
KR20100102635A (ko) 언더 범프 라우팅 층 방법 및 장치
US20090321930A1 (en) Semiconductor with bottom-side wrap-around flange contact
US20040130022A1 (en) Semiconductor device with improved design freedom of external terminal
KR100665150B1 (ko) 회로 장치 및 그 제조 방법
KR100826989B1 (ko) 반도체 패키지 및 그의 제조방법
JP6631905B2 (ja) マルチチップモジュールおよびその製造方法
EP1984944A1 (en) Method for making a neo-layer comprising embedded discrete components
CN115732447A (zh) 具有可见焊料角焊缝的晶片芯片级封装
US8988893B2 (en) Method for electrical connection between elements of a three-dimensional integrated structure and corresponding device
US11282775B1 (en) Chip package assembly with stress decoupled interconnect layer
US11373989B1 (en) Package integration for laterally mounted IC dies with dissimilar solder interconnects
CN114551415A (zh) 半导体封装
KR20220076177A (ko) 패키지 기판용 필름 및 이를 포함하는 반도체 패키지
CN112038329A (zh) 一种圆片级芯片扇出三维堆叠封装结构及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication