CN117174667A - 芯片封装结构及其制作方法 - Google Patents

Abstract

本申请提供一种芯片封装结构及其制作方法，涉及半导体技术领域。所述芯片封装结构包括第一基板，第一基板包括第一表面及第二表面，第一基板设置有第一通孔及第二通孔；位于第一表面的第一芯片及位于第二表面的第二芯片通过第一通孔连接；位于第一表面的第一布线层及位于第二表面的第二布线层通过第二通孔连接；位于第一表面的第二基板包括第一开口；第二基板上的第三布线层或第一焊盘通过第三通孔与第一布线层连接；位于第二表面的第三基板包括第二开口；第三基板上的第四布线层或第二焊盘通过第四通孔与第二布线层连接。在上述结构中，在不同层基板上制作通孔进行线路制作，可减小翘曲，实现多层走线，走线密度大。

Description

芯片封装结构及其制作方法

技术领域

本申请涉及半导体技术领域，具体而言，涉及一种芯片封装结构及其制作方法。

背景技术

随着半导体制造工艺的不断发展，玻璃穿孔(Through Glass Via，TGV)技术在集成电路和微系统封装中被广泛应用。TGV技术通过在玻璃衬底上制作微小的通孔，实现了封装中的高密度互连。这些通孔可以用于引出信号、电源和地线，实现芯片与外部电路的连接。然而，现有的TGV技术通常是直接在玻璃衬底上钻孔，引出重布线层与芯片互连，没有多层走线，走线密度较低。

发明内容

为了至少克服现有技术中的上述不足，本申请的目的在于提供一种芯片封装结构及其制作方法。

第一方面，本申请实施例提供一种芯片封装结构，所述芯片封装结构包括：

第一基板，所述第一基板包括相对设置的第一表面及第二表面，所述第一基板设置有从所述第一表面贯穿至所述第二表面的至少一个第一通孔及至少一个第二通孔；

位于所述第一表面的第一芯片及位于所述第二表面的第二芯片，所述第一芯片和所述第二芯片通过所述第一通孔内填充的导电材料电性连接；

位于所述第一表面的第一布线层及位于所述第二表面的第二布线层，所述第一布线层和所述第二布线层通过所述第二通孔内填充的导电材料电性连接；

位于所述第一表面远离所述第二表面一侧的第二基板；所述第二基板包括暴露出所述第一芯片的第一开口；所述第二基板远离所述第一基板一侧的第三布线层或第一焊盘通过贯穿所述第二基板的第三通孔与所述第一布线层电性连接；

位于所述第二表面远离所述第一表面一侧的第三基板；所述第三基板包括暴露出所述第二芯片的第二开口；所述第三基板远离所述第一基板一侧的第四布线层或第二焊盘通过贯穿所述第三基板的第四通孔与所述第二布线层电性连接。

在一种可能的实现方式中，所述第一芯片包括第一区域及第二区域，所述第二芯片包括第三区域及第四区域；

所述第一区域在所述第一表面的正投影与所述第三区域在所述第一表面的正投影重叠；所述第三区域在所述第一表面的正投影与所述第四区域在所述第一表面的正投影不重叠。

在一种可能的实现方式中，所述第一区域设置有至少一个第一引脚；所述第二区域设置有至少一个第二引脚；所述第三区域设置有至少一个第三引脚；所述第四区域设置有至少一个第四引脚；

所述第一通孔在所述第一表面上设置有第一接触点，所述第一通孔在所述第二表面上设置有第二接触点；

所述第一引脚与所述第一接触点电性连接，所述第三引脚与所述第二接触点电性连接，所述第二引脚与所述第一布线层电性连接，所述第四引脚与所述第二布线层电性连接。

在一种可能的实现方式中，所述第一开口的高度大于所述第一芯片的高度；所述第二开口的高度大于所述第二芯片的高度。

在一种可能的实现方式中，所述第一基板、所述第二基板与所述第三基板之间填充有液体胶；所述第一开口与所述第一芯片之间以及所述第二开口与所述第二芯片之间填充有塑封材料。

在一种可能的实现方式中，所述第三布线层或所述第一焊盘上设置有至少一个焊球；所述第四布线层或所述第二焊盘上设置有至少一个电子器件。

在一种可能的实现方式中，所述第一基板、所述第二基板及所述第三基板为玻璃基板。

第二方面，本申请实施例还提供一种芯片封装结构的制作方法，所述方法包括：

提供第一基板，所述第一基板包括相对设置的第一表面及第二表面，在所述第一基板上形成从所述第一表面贯穿至所述第二表面的至少一个第一通孔及至少一个第二通孔；在所述第一通孔及所述第二通孔内填充导电材料；

在所述第一表面上形成第一布线层，在所述第二表面上形成第二布线层，将所述第一布线层和所述第二布线层分别与通过填充有导电材料的所述第二通孔焊接；

在所述第一表面上放置第一芯片，在所述第二表面上放置第二芯片，将所述第一芯片与所述第二芯片分别与通过填充有导电材料的所述第一通孔焊接；

将第二基板放置在所述第一表面上，在所述第二基板上形成与所述第一布线层连接的第三通孔以及暴露出所述第一芯片的第一开口；

将第三基板放置在所述第二表面上，在所述第三基板上形成与所述第二布线层连接的第四通孔以及暴露出所述第二芯片的第二开口；

在所述第二基板上形成第三布线层或第一焊盘，在所述第三基板上形成第四布线层或第二焊盘。

在一种可能的实现方式中，在所述在所述第二基板上形成第三布线层或第一焊盘，在所述第三基板上形成第四布线层或第二焊盘的步骤之前，所述方法还包括：

使用液体胶填充所述第一基板、所述第二基板及所述第三基板之间的缝隙，并进行固化；

使用塑封材料填充所述第一基板与所述第一芯片之间的缝隙及所述第二基板与所述第二芯片之间的缝隙，并进行固化。

在一种可能的实现方式中，在所述在所述第二基板上形成第三布线层或第一焊盘，在所述第三基板上形成第四布线层或第二焊盘的步骤之后，所述方法还包括：

在所述第三布线层或所述第一焊盘上形成焊球；

在所述第四布线层或所述第二焊盘上焊接电子器件。

基于上述任意一个方面，本申请实施例提供的芯片封装结构及其制作方法，通过在第一基板上设置第一通孔，使第一芯片与第二芯片通过第一通孔互连，通过在第一基板、第二基板及第三基板上分别设置第二通孔、第三通孔、第四通孔，并进行线路制作，多层基板压合封装，形成完整的封装结构，可减小翘曲，并在基板上实现多层走线，走线密度大。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要调用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它相关的附图。

图1为本实施例提供的芯片封装结构的截面示意图之一；

图2为本实施例提供的芯片封装结构的俯视图；

图3为本实施例提供的第一芯片及第二芯片的结构示意图；

图4为本实施例提供的第一开口及第二开口的结构示意图；

图5为本实施例提供的芯片封装结构的截面示意图之二；

图6为本实施例提供的芯片封装结构的截面示意图之三；

图7为本实施例提供的芯片封装结构的制作方法的流程示意图之一；

图8为本实施例提供的芯片封装结构的制作方法的流程示意图之二；

图9为本实施例提供的芯片封装结构的制作方法的流程示意图之三。

图标：100-第一基板；200-第二基板；300-第三基板；400-第一芯片；500-第二芯片；110-第一表面；120-第二表面；130-第一布线层；140-第二布线层；150-第一通孔；160-第二通孔；210-第一开口；220-第三通孔；230-第三布线层或第一焊盘；310-第二开口；320-第四通孔；330-第四布线层或第二焊盘；410-第一区域；420-第二区域；510-第三区域；520-第四区域；411-第一引脚；421-第二引脚；511-第三引脚；521-第四引脚；151-第一接触点；152-第二接触点；600-液体胶；700-塑封材料；240-焊球；340-电子器件。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。

因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。

在本申请的描述中，需要说明的是，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该申请产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

此外，术语“水平”、“竖直”、“悬垂”等术语并不表示要求部件绝对水平或悬垂，而是可以稍微倾斜。如“水平”仅仅是指其方向相对“竖直”而言更加水平，并不是表示该结构一定要完全水平，而是可以稍微倾斜。

在本申请的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。

需要说明的是，在不冲突的情况下，本申请的实施例中的不同特征之间可以相互结合。

下面结合附图，对本申请的具体实施方式进行详细说明。

请参照图1，图1示例本实施例提供的芯片封装结构的一种可能的结构示意图。所述芯片封装结构可以包括从上到下依次设置的第二基板200、第一基板100及第三基板300。

所述第一基板100包括相对设置的第一表面110及第二表面120，所述第一基板100设置有从所述第一表面110贯穿至所述第二表面120的至少一个第一通孔150及至少一个第二通孔160。

在本实施例中，在平行于所述第一基板100的方向上，所述第一通孔150可以位于所述第一基板100的中间位置，所述第二通孔160位于所述第一通孔150的两侧。

优选地，所述第一通孔150的数量为四个。

第一芯片400设置于所述第一表面110上，第二芯片500设置于所述第二表面120上，所述第一芯片400和所述第二芯片500通过所述第一通孔150内填充的导电材料电性连接。

在本实施例中，所述第一芯片400与所述第二芯片500均设置有引脚，所述第一芯片400设置有引脚的一面位于靠近所述第一基板100的一侧，所述第二芯片500设置有引脚的一面位于靠近所述第一基板100的一侧。所述第一芯片400和所述第二芯片500的引脚分别与所述第一通孔150内填充的导电材料电性连接，从而实现所述第一芯片400与所述第二芯片500的电性连接。

具体地，所述第一芯片400和所述第二芯片500可以为相同的芯片，也可以为不同的芯片。

所述第一表面110设置有第一布线层130，所述第二表面120设置有第二布线层140，所述第一布线层130和所述第二布线层140通过所述第二通孔160内填充的导电材料电性连接。

优选地，所述第一布线层130的数量及所述第二布线层140的数量与所述第二通孔160的数量相等。

在本实施例中，通过填充有导电材料的所述第二通孔160使所述第一布线层130与所述第二布线层140连接，能够实现垂直互连，减少多余的走线，传输信号线路短、损耗低、且电学性能高。

具体地，所述第一布线层130与所述第二布线层140的位置相对应，并通过所述第二通孔160构成垂直互连结构，即，在垂直方向上，所述第一布线层130可以与第二布线层140重合，通过所述第二通孔160直接实现两者的电性连接，无多余的走线，因此可降低损耗，提高电性能。所述第一布线层130和所述第二布线层140均可以采用金属填实结构，避免互联线路断层，提高封装结构的可靠性。

所述第一布线层130及所述第二布线层140的材料为金属材料，示例性地，金属材料可以为铜、铝等。

请参照图2，图2示例本申请提供的芯片封装结构的俯视图，所述第二基板200位于所述第一表面110远离所述第二表面120一侧。所述第二基板200包括暴露出所述第一芯片400的第一开口210。所述第二基板200远离所述第一基板100一侧的第三布线层230或第一焊盘230通过贯穿所述第二基板200的第三通孔220与所述第一布线层130电性连接。

在本实施例中，所述第三布线层230或所述第一焊盘230位于所述第二基板200的上表面，即位于所述第二基板200远离所述第一基板100的一侧。所述第三布线层230或所述第一焊盘230与填充有导电材料的所述第三通孔220电性连接，所述第三通孔220与所述第一布线层130电性连接，所述第一布线层130与所述第二通孔160电性连接，即，填充有导电材料的所述第三通孔220与填充有导电材料的所述第二通孔160电性连接。所述第一芯片400位于所述第一开口210内，所述第一开口210可以为贯穿所述第二基板200的通孔。所述第一开口210暴露出所述第一芯片400未设置引脚的一面，所述第一芯片400设置有引脚的一面与所述第二基板200的下表面齐平。

具体地，当一个所述第三通孔220与一个所述第二通孔160通过一个所述第一布线层130连接时，所述第三通孔220在所述第一布线层130上的正投影与所述第二通孔160在所述第一布线层130上的正投影重叠，即，所述第三通孔220延伸所在的直线与所述第二通孔160延伸所在的直线重合。

需要说明的是，所述第三通孔220、所述第二通孔160及所述第一布线层130的数量并不仅限于一个，在此不作具体限定。

所述第三基板300位于所述第二表面120远离所述第一表面110一侧。所述第三基板300包括暴露出所述第二芯片500的第二开口310。所述第三基板300远离所述第一基板100一侧的第四布线层330或第二焊盘330通过贯穿所述第三基板300的第四通孔320与所述第二布线层140电性连接。

在本实施例中，所述第四布线层330或所述第二焊盘330位于所述第三基板300的下表面，即位于所述第三基板300远离所述第一基板100的一侧。所述第四布线层330或所述第二焊盘330与填充有导电材料的所述第四通孔320电性连接，所述第四通孔320与所述第二布线层140电性连接，所述第二布线层140与所述第二通孔160电性连接，即，填充有导电材料的所述第四通孔320与填充有导电材料的所述第二通孔160电性连接。所述第二芯片500位于所述第二开口310内，所述第二开口310可以为贯穿所述第三基板300的通孔。所述第二开口310暴露出所述第二芯片500未设置引脚的一面，所述第二芯片500设置有引脚的一面与所述第二基板200的上表面齐平。

具体地，当一个所述第四通孔320与一个所述第二通孔160通过一个所述第二布线层140连接时，所述第四通孔320在所述第二布线层140上的正投影与所述第二通孔160在所述第二布线层140上的正投影重叠，即，所述第四通孔320延伸所在的直线与所述第二通孔160延伸所在的直线重合。

在本实施例的另一种可能的实施方式中，请再次参照图1，所述第二通孔160在所述第一布线层130上的正投影、所述第三通孔220在所述第一布线层130上的正投影及所述第四通孔320在所述第一布线层130上的正投影重合，及所述第二通孔160延伸所在的直线、所述第三通孔220延伸所在的直线与所述第四通孔320延伸所在的直线重合。

在上述结构中，通过在所述第一基板100上设置所述第一通孔150，可以使所述第一芯片400与所述第二芯片500通过所述第一通孔150互连，通过在所述第一基板100、所述第二基板200及所述第三基板300上分别设置所述第二通孔160、所述第三通孔220、所述第四通孔320，并进行线路制作，多层基板压合封装，可减小翘曲，在基板上实现多层走线，走线密度大。

在一种可能的实施方式中，请参照图3，所述第一芯片400包括第一区域410及第二区域420，所述第二芯片500包括第三区域510及第四区域520。

所述第一区域410在所述第一表面110的正投影与所述第三区域510在所述第一表面110的正投影重叠；所述第三区域510在所述第一表面110的正投影与所述第四区域520在所述第一表面110的正投影不重叠。

具体地，所述第二区域420与所述第三区域510在所述第一基板100上的正投影分别位于所述第一区域410及所述第二区域420在所述第一基板100上的重叠的正投影的两侧。所述第一通孔150在所述第一基板100上的正投影位于所述第一区域410及所述第二区域420在所述第一基板100上的重叠的正投影内，所述第二区域420在所述第一基板100上的正投影与所述第一布线层130在所述第一基板100上的正投影部分重叠，所述第四区域520在所述第一基板100上的正投影与所述第二布线层140在所述第一基板100上的正投影部分重叠。

在本实施例中，所述第一布线层130分别位于所述第一区域410的两侧，所述第二布线层140分别位于所述第三区域510的两侧。靠近所述第一区域410的所述第一布线层130在所述第一基板100上的正投影与靠近所述第三区域510的所述第二布线层140在所述第一基板100上的正投影对称，即，位于所述第一区域410左侧的所述第一布线层130与位于所述第三区域510右侧的所述第二布线层140对称分布。靠近所述第二区域420的所述第一布线层130在所述第一基板100上的正投影与靠近所述第四区域520的所述第二布线层140在所述第一基板100上的正投影对称，即，位于所述第一区域410右侧的所述第一布线层130与位于所述第三区域510左侧的所述第二布线层140对称分布。

在一种可能的实施方式中，请再次参照图3，所述第一区域410设置有至少一个第一引脚411；所述第二区域420设置有至少一个第二引脚421；所述第三区域510设置有至少一个第三引脚511；所述第四区域520设置有至少一个第四引脚521。

在本实施例中，所述第一引脚411的数量等于所述第三引脚511的数量，所述第二引脚421的数量等于所述第四引脚521的数量。

优选地，所述第一引脚411的数量与所述第三引脚511的数量为四个，所述第二引脚421的数量与所述第四引脚521的数量为四个。

所述第一通孔150在所述第一表面110上设置有第一接触点151，所述第一通孔150在所述第二表面120上设置有第二接触点152。

在本实施例中，所述第一通孔150的数量与所述第一引脚411的数量及所述第三引脚511的数量相等。每个所述第一通孔150都设置有一个所述第一接触点151及一个所述第二接触点152。所述第一通孔150的数量可以为四个。

所述第一引脚411与所述第一接触点151电性连接，所述第三引脚511与所述第二接触点152电性连接，所述第二引脚421与所述第一布线层130电性连接，所述第四引脚521与所述第二布线层140电性连接。

在本实施例中，每个所述第一通孔150的所述第一引脚411、所述第一接触点151、所述第三引脚511及所述第二接触点152位于同一直线上。位于所述第二区域420的所述第二引脚421与位于所述第一通孔150右侧的所述第一布线层130电性连接，位于所述第四区域520的所述第四引脚521与位于所述第一通孔150左侧的所述第二布线层140电性连接，即，位于所述第一通孔150右侧的所述第一布线层130与位于所述第一通孔150左侧的所述第二布线层140左右对称。

在一种可能的实施方式中，请参照图4，所述第一开口210的高度H1大于所述第一芯片400的高度H3；所述第二开口310的高度H2大于所述第二芯片500的高度H4。

在本实施例中，所述第一芯片400位于所述第一开口210内，所述第二芯片500位于所述第二开口310内。所述第一芯片400设置有引脚的一面可以与所述第二基板200靠近所述第一基板100的一面齐平，所述第二芯片500设置有引脚的一面可以与所述第三基板300靠近所述第一基板100的一面齐平。所述第一开口210的高度H1可以等于所述第二开口310的高度H2，所述第一芯片400的高度H3可以等于所述第二芯片500的高度H4。所述第一开口210的高度H1大于所述第一芯片400的高度H3，所述第二开口310的高度H2大于所述第二芯片500的高度H4。

在一种可能的实施方式中，请参照图5，所述第一基板100、所述第二基板200与所述第三基板300之间填充有液体胶600；所述第一开口210与所述第一芯片400之间以及所述第二开口310与所述第二芯片500之间填充有塑封材料700。

在本实施例中，所述第一基板100、所述第二基板200与所述第三基板300之间存在间隙，可以使用液体胶600将该间隙填满，并进行固化。所述第一开口210的外形尺寸大于所述第一芯片400的外形尺寸，所述第二开口310的外形尺寸大于所述第二芯片500的外形尺寸，所述第一开口210与所述第一芯片400之间存在间隙，所述第二开口310与所述第二芯片500之间存在间隙，可以使用塑封材料700将所述第一开口210与所述第一芯片400之间的间隙与所述第二开口310与所述第二芯片500之间的间隙填满，并进行固化。

在一种可能的实施方式中，请参照图6，所述第三布线层230或所述第一焊盘230上设置有至少一个焊球240；所述第四布线层330或所述第二焊盘330上设置有至少一个电子器件340。

在本实施例中，所述焊球240的材料可以包括铅、锡及银中的一种或包含上述任意一种焊料金属的合金。所述电子器件340可以包括电容、电阻等。

在一种可能的实施方式中，所述第一基板100、所述第二基板200及所述第三基板300可以为玻璃基板。

在本实施例中，所述第一基板100、所述第二基板200及所述第三基板300可以采用玻璃材料，玻璃材料具有优良的高频电学特性，玻璃材料是一种绝缘体材料，介电常数只有硅材料的1/3左右，损耗因子比硅材料低2-3个数量级，可以使得衬底损耗和寄生效应大大减小，保证了传输信号的完整性。此外，玻璃通孔的加工工艺简单、成本低。

本申请实施例还提供一种芯片封装结构的制作方法，请参照图7，所述方法可以包括以下步骤。

步骤S100，提供第一基板100，所述第一基板100包括相对设置的第一表面110及第二表面120，在所述第一基板100上形成从所述第一表面110贯穿至所述第二表面120的至少一个第一通孔150及至少一个第二通孔160；在所述第一通孔150及所述第二通孔160内填充导电材料。

在本实施例中，可以通过刻蚀或钻孔的方法在所述第一基板100上形成所述第一通孔150及所述第二通孔160，并在所述第一通孔150及所述第二通孔160内填充金属浆料进行固化。

步骤S200，在所述第一表面110上形成第一布线层130，在所述第二表面120上形成第二布线层140，将所述第一布线层130和所述第二布线层140分别与通过填充有导电材料的所述第二通孔160焊接。

在本实施例中，可以采用金属浆料填充在所述第二通孔160内进行固化或者电镀工艺制作出金属线路，形成所述第一布线层130和所述第二布线层140，所述第一布线层130和所述第二布线层140上下导通。

步骤S300，在所述第一表面110上放置第一芯片400，在所述第二表面120上放置第二芯片500，将所述第一芯片400与所述第二芯片500分别与通过填充有导电材料的所述第一通孔150焊接。

在本实施例中，可以将所述第一芯片400和所述第二芯片500分别对位，与所述第一基板100上的金属线路进行焊接。

步骤S400，将第二基板200放置在所述第一表面110上，在所述第二基板200上形成与所述第一布线层130连接的第三通孔220以及暴露出所述第一芯片400的第一开口210。

在本实施例中，可以采用刻蚀或钻孔的方法在所述第二基板200上形成所述第三通孔220及所述第一开口210。

步骤S500，将第三基板300放置在所述第二表面120上，在所述第三基板300上形成与所述第二布线层140连接的第四通孔320以及暴露出所述第二芯片500的第二开口310。

在本实施例中，可以采用刻蚀或钻孔的方法在所述第三基板300上形成所述第四通孔320及所述第二开口310。

步骤S600，在所述第二基板200上形成第三布线层230或第一焊盘230，在所述第三基板300上形成第四布线层330或第二焊盘330。

在本实施例中，将所述第一基板100、所述第二基板200及所述第三基板300进行对位，并用高温形成金属间的焊接，实现所述第一基板100、所述第二基板200及所述第三基板300中各金属线路、金属通孔的导通。并通过沉积金属、曝光、刻蚀的方式在所述第二基板200上形成第三布线层230或第一焊盘230，在所述第三基板300上形成第四布线层330或第二焊盘330。

在一种可能的实施方式中，请参照图8，所述方法还可以包括以下步骤。

步骤S610，使用液体胶600填充所述第一基板100、所述第二基板200及所述第三基板300之间的缝隙，并进行固化。

在本实施例中，完成所述第一基板100、所述第二基板200及所述第三基板300的对接、焊接后，所述第一基板100、所述第二基板200及所述第三基板300存在间隙，需要采用液体胶600将该间隙填满，并进行固化。

步骤S620，使用塑封材料700填充所述第一基板100与所述第一芯片400之间的缝隙及所述第二基板200与所述第二芯片500之间的缝隙，并进行固化。

在本实施例中，所述第一开口210的外形尺寸大于所述第一芯片400的外形尺寸，所述第二开口310的外形尺寸大于所述第二芯片500的外形尺寸，因此，所述第一基板100与所述第一芯片400之间存在缝隙，所述第二基板200与所述第二芯片500之间存在缝隙，需要将塑封材料700填入缝隙之中，完成固化。

在一种可能的实施方式中，请参照图9，所述方法还可以包括以下步骤。

步骤S630，在所述第三布线层230或所述第一焊盘230上形成焊球240。

在本实施例中，可以在所述第三布线层230或所述第一焊盘230上焊接上焊球240，所述焊球240的材料可以包括铅、锡及银中的一种或包含上述任意一种焊料金属的合金。

步骤S640，在所述第四布线层330或所述第二焊盘330上焊接电子器件340。

在本实施例中，可以在所述第四布线层330或所述第二焊盘330上焊接电子器件340，所述电子器件340可以为电容、电阻等。

综上所述，本实施例提供一种芯片封装结构及其制作方法，通过在第一基板上设置第一通孔，使第一芯片与第二芯片通过第一通孔互连，通过在第一基板、第二基板及第三基板上分别设置所述第二通孔、第三通孔、第四通孔，并进行线路制作，多层基板压合封装，形成完整的封装结构，可减小翘曲，并在基板上实现多层走线，走线密度大。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种芯片封装结构，其特征在于，包括：

第一基板，所述第一基板包括相对设置的第一表面及第二表面，所述第一基板设置有从所述第一表面贯穿至所述第二表面的至少一个第一通孔及至少一个第二通孔；

位于所述第一表面的第一芯片及位于所述第二表面的第二芯片，所述第一芯片和所述第二芯片通过所述第一通孔内填充的导电材料电性连接；

位于所述第一表面的第一布线层及位于所述第二表面的第二布线层，所述第一布线层和所述第二布线层通过所述第二通孔内填充的导电材料电性连接；

位于所述第一表面远离所述第二表面一侧的第二基板；所述第二基板包括暴露出所述第一芯片的第一开口；所述第二基板远离所述第一基板一侧的第三布线层或第一焊盘通过贯穿所述第二基板的第三通孔与所述第一布线层电性连接；

位于所述第二表面远离所述第一表面一侧的第三基板；所述第三基板包括暴露出所述第二芯片的第二开口；所述第三基板远离所述第一基板一侧的第四布线层或第二焊盘通过贯穿所述第三基板的第四通孔与所述第二布线层电性连接。

2.根据权利要求1所述的芯片封装方法，其特征在于，所述第一芯片包括第一区域及第二区域，所述第二芯片包括第三区域及第四区域；

所述第一区域在所述第一表面的正投影与所述第三区域在所述第一表面的正投影重叠；所述第三区域在所述第一表面的正投影与所述第四区域在所述第一表面的正投影不重叠。

3.根据权利要求2所述的芯片封装方法，其特征在于，所述第一区域设置有至少一个第一引脚；所述第二区域设置有至少一个第二引脚；所述第三区域设置有至少一个第三引脚；所述第四区域设置有至少一个第四引脚；

所述第一通孔在所述第一表面上设置有第一接触点，所述第一通孔在所述第二表面上设置有第二接触点；

所述第一引脚与所述第一接触点电性连接，所述第三引脚与所述第二接触点电性连接，所述第二引脚与所述第一布线层电性连接，所述第四引脚与所述第二布线层电性连接。

4.根据权利要求1所述的芯片封装方法，其特征在于，所述第一开口的高度大于所述第一芯片的高度；所述第二开口的高度大于所述第二芯片的高度。

5.根据权利要求1所述的芯片封装方法，其特征在于，所述第一基板、所述第二基板与所述第三基板之间填充有液体胶；所述第一开口与所述第一芯片之间以及所述第二开口与所述第二芯片之间填充有塑封材料。

6.根据权利要求1所述的芯片封装方法，其特征在于，所述第三布线层或所述第一焊盘上设置有至少一个焊球；所述第四布线层或所述第二焊盘上设置有至少一个电子器件。

7.根据权利要求1所述的芯片封装方法，其特征在于，所述第一基板、所述第二基板及所述第三基板为玻璃基板。

8.一种芯片封装结构的制作方法，其特征在于，所述方法包括：

提供第一基板，所述第一基板包括相对设置的第一表面及第二表面，在所述第一基板上形成从所述第一表面贯穿至所述第二表面的至少一个第一通孔及至少一个第二通孔；在所述第一通孔及所述第二通孔内填充导电材料；

在所述第一表面上形成第一布线层，在所述第二表面上形成第二布线层，将所述第一布线层和所述第二布线层分别与通过填充有导电材料的所述第二通孔焊接；

在所述第一表面上放置第一芯片，在所述第二表面上放置第二芯片，将所述第一芯片与所述第二芯片分别与通过填充有导电材料的所述第一通孔焊接；

将第二基板放置在所述第一表面上，在所述第二基板上形成与所述第一布线层连接的第三通孔以及暴露出所述第一芯片的第一开口；

将第三基板放置在所述第二表面上，在所述第三基板上形成与所述第二布线层连接的第四通孔以及暴露出所述第二芯片的第二开口；

在所述第二基板上形成第三布线层或第一焊盘，在所述第三基板上形成第四布线层或第二焊盘。

9.根据权利要求8所述的芯片封装结构的制作方法，其特征在于，在所述在所述第二基板上形成第三布线层或第一焊盘，在所述第三基板上形成第四布线层或第二焊盘的步骤之前，所述方法还包括：

使用液体胶填充所述第一基板、所述第二基板及所述第三基板之间的缝隙，并进行固化；

使用塑封材料填充所述第一基板与所述第一芯片之间的缝隙及所述第二基板与所述第二芯片之间的缝隙，并进行固化。

10.根据权利要求8所述的芯片封装结构的制作方法，其特征在于，在所述在所述第二基板上形成第三布线层或第一焊盘，在所述第三基板上形成第四布线层或第二焊盘的步骤之后，所述方法还包括：

在所述第三布线层或所述第一焊盘上形成焊球；

在所述第四布线层或所述第二焊盘上焊接电子器件。