CN100468729C - 覆晶连接埋入式无源元件的集成电路装置及其制造方法 - Google Patents
覆晶连接埋入式无源元件的集成电路装置及其制造方法 Download PDFInfo
- Publication number
- CN100468729C CN100468729C CNB2004100745824A CN200410074582A CN100468729C CN 100468729 C CN100468729 C CN 100468729C CN B2004100745824 A CNB2004100745824 A CN B2004100745824A CN 200410074582 A CN200410074582 A CN 200410074582A CN 100468729 C CN100468729 C CN 100468729C
- Authority
- CN
- China
- Prior art keywords
- chip
- pad
- flush type
- integrated circuit
- passive component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000013078 crystal Substances 0.000 title claims description 70
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000011248 coating agent Substances 0.000 title 1
- 238000000576 coating method Methods 0.000 title 1
- 239000011800 void material Substances 0.000 claims description 45
- 238000000034 method Methods 0.000 claims description 27
- 238000012545 processing Methods 0.000 claims description 14
- 239000011241 protective layer Substances 0.000 claims description 5
- 238000004364 calculation method Methods 0.000 abstract description 2
- 229910000679 solder Inorganic materials 0.000 abstract description 2
- 239000000758 substrate Substances 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 4
- 238000004806 packaging method and process Methods 0.000 description 4
- 239000010408 film Substances 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000011295 pitch Substances 0.000 description 3
- 238000007639 printing Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- -1 diffusion Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000005272 metallurgy Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000005303 weighing Methods 0.000 description 1
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种覆晶连接埋入式无源元件的集成电路装置及其制造方法，提供一具有运算功能的覆晶芯片及一虚芯片，其中该集成电路装置包含形成于该芯片接合面上的至少一埋入式无源元件、多个重分配线路、多个接球垫以及多个覆晶接垫，所述多个接球垫位于该芯片接合面的周边区域，该覆晶芯片接合于在该虚芯片的表面上的覆晶接垫，该埋入式无源元件设于所述多个接球垫与所述多个覆晶接垫之间，该埋入式无源元件经由重分配线路与覆晶接垫而电性连接至该覆晶芯片。本发明通过具有埋入式无源元件的虚芯片与该覆晶芯片能被以不同的晶片处理过程加以分别制作，达到高产出率与低制造成本，此外，由该覆晶芯片与该虚芯片所组成的集成电路装置具有传输快且不干扰的电性功能。
Description
技术领域
本发明有关于一种集成电路装置，特别是有关于一种具有埋入式无源元件设于一虚芯片的集成电路装置及其制造方法。
背景技术
现有的集成电路装置包含有晶体管与二极管等有源元件(activecomponent)、电容与电阻等无源元件(passive component)、电性连接的导线以及绝缘层，现有的这些元件高密度制造于一半导体芯片的主动面，随着集成电路装置的运算功能复杂而多样化，半导体芯片应为覆晶型态，以达到较短的传递路径，目前有两种发展趋势，其中之一为系统芯片(System OnChip，SOC)型态，将集成电路装置所需的所有有源元件与无源元件整合于同一覆晶芯片，但因有源元件与无源元件的材料特性与工艺不同(通常有源元件为薄膜工艺，无源元件为厚膜工艺)，集成电路装置的无源元件将可能影响整体覆晶芯片的电性功能，特别当集成电路装置具有射频(radiofrequency，RF)功能，且无源元件的阻值不好控制，若将无源元件直接埋入式整合于一覆晶芯片，集成电路装置受到无源元件电性干扰的缺陷将更为明显，如台湾专利公告517275号所揭示，无源元件是配置于一覆晶芯片焊垫区域的空的空间，但因覆晶芯片(包含有有源元件)的造价远高于无源元件，当其中一廉价且工艺不同的无源元件在同一覆晶芯片制作失败时，整个覆晶芯片将无法被使用，故此一现有整合型覆晶芯片不良率较高且造价成本也较高。
另一种方式为系统封装(System In Package)，其是将集成电路装置的整体功能分散于多个覆晶芯片，其中部份无源元件可配置于一封装基板，台湾专利公告第457652号所揭示的具有内建式电容的基板结构，此种现有基板结构为BT树脂铜箔基板，其热膨胀系数约为16×10-6(1/K)～18×10-6(1/K)，与覆晶芯片[4×10-6(1/K)]的热膨胀系数不匹配，若以芯片接合于基板则需要填充底部胶材(underfilling material)，成本较高，若以打线连接则电性连接路径较长，讯号传递速度较慢，不适用于射频或高频集成电路装置，同时，现有封装基板的内建式电容制造方法为印刷与压合，导致封装基板的层数增加，且基板工艺无法比得上半导体的晶片处理过程可使得无源元件呈微线距形成。
发明内容
本发明的主要目的在于提供一种覆晶连接一埋入式无源元件(embeddedpassive component)的集成电路装置及其制造方法，该埋入式无源元件以埋入式设于一具有芯片接合面的虚芯片(dummy chip)，并以覆晶接合方式电性连接至一覆晶芯片，该虚芯片包含有多个重分配线路与多个覆晶接垫，该覆晶芯片的凸块能连接所述多个覆晶接垫，达到覆晶连接该虚芯片内埋入式无源元件，故该具有埋入式无源元件的虚芯片与该覆晶芯片能被以不同的晶片处理过程加以分别制作，达到高产出率与低制造成本，此外，由该覆晶芯片与该虚芯片所组成的集成电路装置具有传输快且不干扰的电性功能。
本发明的次一目的在于提供一种集成电路装置，其包含有一覆晶芯片接合至一虚芯片，该虚芯片包含有一埋入式元件，如无源元件、微机电元件或光电元件，其能以不同于该覆晶芯片的晶片处理过程加以制作，且该虚芯片包含有重分配线路与覆晶接垫，该埋入式元件经由其中一重分配线路而电性连接至其中一覆晶接垫，借此提供可电性连接至该覆晶芯片的一较短传递路径，因此，在该虚芯片内的埋入式元件能个别地制作，以获得较佳的产出良率、较低的制造成本与较小的电性干扰，且该虚芯片可作为该覆晶芯片对外印刷电路板的中继载板。
依据本发明，一种覆晶连接埋入式无源元件的集成电路装置，提供一虚芯片(dummy chip)及一覆晶芯片，该虚芯片具有一芯片接合面并包含至少一埋入式无源元件(embedded passive component)、多个重分配线路(redistribution trace)、多个接球垫及多个在该芯片接合面的覆晶接垫，所述多个重分配线路、所述多个接球垫及所述多个覆晶接垫形成于该芯片接合面上，且所述多个接球垫位于该芯片接合面的周边区域，并以所述多个重分配线路电性连接至对应的所述多个覆晶接垫，该埋入式无源元件设于该芯片接合面上且位于所述多个接球垫与所述多个覆晶接垫之间，该埋入式无源元件经由所述多个重分配线路的其中至少之一而电性连接至所述多个覆晶接垫的其中至少之一，该覆晶芯片具有一主动面及一背面，该覆晶芯片接合于该虚芯片的芯片接合面，以使多个凸块连接该覆晶芯片的焊垫与该虚芯片的覆晶接垫，进而使该埋入式无源元件电性连接至该覆晶芯片。焊球可设置于所述多个接球垫上。
依据本发明，一种集成电路装置，包含：一虚芯片，其具有一芯片接合面并包含至少一埋入式元件、多个重分配线路、多个接球垫及多个显露在该芯片接合面的覆晶接垫，所述多个重分配线路、所述多个接球垫及所述多个覆晶接垫形成于该芯片接合面上，且所述多个接球垫位于该芯片接合面的周边区域，并以所述多个重分配线路电性连接至对应的所述多个覆晶接垫，该埋入式元件设于该芯片接合面上且位于所述多个接球垫与所述多个覆晶接垫之间，其中该埋入式元件由一第一晶片处理过程所制成并经由所述多个重分配线路的其中至少之一而电性连接至所述多个覆晶接垫的其中至少之一；一覆晶芯片，其接合于该虚芯片的芯片接合面上，该覆晶芯片具有一主动面及一背面并包含多个在该主动面的焊垫以及一有源元件，该有源元件由一第二晶片处理过程所制成并电性连接至所述多个焊垫；多个凸块，其连接该覆晶芯片的焊垫与该虚芯片的覆晶接垫。
依据本发明，一种集成电路装置的制造方法，包含步骤有：
提供一虚芯片，该虚芯片具有一芯片接合面并包含至少一埋入式无源元件、多个重分配线路、多个接球垫及多个显露在该芯片接合面的覆晶接垫，所述多个重分配线路、所述多个接球垫及所述多个覆晶接垫形成于该芯片接合面上，且所述多个接球垫位于该芯片接合面的周边区域，并以所述多个重分配线路电性连接至对应的所述多个覆晶接垫，该埋入式无源元件设于该芯片接合面上且位于所述多个接球垫与所述多个覆晶接垫之间，其中该埋入式无源元件经由所述多个重分配线路的其中至少之一而电性连接至所述多个覆晶接垫的其中至少之一；
提供一覆晶芯片，该覆晶芯片具有一主动面及一背面并包含多个在该主动面的焊垫；
通过多个凸块，接合该覆晶芯片至该虚芯片的芯片接合面，所述多个凸块连接该覆晶芯片的焊垫与该虚芯片的覆晶接垫。
附图说明
图1为本发明的一具体实施例，一种覆晶连接埋入式无源元件的集成电路装置的截面示意图。
图2为本发明的一具体实施例，该集成电路装置的虚芯片正面示意图。
图3A至3D为本发明的一具体实施例，在工艺中该集成电路装置的截面示意图。
元件符号说明
1 ......虚晶片 10 ......虚芯片
11 ......芯片接合面 12 ......重分配线路
12A ......重分配线路 12B......重分配线路
13 ......覆晶接垫 14 ......接球垫
14A ......接球垫 15 ......埋入式无源元件
16 ......保护层 20 ......覆晶芯片
21......主动面 22......背面
23......焊垫 30......凸块
40......焊球 41......焊料
具体实施方式
参见图1所示，为本发明的一具体实施例中的覆晶连接埋入式无源元件的集成电路装置的截面示图，该集成电路装置主要包含有一虚芯片10、一覆晶芯片20以及多个焊球40。请参阅图1、2所示，该虚芯片10具有一芯片接合面11(flip-chip mounting surface)，且包含有至少一埋入式无源元件15(embedded passive component)、多个重分配线路12、多个覆晶接垫13及多个接球垫14。该虚芯片10可为一种半导体基板，如硅基板或砷化镓基板。该芯片接合面11大于该覆晶芯片20的主动面21，所述多个重分配线路12、覆晶接垫13与接球垫14形成于该芯片接合面11上，所述多个重分配线路12的一端连接至所述多个覆晶接垫13，所述多个重分配线路12的另一端连接至对应的所述多个接球垫14，此外，至少一重分配线路12B一端连接该埋入式无源元件15的一电极且另一端连接其中一覆晶接垫13A。在本实施例中，如图2所示，另包含有至少一重分配线路12A，其一端连接该埋入式无源元件15的另一电极且另一端连接至其中一接球垫14A。该埋入式无源元件15以单层或多层结构埋入式形成于该虚芯片10内，其可选自于电容、电阻与电感的其中之一，该埋入式无源元件15由一第一晶片处理过程加以制作而构成为该虚芯片10的一部位，例如印刷、烧结与溅镀等厚膜晶片处理过程，该埋入式无源元件15的材料是相当不同于用以形成集成电路的金属线与绝缘层等的材料。较佳地，如图1所示，在该虚芯片10的芯片接合面11更覆盖有一保护层16(passivation layer)，如磷硅玻璃、聚亚醯胺或苯环丁烯。该保护层16覆盖所述多个重分配线路12与该埋入式无源元件15，然而所述多个覆晶接垫13与所述多个接球垫14显露出该保护层16。在本实施例中，如图2所示，该芯片接合面11包含有一不被该覆晶芯片20所遮蔽的周边区域，所述多个接球垫14排列在上述的周边区域，其经由所述多个重分配线路12而电性连接至对应覆晶接垫13。所述多个接球垫14可为圆形垫，其直径大于所述多个覆晶接垫13的直径，且所述多个相邻的接球垫14的节距(pitch)也大于所述多个相邻的覆晶接垫13的节距。
该覆晶芯片20具有一主动面21及一背面22，且该覆晶芯片20接合于该虚芯片10的芯片接合面11上，其中该主动面21形成有多个如金氧半场效应晶体管(MOSFET)与金氧半二极管等有源元件、多个电性连接所述多个有源元件的金属导线(图未绘出)以及多个焊垫23，所述多个焊垫23以适当的金属导线连接而作为所述多个有源元件的外导接端，所述多个有源元件是由第二晶片处理过程加以制作，如曝光、显影、镀膜、扩散、蚀刻等薄膜工艺。在覆晶接合之后，多个凸块30连接该覆晶芯片20的焊垫23与该虚芯片10的覆晶接垫13，该虚芯片10的埋入式无源元件15经由其中一重分配线路12B、其中一覆晶接垫13A以及其中一凸块30而电性连接至该覆晶芯片20，以构成具有完整电性功能的集成电路装置，较佳地，所述多个凸块30可预先接合于该覆晶芯片20的焊垫23上，并且在所述多个焊垫23上形成有凸块下金属层(Under Bump Metallurgy，UBM；图未绘出)，再经由一回焊步骤将所述多个凸块30熔接于该虚芯片10的覆晶接垫13。
所述多个焊球40设置于所述多个接球垫14上，其尺寸相当地大于所述多个凸块30，较佳地，所述多个焊球40的高度高于该覆晶芯片20的背面22(如图1所示)，所述多个焊球40作为该虚芯片10转接该覆晶芯片20的对外导接端，以电性连接至一外部印刷电路板或BT、FR-3、FR-4基板。其中至少一焊球40设置于上述的接球垫14A，经由上述的其中一重分配线路12A而电性连接至该埋入式无源元件15，以供接地或其它用途。因此，依据本发明，该覆晶芯片20接合至该具有埋入式无源元件15的虚芯片10，以组成一种具体可行的集成电路装置，该埋入式无源元件15经由上述的重分配线路12B、覆晶接垫13A与其中一凸块30而电性连接至该覆晶芯片20。除了埋入式无源元件15，在任何集成电路装置中较不容易整合于单芯片的埋入式元件均可分别地设计在该虚芯片10内，例如微致动器或微传感器等的微机电元件(Micro-Electro-Mechanical-System component，MEMScomponent)与光电元件(opto-electronic component)等等，再以覆晶接合方式连接该覆晶芯片20与该虚芯片10，使得该覆晶芯片20的晶片工艺良率更高。此外，该虚芯片10与该覆晶芯片20的热膨胀系数是相当地匹配，使该埋入式无源元件15能确实连接至该覆晶芯片20。以该虚芯片10作为在该覆晶芯片20与传统RT、FR-3与FR-4等封装基板之间的中继间隔基板，可不需要现有的底部填充胶体(underfilling material)。由于热膨胀系数的匹配，该覆晶芯片20与该虚芯片10之间可能产生冷焊点(cold joint)的问题将能大幅消除。而且，该重分配线路12B提供一种优良的电性传导路径，以连接该埋入式无源元件15至该覆晶芯片20。
一种制造上述集成电路装置的方法将详述如后。请参阅图3A，首先提供一虚晶片1(dummy wafer)，在本实施例中，该虚晶片1一体形成有多个上述的虚芯片10，每一虚芯片10具有一芯片接合面11，并将由第一晶片处理过程制作的埋入式元件15均匀一致地构成于所述多个虚芯片10内，且所述多个虚芯片10的芯片接合面11形成有上述的重分配线路12、覆晶接垫13及接球垫14，该埋入式无源元件15电性连接其中的一重分配线路12B，而电性连接至其中一覆晶接垫13A；之后，请参阅图3B，在该虚晶片1中所述多个虚芯片10的芯片接合面11上以印刷或电镀方式形成多个焊料41，所述多个焊料41设于所述多个接球垫14上；接着，请参阅图3C，将至少一上述覆晶芯片20接合于在该虚晶片1中所述多个虚芯片10的芯片接合面11，该覆晶芯片20包含所述多个焊垫23及多个有源元件(图未绘出)，所述多个有源元件以不相同于上述第一晶片处理过程的第二晶片处理过程加以制作，并使其电性连接至所述多个焊垫23，在接合之后，该覆晶芯片20以多个凸块30电性接合所述多个虚芯片10的所述多个覆晶接垫13，使得该埋入式无源元件15经由该重分配线路12B、覆晶接垫13A与凸块30而电性连接至该覆晶芯片20；最后，请参阅图3D，回焊处理该虚晶片1上的所述多个焊料41，使其形成为在所述多个接球垫14上的焊球40，再经切割单离后，即可得到上述覆晶连接埋入式无源元件的集成电路装置。
本发明的保护范围当视权利要求书所界定的内容为准，任何熟知此项技艺者，在不脱离本发明的精神和范围内所作的任何变化与修改，均属于本发明的保护范围。
Claims (20)
1、一种覆晶连接埋入式无源元件的集成电路装置，其特征在于，包含:
一虚芯片，其具有一芯片接合面并包含至少一埋入式无源元件、多个重分配线路、多个接球垫及多个显露在该芯片接合面的覆晶接垫，所述多个重分配线路、所述多个接球垫及所述多个覆晶接垫形成于该芯片接合面上，且所述多个接球垫位于该芯片接合面的周边区域，并以所述多个重分配线路电性连接至对应的所述多个覆晶接垫，该埋入式无源元件设于该芯片接合面上且位于所述多个接球垫与所述多个覆晶接垫之间，其中该埋入式无源元件经由所述多个重分配线路的其中至少之一而电性连接至所述多个覆晶接垫的其中至少之一；
一覆晶芯片，其接合于该虚芯片的芯片接合面上，该覆晶芯片具有一有源面及一背面并包含多个在该有源面的焊垫；
多个凸块，其连接该覆晶芯片的焊垫与该虚芯片的覆晶接垫。
2、如权利要求1所述的覆晶连接埋入式无源元件的集成电路装置，其特征在于，该虚芯片的芯片接合面大于该覆晶芯片的有源面。
3、如权利要求1所述的覆晶连接埋入式无源元件的集成电路装置，其特征在于，该埋入式无源元件经由所述多个重分配线路的其中至少之一而电性连接至所述多个接球垫的其中至少之一。
4、如权利要求1所述的覆晶连接埋入式无源元件的集成电路装置，其特征在于，另包含有多个焊球，其设置于所述多个接球垫上。
5、如权利要求4所述的覆晶连接埋入式无源元件的集成电路装置，其特征在于，所述多个焊球高于该覆晶芯片的背面。
6、如权利要求1所述的覆晶连接埋入式无源元件的集成电路装置，其特征在于，所述多个接球垫为圆形垫，且所述多个接球垫的直径大于所述多个覆晶接垫的直径。
7、如权利要求1所述的覆晶连接埋入式无源元件的集成电路装置，其特征在于，该虚芯片包含有一在该芯片接合面上的保护层，以覆盖所述多个重分配线路与该埋入式无源元件。
8、如权利要求1所述的覆晶连接埋入式无源元件的集成电路装置，其特征在于，该埋入式无源元件选自于电容、电阻与电感的其中之一。
9、如权利要求1所述的覆晶连接埋入式无源元件的集成电路装置，其特征在于，该埋入式无源元件由一晶片处理过程所制成。
10、一种集成电路装置，其特征在于，包含:
一虚芯片，其具有一芯片接合面并包含至少一埋入式元件、多个重分配线路、多个接球垫及多个显露在该芯片接合面的覆晶接垫，所述多个重分配线路、所述多个接球垫及所述多个覆晶接垫形成于该芯片接合面上，且所述多个接球垫位于该芯片接合面的周边区域，并以所述多个重分配线路电性连接至对应的所述多个覆晶接垫，该埋入式元件设于该芯片接合面上且位于所述多个接球垫与所述多个覆晶接垫之间，其中该埋入式元件由一第一晶片处理过程所制成并经由所述多个重分配线路的其中至少之一而电性连接至所述多个覆晶接垫的其中至少之一；
一覆晶芯片，其接合于该虚芯片的芯片接合面上，该覆晶芯片具有一有源面及一背面并包含多个在该有源面的焊垫以及一有源元件，该有源元件由一第二晶片处理过程所制成并电性连接至所述多个焊垫；
多个凸块，其连接该覆晶芯片的焊垫与该虚芯片的覆晶接垫。
11、如权利要求10所述的集成电路装置，其特征在于，该虚芯片的芯片接合面大于该覆晶芯片的有源面。
12、如权利要求10所述的集成电路装置，其特征在于，该埋入式元件经由所述多个重分配线路的其中至少之一而电性连接至所述多个接球垫的其中至少之一。
13、如权利要求10所述的集成电路装置，其特征在于，另包含有多个焊球，其设置于所述多个接球垫上。
14、如权利要求13所述的集成电路装置，其特征在于，所述多个焊球高于该覆晶芯片的背面。
15、如权利要求10所述的集成电路装置，其特征在于，所述多个接球垫为圆形垫，且所述多个接球垫的直径大于所述多个覆晶接垫的直径。
16、如权利要求10所述的集成电路装置，其特征在于，该埋入式元件选自于无源元件、微机电元件与光电元件的其中之一。
17、一种集成电路装置的制造方法，其特征在于，包含步骤有:
提供一虚芯片，该虚芯片具有一芯片接合面并包含至少一埋入式无源元件、多个重分配线路、多个接球垫及多个显露在该芯片接合面的覆晶接垫，所述多个重分配线路、所述多个接球垫及所述多个覆晶接垫形成于该芯片接合面上，且所述多个接球垫位于该芯片接合面的周边区域，并以所述多个重分配线路电性连接至对应的所述多个覆晶接垫，该埋入式无源元件设于该芯片接合面上且位于所述多个接球垫与所述多个覆晶接垫之间，其中该埋入式无源元件经由所述多个重分配线路的其中至少之一而电性连接至所述多个覆晶接垫的其中至少之一；
提供一覆晶芯片，该覆晶芯片具有一有源面及一背面并包含多个在该有源面的焊垫；
通过多个凸块，接合该覆晶芯片至该虚芯片的芯片接合面，所述多个凸块连接该覆晶芯片的焊垫与该虚芯片的覆晶接垫。
18、如权利要求17所述的集成电路装置的制造方法，其特征在于，该虚芯片一体形成于一虚晶片上。
19、如权利要求17所述的集成电路装置的制造方法，其特征在于，另设置多个焊球于所述多个接球垫上。
20、如权利要求19所述的集成电路装置的制造方法，其特征在于，所述多个焊球高于该覆晶芯片的背面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2004100745824A CN100468729C (zh) | 2004-09-07 | 2004-09-07 | 覆晶连接埋入式无源元件的集成电路装置及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2004100745824A CN100468729C (zh) | 2004-09-07 | 2004-09-07 | 覆晶连接埋入式无源元件的集成电路装置及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1747169A CN1747169A (zh) | 2006-03-15 |
| CN100468729C true CN100468729C (zh) | 2009-03-11 |
Family
ID=36166597
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004100745824A Expired - Lifetime CN100468729C (zh) | 2004-09-07 | 2004-09-07 | 覆晶连接埋入式无源元件的集成电路装置及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100468729C (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101937885B (zh) * | 2010-08-12 | 2013-03-20 | 日月光半导体制造股份有限公司 | 半导体封装件及其制造方法 |
| CN104599980A (zh) * | 2014-12-30 | 2015-05-06 | 南通富士通微电子股份有限公司 | 晶圆级封装的制造方法 |
-
2004
- 2004-09-07 CN CNB2004100745824A patent/CN100468729C/zh not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CN1747169A (zh) | 2006-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11469201B2 (en) | Semiconductor package and method for fabricating base for semiconductor package | |
| US6753208B1 (en) | Wafer scale method of packaging integrated circuit die | |
| US7898058B2 (en) | Integrated chip package structure using organic substrate and method of manufacturing the same | |
| US6613606B1 (en) | Structure of high performance combo chip and processing method | |
| US8535976B2 (en) | Method for fabricating chip package with die and substrate | |
| KR100692441B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
| US9030029B2 (en) | Chip package with die and substrate | |
| US6828665B2 (en) | Module device of stacked semiconductor packages and method for fabricating the same | |
| US20020074637A1 (en) | Stacked flip chip assemblies | |
| US20090085201A1 (en) | Direct device attachment on dual-mode wirebond die | |
| US8580581B2 (en) | Substrate for electronic device, stack for electronic device, electronice device, and method for manufacturing the same | |
| US5863812A (en) | Process for manufacturing a multi layer bumped semiconductor device | |
| US7215025B1 (en) | Wafer scale semiconductor structure | |
| US20020063331A1 (en) | Film carrier semiconductor device | |
| CN100468729C (zh) | 覆晶连接埋入式无源元件的集成电路装置及其制造方法 | |
| CN100539102C (zh) | 电路板嵌埋有半导体芯片的电性连接结构 | |
| CN116093065A (zh) | 半导体结构及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term | ||
| CX01 | Expiry of patent term |
Granted publication date: 20090311 |