CN103430636A - 贯通布线基板、电子器件封装以及电子部件 - Google Patents

贯通布线基板、电子器件封装以及电子部件 Download PDF

Info

Publication number
CN103430636A
CN103430636A CN201280012422XA CN201280012422A CN103430636A CN 103430636 A CN103430636 A CN 103430636A CN 201280012422X A CN201280012422X A CN 201280012422XA CN 201280012422 A CN201280012422 A CN 201280012422A CN 103430636 A CN103430636 A CN 103430636A
Authority
CN
China
Prior art keywords
interarea
perforation
circuit board
wiring
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201280012422XA
Other languages
English (en)
Inventor
山本敏
胁冈宽之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Fujikura Co Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Publication of CN103430636A publication Critical patent/CN103430636A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/005—Constructional details common to different types of electric apparatus arrangements of circuit components without supporting structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明的贯通布线基板具有：单一基板，其具有第一主面和第二主面；多根贯通布线，它们具有相互平行地延伸设置的第一部位，并且将所述第一主面和所述第二主面连结，以与所述第一主面和所述第二主面中至少一方垂直地延伸且贯穿所述第一部位的中心的假想轴相互平行且分离的方式设置有彼此相邻的所述贯通布线。

Description

贯通布线基板、电子器件封装以及电子部件
技术领域
本发明涉及具有贯通布线的贯通布线基板、使用该贯通布线基板的电子器件封装以及电子部件，所述贯通布线能够用于电子器件、光学器件、MEMS器件等高密度安装、或者将这些器件在一个封装内进行系统化的SiP（系统级封装）。
本申请基于2011年5月12日申请的专利申请2011－107580号而要求其优先权，并在此引用其内容。
背景技术
近年来，随着手机等电子设备的高功能化，对在其中使用的电子器件等也要求更进一步地高速化、高功能化。为了实现该要求，不仅需要器件本身的高速化、高功能化，针对器件的封装也需要适应由于布线图案的微细化等带来的布线的高密度化的技术开发。作为实现高密度安装的技术，提出了使用微细的贯通布线将芯片层叠安装的三维安装或者使用形成有贯通布线的贯通布线基板的SiP。为实现三维安装或SiP而使用的贯通布线或者贯通布线基板的形成技术被积极地研究、开发。
在具有形成在与基板的主面垂直的方向上的以往的贯通布线的贯通布线基板中，在以层叠的方式配置多个基板的情况下，存在由于接合外力带来的损害而引发贯通布线电极的脱落或者界面的剥离。
为了解决该问题，专利文献1中公开了一种贯通布线基板，其具有相对垂直于基板主面的方向倾斜形成的贯通布线。
在这种贯通布线基板中，在使用多根贯通布线进行更高密度的三维安装时，存在技术性的问题。
使用示意性表示以往的贯通布线基板的一个构成例的图13～图15来进行说明。这里，图13是表示在以往的贯通布线基板上，表面并列配置有多个端子组的状态的俯视图。此外，图14是图13的M4－M4线的剖视图，图15是图13的N4－N4线的剖视图。
例如，如图13和图14所示，在基板110的第一主面110a以等间隔并列配置的多个端子130A、130B、130C…，和在基板110的第二主面110b并列配置的多个端子130A’、130B’、130C’…以端子编号对应的方式通过贯通布线120A’、120B’、120C’…电连接。具体的说，在基板110的第二主面110b上，多个端子130A’、130B’、130C’…以与端子130A、130B、130C…相同的布局而被配置。在X方向上，第二主面110b上的多个端子130A’、130B’、130C’…的位置与端子130A、130B、130C…的位置不同。这里，如图15所示，贯通布线的径R恒定，此外，相邻的贯通布线之间的距离（贯通布线的边缘间的距离）L也恒定。
这时，从图15中显而易见，在基板110内部，贯通布线120A、120B、120C在基板的厚度方向以等间隔排列成直线状，随着贯通布线的根数增加，基板110的厚度也增加。然而，为了保持相邻的贯通布线之间的电绝缘性，避免相互干扰所带来的不良，不能无限制地减少贯通布线分离的距离L。因此，当随着安装的器件的端子数的增加，贯通布线的根数也增加时，随之相伴基板的厚度会增大。这种基板厚度的增大，从高密度安装的小型化、薄型化的观点来看是不优选的。
【专利文献1】日本国专利第3896038号公报
发明内容
本发明正是为了解决上述的以往的课题而作出的，其第一目的在于，提供一种即使贯通布线的根数增加也能够抑制基板厚度的增大，进而布线结构设计中的的自由度高，进而能够实现小型且高密度的三维安装的贯通布线基板。
此外，本发明的第二目的在于，提供一种布线结构设计中的自由度高、能够实现小型且高密度的三维安装的电子器件封装。
此外，本发明的第三目的在于，提供一种布线结构设计中的自由度高、能够实现小型且高密度的三维安装的电子部件。
为了达到所述目的，本发明的第1方式的贯通布线基板具备:单一基板，其具有第一主面和第二主面；多根贯通布线，其具有被相互平行地延伸设置的第一部位，并且将所述第一主面与所述第二主面连结，以与所述第一主面和所述第二主面中至少一方垂直延伸且贯穿所述第一部位的中心的假想轴相互平行且分离的方式设置彼此相邻的所述贯通布线。
根据本发明的第1方式的贯通布线基板，当假设有与所述基板的主面垂直，并且贯穿所述第一部位的横截面的中心的轴（假想轴）时，以两者的轴相互平行且分离的方式，错开地配置有彼此相邻的所述贯通布线。因此，与和本发明的第1方式具有相同根数的贯通布线以相同的间隔分离且从与主面垂直的方向无错开地并列设置贯通布线的结构相比，在本发明的第1方式的贯通布线基板中，能够抑制贯通布线的基板厚度的增大。其结果为，根据本发明，能够提供一种贯通布线基板，其具有即使贯通布线的根数增加，也能够抑制基板厚度的增大，布线结构设计中的自由度变高，进而能够实现小型且高密度的三维安装的贯通布线。
本发明的第1方式的贯通布线基板中，优选所述第一部位与所述第一主面和所述第二主面中至少一方大致平行地配置。
由此，第一部位的位置相对基板的深度方向始终不变，因此能够有效地抑制基板在厚度方向的增大。
本发明的第1方式的贯通布线基板中，优选所述贯通布线具有形成所述第一部位的两端的第二部位和第三部位，所述第二部位的长度方向与所述第一主面大致垂直，所述第三部位的长度方向与所述第二主面大致垂直。
由此，即使在基板本来的厚度有偏差的情况下，或者、在所述基板的研磨工序中由于加工精度导致厚度产生偏差的情况下，设置于所述贯通布线基板的主面的开口部的位置不发生变动，因此能够高精度且可靠地形成所述贯通布线。
本发明的第1方式的贯通布线基板中，优选所述多根贯通布线的长度彼此大致相同。
由此，能够使多根贯通布线的电阻大致均衡。即，由于能够抑制贯通布线之间的布线电阻的偏差，所以本发明能够使安装在贯通布线基板上的器件的电特性稳定化。
本发明的第1方式的贯通布线基板中，优选在所述第一主面以与构成所述贯通布线的所述第二部位电连接的方式设置有焊盘，在所述第二主面以与构成所述贯通布线的所述第三部位电连接的方式设置有焊盘。
由此，例如，在贯通布线基板的两面安装器件时，所述器件的电极与所述焊盘不经由表面布线而电连接，因此能够使基板和器件（电子部件）的连接变得容易、且能够使两器件的电极之间以大致最短的距离连结。此外，根据本发明，例如，即使在使用以任意布局高密度地配置电极而得到的小型器件的情况下，也能够自由地改变设计以使得所述焊盘适合器件的电极位置，因此，能够将小型器件安装于贯通布线基板。
在本发明的第1方式的贯通布线基板中，优选所述基板具有冷却所述基板的冷却部。
由此，例如即使在高密度地配置电极，并在贯通布线基板上安装发热量大的器件的情况下，也能够有效地降低温度的上升。
本发明的第2方式的电子器件封装具有：上述的第1方式的贯通布线基板、和在所述贯通布线基板的所述第一主面以及所述第二主面中至少一方安装的电子器件。
由此，能够实现具有电子器件封装的电子器件的薄型化、小型化、高速化等。
在本发明的第2方式的电子器件封装中，优选所述贯通布线基板的所述贯通布线具有形成所述第一部位的两端的第二部位和第三部位，所述第二部位的端部和所述第三部位的端部的至少一方配置在与所述电子器件的端子对置的位置处，所述电子器件的所述端子与所述第二部位的所述端部和所述第三部位的所述端部中至少一方电连接。
由此，安装于贯通布线基板的器件的电极与所述焊盘不经由表面布线而电连接，因此，即使是以任意布局高密度地配置电极而得到的小型器件，也能够将器件的电极与所述焊盘自由地连接。此外，在基板的两面安装了器件的封装的情况下，由于能够以分别与器件的端子对置的方式配置所述第二部位和第三部位的端部，并将它们电连接，因此，能够以大致最短的距离连接两器件的电极之间，并能够提供小型且高性能的电子器件封装。
本发明的第3方式的电子部件至少具有上述的第2方式的电子器件封装。
由此，能够实现具有电子器件封装的电子器件（电子部件）的薄型化、小型化、高速化等。
根据本发明，即使贯通布线的根数增加，也能够抑制基板厚度的增大，能够实现布线构造设计中的自由度高、小型且高密度的三维安装。
此外，根据本发明，能够提供一种布线结构设计中的自由度高、且能够实现小型且高密度的三维安装的电子器件封装。
此外，根据本发明，能够提供一种布线结构设计中的自由度高、且能够实现小型且高密度的三维安装的电子部件。
附图说明
图1是示意性表示本发明的贯通布线基板的第1实施方式的俯视图。
图2是图1的M1－M1线的剖视图。
图3是图1的N1－N1线的剖视图。
图4是在本发明的贯通布线基板的第1实施方式中，用于说明贯通布线的配置的放大剖视图。
图5是示意性表示本发明的贯通布线基板的第2实施方式的剖视图。
图6是示意性表示本发明的贯通布线基板的第4实施方式的俯视图。
图7是图6的M2－M2线的剖视图。
图8是图6的N2－N2线的剖视图。
图9A是示意性表示贯通布线基板的制作方法的工序的剖视图。
图9B是示意性表示贯通布线基板的制作方法的工序的剖视图。
图9C是示意性表示贯通布线基板的制作方法的工序的剖视图。
图9D是示意性表示贯通布线基板的制作方法的工序的剖视图。
图10是示意性表示本发明的电子器件封装的一例的俯视图。
图11是图10的M3－M3线的剖视图。
图12是图10的N3－N3线的剖视图。
图13是示意性表示以往的贯通布线基板的一例的俯视图。
图14是图13的M4－M4线的剖视图。
图15是图13的N4－N4线的剖视图。
具体实施方式
以下，参照附图，对本发明的贯通布线基板的优选的实施方式进行说明。
（第1实施方式）
图1～图4是示意性表示作为本发明的贯通布线基板的第1实施方式的一个构成例的图。这里，图1是表示在本发明的贯通布线基板的第1实施方式中，表面并列配置有多个端子组的状态的俯视图。此外，图2是图1的M1－M1线的剖视图，图3和图4是图1的N1－N1线的剖视图。
该贯通布线基板1A（1）具有多根贯通布线20A、20B、20C…（20），来连结构成单一基板10的主面（第一主面10a和第二主面10b）。
作为基板10的材料，举出塑料、陶瓷等绝缘体或者硅（Si）等半导体。在使用半导体基板作为基板10的材料的情况下，优选在贯通孔21的内壁或者主面等形成绝缘层，以确保贯通布线20与基板10之间的电绝缘性。在使用绝缘性基板作为基板10的材料的情况下，不需要在贯通孔21的内壁再形成绝缘层，故优选。
在贯通孔21的内部配置有导体22，该贯通孔21具有在基板10的一方主面（第一主面）10a开口的第一开口部21a、和在基板10的另一方主面（第二主面）10b开口的第二开口部21b的。通过该导体22构成贯通布线20。贯通布线20由第一部位24（部位α）、第二部位25（部位β）、以及第三部位26（部位γ）构成。第一部位24以第一部位24的长度方向与所述基板10的主面大致平行的方式延伸设置在所述基板10的内部。第二部位25和第三部位26位于第一部位24的两端。换言之，第二部位25构成贯通布线20的第一端部（一方端部），第三部位26构成贯通布线20的第二端部（另一方端部）。即，第二部位25的端部（第一端部）位于第一主面10a（露出于面向第一主面10a的空间），第三部位26的端部（第二端部）位于第二主面10b（露出于面向第二主面10b的空间）。
第一部位24与第二部位25由弯曲部28连接。第一部位24与第三部位26由弯曲部29连接。对弯曲部28、29的形状没有特别的限定。在其纵截面，弯曲部可以是具有角的形状。或者、也可以使用没有角的大致圆弧。从高速传输的观点出发更优选没有角的大致圆弧状的弯曲部。
此外，优选第二部位25和第三部位26的长度方向分别与所述主面10a、10b大致垂直。第二部位25的长度方向与第一主面10a大致垂直，第三部位26的长度方向与第二主面10b大致垂直。由此，即使在基板10原来的厚度具有偏差的情况下、或者在所述基板10的研磨工序中由于加工精度导致厚度产生偏差的情况下，设置于基板10的主面的开口部21a、21b的位置也不发生变动。因此，能够高精度且可靠地形成贯通布线20。
作为用于贯通布线20的导体22，举出铜（Cu）或者钨（W）等金属、金锡（Au一Sn）等合金、或者多晶硅等非金属导体。作为向贯通孔21填充导体的方法或者使导体成膜的方法，可以优选使用电镀法、溅射法、溶融金属填充法、CVD、超临界成膜法等。
在贯通布线基板1A（1），其表面并列配置有多个端子组。配置于基板10的第一主面10a（第一主面10a侧）的多个端子与配置于基板10的另一方的第二主面10b（第二主面10b侧）的多个端子经由多根贯通布线20电连接。
例如，如图1和图2所示，在基板10的第一主面10a配置有以等间隔排列的第一端子组30A、30B、30C…。在基板10的第二主面10b，以与第一端子组布局相同且在第二主面10b的位置在X方向上不同的方式并列配置有第二端子组30A’、30B’、30C’…。然后，第一端子组30A、30B、30C…，与第二端子组30A’、30B’、30C’…分别以端子编号对应的方式由贯通布线20A，20B，20C…电连接。
即，第一端子30A与第二端子30A’通过贯通布线20A电连接。此外，第一端子30B与第二端子30B’通过贯通布线20B电连接。此外，第一端子30C与第二端子30C’通过贯通布线20C电连接。
而且，如图3所示，在本发明的第1实施方式的贯通布线基板1A（1）中，以与所述基板10的主面（第一主面10a和第二主面10b）垂直延伸且贯穿所述第一部位24的中心的假想轴S1、S2相互平行且分离的方式设置有彼此相邻的贯通布线20A、20B、20C…（20）。这里，多个轴S1、S2是贯通布线基板1A（1）中假设的轴。此外，图3表示第一部位24的横截面，假想轴S1、S2贯穿第一部位24的横剖面的中心。
以下，为了说明相邻的贯通布线的位置关系，对贯通布线20A与贯通布线20B的关系进行说明。例如，如图3所示，贯通布线20A的轴S1（假想轴）和贯通布线20B的轴S2（假想轴）相互平行且分离。即，在本发明的第1实施方式的贯通布线基板1中，以至少相邻的布线亦即贯通布线20A、20B的位置彼此错开的方式配置有贯通布线20A、20B。
如图4的放大剖视图所示，相邻的贯通布线20A、20B中一方贯通布线（20B）以从与主面垂直的方向偏移角度θ而配置。这里，贯通布线20A、20B的径R恒定。此外，用L表示相邻的贯通布线20A、20B分离的距离（在相邻的贯通布线中彼此接近的边缘分离的距离），该距离恒定。这时，相邻的贯通布线20A、20B间的距离L保持不变，贯通布线20B被设置在从与主面垂直的方向偏移角度θ的位置。基板10的厚度方向（与主面垂直的方向）的长度从外表上看减少了（1－cosθ）L量。由此，与将和本实施方式具有相同根数的贯通布线20以相同的距离L分离且从与主面垂直的方向没有偏移地并列设置有贯通布线的结构（在垂直方向排列相邻贯通布线20A、20B的结构）相比，能够抑制基板10的厚度的增大。
其结果为，在本发明的第1实施方式中，即使贯通布线的根数增加，也能够抑制基板厚度的增大，从而能够实现高密度的三维安装或者电子器件封装的薄型化。
（第2实施方式）
接着，对本发明的第2实施方式进行说明。
如图5所示，在本发明的第2实施方式的贯通布线基板1A（1）中，也可以设置有焊盘2、3，以使得构成所述贯通布线20的所述第二部位25和所述第三部位26分别与所述基板10的主面10a、10b电连接。在贯通布线基板1A（1）的两面安装器件时，由于所述器件的电极和所述焊盘不经由表面布线地电连接，因此，即使在使用以任意布局高密度地配置电极而得到的小型器件的情况下，也能够将小型器件连接于贯通布线基板。
此外，优选在贯通布线基板1A（1）中，所述贯通布线20A、20B、20C、…的长度彼此大致相同。由此，能够使多根贯通布线20A、20B、20C…的电阻大致均衡，从而能够提高安装于贯通布线基板1A（1）的器件的电特性。此外，在信号的高速传输中，能够在抑制多根贯通布线中布线延迟产生偏差这样的不良情况。
（第3实施方式）
接着，对本发明的第3实施方式进行说明。
此外，在贯通布线基板1A（1）中，所述基板10还可以具有冷却所述基板10的冷却部。
作为冷却这种基板10的冷却部，例如，如图5所示，举出了流过冷却用流体的流路40。由此，通过在所述流路40中流通冷媒，即使在将发热量大的器件安装于贯通布线基板的情况下，也能够有效地降低温度的上升。
对于流路40，在流路40的两端具有使冷却用流体进出的出入口40a、40b。例如，也可以设置有多个流路40。此外，也可以将流路40蛇形设置，使得能够用1条流路40冷却基板10整体。此外，也可以将流路40的出入口40a、40b在基板10的主面开口。
此外，流路40的图案（路径）或者截面形状不限定于上述的结构，可以适当地进行设计。但是，流路40优选在与三维的平面平行的方向或者厚度方向上保持规定的间隔，使得不与具有贯通布线20的贯通孔21连通。
通过与形成配置有贯通布线20的贯通孔21的方法相同的方法，能够形成流路40。这时，在形成有贯通布线20的贯通孔21被形成时，优选与用作流路40的贯通孔并行而同时形成。如果贯通布线20的贯通孔21与用作流路40的贯通孔同时形成，则能够使制造工序简单化，并能够降低成本。此外，能够容易地控制贯通孔21与流路40的位置关系，从而能够防止贯通孔21与流路40错误地连接。
（第4实施方式）
接着，对本发明的第4实施方式进行说明。
本发明还能够应用于以下结构：从第一主面和第二主面的竖直方向看，基板表面的多个端子的配置不仅在X轴方向上不同，多个端子的配置也在Y轴方向上不同。
这里，图6是表示在本发明的第4实施方式的贯通布线基板1B（1）中，表面并列配置有多个端子组的状态的俯视图。此外，图7是图6的M2－M2线的剖视图，图8是图6的N2－N2线的剖视图。
在第4实施方式的贯通布线基板1B（1）中，从竖直方向观察第一主面和第二主面，图6和图8所示的贯通布线的配置不是一方贯通布线绕过另一方贯通布线的那样的配置（参照图1）。具体的说，相邻的贯通布线20A、20B、20C以相对X轴方向和Y轴方向倾斜的方式延伸。由此，相邻的贯通布线20A、20B、20C以相互错开的方式配置（必然的）。因此，如图8所示，仅通过在基板10将贯通布线在垂直方向上形成至希望的深度，就能够实现本发明的第4实施方式的贯通布线基板1B（1）。此外，由于未使用如图1那样、以绕过一方贯通布线的方式配置另一方贯通布线的结构，因此能够将第一主面与第二主面以比图1的贯通布线更短的距离连结。
接着，对上述那样的贯通布线基板1A（1）的制造方法进行说明。
图9A～图9D是按照工序顺序示意性表示了贯通布线基板1A（1）的制作方法的剖视图。在本实施方式中，作为基材使用了厚度为500μm的玻璃（石英）基板。此外，本实施方式中的微细孔的制作方法是使用激光将石英基板的一部分改质后，再通过蚀刻除去改质的部分。
首先，如图9A所示，在由石英形成的基板10上，对通过后面的工序至少形成有微细孔的地方照射激光80以在基板10内形成改质部82。在本实施方式中，作为激光80的光源使用飞秒激光，在基板10内部以连结焦点81的方式照射激光束，得到例如具有数μm～数十μm的径的改质部。这时，通过控制焦点81和基板位置，能够形成各种形状的改质部82。另外，形成有微细孔的基板10并不限定于石英基板，例如，能够使用蓝宝石等绝缘基板10或者如含有碱性成分等具有其他成分的玻璃基板。玻璃基板的厚度也可以适当地设定在150μm～1mm左右。
接着，如图9B所示，将形成有改质部82的基板10浸渍在容器90内放入的规定药液91中。由此，改质部82被药液湿蚀刻，从而从基板10内被除去。结果为，如图9C所示，在存在改质部82的部分形成了微细孔83（贯通孔21）。在本实施方式中，作为药液使用了以氟酸为主要成分的酸溶液。
用于本实施方式的蚀刻利用了改质部82相比未被改质的部分会被非常快地蚀刻的现象，最终能够形成具有基于改质部82的形状的微细孔83。在本实施方式中，微细孔83的孔径为50μm。另外，药液并不限定于氟酸，例如，也可以使用氟酸中适量添加了硝酸等的氟硝酸系的混酸等或者如氢氧化钾溶液的碱性溶液等。此外，根据贯通布线的用途，微细孔的孔径能够适当地设定在10μm左右到300μm左右的范围。并且，通过如上述的方法形成的微细孔83并不限定于贯通基板10的贯通孔，也可以是未贯通基板的非贯通孔。
通过上述的方法，能够在由石英形成的基板10的内部三维形成具有自由的结构的微细孔83。
接着，如图9D所示，在微细孔83的内部填充导电性物质84（导体22）。在本实施方式中，使用金锡（Au－Sn）作为导电性物质84（导体22），并通过溶融金属填充法填充到微细孔内部。溶融金属填充法是利用压力差能够在微细孔内部高气密性且短时间地填充的方法。另外，在本实施方式中，作为填充的金属使用了金锡（Au－Sn），但是并不限定于此。可以使用具有不同组成的金锡合金或者锡（Sn）、铟（In）等金属，此外，也可以使用锡铅（Sn－Pb）系、锡（Sn）基、铅（Pb）基、金（Au）基、铟（In）基、铝（Al）基等焊料。此外，填充方法也使用了溶融金属吸引法，但是并不限定于此，可以适当地使用通过电镀法的金属填充、CVD、通过超临界流体成膜的金属膜形成、通过印刷法的导电性膏的填充、或者将这些方法组合的方法等。
根据以上的方法，能够提供具有多根贯通布线20的贯通布线基板1A（1）。
另外，在上述的实施方式中，采用了微细孔83贯通基板10的主面的结构，但是本发明并不限定于这种结构。例如，也可以预先在基板10形成非贯通的微细孔83，将金属填充到微细孔后，通过研磨基板10形成贯通布线20。
（电子器件封装）
接着，对这种使用了本发明的贯通布线基板1A（1）的电子器件封装进行说明。
图10～图12是示意性表示本发明所涉及的电子器件封装的实施方式（构成例）的俯视图。此外，图11是图10的M3－M3线的剖视图。图12是图10的N3－N3线的剖视图。
在电子器件封装50中，电子器件安装在贯通布线基板1的至少一方的主面。如上述那样，在贯通布线基板1中，至少相邻的贯通布线20以相互错开的方式配置，因此即使贯通布线的根数增加，也能够抑制基板10的厚度增大。由此，能够实现具有电子器件封装的电子器件中的薄型化、小型化、高速化等。
该电子器件封装50具有：贯通布线基板1，其具有在形成于基板10的贯通孔21中填充导体或者使导体成膜的贯通布线20；配置于基板10的第一主面10a的第一器件51；以及配置于基板10的第二主面10b的第二器件53。第一器件51的电极配置与第二器件53的电极配置彼此不同。
通过贯通布线基板1，配置于基板10的第一主面10a的第一器件51的多个电极52A、52B、52C…与配置于基板10的第二主面10b的第二器件53的多个电极54A、54B、54C…通过多根贯通布线20A、20B、20C…电连接。
作为器件51、53，举出了存储器（存储元件）和逻辑（逻辑元件）等集成电路（IC）、传感器等MEMS器件、发光元件和受光元件等光学器件。只要器件51、53的电极配置不同即可，器件51、53的功能可以不同，也可以相同。尤其是通过将不同种类的器件高密度集成，能够实现三维系统级封装（SiP）。
此外，如图11所示，在电子器件封装50中，露出的第二部位25的端部和第三部位26的端部中至少一方被配置在与安装的器件51、53的电极52、54对置的位置处。优选所述器件51、53的电极与所述第二部位25的端部和所述第三部位26的端部的至少一方电连接。由此，安装于贯通布线基板1的两面的、器件51的电极52（52A、52B、52C）与器件53的电极54（54A、54B、54C）不经由表面布线而电连接，因此，即使是以任意布局高密度配置电极而得到的小型器件，也能够将电极52与电极54自由地连接。
（电子部件）
本发明所涉及的电子部件至少具有上述那种本发明的电子器件封装50。由此，能够实现具有电子器件封装的电子器件（电子部件）中的薄型化、小型化、高速化等。
以上，对本发明的贯通布线基板、电子器件封装以及电子部件进行了说明，但是本发明的技术范围并不限定于上述实施方式，在不脱离本发明的宗旨的范围内可以增加多种变化。
工业上利用的可能性
本发明能够广泛地应用于具有贯通布线的贯通布线基板、以及使用该贯通布线基板的电子器件封装、电子部件。
图中符号说明：
1贯通布线基板，2、3焊盘，10基板，20A、20B、20C…（20）贯通布线，21贯通孔，22导体，40流路，50电子器件封装，51、53器件。

Claims (9)

1.一种贯通布线基板，该贯通布线基板的特征在于，
具备：
单一基板，其具有第一主面和第二主面；和
多根贯通布线，它们具有被相互平行地延伸设置的第一部位，并且将所述第一主面和所述第二主面连结，
以与所述第一主面和所述第二主面中至少一方垂直地延伸且贯穿所述第一部位的中心的假想轴相互平行且分离的方式设置彼此相邻的所述贯通布线。
2.根据权利要求1所述的贯通布线基板，其特征在于，
所述第一部位被配置成与所述第一主面和所述第二主面中至少一方大致平行。
3.根据权利要求1所述的贯通布线基板，其特征在于，
所述贯通布线具有形成所述第一部位的两端的第二部位和第三部位，
所述第二部位的长度方向与所述第一主面大致垂直，
所述第三部位的长度方向与所述第二主面大致垂直。
4.根据权利要求1至权利要求3中任意一项所述的贯通布线基板，其特征在于，
所述多根贯通布线的长度彼此大致相同。
5.根据权利要求1至权利要求4中任意一项所述的贯通布线基板，其特征在于，
在所述第一主面以与构成所述贯通布线的所述第二部位电连接的方式设置有焊盘，
在所述第二主面以与构成所述贯通布线的所述第三部位电连接的方式设置有焊盘。
6.根据权利要求1至权利要求5中任意一项所述的贯通布线基板，其特征在于，
所述基板具有冷却所述基板的冷却部。
7.一种电子器件封装，该电子器件封装的特征在于，具备：
权利要求1至权利要求6中任意一项所述的贯通布线基板；和
安装于所述贯通布线基板的所述第一主面和所述第二主面中至少一方的电子器件。
8.根据权利要求7所述的电子器件封装，其特征在于，
所述贯通布线基板的所述贯通布线具有形成所述第一部位的两端的第二部位和第三部位，
所述第二部位的端部和所述第三部位的端部中至少一方配置在与所述电子器件的端子对置的位置处，
所述电子器件的所述端子与所述第二部位的所述端部和所述第三部位的所述端部中至少一方电连接。
9.一种电子部件，该电子部件的特征在于，
至少具有权利要求7或者权利要求8所述的电子器件封装。
CN201280012422XA 2011-05-12 2012-05-11 贯通布线基板、电子器件封装以及电子部件 Pending CN103430636A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011-107580 2011-05-12
JP2011107580 2011-05-12
PCT/JP2012/062157 WO2012153842A1 (ja) 2011-05-12 2012-05-11 貫通配線基板、電子デバイスパッケージ、及び電子部品

Publications (1)

Publication Number Publication Date
CN103430636A true CN103430636A (zh) 2013-12-04

Family

ID=47139316

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280012422XA Pending CN103430636A (zh) 2011-05-12 2012-05-11 贯通布线基板、电子器件封装以及电子部件

Country Status (5)

Country Link
US (1) US20130335936A1 (zh)
JP (2) JPWO2012153842A1 (zh)
CN (1) CN103430636A (zh)
TW (1) TWI439192B (zh)
WO (1) WO2012153842A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6449132B2 (ja) * 2015-11-04 2019-01-09 アルプス電気株式会社 信号処理装置
JP6727937B2 (ja) * 2016-06-10 2020-07-22 日本電波工業株式会社 電子デバイス

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060012966A1 (en) * 2000-07-31 2006-01-19 Intel Corporation Electronic assemblies and systems comprising interposer with embedded capacitors
US7489518B2 (en) * 1998-07-01 2009-02-10 Fujitsu Limited Multileveled printed circuit board unit including substrate interposed between stacked bumps
WO2011004559A1 (ja) * 2009-07-10 2011-01-13 株式会社フジクラ 貫通配線基板及びその製造方法
WO2011048858A1 (ja) * 2009-10-23 2011-04-28 株式会社フジクラ デバイス実装構造およびデバイス実装方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5222014A (en) * 1992-03-02 1993-06-22 Motorola, Inc. Three-dimensional multi-chip pad array carrier
US5810607A (en) * 1995-09-13 1998-09-22 International Business Machines Corporation Interconnector with contact pads having enhanced durability
US6246247B1 (en) * 1994-11-15 2001-06-12 Formfactor, Inc. Probe card assembly and kit, and methods of using same
US7579848B2 (en) * 2000-05-23 2009-08-25 Nanonexus, Inc. High density interconnect system for IC packages and interconnect assemblies
US6441629B1 (en) * 2000-05-31 2002-08-27 Advantest Corp Probe contact system having planarity adjustment mechanism
US6344684B1 (en) * 2000-07-06 2002-02-05 Advanced Micro Devices, Inc. Multi-layered pin grid array interposer apparatus and method for testing semiconductor devices having a non-pin grid array footprint
US6914786B1 (en) * 2001-06-14 2005-07-05 Lsi Logic Corporation Converter device
US7327554B2 (en) * 2003-03-19 2008-02-05 Ngk Spark Plug Co., Ltd. Assembly of semiconductor device, interposer and substrate
JP2005093946A (ja) * 2003-09-19 2005-04-07 Ngk Spark Plug Co Ltd セラミック配線基板及びそれを用いた部品実装済み配線基板
JP5180634B2 (ja) * 2007-04-24 2013-04-10 パナソニック株式会社 差動伝送線路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7489518B2 (en) * 1998-07-01 2009-02-10 Fujitsu Limited Multileveled printed circuit board unit including substrate interposed between stacked bumps
US20060012966A1 (en) * 2000-07-31 2006-01-19 Intel Corporation Electronic assemblies and systems comprising interposer with embedded capacitors
WO2011004559A1 (ja) * 2009-07-10 2011-01-13 株式会社フジクラ 貫通配線基板及びその製造方法
WO2011048858A1 (ja) * 2009-10-23 2011-04-28 株式会社フジクラ デバイス実装構造およびデバイス実装方法

Also Published As

Publication number Publication date
WO2012153842A1 (ja) 2012-11-15
US20130335936A1 (en) 2013-12-19
JPWO2012153842A1 (ja) 2014-07-31
TW201306678A (zh) 2013-02-01
TWI439192B (zh) 2014-05-21
JP2014225702A (ja) 2014-12-04

Similar Documents

Publication Publication Date Title
CN102332435B (zh) 电子元件及其制作方法
US7683478B2 (en) Hermetic seal and reliable bonding structures for 3D applications
CN103444271A (zh) 贯通布线基板、电子器件封装以及电子部件
TWI415240B (zh) 使用介電層封裝裝置之方法
KR100512817B1 (ko) 반도체 장치와 그 제조방법, 회로 기판 및 전자 기기
US9082833B1 (en) Through via recessed reveal structure and method
CN103339725B (zh) 晶圆内的柔性互连
JP5384700B2 (ja) デバイス実装構造およびデバイス実装構造の製造方法
CN107359129B (zh) 一种用于多层键合堆叠的键合结构制作方法和键合结构
CN105702648A (zh) 芯片封装结构及其制造方法
TW201546922A (zh) 具有打線接合互連的低熱膨脹係數部件
WO2010125814A1 (ja) デバイス実装構造およびデバイス実装方法
WO2011048858A1 (ja) デバイス実装構造およびデバイス実装方法
CN101930960B (zh) 集成电路芯片封装和形成方法
US20080142964A1 (en) Tubular-shaped bumps for integrated circuit devices and methods of fabrication
CN103430636A (zh) 贯通布线基板、电子器件封装以及电子部件
CN108735684B (zh) 多晶片半导体封装体及垂直堆叠的半导体晶片和封装方法
RU2635852C2 (ru) Микросхемная сборка и способ изготовления микросхемной сборки
JP2006041148A (ja) 半導体装置の製造方法、半導体装置、及び電子機器
JP2006041218A (ja) 半導体装置の製造方法、半導体装置、及び電子機器
US11272614B2 (en) Printed wiring board and method for manufacturing the same
KR101068305B1 (ko) 적층형 반도체 패키지 및 그 제조 방법
KR20070035205A (ko) 소자 몸체의 하부면을 제거하여 형성된 외부 접속 단자를갖는 웨이퍼 레벨 반도체 소자 및 그의 제조 방법
CN117174667A (zh) 芯片封装结构及其制作方法
JP2008078327A (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20131204

WD01 Invention patent application deemed withdrawn after publication