KR20070035205A - 소자 몸체의 하부면을 제거하여 형성된 외부 접속 단자를갖는 웨이퍼 레벨 반도체 소자 및 그의 제조 방법 - Google Patents

소자 몸체의 하부면을 제거하여 형성된 외부 접속 단자를갖는 웨이퍼 레벨 반도체 소자 및 그의 제조 방법 Download PDF

Info

Publication number
KR20070035205A
KR20070035205A KR1020050089791A KR20050089791A KR20070035205A KR 20070035205 A KR20070035205 A KR 20070035205A KR 1020050089791 A KR1020050089791 A KR 1020050089791A KR 20050089791 A KR20050089791 A KR 20050089791A KR 20070035205 A KR20070035205 A KR 20070035205A
Authority
KR
South Korea
Prior art keywords
input
external connection
wafer level
output pad
groove
Prior art date
Application number
KR1020050089791A
Other languages
English (en)
Inventor
김신
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050089791A priority Critical patent/KR20070035205A/ko
Publication of KR20070035205A publication Critical patent/KR20070035205A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/073—Apertured devices mounted on one or more rods passed through the apertures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 소자 몸체의 하부면을 제거하여 형성된 외부 접속 단자를 갖는 웨이퍼 레벨 반도체 소자 및 그의 제조 방법에 관한 것으로, 종래의 웨이퍼 레벨 반도체 소자는 입출력 패드가 형성된 소자 몸체의 상부면이 외부 접속 단자를 통해 기판에 부착되기 때문에, 적층 반도체 소자로서 조립되는 것이 어렵다는 문제점을 갖는다. 이와 같은 문제점을 해결하기 위해서, 본 발명은 소자 몸체의 일부를 제거하고 금속 배선층을 형성하며 소자 몸체의 하부면에 외부 접속 단자를 형성하여 소자 몸체의 입출력 패드와 접속되는 소자 몸체의 하부면을 제거하여 형성된 외부 접속 단자를 갖는 웨이퍼 레벨 반도체 소자 및 그의 제조 방법을 제공한다. 본 발명에 따르면, 소자 몸체의 상부면 뿐 아니라 하부면도 이용하게 됨으로써, 웨이퍼 레벨 반도체 소자로서 구현되는 동시에 적층 반도체 소자로서 용이하게 조립될 수 있다.
접속 구멍, 접속 홈, 단자 홈, 금속 배선층, 외부 접속 단자

Description

소자 몸체의 하부면을 제거하여 형성된 외부 접속 단자를 갖는 웨이퍼 레벨 반도체 소자 및 그의 제조 방법{WAFER LEVEL SEMICONDUCTOR ELEMENT HAVING EXTERNAL PORT FORMED BY ELIMINATING BACK OF ELEMENT BODY AND MANUFACTURING METHOD THEREOF}
도 1 내지 도 9는 본 발명의 실시예에 따른 웨이퍼 레벨 반도체 소자의 제조 방법에 따른 각 단계를 나타내는 도면들로서,
도 1은 입출력 패드가 형성된 소자 몸체를 나타내는 단면도이고,
도 2는 접속 구멍을 형성하는 단계를 나타내는 단면도이고,
도 3은 접속 홈을 형성하는 단계를 나타내는 단면도이고,
도 4는 단자 홈을 형성하는 단계를 나타내는 단면도이고,
도 5는 보호 피막을 형성하는 단계를 나타내는 단면도이고,
도 6은 금속 배선층을 형성하는 단계를 나타내는 단면도이고,
도 7은 외부 접속 단자를 형성하는 단계를 나타내는 단면도이고,
도 8은 절연층을 형성하는 단계를 나타내는 단면도이며,
도 9는 웨이퍼를 절단하는 단계를 나타내는 단면도이다.
도 10은 본 발명의 다른 실시예에 따른 웨이퍼 레벨 반도체 소자를 나타내는 단면도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
10 : 웨이퍼 11 : 입출력 패드
12 : 소자 몸체 13 : 칩 절단 영역
21 : 접속 구멍 22 : 접속 홈
23 : 단자 홈 24 : 보호 피막
25 : 금속 배선층 26 : 외부 접속 단자
30 : 절연층 40, 50 : 웨이퍼 레벨 반도체 소자
본 발명은 반도체 소자 및 그의 제조 방법에 관한 것으로, 더욱 상세하게는 웨이퍼 레벨 반도체 소자로서 구현되는 동시에, 용이하게 적층할 수 있는 소자 몸체의 하부면을 식각하여 형성된 외부 접속 단자를 갖는 웨이퍼 레벨 반도체 소자 및 그의 제조 방법에 관한 것이다.
오늘날 전자 산업은 더욱 경량화, 소형화, 고속화, 다기능화되고 높은 신뢰성을 갖는 제품을 저렴하게 제조하는 추세이다. 이와 같은 추세에 따른 중요한 기술 중의 하나가 바로 웨이퍼 레벨 반도체 소자이다. 웨이퍼 레벨 반도체 소자는 반도체 소자 제조 과정을 웨이퍼 상태에서 일괄적으로 진행할 수 있고, 단위 칩 크기의 반도체 소자를 구현할 수 있다는 장점이 있다.
종래의 웨이퍼 레벨 반도체 소자는 입출력 패드와 외부 접속 단자 사이의 연 결이 반도체 소자의 상부면에서 이루어진다. 보다 상세히 설명하면, 입출력 패드가 소자 몸체의 상부면에 형성된다. 소자 몸체의 상부면에는 입출력 패드가 보호되는 동시에 입출력 패드의 일부가 노출되도록 절연층이 형성된다. 노출된 입출력 패드에는 외부 접속 단자가 형성된다.
그런데, 이러한 구조의 웨이퍼 레벨 반도체 소자는 입출력 패드가 형성된 소자 몸체의 상부면이 외부 접속 단자를 통해 기판에 부착되기 때문에, 집적도 향상을 위하여 적층 반도체 소자로서 조립되는 것이 어렵다는 문제점을 갖는다.
따라서, 본 발명의 목적은 웨이퍼 레벨 반도체 소자로서 구현되는 동시에, 적층 반도체 소자로서 용이하게 조립될 수 있는 소자 몸체의 하부면을 제거하여 형성된 외부 접속 단자를 갖는 웨이퍼 레벨 반도체 소자 및 그의 제조 방법을 제공하기 위한 것이다.
상기 목적을 달성하기 위하여, 본 발명은 다음과 같은 구성의 소자 몸체의 하부면을 제거하여 형성된 외부 접속 단자를 갖는 웨이퍼 레벨 반도체 소자의 제조 방법을 제공한다.
본 발명에 따른 웨이퍼 레벨 반도체 소자의 제조 방법은, (a) 입출력 패드가형성된 상부면과 상부면에 반대되는 하부면을 갖는 소자 몸체들과, 소자 몸체들을 구분하는 칩 절단 영역이 형성된 웨이퍼를 준비하는 단계와, (b) 소자 몸체의 입출력 패드에 근접한 측부를 관통하도록 접속 구멍을 형성하는 단계와, (c) 접속 구멍 으로부터 연장되도록 소자 몸체의 하부면을 제거하여 접속 홈을 형성하는 단계와, (d) 접속 홈으로부터 연장되도록 소자 몸체의 하부면을 제거하여 단자 홈을 형성하는 단계와, (e) 접속 구멍, 접속 홈 및 단자 홈의 내벽에 절연성 보호 피막을 형성하는 단계와, (f) 입출력 패드와 연결되도록 접속 구멍과 접속 홈 내에 금속 물질을 충전시켜 금속 배선층을 형성하는 단계와, (g) 금속 배선층과 접촉하도록 단자 홈에 외부 접속 단자를 형성하는 단계와, (h) 입출력 패드와 금속 배선층이 보호되도록 외부 접속 단자를 제외한 소자 몸체의 양면에 절연층을 형성하는 단계와, (i) 칩 절단 영역을 따라서 웨이퍼를 절단하는 단계를 포함한다.
본 발명에 따른 웨이퍼 레벨 반도체 소자의 제조 방법에 있어서, 외부 접속 단자는 솔더 볼일 수 있다.
본 발명에 따른 웨이퍼 레벨 반도체 소자의 제조 방법에 있어서, 외부 접속 단자는 금속 범프일 수 있다.
본 발명에 따른 웨이퍼 레벨 반도체 소자의 제조 방법은, (h) 단계 또는 (i)단계 다음에, (j) 입출력 패드가 노출되도록 입출력 패드 상의 절연층을 제거하는 단계를 더 포함할 수 있다.
한편, 본 발명은 다음과 같은 구성의 소자 몸체의 하부면을 제거하여 형성된 외부 접속 단자를 갖는 웨이퍼 레벨 반도체 소자를 제공한다.
본 발명에 따른 웨이퍼 레벨 반도체 소자는, 입출력 패드가 형성된 상부면과 상부면에 반대되는 하부면을 갖고, 입출력 패드에 근접한 측부를 관통하는 접속 구멍, 접속 구멍으로부터 연장되도록 하부면이 제거되어 형성된 접속 홈, 접속 홈으 로부터 연장되도록 하부면이 제거되어 형성된 단자 홈이 형성된 소자 몸체와, 접속 구멍, 접속 홈 및 단자 홈의 내벽에 형성된 절연성 보호 피막과, 입출력 패드와 연결되도록 접속 구멍과 접속 홈 내에 금속 물질을 충전시켜 형성된 금속 배선층과, 금속 배선층과 접촉하도록 단자 홈에 형성된 외부 접속 단자와, 입출력 패드와 금속 배선층이 보호되도록 외부 접속 단자를 제외한 소자 몸체의 양면에 형성된 절연층을 포함한다.
본 발명에 따른 웨이퍼 레벨 반도체 소자에 있어서, 외부 접속 단자는 솔더 볼일 수 있다.
본 발명에 따른 웨이퍼 레벨 반도체 소자에 있어서, 외부 접속 단자는 금속 범프일 수 있다.
본 발명에 따른 웨이퍼 레벨 반도체 소자는 입출력 패드가 노출되도록 입출력 패드 상의 절연층을 제거할 수 있다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.
도 1 내지 도 9는 본 발명의 실시예에 따른 웨이퍼 레벨 반도체 소자의 제조 방법에 따른 각 단계를 나타내는 도면들이다. 한편, 도면을 통틀어 동일한 도면 부호는 동일한 구성 요소를 나타낸다.
본 실시예의 웨이퍼 레벨 반도체 소자의 제조 방법은, 도 1에 도시된 바와 같이, 웨이퍼(10)를 준비하는 단계로부터 출발한다. 웨이퍼(10)에는 소자 몸체(12)들과 칩 절단 영역(13)이 형성된다. 소자 몸체(12)는 입출력 패드(11)가 형성된 상 부면과 상부면에 반대되는 하부면을 갖는다. 그리고 칩 절단 영역(13)은 이웃하는 소자 몸체(12)들을 구분한다.
한편, 도시되지는 않았지만, 일반적으로 웨이퍼(10)는 실리콘 소재로 형성된다. 소자 몸체(12)에는 집적된 회로들이 형성되며, 칩 절단 영역(13)에는 집적 회로가 형성되지 않는다. 이 때, 소자 몸체(12)는 칩 절단 영역(13)의 일부를 더 포함할 수 있다.
다음으로, 도 2에 도시된 바와 같이, 접속 구멍(21)을 형성하는 단계가 진행된다. 즉, 레이저 빔(laser beam)을 이용하여 소자 몸체(12)를 관통하도록 소자 몸체(12)에 접속 구멍(21)을 형성한다. 이 때, 입출력 패드(11)의 하부에는 집적 회로가 형성되어 있기 때문에, 접속 구멍(21)을 입출력 패드(11)의 하부로 관통하지 않고, 소자 몸체(12)의 집적 회로가 손상되지 않도록 입출력 패드(11)에 근접한 측부에 형성한다. 이러한 접속 구멍(21)은 소자 몸체(12)가 칩 절단 영역(13)의 일부를 더 포함함에 따라서, 소자 몸체(12)에 형성될 수 있다.
다음으로, 도 3 및 도 4에 도시된 바와 같이, 접속 홈(22) 및 단자 홈(23)을 형성하는 단계가 진행된다. 즉, 레이저 빔을 이용하여 접속 구멍(21)으로부터 연장되도록 소자 몸체(12)의 하부면을 제거하여 접속 홈(22)을 형성한다. 또한, 접속 홈(22)으로부터 연장되도록 소자 몸체(12)의 하부면을 제거하여 단자 홈(23)을 형성한다.
다음으로, 도 5에 도시된 바와 같이, 보호 피막(24)을 형성하는 단계가 진행된다. 즉, 접속 구멍(21), 접속 홈(22) 및 단자 홈(23)의 내벽에 각종 중합체 물질 로 절연성 보호 피막(24)을 형성한다. 이러한 보호 피막(24)은 소자 몸체(12)의 집적 회로를 보호하는 역할을 한다.
다음으로, 도 6에 도시된 바와 같이, 금속 배선층(25)을 형성하는 단계가 진행된다. 즉, 소자 몸체(12) 상부면의 입출력 패드(11)와 연결되도록 접속 구멍(21)과 접속 홈(22) 내에 금속 물질을 충전시켜 금속 배선층(25)을 형성한다. 예컨대, 금속 물질은 도금(plating), 금속 증착(metal deposition) 또는 스크린 프린팅(screen printing) 방법으로 충전된다. 이 때, 금속 물질은 접속 구멍(21) 내에 충전되면서 소자 몸체(12) 상부면에서 입출력 패드(11)와 접촉하도록 소자 몸체(12) 상부면에 일정 높이로 형성된다. 이러한 금속 배선층(25)은 입출력 패드(11)와 접속하여 전기적 신호와 전력을 전송하는 경로로 사용되기 때문에, 전기 전도성이 우수한 물질, 예컨대 구리(Cu)로 형성된다.
한편, 금속 배선층(25)은 소자 몸체(12)의 하부면을 레이저 빔을 이용하여 제거한 접속 구멍(21)과 접속 홈(22)에 형성됨으로써, 소자 몸체(12)로부터 쉽게 분리되지 않으며, 외부로부터 보호될 수 있다.
이어서, 도 7에 도시된 바와 같이, 외부 접속 단자(26)를 형성하는 단계가 진행된다. 즉, 금속 배선층(25)과 접촉하도록 단자 홈(23)에 외부 접속 단자(26)를 형성한다. 이 때, 외부 접속 단자(26)로 솔더 볼(solder ball) 또는 금속 범프(metal bump)가 이용된다.
한편, 이러한 외부 접속 단자(26)는 금속 배선층(25) 상에 접착되지 않고 소자 몸체(12)의 하부면을 레이저 빔을 이용하여 제거한 단자 홈(23)에 형성됨으로 써, 소자 몸체(12)로부터 쉽게 분리되지 않으며, 외부로부터 보호될 수 있다.
계속해서, 도 8에 도시된 바와 같이, 절연층(30)을 형성하는 단계가 진행된다. 즉, 입출력 패드(11)와 금속 배선층(25)이 보호되도록 외부 접속 단자(26)를 제외한 소자 몸체(12)의 양면에 절연층(30)을 형성한다. 이러한 절연층(30)은 보호 피막(24)과 마찬가지로 각종 중합체 물질로 형성된다. 이 때, 칩 절단 영역(13)의 양면에도 절연층(30)이 형성된다.
마지막으로, 도 9에 도시된 바와 같이, 웨이퍼(10)를 절단하는 단계가 진행된다. 즉, 칩 절단 영역(13)을 따라서 웨이퍼(10)를 절단하여, 웨이퍼 레벨 반도체 소자(40)들을 웨이퍼 상태로부터 개별적으로 분리한다.
이상 설명한 단계에 따라 제조된 웨이퍼 레벨 반도체 소자(40)는 절연층(30)에 의해 입출력 패드(11)가 보호되기 때문에, 단일 반도체 소자로서 이용될 수 있다.
한편, 도 10을 참조하여 본 발명의 다른 실시예를 설명하면 다음과 같다.
본 발명의 다른 실시예에 따른 웨이퍼 레벨 반도체 소자(50)는 입출력 패드가 노출된 구조를 갖는다. 즉, 입출력 패드(11) 상의 절연층(30)을 제거하여 입출력 패드(11)를 노출시킨다. 이와 같이, 입출력 패드(11)가 노출된 웨이퍼 레벨 반도체 소자(50)는 적층되어 적층 반도체 소자로서 이용될 수 있다. 이 때, 입출력 패드(11) 상의 절연층(30)은 웨이퍼 상태에서 제거될 수도 있고, 개별적으로 분리된 상태에서 제거될 수도 있다.
즉, 본 발명의 제조 방법에 따라 제조된 웨이퍼 레벨 반도체 소자를 2개 이 상 적층하여 적층 반도체 소자를 제조할 수 있다. 예컨대, 2개의 웨이퍼 레벨 반도체 소자가 적층된 적층 반도체 소자는 서로 대응되는 웨이퍼 레벨 반도체 소자의 입출력 패드와 외부 접속 단자가 서로 연결되어 적층된 구조를 갖는다. 즉, 적층 웨이퍼 레벨 반도체 소자의 하부면에 형성된 외부 접속 단자가 피적층 웨이퍼 레벨 반도체 소자의 상부면에 노출된 입출력 패드에 적층 접합된다. 그리고, 적층 반도체 소자의 최하부의 웨이퍼 레벨 반도체 소자에 형성된 외부 접속 단자가 적층 반도체 소자의 외부 접속 단자로 사용된다.
본 발명의 구조를 따르면, 소자 몸체로부터 분리되지 않고 외부로부터 보호될 수 있도록 레이저 빔을 이용하여 소자 몸체의 일부를 제거한 다음 금속 배선층 및 외부 접속 단자를 형성하고 입출력 패드와 접속시켜 소자 몸체 상부면 뿐 아니라 소자 몸체 하부면도 이용할 수 있도록 함으로써, 절연층이 입출력 패드를 보호하는 경우에는 단일 반도체 소자로서 웨이퍼 레벨 반도체 소자를 이용하고, 입출력 패드를 노출시키는 경우에는 다수개의 웨이퍼 레벨 반도체 소자를 적층하여 적층 반도체 소자로서 이용할 수 있다.

Claims (8)

  1. (a) 입출력 패드가 형성된 상부면과 상기 상부면에 반대되는 하부면을 갖는 소자 몸체들과, 상기 소자 몸체들을 구분하는 칩 절단 영역이 형성된 웨이퍼를 준비하는 단계;
    (b) 상기 소자 몸체의 상기 입출력 패드에 근접한 측부를 관통하도록 접속 구멍을 형성하는 단계;
    (c) 상기 접속 구멍으로부터 연장되도록 상기 소자 몸체의 하부면을 제거하여 접속 홈을 형성하는 단계;
    (d) 상기 접속 홈으로부터 연장되도록 상기 소자 몸체의 하부면을 제거하여 단자 홈을 형성하는 단계;
    (e) 상기 접속 구멍, 상기 접속 홈 및 상기 단자 홈의 내벽에 절연성 보호 피막을 형성하는 단계;
    (f) 상기 입출력 패드와 연결되도록 상기 접속 구멍과 상기 접속 홈 내에 금속 물질을 충전시켜 금속 배선층을 형성하는 단계;
    (g) 상기 금속 배선층과 접촉하도록 상기 단자 홈에 외부 접속 단자를 형성하는 단계;
    (h) 상기 입출력 패드와 상기 금속 배선층이 보호되도록 상기 외부 접속 단자를 제외한 상기 소자 몸체의 양면에 절연층을 형성하는 단계; 및
    (i) 상기 칩 절단 영역을 따라서 상기 웨이퍼를 절단하는 단계;를 포함하는 것을 특징으로 하는 소자 몸체의 하부면을 제거하여 형성된 외부 접속 단자를 갖는 웨이퍼 레벨 반도체 소자의 제조 방법.
  2. 제 1항에 있어서, 상기 외부 접속 단자는 솔더 볼인 것을 특징으로 하는 소자 몸체의 하부면을 제거하여 형성된 외부 접속 단자를 갖는 웨이퍼 레벨 반도체 소자의 제조 방법.
  3. 제 1항에 있어서, 상기 외부 접속 단자는 금속 범프인 것을 특징으로 하는 소자 몸체의 하부면을 제거하여 형성된 외부 접속 단자를 갖는 웨이퍼 레벨 반도체 소자의 제조 방법.
  4. 제 1항에 있어서, 상기 (h) 단계 또는 상기 (i) 단계 다음에,
    (j) 상기 입출력 패드가 노출되도록 상기 입출력 패드 상의 상기 절연층을 제거하는 단계;를 더 포함하는 것을 특징으로 하는 소자 몸체의 하부면을 제거하여 형성된 외부 접속 단자를 갖는 웨이퍼 레벨 반도체 소자의 제조 방법.
  5. 입출력 패드가 형성된 상부면과 상기 상부면에 반대되는 하부면을 갖고, 상기 입출력 패드에 근접한 측부를 관통하는 접속 구멍, 상기 접속 구멍으로부터 연장되도록 상기 하부면이 제거되어 형성된 접속 홈, 상기 접속 홈으로부터 연장되도록 상기 하부면이 제거되어 형성된 단자 홈이 형성된 소자 몸체;
    상기 접속 구멍, 상기 접속 홈 및 상기 단자 홈의 내벽에 형성된 절연성 보호 피막;
    상기 입출력 패드와 연결되도록 상기 접속 구멍과 상기 접속 홈 내에 금속 물질을 충전시켜 형성된 금속 배선층;
    상기 금속 배선층과 접촉하도록 상기 단자 홈에 형성된 외부 접속 단자; 및
    상기 입출력 패드와 상기 금속 배선층이 보호되도록 상기 외부 접속 단자를 제외한 상기 소자 몸체의 양면에 형성된 절연층;을 포함하는 것을 특징으로 하는 소자 몸체의 하부면을 제거하여 형성된 외부 접속 단자를 갖는 웨이퍼 레벨 반도체 소자.
  6. 제 5항에 있어서, 상기 외부 접속 단자는 솔더 볼인 것을 특징으로 하는 소자 몸체의 하부면을 제거하여 형성된 외부 접속 단자를 갖는 웨이퍼 레벨 반도체 소자.
  7. 제 5항에 있어서, 상기 외부 접속 단자는 금속 범프인 것을 특징으로 하는 소자 몸체의 하부면을 제거하여 형성된 외부 접속 단자를 갖는 웨이퍼 레벨 반도체 소자.
  8. 제 5항에 있어서, 상기 입출력 패드가 노출되도록 상기 입출력 패드 상의 상기 절연층을 제거하는 것을 특징으로 하는 소자 몸체의 하부면을 제거하여 형성된 외부 접속 단자를 갖는 웨이퍼 레벨 반도체 소자.
KR1020050089791A 2005-09-27 2005-09-27 소자 몸체의 하부면을 제거하여 형성된 외부 접속 단자를갖는 웨이퍼 레벨 반도체 소자 및 그의 제조 방법 KR20070035205A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050089791A KR20070035205A (ko) 2005-09-27 2005-09-27 소자 몸체의 하부면을 제거하여 형성된 외부 접속 단자를갖는 웨이퍼 레벨 반도체 소자 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050089791A KR20070035205A (ko) 2005-09-27 2005-09-27 소자 몸체의 하부면을 제거하여 형성된 외부 접속 단자를갖는 웨이퍼 레벨 반도체 소자 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
KR20070035205A true KR20070035205A (ko) 2007-03-30

Family

ID=43656423

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050089791A KR20070035205A (ko) 2005-09-27 2005-09-27 소자 몸체의 하부면을 제거하여 형성된 외부 접속 단자를갖는 웨이퍼 레벨 반도체 소자 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR20070035205A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8450856B2 (en) 2010-12-16 2013-05-28 Samsung Electronics Co., Ltd. Semiconductor device and method of forming the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8450856B2 (en) 2010-12-16 2013-05-28 Samsung Electronics Co., Ltd. Semiconductor device and method of forming the same
US9196505B2 (en) 2010-12-16 2015-11-24 Samsung Electronics Co., Ltd. Semiconductor device and method of forming the same

Similar Documents

Publication Publication Date Title
US8053898B2 (en) Connection for off-chip electrostatic discharge protection
CN102332435B (zh) 电子元件及其制作方法
JP5143451B2 (ja) 半導体装置及びその製造方法
JP4934053B2 (ja) 半導体装置およびその製造方法
US10032705B2 (en) Semiconductor package and manufacturing method thereof
US9123626B1 (en) Integrated passive flip chip package
KR100565961B1 (ko) 3차원 적층 칩 패키지 제조 방법
JP2008311599A (ja) モールド再構成ウェハー、これを利用したスタックパッケージ及びその製造方法
KR20130053338A (ko) Ｔｓｖ 구조를 구비한 집적회로 소자
TWI551199B (zh) 具電性連接結構之基板及其製法
EP2919265B1 (en) Semiconductor package and its manufacturing method
TWI556379B (zh) 半導體封裝件及其製法
US20120083096A1 (en) Semiconductor device having a simplified stack and method for manufacturing tehreof
CN109216209B (zh) 集成电路封装件及其形成方法
US9941220B2 (en) Integrated circuit
JP2004342861A (ja) チップ状電子部品及び擬似ウェーハ、これらの製造方法、並びに電子部品の実装構造
CN112310023A (zh) 晶片结构及其制造方法
US20080142964A1 (en) Tubular-shaped bumps for integrated circuit devices and methods of fabrication
KR101060842B1 (ko) 반도체 패키지의 제조 방법
JP2013247139A (ja) 半導体装置及びその製造方法
US20050258536A1 (en) Chip heat sink device and method
KR102507961B1 (ko) 반도체 칩 스택 배열체 및 이러한 반도체 칩 스택 배열체를 제조하기 위한 반도체 칩
KR100805503B1 (ko) 반도체 장치 및 그 제조 방법, 회로 기판, 및 전자기기
US9691693B2 (en) Carrier-less silicon interposer using photo patterned polymer as substrate
US11823991B2 (en) Frames stacked on substrate encircling devices and manufacturing method thereof

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination