TW201306678A - 貫通配線基板、電子元件封裝體、及電子零件（一） - Google Patents

貫通配線基板、電子元件封裝體、及電子零件（一） Download PDF

Info

Publication number
TW201306678A
TW201306678A TW101116874A TW101116874A TW201306678A TW 201306678 A TW201306678 A TW 201306678A TW 101116874 A TW101116874 A TW 101116874A TW 101116874 A TW101116874 A TW 101116874A TW 201306678 A TW201306678 A TW 201306678A
Authority
TW
Taiwan
Prior art keywords
wiring
substrate
main surface
electronic component
wirings
Prior art date
Application number
TW101116874A
Other languages
English (en)
Other versions
TWI439192B (zh
Inventor
Satoshi Yamamoto
Hiroyuki Wakioka
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Publication of TW201306678A publication Critical patent/TW201306678A/zh
Application granted granted Critical
Publication of TWI439192B publication Critical patent/TWI439192B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/005—Constructional details common to different types of electric apparatus arrangements of circuit components without supporting structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本發明之貫通配線基板，包含有：單一基板，係具有第一主面及第二主面者；及多數貫通配線，係具有相互平行延伸之第一部位，並連結前述第一主面及前述第二主面者，且相鄰之前述貫通配線，設置成其相對前述第一主面及前述第二主面之至少其中之一為垂直延伸而貫穿前述第一部位之中心之假想軸，相互平行且分隔。

Description

貫通配線基板、電子元件封裝體、及電子零件(一) 發明領域
本發明係有關於一種具有貫通配線之貫通配線基板、使用該貫通配線基板之電子元件封裝體、及電子零件，且該貫通配線基板可實現電子元件、光學元件、MEMS(微機電系統)元件等之高密度封裝，或將該等元件系統化於一封裝體內之SiP(系統級封裝)。
發明背景
近年來，隨著行動電話等電子機器之高功能化，用於該等電子機器之電子元件等也因而須具有再上一層之高速化、高功能化。為實現這些需求，其技術開發不僅止於元件自身之高速化、高功能化，還必須著眼元件之封裝體由於配線圖案之微細化等造成之配線高密度化。實現高密度封裝之技術，已有人提出使用微細貫通配線以積層封裝晶片之三維封裝，或者使用形成有貫通配線之貫通配線基板之SiP。為實現三維封裝和SiP而用之貫通配線或貫通配線基板之形成技術目前正興盛地開發研究中。
具有形成於與基板主面垂直之方向之習知貫通配線之貫通配線基板，當配置成積層多個基板時，因接合外力造成之損傷常導致貫通配線電極脫落或界面剝離。
為解決此問題，日本專利公報第3896038號揭示一具有相對與基板主面垂直之方向傾斜形成之貫通配線之貫通配 線基板。
前述貫通配線基板使用多數貫通配線進行更高密度三維封裝時，有技術上的難題。
利用示意顯示習知貫通配線基板一構成例之第13~15圖來進行說明。在此，第13圖係顯示於習知貫通配線基板表面排列配置多數端子群之狀態之平面圖。第14圖係沿第13圖之M4-M4線截取之截面圖，第15圖係沿第13圖之N4-N4線截取之截面圖。
如第13及14圖所示，其構造係等間隔排列配置於基板110之第一主面110a之多數端子130A、130B、130C…，與排列配置於基板110之第二主面110b之多數端子130A’、130B’、130C’…，藉貫通配線120A’、120B’、120C’…電連接成端子標號對應之狀態。具體而言，在基板110之第二主面110b，多數端子130A’、130B’、130C’…以與端子130A、130B、130C…相同之佈置來配置。第二主面110b之多數端子130A’、130B’、130C’…之位置於X方向上，與端子130A、130B、130C…之位置不同。在此，如第15圖所示貫通配線之線徑R固定，且相鄰貫通配線間之距離(貫通配線之邊緣間之距離)L也固定。
此時，自第15圖清楚可見，在基板110內部，貫通配線20A、120B、120於基板厚度方向上，直線狀等間隔排列，且隨著貫通配線之數量增加，基板110之厚度也增加。然而，為求維持相鄰貫通配線間之電絕緣性，避免相互干擾之錯亂，不能無限制地縮小貫通配線分隔之距離L。因此， 隨著封裝之元件之端子數增加，貫通配線之數量也增加時，基板厚度就會隨之增加。基板厚度如此增加，就高密度封裝之小型化、薄型化而言，並不適宜。
發明概要
本發明係用以解決前述習知課題而作成者，第一目的在於提供一種貫通配線基板，係即使貫通配線之數量增加，仍可抑制基板厚度之增加，且配線構造之設計自由度高，並可達成小型且高密度之三維封裝者。
又，本發明之第二目的在於提供一種電子元件封裝體，係配線構造之設計自由度高，並可達成小型且高密度之三維封裝者。
又，本發明之第三目的在於提供一種電子零件，係配線構造之設計自由度高，並可達成小型且高密度之三維封裝者。
為達成前述目的，本發明第1態樣之貫通配線基板，包含有：單一基板，係具有第一主面及第二主面者；及多數貫通配線，係具有相互平行延伸設置之第一部位，並連結前述第一主面及前述第二主面者，且彼此相鄰之前述貫通配線，設置成其相對前述第一主面及前述第二主面之至少其中之一為垂直延伸而貫穿前述第一部位之中心之假想軸，相互平行且分隔。
依本發明第1態樣之貫通配線基板，相鄰之前述貫通配線錯開配置成當假定相對前述基板之主面為垂直並貫穿前 述第一部位之中心之軸(假想軸)時，兩者之軸相互平行且分隔。因此，相較於貫通配線排列配置成與本發明第1態樣相同數量之貫通配線以相同間隔分隔且未於相對主面為垂直之方向上錯開之構造，本發明第1態樣之貫通配線基板可抑制貫通配線之基板之厚度增加。於是，依本發明，可提供一種貫通配線基板，係即使貫通配線之數量增加，仍可抑制基板厚度之增加，具有配線構造之設計自由度高，並可達成小型且高密度之三維封裝之貫通配線者。
本發明第1態樣之貫通配線基板，宜前述第一部位配置成相對前述第一主面及前述第二主面之至少其中之一為略平行。
依此，由於第一部位之位置相對基板之深度方向恆為固定，所以可有效抑制基板在厚度方向之增加。
本發明第1態樣之貫通配線基板，宜前述貫通配線具有形成前述第一部位之兩端之第二部位及第三部位，且前述第二部位之長向相對前述第一主面為略垂直，且前述第三部位之長向相對前述第二主面為略垂直。
依此，即使當基板原本之厚度不均一時，或者前述基板之研磨步驟之加工精度造成厚度不均一時，因為設在前述貫通配線基板之主面之開口部之位置不會變動，所以可精度佳地確實形成前述貫通配線。
本發明第1態樣之貫通配線基板，宜前述多數貫通配線之長度相互略同。
依此，可使多數貫通配線之電阻略均一。即，由於可 抑制貫通配線間之配線電阻之不均一，所以本發明可促進封裝於貫通配線基板之元件之電氣特性穩定。
本發明第1態樣之貫通配線基板，宜於前述第一主面設有墊件，用以電連接構成前述貫通配線之前述第二部位，且於前述第二主面設有墊件，用以電連接構成前述貫通配線之前述第三部位。
依此，例如當於貫通配線基板之兩面封裝元件時，前述元件之電極與前述墊件電連接而無須藉由表面配線，所以基板與元件(電子零件)之間之連接容易，且可以幾乎最短距離連結兩元件之電極間。又，依本發明，例如即使使用電極以任何佈置狀態高密度配置之小型元件，仍可自由設計變更以使前述墊件對應元件之電極位置，所以可將小型元件封裝於貫通配線基板。
本發明第1態樣之貫通配線基板，宜前述基板具有冷卻該基板之冷卻部。
依此，例如即使高密度配置電極且發熱量大之元件封裝於貫通配線基板時，仍可有效降低溫度上升情形。
本發明第2態樣之電子元件封裝體，包含有：前述第1態樣之貫通配線基板；及電子元件，係封裝在前述貫通配線基板之前述第一主面及前述第二主面之至少其中之一者。
依此，可促進具有前述電子元件封裝體之電子裝置之薄型化、小型化、高速化等等。
本發明第2態樣之電子元件封裝體，宜前述貫通配線基板之前述貫通配線具有形成前述第一部位之兩端之第二部 位及第三部位，且前述第二部位之端部及前述第三部位之端部之至少其中之一，配置在與前述電子元件之端子相對向之位置，且前述電子元件之前述端子，與前述第二部位之前述端部及前述第三部位之前述端部之至少其中之一電連接。
依此，封裝於貫通配線基板之元件之電極與前述墊件電連接而無須藉由表面配線，所以即使使用電極以任何佈置狀態高密度配置之小型元件，仍可自由連接元件之電極與前述墊件。又，當元件封裝於基板之兩面時，可將前述第二部位及第三部位之端部，配置成相對其個別之元件之端子且與該等端子電連接，所以可以幾乎最短距離連結兩元件之電極間，於是能提供小型且高性能之電子元件封裝體。
本發明第3態樣之電子零件，係至少包含有前述第2態樣之電子元件封裝體者。
依此，可促進包含有前述電子元件封裝體之電子裝置(電子零件)之薄型化、小型化、高速化等等。
依本發明，即使貫通配線之數量增加，仍可抑制基板厚度之增加，且配線構造之設計自由度高，並可達成小型且高密度之三維封裝。
又，依本發明，可提供一種配線構造設計之自由度高，小型且可高密度三維封裝之電子元件封裝體。
又，依本發明，可提供一種配線構造設計之自由度高，小型且可高密度三維封裝之電子零件。
圖式簡單說明
第1圖係示意顯示本發明貫通配線基板之第1實施態樣 之平面圖。
第2圖係沿第1圖之M1-M1線截取之截面圖。
第3圖係沿第1圖之N1-N1線截取之截面圖。
第4圖係用以說明本發明貫通配線基板之第1實施態樣中貫通配線配置之放大截面圖。
第5圖係示意顯示本發明貫通配線基板之第2實施態樣之截面圖。
第6圖係示意顯示本發明貫通配線基板之第4實施態樣之平面圖。
第7圖係沿第6圖之M2-M2線截取之截面圖。
第8圖係沿第6圖之N2-N2線截取之截面圖。
第9A圖係示意顯示貫通配線基板之製造方法之步驟之截面圖。
第9B圖係示意顯示貫通配線基板之製造方法之步驟之截面圖。
第9C圖係示意顯示貫通配線基板之製造方法之步驟之截面圖。
第9D圖係示意顯示貫通配線基板之製造方法之步驟之截面圖。
第10圖係示意顯示本發明電子元件封裝體之一例之平面圖。
第11圖係沿第10圖之M3-M3線截取之截面圖。
第12圖係沿第10圖之N3-N3線截取之截面圖。
第13圖係示意顯示習知貫通配線基板之一例之平面圖。
第14圖係沿第13圖之M4-M4線截取之截面圖。
第15圖係沿第13圖之N4-N4線截取之截面圖。
較佳實施例之詳細說明
以下，配合參照圖式，說明本發明貫通配線基板之較佳實施態樣。
(第1實施態樣)
第1~4圖係示意顯示本發明貫通配線基板之第1實施態樣一構成例之圖。在此，第1圖係顯示本發明貫通配線基板之第1實施態樣中，於表面配置多數端子群之狀態之平面圖。又，第2圖係沿第1圖之M1-M1線截取之截面圖，第3圖及第4圖係係沿第1圖之N1-N1線截取之截面圖。
此貫通配線基板1A(1)包含有多數貫通配線20A、20B、20C...(20)，用以連結構成單一基板10之主面(第一主面10a及第二主面10b)。
基板10之材料例舉如玻璃、塑膠、陶瓷等絕緣體或矽(Si)等半導體。使用半導體基板作為基板10之材料時，宜於貫通孔21之內壁或主面等形成絕緣層，以確保貫通配線20與基板10之間之電絕緣性。使用絕緣性基板作為基板10之材料時，由於無須再於貫通孔21之內壁形成絕緣層，所以更為適合。
貫通孔21具有開口於基板10之一主面(第一主面)10a之第一開口部21a，及開口於基板10之另一主面(第二主面)10b之第二開口部21b，且該貫通孔21之內部配置有導體22。由該導體22構成貫通配線20。貫通配線20具有第一部位24(部 位α)、第二部位25(部位β)、及第三部位26(部位γ)。以第一部位24之長向相對前述基板10之主面為略平行狀態，第一部位24延伸於前述基板10之內部。第二部位25及第三部位26位於第一部位24之兩端。換言之，第二部位25構成貫通配線20之第一端部(一端部)，而第三部位26構成貫通配線20之第二端部(另一端部)。即，第二部位25之端部(第一端部)位於第一主面10a(露出於面臨第一主面10a之空間)，第三部位26(第二端部)位於第二主面10b(露出於面臨第二主面10b之空間)。
第一部位24與第二部位25藉由彎曲部28連接。第一部位24與第三部位26藉由彎曲部29連接。彎曲部28、29之形狀並無特別限定。彎曲部在其縱截面上亦可係具有角之形狀，或者亦可係未具有角之略圓弧狀。就高速傳輸之觀點而言，使用未具有角之略圓弧狀彎曲部更為適宜。
又，第二部位25及第三部位26之長向，宜各自相對前述主面10a、10b為略垂直。第二部位25之長向相對第一主面10a為略垂直，第三部位26相對第二主面10b為略垂直。依此，即使當基板10之原本厚度不均一時，或者前述基板10之研磨步驟之加工精度造成厚度不均一時，設在基板10之主面之開口部21a、21b之位置仍不會變動。因此，可精度佳地確實形成貫通配線20。
用於貫通配線20之導體22，例舉如銅(Cu)或鎢(W)等金屬、金錫(Au-Sn)等合金、或者聚矽等非金屬之導體。作為將導體充填至貫通孔21之方法或形成導體之膜之方法，可適當使用鍍敷法、熔融金屬充填法、CVD(化學氣相沈積 法)、超臨界成膜法等等。
貫通配線基板1A(1)於表面排列配置有多數端子群。配置於基板10之第一主面10a(第一主面10a側)之多數端子，與配置於基板10另一第二主面10b(第二主面10b側)之多數端子藉由多數貫通配線20而電連接。
例如第1圖及第2圖所示，於基板10之第一主面10a，配置有以等間隔排列之第一端子群30A、30B、30C...。於基板10之第二主面10b，配置有與第一端子群相同之佈置，且在第二主面10b之位置於X方向上相異排列之第二端子群30A’、30B’、30C’...。此外，第一端子群30A、30B、30C...與第二端子群30A’、30B’、30C’...，藉由貫通配線20A、20B、20C...電連接成分別之端子標號對應。
即，第一端子30A與第二端子30A’藉由貫通配線20A電連接。又，第一端子30B與第二端子30B’藉由貫通配線20B電連接。又，第一端子30C與第二端子30C’藉由貫通配線20C電連接。
然後，如第3圖所示，於本發明第1實施態樣之貫通配線基板1A(1)，相鄰之貫通配線20A、20B、20C...(20)設置成其相對前述基板10之主面(第一主面10a及第二主面10b)為垂直延伸而貫穿前述第一部位24之中心之假想軸S1、S2，相互平行且分隔。在此，多數軸S1、S2係於貫通配線基板1A(1)假定之軸。又，第3圖顯示第一部位24之橫截面，假想軸S1、S2貫穿第一部位24之橫截面之中心。
以下，敘述貫通配線20A與貫通配線20B之間關係，用 以說明相鄰貫通配線之位置關係。例如第3圖所示，貫通配線20A之軸S1(假想軸)與貫通配線20B之軸S2(假想軸)，相互平行且分隔。即，在本發明第1實施態樣之貫通配線基板1，配置有貫通配線20A、20B，俾至少相鄰配線之貫通配線20A、20B之位置相互錯開。
如第4圖之放大截面圖所示，相鄰貫通配線20A、20B其中之一之貫通配線(20B)配置成自相對主面為垂直之方向偏移角度θ。在此，貫通配線20A、20B之線徑R為固定。又，相鄰貫通配線20A、20B分隔之距離(相鄰貫通配線相互接近之邊緣分隔之距離)以L顯示，該距離為固定。此時，維持相鄰貫通配線20A、20B間之距離L之狀態，貫通配線20B設在自相對主面為垂直之方向偏移角度θ之位置。基板10之厚度方向(相對主面為垂直之方向)之長度，外觀上減少(1-cosθ)L。依此，相較於與本實施態樣相同數量之貫通配線20分隔相同距離L，且未自相對主面為垂直之方向錯開排列貫通配線之構造(於垂直方向上配列相鄰貫通配線20A、20B)，可有效抑制基板10厚度之增加。
因此，本發明第1實施態樣中，即使貫通配線之數量增加，仍可抑制基板厚度之增加，並可達成高密度三維封裝或電子元件封裝體之薄型化。
(第2實施態樣)
接著，說明本發明第2實施態樣。
如第5圖所示，在本發明第2實施態樣之貫通配線基板1A(1)，亦可分別於前述基板10之主面10a、10b設置墊件2、 3，用以與構成前述貫通配線20之前述第一部位25及前述第三部位26電連接。當於貫通配線基板1A(1)之兩面封裝元件時，前述元件之電極與前述墊件電連接而無須藉由表面配線，所以即使使用電極以任何佈置狀態高密度配置之小型元件，仍可將小型元件與貫通配線基板連接。
又，在貫通配線基板1A(1)，宜前述貫通配線20A、20B、20C...之長度相互略同。依此，可使多數貫通配線20A、20B、20C...之電阻略均一，提高封裝於貫通配線基板1A(1)之元件之電氣特性。又，亦可抑制當訊號高速傳輸時，在多數貫通配線發生線路延遲不均一之情形。
(第3實施態樣)
接著，說明本發明第3實施態樣。
又，在貫通配線基板1A(1)，亦可前述基板10具有冷卻該基板10之冷卻部。
此種冷卻基板10之冷卻部，例舉如第5圖所示，供冷卻用流體流通之流路40。依此，藉著使冷媒流通前述流路40，則即使是於貫通配線基板封裝發熱量大之元件時，仍可有效降低溫度上升情形。
流路40於流路40兩端具有冷卻用流體出入之出入口40a、40b。亦可設置多數流路40。又，流路40亦可設成蛇形狀，俾一條流路40便可冷卻基板10整體。又，流路40之出入口40a、40b亦可開口於基板10之主面。
又，流路40之圖案(路徑)或截面形狀並不限於前述構造，而是可適當進行設計。不過，較佳地，流路40於三維 空間上在與面平行之方向或厚度方向保持預定間隔，以免連通具有貫通配線20之貫通孔21。
可藉由與用以形成配置貫通配線20之貫通孔21之方法，形成流路40。此時，較佳地，當形成供貫通配線20形成之貫空孔21時，同時形成進行形成作為流路40用之貫通孔。若同時形成貫通配線20之貫通孔21與作為流路40用之貫通孔，便可簡略製程，使成本降低。又，還可輕易控制貫通孔21與流路40之間位置關係，避免貫通孔21與流路40出錯而連通。
(第4實施態樣)
接下來，說明本發明第4實施態樣。
本發明亦適用於構造係基板表面之多數端子之配置，自第一主面及第二主面之垂直方向觀看，不僅於X軸方向不同，多數端子之配置於Y軸方向也不同。
在此，第6圖係顯示在本發明第4實施態樣之貫通配線基板1B(1)，於表面排列配置多數端子群之狀態之平面圖。又，第7圖係沿第6圖之M2-M2線截取之截面圖，第8圖係沿第6圖之N2-N2線截取之截面圖。
第4實施態樣之貫通配線基板1B(1)，第6圖及第8圖所示貫通配線之配置，自垂直方向觀看第一主面及第二主面，並非是一貫通配線迂迴繞另一貫通配線之配置(參照第1圖)。具體而言，相鄰貫通配線20A、20B、20C相對X軸方向及Y軸方向傾斜地延伸。依此，相鄰貫通配線20A、20B、20C配置成相互錯開(必然)。因此，如第8圖所示，於基板 10沿垂直方向形成貫通配線到達期望深度，便可實現本發明第4實施態樣之貫通配線基板1B(1)。又，未使用如第1圖所示迂迴繞一貫通配線以配置另一貫通配線之構造，所以可以較第1圖貫通配線短之距離連結第一主面與第二主面。
接著，說明前述貫通配線基板1A(1)之製造方法。
第9A圖~第9D圖係示意顯示貫通配線基板1A(1)之製造方法之步驟順序之截面圖。本實施態樣中，使用厚度500μm之玻璃(石英)基板作為基材。又，本實施態樣之微細孔之製造方法，係使用雷射將石英基板一部分改質後，藉蝕刻法除去改質之部分。
首先，如第9A圖所示，對石英形成之基板10照射雷射光80以於基板10內形成改質部82，該雷射光照射處是將藉後續步驟形成至少微細孔之處。本實施態樣中，使用飛秒雷射作為雷射光80，對基板10內部照射雷射光束以形成焦點81，獲得例如具有數μm~數十μm之直徑之改質部。此時，藉著控制焦點81與基板位置，可形成各種形狀之改質部82。另，形成微細孔之基板10並不限於石英基板，也可使用例如藍寶石等絕緣基板10，或具有含鹼成分等這類其他成分之玻璃基板。玻璃基板之厚度亦可在約150μm~1mm之範圍內適當設定。
接著，如第9B圖所示，將形成有改質部82之基板10浸漬於倒入容器90內之預定藥液91中。依此，改質部82藉藥液被濕蝕刻而自基板10內被除去。於是，如第9C圖所示，存在有改質部82之部分，可形成微細孔83(貫通孔21)。本實 施態樣中，使用主成分為氟酸之酸溶液作為藥液。
本實施態樣所用蝕刻方式，係利用改質部82較未改質部分快許多被蝕刻之現象，最後可形成具有依循改質部82之形狀之微細孔83。本實施態樣中，微細孔83之孔徑為50μm。另，藥液並不限於氟酸，還可使用例如於氟酸添加適量硝酸等之硝酸系混合酸等，或氫氧化鉀溶液此類鹼溶液等。又，微細孔之孔徑，可因應貫通配線用途而在約10μm~300μm之範圍內適當設定。此外，藉前述方法形成之微細孔83，並不限於貫通基板10之貫通孔，亦可是未貫通基板10之非貫通孔。
藉前述方法，可形成於石英構成之基板10內部具有三維自由構造之微細孔83。
然後，如第9D圖所示，於微細孔83之內部充填導電性物質84(導體22)。本實施態樣中，係使用金錫(Au-Sn)作為導電性物質84(導體22)，且藉熔融金屬充填法充填於微細孔內部。熔融金屬充填法，係利用壓力差而可在短時間內氣密性佳地充填微細孔內部之方法。另，本實施態樣係使用金錫(Au-Sn)作為充填金屬，不過並不限於此。可使用具有不同組成之金錫合金或錫(Sn)、銦(In)等金屬，以及錫鉛(Sn-Pb)系、錫(Sn)基、鉛(Pb)基、金(Au)基、銦(In)基、鋁(Al)基等焊料。又，充填方法雖是使用熔融金屬吸入法，不過不限於此，也可適當使用鍍敷法之金屬充填、CVD(化學氣相沈積法)、超臨界成膜法之金屬膜形成法、印刷法之導電性糊充填法，或者組合該等方法之方法等。
藉以上方法，可提供具有多數貫通配線20之貫通配線基板1A(1)。
另，前述實施態樣中，採用微細孔83貫通基板10之構造，不過本發明並不限於此構造。舉例而言，亦可先於基板10形成非貫通孔之微細孔83，再將金屬充填於微細孔後，研磨基板10以形成貫通配線20。
(電子元件封裝體)
接著，說明使用前述本發明貫通配線基板1A(1)之電子元件封裝體。
第10圖~第12圖係示意顯示本發明電子元件封裝體之實施態樣(構成例)之平面圖。又，第11圖係沿第10圖之M3-M3線截取之截面圖。第12圖係沿第10圖之N3-N3線截取之截面圖。
此電子元件封裝體50係於貫通配線基板1之至少一主面封裝電子元件。如前述，至少相鄰貫通配線20相互錯開配置於貫通配線基板1，所以即使貫通配線之數量增加，仍可抑制基板10之厚度增加。藉此，可促進具有前述電子元件封裝體之電子裝置之薄型化、小型化、高速化等等
此電子元件封裝體50包含有：貫通配線基板1，係具有貫通配線20者，且該貫通配線20是於形成在基板10之貫通孔21充填導體或形成導體之膜；第一元件51，係配置於基板10之第一主面10a者；及第二元件53，係配置於基板10之第二主面10b側者。第一元件51之電極配置與第二元件53之電極配置是相互不同。
藉貫通配線基板1，配置於基板10之第一主面10a之第一元件51之多數電極52A、52B、52C...與配置於基板10之第二主面10b之第二元件53之多數電極54A、54B、54C...，藉由多數貫通配線20A、20B、20C...而電連接。
元件51、53可例舉如記憶體(記憶構件)和邏輯(邏輯構件)等積體電路(IC)、感測器等MEMS(微機電系統)元件、發光部件和受光部件等光學元件。元件51、53之電極配置若不相同，元件51、53之功能可相異或相同。尤其係以高密度集積異質元件，可實現三維系統級封裝(SiP)。
又，如第11圖所示，在電子元件封裝體50，露出之第二部位25之端部及第三部位26之端部之至少其中之一，配置於相對所封裝元件51、53之電極52、54之位置。前述元件51、53之電極與前述第二部位25之端部及第三部位26之端部之至少其中之一，宜電連接。依此，封裝於貫通配線基板1之兩面之元件51之電極52(52A、52B、52C)與元件53之電極54(54A、54B、54C)，可電連接而無須藉由表面配線，所以即使是電極以任何佈置狀態高密度配置之小型元件，仍可自由連接電極52與電極54。
(電子零件)
本發明之電子零件，至少包含有前述本發明之電子元件封裝體50。依此，依此，可促進包含有前述電子元件封裝體之電子裝置(電子零件)之薄型化、小型化、高速化等等。
以上，說明關於本發明之貫通配線基板、電子元件封裝體及電子零件，不過本發明技術範圍並不限於前述實施態 樣，而是可在未脫離本發明主旨之範圍內，加入各種變更。
本發明廣泛適用於具有貫通配線之貫通配線基板，及使用該貫通配線基板之電子元件封裝體、電子零件。
1,1A,1B‧‧‧貫通配線基板
10‧‧‧基板
10a,110a‧‧‧第一主面
10b,110b‧‧‧第二主面
2,3‧‧‧墊件
20‧‧‧貫通配線
20A,20B,20C,120A’,120B’,120C’‧‧‧貫通配線
21‧‧‧貫通孔
21a,21b‧‧‧開口部
22‧‧‧導體
24‧‧‧第一部位
25‧‧‧第二部位
26‧‧‧第三部位
28,29‧‧‧彎曲部
30A,30B,30C‧‧‧第一端子
30A’,30B’,30C’‧‧‧第二端子
40‧‧‧流路
40a,40b‧‧‧出入口
50‧‧‧電子元件封裝體
51‧‧‧第一元件
52A,52B,52C,54A,54B,54C‧‧‧電極
53‧‧‧第二元件
80‧‧‧雷射光
81‧‧‧焦點
82‧‧‧改質部
83‧‧‧微細孔
84‧‧‧導電性物質
90‧‧‧容器
91‧‧‧藥液
130A,130B,130C,130A’,130B’,130C’‧‧‧端子
S1,S2‧‧‧軸(假想軸)
第1圖係示意顯示本發明貫通配線基板之第1實施態樣之平面圖。
第2圖係沿第1圖之M1-M1線截取之截面圖。
第3圖係沿第1圖之N1-N1線截取之截面圖。
第4圖係用以說明本發明貫通配線基板之第1實施態樣中貫通配線配置之放大截面圖。
第5圖係示意顯示本發明貫通配線基板之第2實施態樣之截面圖。
第6圖係示意顯示本發明貫通配線基板之第4實施態樣之平面圖。
第7圖係沿第6圖之M2-M2線截取之截面圖。
第8圖係沿第6圖之N2-N2線截取之截面圖。
第9A圖係示意顯示貫通配線基板之製造方法之步驟之截面圖。
第9B圖係示意顯示貫通配線基板之製造方法之步驟之截面圖。
第9C圖係示意顯示貫通配線基板之製造方法之步驟之截面圖。
第9D圖係示意顯示貫通配線基板之製造方法之步驟之截面圖。
第10圖係示意顯示本發明電子元件封裝體之一例之平面圖。
第11圖係沿第10圖之M3-M3線截取之截面圖。
第12圖係沿第10圖之N3-N3線截取之截面圖。
第13圖係示意顯示習知貫通配線基板之一例之平面圖。
第14圖係沿第13圖之M4-M4線截取之截面圖。
第15圖係沿第13圖之N4-N4線截取之截面圖。
1,1A‧‧‧貫通配線基板
10‧‧‧基板
10a‧‧‧第一主面
10b‧‧‧第二主面
20A,20B,20C‧‧‧貫通配線
24‧‧‧第一部位
S1,S2‧‧‧軸(假想軸)

Claims (9)

  1. 一種貫通配線基板，包含有：單一基板，係具有第一主面及第二主面者；及多數貫通配線，係具有相互平行延伸設置之第一部位，並連結前述第一主面及前述第二主面者，且彼此相鄰之前述貫通配線，設置成其相對前述第一主面及前述第二主面之至少其中之一為垂直延伸而貫穿前述第一部位之中心之假想軸，相互平行且分隔。
  2. 如申請專利範圍第1項之貫通配線基板，其中前述第一部位配置成相對前述第一主面及前述第二主面之至少其中之一為略平行。
  3. 如申請專利範圍第1項之貫通配線基板，其中前述貫通配線具有形成前述第一部位之兩端之第二部位及第三部位，且前述第二部位之長向相對前述第一主面為略垂直，且前述第三部位之長向相對前述第二主面為略垂直。
  4. 如申請專利範圍第1~3項中其中任一項之貫通配線基板，其中前述多數貫通配線之長度相互略同。
  5. 如申請專利範圍第1~3項中其中任一項之貫通配線基板，其中於前述第一主面設有墊件，用以電連接構成前述貫通配線之前述第二部位，且於前述第二主面設有墊件，用以電連接構成前述貫通配線之前述第三部位。
  6. 如申請專利範圍第1~3項中其中任一項之貫通配線基板，其中前述基板具有冷卻該基板之冷卻部。
  7. 一種電子元件封裝體，包含有： 申請專利範圍第1~6項中其中任一項之貫通配線基板；及電子元件，係封裝在前述貫通配線基板之前述第一主面及前述第二主面之至少其中之一者。
  8. 如申請專利範圍第7項之電子元件封裝體，其中前述貫通配線基板之前述貫通配線具有形成前述第一部位之兩端之第二部位及第三部位，且前述第二部位之端部及前述第三部位之端部之至少其中之一，配置在與前述電子元件之端子相對向之位置，且前述電子元件之前述端子，與前述第二部位之前述端部及前述第三部位之前述端部之至少其中之一電連接。
  9. 一種電子零件，係至少包含有申請專利範圍第7或8項之電子元件封裝體者。
TW101116874A 2011-05-12 2012-05-11 貫通配線基板、電子元件封裝體、及電子零件（一） TWI439192B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011107580 2011-05-12

Publications (2)

Publication Number Publication Date
TW201306678A true TW201306678A (zh) 2013-02-01
TWI439192B TWI439192B (zh) 2014-05-21

Family

ID=47139316

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101116874A TWI439192B (zh) 2011-05-12 2012-05-11 貫通配線基板、電子元件封裝體、及電子零件（一）

Country Status (5)

Country Link
US (1) US20130335936A1 (zh)
JP (2) JPWO2012153842A1 (zh)
CN (1) CN103430636A (zh)
TW (1) TWI439192B (zh)
WO (1) WO2012153842A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6449132B2 (ja) * 2015-11-04 2019-01-09 アルプス電気株式会社 信号処理装置
JP6727937B2 (ja) * 2016-06-10 2020-07-22 日本電波工業株式会社 電子デバイス

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5222014A (en) * 1992-03-02 1993-06-22 Motorola, Inc. Three-dimensional multi-chip pad array carrier
US5810607A (en) * 1995-09-13 1998-09-22 International Business Machines Corporation Interconnector with contact pads having enhanced durability
US6246247B1 (en) * 1994-11-15 2001-06-12 Formfactor, Inc. Probe card assembly and kit, and methods of using same
JP3681542B2 (ja) * 1998-07-01 2005-08-10 富士通株式会社 プリント回路基板および多段バンプ用中継基板
US7579848B2 (en) * 2000-05-23 2009-08-25 Nanonexus, Inc. High density interconnect system for IC packages and interconnect assemblies
US6441629B1 (en) * 2000-05-31 2002-08-27 Advantest Corp Probe contact system having planarity adjustment mechanism
US6344684B1 (en) * 2000-07-06 2002-02-05 Advanced Micro Devices, Inc. Multi-layered pin grid array interposer apparatus and method for testing semiconductor devices having a non-pin grid array footprint
US6970362B1 (en) * 2000-07-31 2005-11-29 Intel Corporation Electronic assemblies and systems comprising interposer with embedded capacitors
US6914786B1 (en) * 2001-06-14 2005-07-05 Lsi Logic Corporation Converter device
US7327554B2 (en) * 2003-03-19 2008-02-05 Ngk Spark Plug Co., Ltd. Assembly of semiconductor device, interposer and substrate
JP2005093946A (ja) * 2003-09-19 2005-04-07 Ngk Spark Plug Co Ltd セラミック配線基板及びそれを用いた部品実装済み配線基板
JP5180634B2 (ja) * 2007-04-24 2013-04-10 パナソニック株式会社 差動伝送線路
EP2453725A1 (en) * 2009-07-10 2012-05-16 Fujikura, Ltd. Through-wiring board and method of manufacturing same
WO2011048858A1 (ja) * 2009-10-23 2011-04-28 株式会社フジクラ デバイス実装構造およびデバイス実装方法

Also Published As

Publication number Publication date
WO2012153842A1 (ja) 2012-11-15
US20130335936A1 (en) 2013-12-19
JPWO2012153842A1 (ja) 2014-07-31
TWI439192B (zh) 2014-05-21
JP2014225702A (ja) 2014-12-04
CN103430636A (zh) 2013-12-04

Similar Documents

Publication Publication Date Title
TWI656615B (zh) 三維整合之散熱增益型半導體組體及其製作方法
CN102332435B (zh) 电子元件及其制作方法
WO2012153839A1 (ja) 貫通配線基板、電子デバイスパッケージ、及び電子部品
EP2234158A1 (en) A three-dimensional electronics package
TWI596680B (zh) 具有打線接合互連的低熱膨脹係數部件
TWI619210B (zh) 介電材凹穴內設有半導體元件之面朝面半導體組體
JP5384700B2 (ja) デバイス実装構造およびデバイス実装構造の製造方法
JP6153471B2 (ja) 超小型電子ユニット、積層アセンブリ、システム、及びモジュール
JP4942857B2 (ja) デバイス実装構造およびデバイス実装方法
KR20130054424A (ko) 감소된 두께를 갖는 다중­칩 모듈의 제작 방법 및 관련된 디바이스
TWI439192B (zh) 貫通配線基板、電子元件封裝體、及電子零件（一）
US20120103677A1 (en) Through wiring substrate and manufacturing method thereof
JP4580027B1 (ja) 回路基板及び電子デバイス
JP2011155199A (ja) 回路実装基板
JP6496622B2 (ja) セラミックス配線基板及び電子部品収納用パッケージ
JP2008203336A (ja) 光電気複合基板およびその製造方法、並びに電子機器
KR101068305B1 (ko) 적층형 반도체 패키지 및 그 제조 방법
CN115172328A (zh) 一种多芯片封装用的导电组件及其制作方法
CN114823387A (zh) 板级系统级封装方法及封装结构
CN115516629A (zh) 光电装置以及光电集成结构
TW202414634A (zh) 用於低溫接合的結構和方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees