JPWO2012153842A1 - 貫通配線基板、電子デバイスパッケージ、及び電子部品 - Google Patents

貫通配線基板、電子デバイスパッケージ、及び電子部品 Download PDF

Info

Publication number
JPWO2012153842A1
JPWO2012153842A1 JP2013514072A JP2013514072A JPWO2012153842A1 JP WO2012153842 A1 JPWO2012153842 A1 JP WO2012153842A1 JP 2013514072 A JP2013514072 A JP 2013514072A JP 2013514072 A JP2013514072 A JP 2013514072A JP WO2012153842 A1 JPWO2012153842 A1 JP WO2012153842A1
Authority
JP
Japan
Prior art keywords
wiring
main surface
substrate
electronic device
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013514072A
Other languages
English (en)
Inventor
山本　敏
敏 山本
寛之 脇岡
寛之 脇岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Publication of JPWO2012153842A1 publication Critical patent/JPWO2012153842A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/005—Constructional details common to different types of electric apparatus arrangements of circuit components without supporting structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本発明の貫通配線基板は、第一主面及び第二主面を有する単一の基板と、互いに平行に延設された第一部位を有するとともに前記第一主面及び前記第二主面を結ぶ複数の貫通配線とを備え、前記第一主面及び前記第二主面の少なくとも一方に対して垂直に延在して前記第一部位の中心を貫く仮想軸が、互いに平行かつ離間するように、互いに隣り合う前記貫通配線が設けられている。

Description

本発明は、電子デバイス、光学デバイス、ＭＥＭＳデバイス等の高密度実装、またはそれらのデバイスを一つのパッケージ内でシステム化するＳｉＰ（システムインパッケージ）を可能にする貫通配線を備えた貫通配線基板、これを用いた電子デバイスパッケージ、及び電子部品に関する。
本願は、２０１１年５月１２日に出願された特願２０１１−１０７５８０号に基づき優先権を主張し、その内容をここに援用する。
近年、携帯電話等の電子機器の高機能化に伴い、それらに使われる電子デバイス等にも更なる高速化、高機能化が要求されている。これを実現するためには、デバイス自体の高速化、高機能化だけではなく、デバイスのパッケージにも配線パターンの微細化等による配線の高密度化に向けた技術開発が必須となっている。高密度実装を実現する技術として、微細な貫通配線を用いてチップを積層実装する三次元実装又は貫通配線が形成された貫通配線基板を用いたＳｉＰが提案されている。三次元実装やＳｉＰを実現するために使用される貫通配線又は貫通配線基板の形成技術が活発に研究、開発されている。
基板の主面と垂直な方向に形成されている従来の貫通配線を備えた貫通配線基板では、複数個の基板を積層するように配置した場合に、接合外力によるダメージによって貫通配線電極の抜け落ち又は界面の剥離が起こることがある。
この問題を解決するために、基板の主面と垂直な方向に対して傾けて形成されている貫通配線を備えた貫通配線基板が特許文献１に開示されている。
このような貫通配線基板において、複数の貫通配線を用い、より高密度な三次元実装を行う際には技術的な問題があった。
従来の貫通配線基板の一構成例を模式的に示す図１３〜図１５を用いて説明する。ここで、図１３は、従来の貫通配線基板において、表面に複数の端子群が並んで配置された状態を示す平面図である。また、図１４は、図１３のＭ４−Ｍ４線における断面図であり、図１５は、図１３のＮ４−Ｎ４線における断面図である。
例えば、図１３及び図１４に示すように、基板１１０の第一主面１１０ａに等間隔で並んで配置された複数の端子１３０Ａ、１３０Ｂ、１３０Ｃ…と、基板１１０の第二主面１１０ｂに並んで配置された複数の端子１３０Ａ’、１３０Ｂ’、１３０Ｃ’…とが、端子番号が対応するように、貫通配線１２０Ａ’、１２０Ｂ’、１２０Ｃ’…で、電気的に接続された構造を考える。具体的に、基板１１０の第二主面１１０ｂにおいて、複数の端子１３０Ａ’、１３０Ｂ’、１３０Ｃ’…は、端子１３０Ａ、１３０Ｂ、１３０Ｃ…と同様のレイアウトで配置されている。第二主面１１０ｂにおける複数の端子１３０Ａ’、１３０Ｂ’、１３０Ｃ’…の位置は、Ｘ方向において、端子１３０Ａ、１３０Ｂ、１３０Ｃ…の位置とは異なっている。ここで、図１５に示すように貫通配線の径Ｒは一定とし、また、隣り合う貫通配線間の距離（貫通配線のエッジ間の距離）Ｌも一定とする。
このとき、図１５から明らかなように、基板１１０内部においては、貫通配線１２０Ａ、１２０Ｂ、１２０Ｃは基板の厚さ方向に直線状に等間隔で並び、貫通配線の数が増加すると共に基板１１０の厚さも増加していくことになる。しかしながら、隣り合う貫通配線間の電気絶縁性を保ち、相互干渉による不具合を避けるためにも、貫通配線が離間している距離Ｌを無制限に減少させることはできない。そのため、実装するデバイスの端子数の増加に伴い、貫通配線の本数も増えた際には、それと共に基板の厚さが増大してしまう。このような基板厚さの増大は、高密度実装の小型化、薄型化という観点から好ましくない。
日本国特許第３８９６０３８号公報
本発明は、上記の従来の課題を解決するためになされたものであって、貫通配線の本数が増えても基板の厚さの増大を抑制でき、ひいては、配線構造の設計における自由度が高く、ひいては小型で高密度な三次元実装を可能とする貫通配線基板を提供することを第一の目的とする。
また、本発明は、配線構造の設計における自由度が高く、小型で高密度な三次元実装を可能とした電子デバイスパッケージを提供することを第二の目的とする。
また、本発明は、配線構造の設計における自由度が高く、小型で高密度な三次元実装を可能とした電子部品を提供することを第三の目的とする。
前記目的を達成するために、本発明の第１態様の貫通配線基板は、第一主面及び第二主面を有する単一の基板と、互いに平行に延設された第一部位を有するとともに前記第一主面及び前記第二主面を結ぶ複数の貫通配線とを備え、前記第一主面及び前記第二主面の少なくとも一方に対して垂直に延在して前記第一部位の中心を貫く仮想軸が、互いに平行かつ離間するように、互いに隣り合う前記貫通配線が設けられている。
本発明の第１態様の貫通配線基板によれば、前記基板の主面に対して垂直をなすとともに前記第一部位の横断面の中心を貫く軸（仮想軸）を仮定した際に、両者の軸が、互いに平行、かつ、離間するように、互いに隣り合う前記貫通配線がずらして配置されている。このため、本発明の第１態様と同じ数の貫通配線を同じ間隔で離間するように、かつ、主面に対して垂直な方向からずらさずに貫通配線を並べた構造と比較して、本発明の第１態様の貫通配線基板においては、貫通配線の基板の厚みの増大を抑制することができる。その結果、本発明によれば、貫通配線の本数が増えても、基板の厚さの増大を抑制でき、配線構造の設計における自由度が高くなり、ひいては小型で高密度な三次元実装が可能な貫通配線を備えた貫通配線基板を提供することができる。
本発明の第１態様の貫通配線基板においては、前記第一部位は、前記第一主面及び前記第二主面の少なくとも一方に対して略平行に配置されていることが好ましい。
これにより、第一部位の位置が基板の深さ方向に対して常に一定となるため、基板の厚さ方向の増大を効果的に抑制することができる。
本発明の第１態様の貫通配線基板においては、前記貫通配線は、前記第一部位の両端を形成する第二部位及び第三部位を有し、前記第二部位の長手方向は、前記第一主面に対して略垂直であり、前記第三部位の長手方向は、前記第二主面に対して略垂直であることが好ましい。
これにより、基板の元の厚さにばらつきがある場合、又は、前記基板の研磨工程における加工精度による厚さのばらつきが生じた場合でも、前記貫通配線基板の主面に設けられた開口部の位置は変動しないので、前記貫通配線を精度よく確実に形成することができる。
本発明の第１態様の貫通配線基板においては、前記複数の貫通配線の長さは、互いに略同じであることが好ましい。
これにより、複数の貫通配線の電気抵抗を略均一にすることができる。すなわち、貫通配線間の配線抵抗のバラツキを抑えることができるので、本発明は貫通配線基板に実装されたデバイスの電気特性の安定化をもたらす。
本発明の第１態様の貫通配線基板においては、前記第一主面には、前記貫通配線を構成する前記第二部位と電気的に接続するようにパッドが設けられており、前記第二主面には、前記貫通配線を構成する前記第三部位と電気的に接続するようにパッドが設けられていることが好ましい。
これにより、例えば、貫通配線基板の両面にデバイスを実装する際に、前記デバイスの電極と前記パッドが、表面配線を介することなく電気的に接続されるので、基板とデバイス（電子部品）との接続を容易にし、かつ、両デバイスの電極間をほぼ最短で結ぶことが可能となる。また、本発明によれば、例えば、電極が如何なるレイアウトで高密度に配置された小型のデバイスが用いられる場合であっても、前記パッドをデバイスの電極位置に合うように自由自在に設計変更できるので、小型のデバイスを貫通配線基板に実装することが可能となる。
本発明の第１態様の貫通配線基板においては、前記基板は、前記基板を冷却する冷却部を有していることが好ましい。
これにより、例えば、電極が高密度に配置され、発熱量の大きいデバイスが貫通配線基板に実装される場合であっても、温度上昇を効果的に低減することが可能になる。
本発明の第２態様の電子デバイスパッケージは、上述した第１態様の貫通配線基板と、前記貫通配線基板の前記第一主面及び前記第二主面のうち少なくとも一方に実装された電子デバイスとを備える。
これにより、電子デバイスパッケージを備えた電子装置の薄型化、小型化、高速化などを図ることが可能となる。
本発明の第２態様の電子デバイスパッケージにおいては、前記貫通配線基板の前記貫通配線は、前記第一部位の両端を形成する第二部位及び第三部位を有し、前記第二部位の端部及び前記第三部位の端部の少なくとも一方は、前記電子デバイスの端子に対向する位置に配置されており、前記電子デバイスの前記端子と、前記第二部位の前記端部及び前記第三部位の前記端部の少なくとも一方とは、電気的に接続していることが好ましい。
これにより、貫通配線基板に実装したデバイスの電極と前記パッドとが、表面配線を介することなく電気的に接続されるので、電極が如何なるレイアウトで高密度に配置された小型のデバイスであっても、デバイスの電極と前記パッドとを自由自在に接続することができる。また、基板の両面にデバイスを実装したパッケージの場合には、前記第二部位及び第三部位の端部を、それぞれのデバイスの端子に対向するように配置し、それらを電気的に接続できるので、両デバイスの電極間をほぼ最短で接続することが可能となり、小型で高性能の電子デバイスパッケージを提供できる。
本発明の第３態様の電子部品は、上述した第２態様の電子デバイスパッケージを少なくとも備える。
これにより、電子デバイスパッケージを備えた電子装置（電子部品）の薄型化、小型化、高速化などを図ることが可能となる。
本発明によれば、貫通配線の本数が増えても基板の厚さの増大を抑制でき、配線構造の設計における自由度が高く、小型で高密度な三次元実装をもたらす。
また、本発明によれば、配線構造の設計における自由度が高く、小型で高密度な三次元実装を可能とした電子デバイスパッケージを提供することができる。
また、本発明によれば、配線構造の設計における自由度が高く、小型で高密度な三次元実装を可能とした電子部品を提供することができる。
本発明の貫通配線基板の第１実施形態を模式的に示す平面図である。 図１のＭ１−Ｍ１線における断面図である。 図１のＮ１−Ｎ１線における断面図である。 本発明の貫通配線基板の第１実施形態において、貫通配線の配置を説明するための拡大断面図である。 本発明の貫通配線基板の第２実施形態を模式的に示す断面図である。 本発明の貫通配線基板の第４実施形態を模式的に示す平面図である。 図６のＭ２−Ｍ２線における断面図である。 図６のＮ２−Ｎ２線における断面図である。 貫通配線基板の作製方法の工程を模式的に示した断面図である。 貫通配線基板の作製方法の工程を模式的に示した断面図である。 貫通配線基板の作製方法の工程を模式的に示した断面図である。 貫通配線基板の作製方法の工程を模式的に示した断面図である。 本発明の電子デバイスパッケージの一例を模式的に示す平面図である。 図１０のＭ３−Ｍ３線における断面図である。 図１０のＮ３−Ｎ３線における断面図である。 従来の貫通配線基板の一例を模式的に示す平面図である。 図１３のＭ４−Ｍ４線における断面図である。 図１３のＮ４−Ｎ４線における断面図である。
以下、本発明の貫通配線基板の好適な実施形態について、図面を参照して説明する。
（第１実施形態）
図１〜図４は、本発明の貫通配線基板の第１実施形態である一構成例を模式的に示す図である。ここで、図１は、本発明の貫通配線基板の第１実施形態において、表面に複数の端子群が並んで配置された状態を示す平面図である。また、図２は、図１のＭ１−Ｍ１線における断面図、図３及び図４は、図１のＮ１−Ｎ１線における断面図である。
この貫通配線基板１Ａ（１）は、単一の基板１０を構成する主面（第一主面１０ａ及び第二主面１０ｂ）を結ぶように、複数の貫通配線２０Ａ，２０Ｂ，２０Ｃ…（２０）を備える。
基板１０の材料は、ガラス、プラスチック、セラミックス等の絶縁体又はシリコン（Ｓｉ）等の半導体が挙げられる。半導体基板が基板１０の材料として用いられている場合は、貫通孔２１の内壁又は主面等に絶縁層を形成し、貫通配線２０と基板１０との電気的な絶縁性を確保することが望ましい。絶縁性基板が基板１０の材料として用いられている場合は、貫通孔２１の内壁にさらに絶縁層を形成する必要がないので、好適である。
基板１０の一方の主面（第一主面）１０ａに開口した第一の開口部２１ａと、基板１０の他方の主面（第二主面）１０ｂに開口した第二の開口部２１ｂとを有する貫通孔２１の内部に、導体２２が配置されている。この導体２２によって、貫通配線２０が構成されている。貫通配線２０は、第一部位２４（部位α）と、第二部位２５（部位β）と、第三部位２６（部位γ）とによって構成されている。第一部位２４は、第一部位２４の長手方向が前記基板１０の主面に対して略平行となるように、前記基板１０の内部に延設されている。第二部位２５及び第三部位２６は、第一部位２４の両端に位置している。換言すると、第二部位２５は、貫通配線２０の第一端部（一方の端部）を構成しており、第三部位２６は、貫通配線２０の第二端部（他方の端部）を構成している。即ち、第二部位２５の端部（第一端部）は、第一主面１０ａに位置しており（第一主面１０ａに面する空間に露出）、第三部位２６の端部（第二端部）は、第二主面１０ｂに位置している（第二主面１０ｂに面する空間に露出）。
第一部位２４と第二部位２５とは屈曲部２８で接続されている。第一部位２４と第三部位２６とは屈曲部２９で接続されている。屈曲部２８，２９の形状は、特に限定されない。その縦断面において、屈曲部は、角を有する形状であってもよい。或いは、角を有さない略円弧が用いられてもよい。高速伝送の観点から角を有さない略円弧状の屈曲部が用いられることがより好ましい。
また、第二部位２５及び第三部位２６の長手方向は、前記主面１０ａ，１０ｂの各々に対して略垂直であることが好ましい。第二部位２５の長手方向は、第一主面１０ａに対して略垂直であり、第三部位２６の長手方向は、第二主面１０ｂに対して略垂直である。これにより、基板１０の元の厚さにばらつきがある場合、又は、前記基板１０の研磨工程における加工精度による厚さのばらつきが生じた場合でも、基板１０の主面に設けられた開口部２１ａ，２１ｂの位置は変動しない。このため、貫通配線２０を精度よく確実に形成することができる。
貫通配線２０に用いる導体２２としては、銅（Ｃｕ）又はタングステン（Ｗ）等の金属、金錫（Ａｕ一Ｓｎ）等の合金、或いは、ポリシリコン等の非金属の導体が挙げられる。貫通孔２１へ導体を充填する方法又は導体を成膜する方法としては、めっき法、スパッタ法、溶融金属充填法、ＣＶＤ、超臨界成膜法などを、適宜用いることができる。
貫通配線基板１Ａ（１）においては、表面に複数の端子群が並んで配置されている。基板１０の第一主面１０ａ（第一主面１０ａ側）に配置された複数の端子と、基板１０の他方の第二主面１０ｂ（第二主面１０ｂ側）に配置された複数の端子とが、複数の貫通配線２０を介して電気的に接続される。
例えば、図１及び図２に示すように、基板１０の第一主面１０ａには等間隔で並ぶ第一端子群３０Ａ、３０Ｂ、３０Ｃ…が配置されている。基板１０の第二主面１０ｂには、第一端子群と同様のレイアウトで、第二主面１０ｂでの位置がＸ方向で異なるように並ぶ第二端子群３０Ａ’、３０Ｂ’、３０Ｃ’…が配置されている。そして、第一端子群３０Ａ、３０Ｂ、３０Ｃ…と、第二端子群３０Ａ’、３０Ｂ’、３０Ｃ’…とは、それぞれの端子番号が対応するように貫通配線２０Ａ、２０Ｂ、２０Ｃ…で電気的に接続されている。
即ち、第一端子３０Ａと第二端子３０Ａ’とが、貫通配線２０Ａによって電気的に接続されている。また、第一端子３０Ｂと第二端子３０Ｂ’とが、貫通配線２０Ｂによって電気的に接続されている。また、第一端子３０Ｃと第二端子３０Ｃ’とが、貫通配線２０Ｃによって電気的に接続されている。
そして、図３に示すように、本発明の第１実施形態の貫通配線基板１Ａ（１）においては、前記基板１０の主面（第一主面１０ａ及び第二主面１０ｂ）に対して垂直に延在して前記第一部位２４の中心を貫く仮想軸Ｓ１、Ｓ２が、互いに平行かつ離間するように、互いに隣り合う貫通配線２０Ａ，２０Ｂ，２０Ｃ…（２０）が設けられている。ここで、複数の軸Ｓ１，Ｓ２は、貫通配線基板１Ａ（１）において仮定された軸である。また、図３は、第一部位２４の横断面を示しており、仮想軸Ｓ１，Ｓ２は、第一部位２４の横断面における中心を貫いている。
以下においては、隣り合う貫通配線の位置関係を説明するために、貫通配線２０Ａと、貫通配線２０Ｂとの関係について述べる。例えば、図３に示すように、貫通配線２０Ａの軸Ｓ１（仮想軸）と、貫通配線２０Ｂの軸Ｓ２（仮想軸）とが、互いに平行、かつ、離間している。すなわち、本発明の第１実施形態の貫通配線基板１では、少なくとも隣り合う配線である貫通配線２０Ａ、２０Ｂの位置が互いにずれるように、貫通配線２０Ａ、２０Ｂが配置されている。
図４の拡大断面図に示すように、隣り合う貫通配線２０Ａ、２０Ｂの一方の貫通配線（２０Ｂ）は、主面に対して垂直な方向から角度θだけずれるように配置されている。ここで、貫通配線２０Ａ、２０Ｂの径Ｒで一定である。また、隣り合う貫通配線２０Ａ、２０Ｂが離間している距離（隣り合う貫通配線において互いに近接しているエッジが離間している距離）は、Ｌで示されており、この距離は一定である。このとき、隣り合う貫通配線２０Ａ、２０Ｂ間の距離Ｌを維持したまま、貫通配線２０Ｂは主面に対して垂直な方向から角度θだけずれた位置に設けられている。基板１０の厚さ方向（主面に対して垂直な方向）の長さは、見かけ上（１−ｃｏｓθ）Ｌだけ減少する。これにより、本実施形態と同じ数の貫通配線２０を同じ距離Ｌで離間するように、かつ、主面に対して垂直な方向からずらさずに貫通配線を並べた構造（隣り合う貫通配線２０Ａ、２０Ｂを垂直方向に配列させる構造）と比較して、基板１０の厚さの増大を抑制することができる。
その結果、本発明の第１実施形態では、貫通配線の本数が増えても、基板の厚さの増大を抑制でき、高密度な三次元実装又は電子デバイスパッケージの薄型化が可能となる。
（第２実施形態）
次に、本発明の第２実施形態について説明する。
図５に示すように、本発明の第２実施形態の貫通配線基板１Ａ（１）では、前記基板１０の主面１０ａ，１０ｂには各々、前記貫通配線２０を構成する前記第二部位２５及び前記第三部位２６と電気的に接続するようにパッド２，３が設けられていてもよい。貫通配線基板１Ａ（１）の両面にデバイスを実装する際に、前記デバイスの電極と前記パッドが、表面配線を介することなく電気的に接続されるので、電極が如何なるレイアウトで高密度に配置された小型のデバイスが用いられる場合であっても、小型のデバイスを貫通配線基板に接続することができる。
また、貫通配線基板１Ａ（１）においては、前記貫通配線２０Ａ、２０Ｂ、２０Ｃ、…の長さは、互いに略同じであることが好ましい。これにより、複数の貫通配線２０Ａ、２０Ｂ、２０Ｃ…の電気抵抗を略均一にすることができ、貫通配線基板１Ａ（１）に実装されたデバイスの電気特性を向上することができる。また、信号の高速伝送においては、複数の貫通配線において、配線遅延がばらつくといった不具合を抑えることができる。
（第３実施形態）
次に、本発明の第３実施形態について説明する。
また、貫通配線基板１Ａ（１）においては、前記基板１０が、前記基板１０を冷却する冷却部を有していてもよい。
このような基板１０を冷却する冷却部としては、例えば、図５に示すように、冷却用流体を流す流路４０が挙げられる。これにより、前記流路４０に冷媒を流通することにより、発熱量の大きいデバイスを貫通配線基板に実装する場合であっても、温度上昇を効果的に低減することが可能になる。
流路４０は、流路４０の両端に冷却用流体を出し入れする出入口４０ａ、４０ｂを有する。例えば、複数の流路４０が設けられていてもよい。また、１本の流路４０が基板１０全体を冷却できるように、流路４０が蛇行するように設けられていても良い。また、流路４０の出入口４０ａ、４０ｂが基板１０の主面に開口されていても良い。
また、流路４０のパターン（経路）又は断面形状は、上述した構造に限定されず、適宜設計することが可能である。ただし、流路４０は、貫通配線２０を有する貫通孔２１と連通しないように、３次元的に面に平行な方向または厚さ方向に所定の間隔を保つことが好ましい。
貫通配線２０が配置される貫通孔２１を形成する方法と同様の方法により、流路４０を形成することができる。このとき、貫通配線２０が形成される貫通孔２１を形成する際に、流路４０として用いられる貫通孔を並行して同時に形成することが好ましい。貫通配線２０の貫通孔２１と流路４０として用いられる貫通孔を同時に形成すれば、製造工程が簡略化でき、コストを低減することができる。また、貫通孔２１と流路４０との位置関係を容易に制御することができ、貫通孔２１と流路４０が誤って繋がってしまうことを防ぐことができる。
（第４実施形態）
次に、本発明の第４実施形態について説明する。
本発明は、基板表面における複数の端子の配置が、第一主面及び第二主面の鉛直方向から見て、Ｘ軸方向のみにおいて異なっているだけでなく、複数の端子の配置がＹ軸方向にも異なっている構造にも適用可能である。
ここで、図６は、本発明の第４実施形態の貫通配線基板１Ｂ（１）において、表面に複数の端子群が並んで配置された状態を示す平面図である。また、図７は、図６のＭ２−Ｍ２線における断面図、図８は、図６のＮ２−Ｎ２線における断面図である。
第４実施形態の貫通配線基板１Ｂ（１）においては、図６及び図８に示した貫通配線の配置は、第一主面及び第二主面を鉛直方向から見て、一方の貫通配線が他方の貫通配線を迂回するような配置（図１参照）ではない。具体的には、Ｘ軸方向及びＹ軸方向に対して傾斜するように、隣り合う貫通配線２０Ａ、２０Ｂ、２０Ｃが延在している。これによって、隣り合う貫通配線２０Ａ、２０Ｂ、２０Ｃは、互いにずれるように配置される（必然的に）。したがって、図８に示すように、所望の深さまで垂直方向に貫通配線を基板１０に形成するだけで、本発明の第４実施形態の貫通配線基板１Ｂ（１）を実現することができる。また、図１のように、一方の貫通配線を迂回するよう他方の貫通配線が配置されている構造が用いられていないので、第一主面と第二主面とを、図１の貫通配線よりも短い距離で結ぶことが可能となる。
次に、上述したような貫通配線基板１Ａ（１）の製造方法について説明する。
図９Ａ〜図９Ｄは、貫通配線基板１Ａ（１）の作製方法を工程順に模式的に示した断面図である。本実施形態では、基材として厚さが５００μｍのガラス（石英）基板を用いた。また、本実施形態における微細孔の作製方法は、レーザーを用いて石英基板の一部を改質した後、改質した部分をエッチングにより除去する。
まず、図９Ａに示すように、石英で形成された基板１０に、後の工程によって少なくとも微細孔が形成される箇所にレーザー光８０を照射して基板１０内に改質部８２を形成する。本実施形態においてはレーザー光８０の光源としてフェムト秒レーザーを用い、基板１０内部に焦点８１を結ぶようにレーザービームを照射し、例えば、数μｍ〜数十μｍの径を有する改質部を得る。その際、焦点８１と基板位置とを制御することにより、様々な形状の改質部８２を形成することができる。なお、微細孔が形成される基板１０は、石英基板に限定されず、例えば、サファイア等の絶縁基板１０又はアルカリ成分等を含んだような他の成分を有するガラス基板を用いることができる。ガラス基板の厚さも１５０μｍ〜１ｍｍ程度まで適宜設定できる。
次いで、図９Ｂに示すように、容器９０内に入れた所定の薬液９１中に、改質部８２が形成された基板１０を浸漬する。これにより、改質部８２は薬液によりウェットエッチングされ、基板１０内から除去される。その結果、図９Ｃに示すように、改質部８２が存在した部分に、微細孔８３（貫通孔２１）が形成される。本実施形態では、薬液としてフッ酸を主成分とする酸溶液を用いた。
本実施形態に用いられるエッチングは、改質部８２が改質されていない部分に比べて非常に早くエッチングされる現象を利用しており、改質部８２に起因した形状を有する微細孔８３を最終的に形成することができる。本実施形態においては、微細孔８３の孔径は５０μｍである。なお、薬液はフッ酸に限定されず、例えば、フッ酸に硝酸等を適量添加したフッ硝酸系の混酸等又は水酸化カリウム溶液のようなアルカリ溶液等を用いることができる。また、微細孔の孔径は、貫通配線の用途に応じて１０μｍ程度から３００μｍ程度まで適宜設定することができる。さらに、上記のような方法によって形成される微細孔８３は、基板１０を貫通する貫通孔に限定されず、基板１０を貫通しない非貫通孔であってもよい。
上述した方法により、石英で形成された基板１０の内部に三次元的に自由な構造を持つ微細孔８３を形成することができる。
次いで、図９Ｄに示すように、微細孔８３の内部に導電性物質８４（導体２２）を充填する。本実施形態では、導電性物質８４（導体２２）として金錫（Ａｕ−Ｓｎ）を用い、溶融金属充填法により微細孔内部に充填した。溶融金属充填法は、圧力差を用いて微細孔内部にも気密性よく短時間で充填できる方法である。なお、本実施形態においては、充填金属として金錫（Ａｕ−Ｓｎ）を用いたが、これに限定されない。異なる組成を有する金錫合金又は錫（Ｓｎ）、インジウム（Ｉｎ）等の金属、また、錫鉛（Ｓｎ−Ｐｂ）系、錫（Ｓｎ）基、鉛（Ｐｂ）基、金（Ａｕ）基、インジウム（Ｉｎ）基、アルミニウム（Ａｌ）基等のはんだを使用することができる。また、充填方法も溶融金属吸引法を用いたが、これに限定されず、めっき法による金属充填、ＣＶＤ、超臨界流体成膜による金属膜形成、印刷法による導電性ペーストの充填、又は、これらの方法が組み合わされたた方法等を適宜利用することができる。
以上の方法により、複数の貫通配線２０を有する貫通配線基板１Ａ（１）を提供することができる。
なお、上述した実施形態においては、微細孔８３が基板１０の主面を貫通している構造が採用されていたが、本発明はこの構造に限定されない。例えば、非貫通である微細孔８３を基板１０に形成しておき、金属を微細孔に充填した後、基板１０を研磨することにより貫通配線２０を形成することも可能である。
（電子デバイスパッケージ）
次に、このような本発明の貫通配線基板１Ａ（１）を用いた、電子デバイスパッケージについて説明する。
図１０〜図１２は、本発明に係る電子デバイスパッケージの実施形態（構成例）を模式的に示す平面図である。また、図１１は、図１０のＭ３−Ｍ３線における断面図である。図１２は、図１０のＮ３−Ｎ３線における断面図である。
この電子デバイスパッケージ５０においては、貫通配線基板１の少なくとも一方の主面に、電子デバイスが実装されている。上述したように、貫通配線基板１においては、少なくとも隣り合う貫通配線２０が互いにずれるように配置されているので、貫通配線の数が増えても基板１０の厚さの増大を抑制することができる。これにより、電子デバイスパッケージを備えた電子装置における薄型化、小型化、高速化などを図ることが可能となる。
この電子デバイスパッケージ５０は、基板１０に形成された貫通孔２１に導体が充填又は成膜された貫通配線２０を有する貫通配線基板１と、基板１０の第一主面１０ａに配置された第一のデバイス５１と、基板１０の第二主面１０ｂ側に配置された第二のデバイス５３とを備える。第一のデバイス５１の電極配置と第二のデバイス５３の電極配置とは互いに異なる。
貫通配線基板１により、基板１０の第一主面１０ａに配置された第一のデバイス５１の複数の電極５２Ａ，５２Ｂ、５２Ｃ…と、基板１０の第二主面１０ｂに配置された第二のデバイス５３の複数の電極５４Ａ，５４Ｂ、５４Ｃ…とが、複数の貫通配線２０Ａ，２０Ｂ、２０Ｃ…を介して電気的に接続される。
デバイス５１、５３としては、メモリー（記憶素子）やロジック（論理素子）等の集積回路（ＩＣ）、センサなどのＭＥＭＳデバイス、発光素子や受光素子などの光学デバイスが挙げられる。デバイス５１、５３の電極配置が異なっていれば、デバイス５１、５３の機能が相違していても、機能が同一であってもよい。特に、異種デバイスを高密度で集積することで、３次元システムインパッケージ（ＳｉＰ）を実現することが可能である。
また、図１１に示すように、電子デバイスパッケージ５０において、露呈している第二部位２５の端部及び第三部位２６の端部の少なくとも一方が、実装されるデバイス５１、５３の電極５２、５４に対向する位置に配置されている。前記デバイス５１、５３の電極と前記第二部位２５の端部及び前記第三部位２６の端部の少なくとも一方とが電気的に接続していることが好ましい。これにより、貫通配線基板１の両面に実装された、デバイス５１の電極５２（５２Ａ，５２Ｂ，５２Ｃ）と、デバイス５３の電極５４（５４Ａ，５４Ｂ，５４Ｃ）とが、表面配線を介することなく電気的に接続されるので、電極が如何なるレイアウトで高密度に配置された小型のデバイスであっても、電極５２と電極５４とを自由自在に接続することができる。
（電子部品）
本発明に係る電子部品は、上述したような本発明の電子デバイスパッケージ５０を少なくとも備えている。これにより、電子デバイスパッケージを備えた電子装置（電子部品）の薄型化、小型化、高速化などを図ることが可能となる。
以上、本発明の貫通配線基板、電子デバイスパッケージ、及び電子部品について説明してきたが、本発明の技術範囲は、上記実施形態に限定されることなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
本発明は、貫通配線を備えた貫通配線基板、及びこれを用いた電子デバイスパッケージ、電子部品に広く適用可能である。
１ 貫通配線基板、２，３ パッド、１０ 基板、２０Ａ，２０Ｂ，２０Ｃ…（２０） 貫通配線、 ２１ 貫通孔、２２ 導体、４０ 流路、５０ 電子デバイスパッケージ、５１，５３ デバイス。
前記目的を達成するために、本発明の第１態様の貫通配線基板は、第一主面及び第二主面を有する単一の基板と、互いに平行に延設された第一部位を有するとともに前記第一主面及び前記第二主面を結ぶ複数の貫通配線とを備え、前記第一主面及び前記第二主面の少なくとも一方に対して垂直に延在して前記第一部位の中心を貫く仮想軸が、互いに平行かつ離間するように、互いに隣り合う前記第一部位が設けられている。
本発明の第１態様の貫通配線基板においては、前記第一部位は、前記第一主面及び前記第二主面の少なくとも一方に対して略平行に配置されていることが好ましい。
これにより、第一部位の位置が基板の深さ方向に対して常に一定となるため、基板の厚さ方向の増大を効果的に抑制することができる。
本発明の第１態様の貫通配線基板においては、互いに隣り合う前記第一部位を、前記第一主面及び前記第二主面に対して垂直な方向に配置した場合における互いに隣り合う前記第一部位間の距離と、互いに隣り合う前記第一部位の一方を、前記第一主面及び前記第二主面に対して垂直な方向からずれた位置に配置した場合における互いに隣り合う前記第一部位間の距離とを等しくすることにより、互いに隣り合う前記第一部位を、前記第一主面及び前記第二主面に対して垂直な方向に配置した場合と比較して、前記基板の厚みの増大を抑制することが好ましい。

Claims (9)

  1. 貫通配線基板であって、
    第一主面及び第二主面を有する単一の基板と、
    互いに平行に延設された第一部位を有するとともに前記第一主面及び前記第二主面を結ぶ複数の貫通配線と、
    を備え、
    前記第一主面及び前記第二主面の少なくとも一方に対して垂直に延在して前記第一部位の中心を貫く仮想軸が、互いに平行かつ離間するように、互いに隣り合う前記貫通配線が設けられている
    ことを特徴とする貫通配線基板。
  2. 請求項１に記載の貫通配線基板であって、
    前記第一部位は、前記第一主面及び前記第二主面の少なくとも一方に対して略平行に配置されている
    ことを特徴とする貫通配線基板。
  3. 請求項１に記載の貫通配線基板であって、
    前記貫通配線は、前記第一部位の両端を形成する第二部位及び第三部位を有し、
    前記第二部位の長手方向は、前記第一主面に対して略垂直であり、
    前記第三部位の長手方向は、前記第二主面に対して略垂直である
    ことを特徴とする貫通配線基板。
  4. 請求項１から請求項３のいずれか一項に記載の貫通配線基板であって、
    前記複数の貫通配線の長さは、互いに略同じである
    ことを特徴とする貫通配線基板。
  5. 請求項１から請求項４のいずれか一項に記載の貫通配線基板であって、
    前記第一主面には、前記貫通配線を構成する前記第二部位と電気的に接続するようにパッドが設けられており、
    前記第二主面には、前記貫通配線を構成する前記第三部位と電気的に接続するようにパッドが設けられている
    ことを特徴とする貫通配線基板。
  6. 請求項１から請求項５のいずれか一項に記載の貫通配線基板であって、
    前記基板は、前記基板を冷却する冷却部を有している
    ことを特徴とする貫通配線基板。
  7. 電子デバイスパッケージであって、
    請求項１から請求項６のいずれか一項に記載の貫通配線基板と、
    前記貫通配線基板の前記第一主面及び前記第二主面のうち少なくとも一方に実装された電子デバイスと、
    を備えることを特徴とする電子デバイスパッケージ。
  8. 請求項７に記載の電子デバイスパッケージであって、
    前記貫通配線基板の前記貫通配線は、前記第一部位の両端を形成する第二部位及び第三部位を有し、
    前記第二部位の端部及び前記第三部位の端部の少なくとも一方は、前記電子デバイスの端子に対向する位置に配置されており、
    前記電子デバイスの前記端子と、前記第二部位の前記端部及び前記第三部位の前記端部の少なくとも一方とは、電気的に接続している
    ことを特徴とする電子デバイスパッケージ。
  9. 電子部品であって、
    請求項７又は請求項８に記載の電子デバイスパッケージを少なくとも備えた
    ことを特徴とする電子部品。
JP2013514072A 2011-05-12 2012-05-11 貫通配線基板、電子デバイスパッケージ、及び電子部品 Pending JPWO2012153842A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011107580 2011-05-12
JP2011107580 2011-05-12
PCT/JP2012/062157 WO2012153842A1 (ja) 2011-05-12 2012-05-11 貫通配線基板、電子デバイスパッケージ、及び電子部品

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014173294A Division JP2014225702A (ja) 2011-05-12 2014-08-27 貫通配線基板、電子デバイスパッケージ、及び電子部品

Publications (1)

Publication Number Publication Date
JPWO2012153842A1 true JPWO2012153842A1 (ja) 2014-07-31

Family

ID=47139316

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2013514072A Pending JPWO2012153842A1 (ja) 2011-05-12 2012-05-11 貫通配線基板、電子デバイスパッケージ、及び電子部品
JP2014173294A Pending JP2014225702A (ja) 2011-05-12 2014-08-27 貫通配線基板、電子デバイスパッケージ、及び電子部品

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2014173294A Pending JP2014225702A (ja) 2011-05-12 2014-08-27 貫通配線基板、電子デバイスパッケージ、及び電子部品

Country Status (5)

Country Link
US (1) US20130335936A1 (ja)
JP (2) JPWO2012153842A1 (ja)
CN (1) CN103430636A (ja)
TW (1) TWI439192B (ja)
WO (1) WO2012153842A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6449132B2 (ja) * 2015-11-04 2019-01-09 アルプス電気株式会社 信号処理装置
JP6727937B2 (ja) * 2016-06-10 2020-07-22 日本電波工業株式会社 電子デバイス

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011004559A1 (ja) * 2009-07-10 2011-01-13 株式会社フジクラ 貫通配線基板及びその製造方法
WO2011048858A1 (ja) * 2009-10-23 2011-04-28 株式会社フジクラ デバイス実装構造およびデバイス実装方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5222014A (en) * 1992-03-02 1993-06-22 Motorola, Inc. Three-dimensional multi-chip pad array carrier
US5810607A (en) * 1995-09-13 1998-09-22 International Business Machines Corporation Interconnector with contact pads having enhanced durability
US6246247B1 (en) * 1994-11-15 2001-06-12 Formfactor, Inc. Probe card assembly and kit, and methods of using same
JP3681542B2 (ja) * 1998-07-01 2005-08-10 富士通株式会社 プリント回路基板および多段バンプ用中継基板
US7579848B2 (en) * 2000-05-23 2009-08-25 Nanonexus, Inc. High density interconnect system for IC packages and interconnect assemblies
US6441629B1 (en) * 2000-05-31 2002-08-27 Advantest Corp Probe contact system having planarity adjustment mechanism
US6344684B1 (en) * 2000-07-06 2002-02-05 Advanced Micro Devices, Inc. Multi-layered pin grid array interposer apparatus and method for testing semiconductor devices having a non-pin grid array footprint
US6970362B1 (en) * 2000-07-31 2005-11-29 Intel Corporation Electronic assemblies and systems comprising interposer with embedded capacitors
US6914786B1 (en) * 2001-06-14 2005-07-05 Lsi Logic Corporation Converter device
US7327554B2 (en) * 2003-03-19 2008-02-05 Ngk Spark Plug Co., Ltd. Assembly of semiconductor device, interposer and substrate
JP2005093946A (ja) * 2003-09-19 2005-04-07 Ngk Spark Plug Co Ltd セラミック配線基板及びそれを用いた部品実装済み配線基板
JP5180634B2 (ja) * 2007-04-24 2013-04-10 パナソニック株式会社 差動伝送線路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011004559A1 (ja) * 2009-07-10 2011-01-13 株式会社フジクラ 貫通配線基板及びその製造方法
WO2011048858A1 (ja) * 2009-10-23 2011-04-28 株式会社フジクラ デバイス実装構造およびデバイス実装方法

Also Published As

Publication number Publication date
WO2012153842A1 (ja) 2012-11-15
US20130335936A1 (en) 2013-12-19
TW201306678A (zh) 2013-02-01
TWI439192B (zh) 2014-05-21
JP2014225702A (ja) 2014-12-04
CN103430636A (zh) 2013-12-04

Similar Documents

Publication Publication Date Title
WO2012153839A1 (ja) 貫通配線基板、電子デバイスパッケージ、及び電子部品
US10134711B2 (en) Thermally enhanced semiconductor assembly with three dimensional integration and method of making the same
CN102332435B (zh) 电子元件及其制作方法
JP5384700B2 (ja) デバイス実装構造およびデバイス実装構造の製造方法
JP2014512694A (ja) ２つ以上のダイのためのマルチダイフェイスダウン積層
JP4942857B2 (ja) デバイス実装構造およびデバイス実装方法
JP5085788B2 (ja) デバイス実装構造
US20170133353A1 (en) Semiconductor assembly with three dimensional integration and method of making the same
JP2014225702A (ja) 貫通配線基板、電子デバイスパッケージ、及び電子部品
US20120103677A1 (en) Through wiring substrate and manufacturing method thereof
JP2010251707A (ja) 配線基板及び半導体装置
JP6496622B2 (ja) セラミックス配線基板及び電子部品収納用パッケージ
JP2008203336A (ja) 光電気複合基板およびその製造方法、並びに電子機器
US20140254120A1 (en) Device packaging structure and device packaging method
JP2005101186A (ja) 積層型半導体集積回路
JP2011018672A (ja) 半導体装置およびその製造方法
KR101068305B1 (ko) 적층형 반도체 패키지 및 그 제조 방법
JP5264333B2 (ja) 貫通配線基板
CN115172328A (zh) 一种多芯片封装用的导电组件及其制作方法
JP2008078327A (ja) 半導体装置及び半導体装置の製造方法
JP2010093032A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140603