TW201304107A - 貫通配線基板、電子元件封裝體、及電子零件（二） - Google Patents

貫通配線基板、電子元件封裝體、及電子零件（二） Download PDF

Info

Publication number
TW201304107A
TW201304107A TW101116883A TW101116883A TW201304107A TW 201304107 A TW201304107 A TW 201304107A TW 101116883 A TW101116883 A TW 101116883A TW 101116883 A TW101116883 A TW 101116883A TW 201304107 A TW201304107 A TW 201304107A
Authority
TW
Taiwan
Prior art keywords
wiring
substrate
main surface
electronic component
present
Prior art date
Application number
TW101116883A
Other languages
English (en)
Inventor
Satoshi Yamamoto
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Publication of TW201304107A publication Critical patent/TW201304107A/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/002—Etching of the substrate by chemical or physical means by liquid chemical etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/101—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by casting or moulding of conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0272—Adaptations for fluid transport, e.g. channels, holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0776—Resistance and impedance
    • H05K2201/0784—Uniform resistance, i.e. equalizing the resistance of a number of conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09836—Oblique hole, via or bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/12—Using specific substances
    • H05K2203/128—Molten metals, e.g. casting thereof, or melting by heating and excluding molten solder

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本發明之貫通配線基板，包含有：單一基板，係具有第一主面及第二主面者；及多數貫通配線，係至少具有第一部位、第二部位、第三部位，並設於前述基板之內部以連結前述第一主面及前述第二主面者，且該第一部位延伸設置於與前述基板之厚度方向不同的方向，該第二部位構成貫通配線之一端部，該第三部位構成貫通配線之另一端部，並且前述第二部位相對前述第一主面為略垂直且露出於前述第一主面，前述第三部位相對前述第二主面為略垂直且露出於前述第二主面，並且前述多數貫通配線之長度為略同。

Description

貫通配線基板、電子元件封裝體、及電子零件(二) 發明領域
本發明係有關於一種具有貫通配線之貫通配線基板、使用該貫通配線基板之電子元件封裝體、及電子零件，且該貫通配線基板可實現電子元件、光學元件、MEMS(微機電系統)元件等之高密度封裝，或將該等元件系統化於一封裝體內之SiP(系統級封裝)。
發明背景
近年來，隨著行動電話等電子機器之高功能化，用於該等電子機器之電子元件等也因而須具有再上一層之高速化、高功能化。為實現這些需求，其技術開發不僅止於元件自身之高速化、高功能化，還必須著眼元件之封裝體之高速化、高功能化。實現高密度封裝之技術，已有人提出使用微細貫通配線以積層封裝晶片之三維封裝，或者使用形成有貫通配線之貫通配線基板之SiP。為實現SiP而使用之貫通配線或貫通配線基板之形成技術目前正興盛地開發研究中。
例如在日本專利公開公報2003-347502號，揭示一貫通配線基板，係包含有相對與基板主面垂直之方向傾斜形成之貫通配線者。使用此種貫通配線之形成技術，可獲得於基板之表面及底面隔不同間距形成之電極藉貫通配線連接之貫通配線基板。
然而，此種貫通配線基板在進行更高密度三維封裝時，有技術上的難題。
舉例而言，日本專利公開公報2003-347502號所載之貫通配線，由於是一直線延伸之貫通配線，所以會產生貫通配線之位置有所限制。例如，當基板內部形成有構件時，須避開該構件來形成貫通配線。形成有一直線延伸之貫通配線之貫通配線基板在解決此類問題上甚為困難。
又，由於日本專利公開公報2003-347502號所載之貫通配線是一直線延伸之貫通配線，所以依封裝於貫通配線基板之表面及底面之元件種類，端子之佈置或間距會因每一元件而不同，因此所製作之貫通配線各自長度會產生極大差異。
在此，第12圖及第13圖係示意顯示應用日本專利公開公報2003-347502號而製成之貫通配線基板一結構例之圖。此處第12圖係顯示在習知貫通配線基板，於表面排列配置多數端子群之狀態之平面圖。又，第13圖係沿第12圖之M7-M7線截取之截面圖。
例如第12及13圖所示，其構造係等距排列配置於基板110之第一主面110a之多數端子130A、130B、130C…，與等距排列配置於基板110之第二主面110b之多數端子130A’、130B’、130C’…，藉貫通配線120A、120B、120C…電連接成端子標號對應之狀態。具體而言，在基板110之第二主面110b，多數端子130A’、130B’、130C’…以與端子130A、130B、130C…相同之佈置來配置，且第二主面110b 之多數端子130A’、130B’、130C’之位置於X方向上，與端子130A、130B、130C之位置不同。在此，相鄰貫通配線間之間距(邊緣間)，在第一主面110a之P1為固定，在第二主面110b之P2為固定，且滿足P1<P2之關係。
此時，自第13圖清楚可知，設在第一主面110a及第二主面11b之端子間所設貫通配線之長度不同。如此，若多數貫通配線之長度不均一，則多數貫通配線之配線電阻也會不均一，訊號傳送時便難以控制電壓。又，當自貫通配線之一端朝另一端高速傳送訊號時，恐因多數貫通配線之長度不均一導致多數貫通配線之配線延遲不均一。依此，同步傳送欲傳輸至多數貫通配線之訊號，甚為困難。以上事由關係到貫通配線基板之性能低落，或使用該貫通配線基板之電子元件之性能低落之問題產生。
發明概要
本發明係有鑒於前述事由而作成者，目的在於提供一種抑制貫通配線之配線電阻或配線延遲之差異(不均一)之貫通配線基板、電子元件封裝體、及電子零件。
為達成前述目的，本發明第1態樣之貫通配線基板，包含有：單一基板，係具有第一主面(一主面)及第二主面(另一主面)者；及多數貫通配線，係至少具有第一部位、第二部位、第三部位，並設於前述基板之內部以連結前述第一主面及前述第二主面者，且該第一部位延伸設置於與前述基板之厚度方向不同的方向，該第二部位構成貫通配線之 一端部，該第三部位構成貫通配線之另一端部，並且前述第二部位相對前述第一主面為略垂直且露出於前述第一主面，前述第三部位相對前述第二主面為略垂直且露出於前述第二主面，並且前述多數貫通配線之長度為略同。
本發明第1態樣之貫通配線基板，宜前述第一部位之長向相對前述基板之主面為略平行。
依本發明第1態樣之貫通配線基板，多數貫通配線之長度略同。依此，可減少多數貫通配線因配線長度不同而造成之配線電阻值差異(不均一)。又，當自多數貫通配線之一端朝另一端傳送訊號時，可抑制配線延遲之不均一。
又，前述第二部位及第三部位分別相對第一主面及第二主面略垂直延伸，所以即使基板厚度改變，各貫通配線之全長(第一部位之長度、第二部位之長度、及第三部位之長度之總計)依然不會改變。於是，多數貫通配線之之配線電阻值及配線延遲之不均一不會改變。因此，本發明可實現一種傳送特性優異之貫通配線基板。
本發明第1態樣之貫通配線基板，宜前述第一部位之長向相對前述基板之主面為傾斜。
貫通配線基板若此，便可縮短連結基板預定兩面之貫通配線長度，且有助於配線電阻值低落。
本發明第1態樣之貫通配線基板，宜於前述第一主面設有墊件，用以與構成前述貫通配線之前述第二部位電連接，且於前述第二主面設有墊件，用以與構成前述貫通配線之前述第三部位電連接。
當於貫通配線基板之兩面封裝元件時，前述元件之電極與前述墊件電連接而無須藉由表面配線。因此，可直接連接貫通配線與元件，即使使用電極以任何佈置狀態高密度配置之小型元件，仍可輕易將小型元件與貫通配線基板連接。
本發明第1態樣之貫通配線基板，宜前述基板具有冷卻該基板之冷卻部。
依此，即使發熱量大之元件封裝於貫通配線基板時，仍可藉冷卻部有效冷卻元件，故可降低封裝體整體之溫度上升，保持元件性能。
本發明第2態樣之電子元件封裝體，包含有：前述第1態樣之貫通配線基板；及電子元件，係封裝在前述貫通配線基板之前述第一主面及前述第二主面之至少其中之一者。因此，本發明可提供一種傳送特性優異之電子元件封裝體。
本發明第2態樣之電子元件封裝體，宜前述第二部位之端部及前述第三部位之端部之至少其中之一，配置在與前述電子元件之端子相對向之位置，且與前述電子元件之前述端子電連接。
當於貫通配線基板之兩面封裝元件時，前述元件之電極與前述第二部位之前述端部及前述第三部位之前述端部之至少其中之一電連接而無須藉由表面配線。因此，即使使用電極以任何佈置狀態高密度配置之小型元件，仍可輕易將小型元件與貫通配線基板連接。
本發明第3態樣之電子零件，係至少包含有前述第2態樣之電子元件封裝體者。因此，本發明可提供一種內部之訊號傳送性優異之電子零件。
依本發明，由於多數貫通配線之長度略同，所以可抑制每一貫通配線之配線電阻或配線延遲之差異(不均一)。因此，可提供一種訊號傳送特性優異之貫通配線基板、電子元件封裝體、及電子零件。
圖式簡單說明
第1圖係示意顯示本發明貫通配線基板之第1實施態樣之平面圖。
第2圖係沿第1圖之M1-M1線截取之截面圖。
第3圖係示意顯示本發明貫通配線基板之第1實施態樣之截面圖。
第4圖係示意顯示本發明貫通配線基板之第1實施態樣之截面圖。
第5圖係示意顯示本發明貫通配線基板之第1實施態樣之變形例之截面圖。
第6A圖係示意顯示本發明貫通配線基板之第2實施態樣之平面圖。
第6B圖係示意顯示本發明貫通配線基板之第2實施態樣之圖，其係沿第6A圖之M2-M2線截取之截面圖。
第7A圖係示意顯示本發明貫通配線基板之第3實施態樣之平面圖。
第7B圖係示意顯示本發明貫通配線基板之第3實施態 樣之圖，其係沿第7A圖之M3-M3線截取之截面圖。
第7C圖係示意顯示本發明貫通配線基板之第3實施態樣之圖，其係沿第7A圖之N-N線截取之截面圖。
第8A圖係示意顯示本發明貫通配線基板之第4實施態樣之平面圖。
第8B圖係示意顯示本發明貫通配線基板之第4實施態樣之圖，其係沿第8A圖之M4-M4線截取之截面圖。
第8C圖係示意顯示本發明貫通配線基板之第4實施態樣之圖，其係沿第8A圖之M5-M5線截取之截面圖。
第9A圖係示意顯示貫通配線基板之製造方法之步驟之截面圖。
第9B圖係示意顯示貫通配線基板之製造方法之步驟之截面圖。
第9C圖係示意顯示貫通配線基板之製造方法之步驟之截面圖。
第9D圖係示意顯示貫通配線基板之製造方法之步驟之截面圖。
第10圖係示意顯示本發明電子元件封裝體之實施態樣之平面圖。
第11圖係沿第10圖之M6-M6線截取之截面圖。
第12圖係示意顯示習知貫通配線基板之一例之平面圖。
第13圖係沿第12圖之M7-M7線截取之截面圖。
較佳實施例
以下，配合參照圖式，說明本發明貫通配線基板之較佳實施態樣。
(第1實施態樣)
第1~4圖係示意顯示本發明貫通配線基板之第1實施態樣一構成例之圖。在此，第1圖係顯示本發明貫通配線基板之第1實施態樣中，於表面排列配置多數端子群之狀態之平面圖。又，第2圖係沿第1圖之M1-M1線截取之截面圖。
此貫通配線基板1A(1)包含有多數貫通配線20A、20B、20C…(20)，連結構成單一基板10之主面(第一主面10a及第二主面10b)。換言之，貫通配線20(20A、20B、20C)具有兩端部，貫通配線20之第一端部(一端部)位於第一主面10a，貫通配線20之第二端部(另一端部)位於第二主面10b。
基板10之材料例舉如玻璃、塑膠、陶瓷等絕緣體或矽(Si)等半導體。使用半導體基板作為基板10之材料時，宜於貫通孔21之內壁或主面等形成絕緣層。使用絕緣性基板作為基板10之材料時，由於無須再於貫通孔21之內壁形成絕緣層，所以更為適合。
貫通孔21具有露出於基板10之一主面(第一主面)10a之第一露出部30A、30B、30C，及開口於基板10之另一主面(第二主面)10b之第二露出部30A’、30B’、30C’，且該貫通孔21之內部配置有導體22。由該導體22構成貫通配線20(20A、20B、20C)。
貫通配線20具有第一部位24、第二部位25、及第三部 位26。以第一部位24之長向相對前述基板10之主面為略平行狀態，第一部位24延伸於前述基板10之內部。第二部位25及第三部位26位於第一部位24之兩端。換言之，第二部位25構成貫通配線20之第一端部(一端部)，而第三部位26構成貫通配線20之第二端部(另一端部)。即，第二部位25之端部(第一端部)位於第一主面10a(露出於面臨第一主面10a之空間)，第三部位26(第二端部)位於第二主面10b(露出於面臨第二主面10b之空間)。
第一部位24與第二部位25藉由彎曲部28連接。第一部位24與第三部位26藉由彎曲部29連接。彎曲部28、29之形狀並無特別限定。彎曲部在其縱截面上亦可係具有角之形狀。或者亦可係如第3圖所示未具有角之略圓弧狀。就高速傳送之觀點而言，使用未具有角之略圓弧狀彎曲部更為適宜。
又，第二部位25及第三部位26之長向，各自相對前述主面10a、10b為略垂直。第二部位25之長向相對第一主面10a為略垂直，第三部位26之長向相對第二主面10b為略垂直。依此，即使當基板10之原本厚度不均一時，或者前述基板10之研磨步驟之加工精度造成厚度不均一時，設在基板10之主面之露出部21A、21B之位置仍不會變動。因此，可精度佳地確實形成貫通配線20。即，多數貫通配線在配線長度上不會不均一。可將以自由佈置狀態設在構成基板之主面之中之兩面之端子連接，並且即使基板10之厚度改變，仍可維持各貫通配線20之配線電阻固定。
於貫通配線20之導體22，例舉如銅(Cu)或鎢(W)等金屬、金錫(Au-Sn)等合金、或者聚矽等非金屬之導體。作為將導體充填至貫通孔21之方法或形成導體之膜之方法，可適當使用鍍敷法、濺鍍法、熔融金屬充填法、CVD(化學氣相沈積)法、超臨界成膜法、印刷法及組合該等方法之方法等等。
另，貫通配線20之構造，可應用於貫通孔21內部完全充填導體22之構造，或於貫通孔21內部未完全充填導體22之構造之其中之一均可。若貫通配線基板用於對氣密性要求高之封裝體時，以於貫通孔21內部完全充填導體22之構造較佳。
貫通配線基板1A(1)於表面排列配置有多數端子群。配置於基板10之第一主面10a(第一主面10a側)之多數端子，與配置於基板10另一第二主面10b(第二主面10b側)之多數端子藉由多數貫通配線20而電連接。
例如第1圖及第2圖所示，於基板10之第一主面10a，配置有以等間距排列之第一端子群30A、30B、30C…。於基板10之第二主面10b，配置有與第一端子群相同之佈置，且在第二主面10b之位置於X方向上相異排列之第二端子群30A’、30B’、30C’…。此外，第一端子群30A、30B、30C…與第二端子群30A’、30B’、30C’…，藉由貫通配線20A、20B、20C…電連接成分別之端子標號對應。
即，第一端子30A與第二端子30A’藉由貫通配線20A電連接。又，第一端子30B與第二端子30B’藉由貫通配線20B 電連接。又，第一端子30C與第二端子30C’藉由貫通配線20C電連接。
然後，如第2圖所示，於本發明第1實施態樣之貫通配線基板1A(1)，多數貫通配線20A、20B、20C…(20)個別之全長係相互略同之長度。
具體而言，於貫通配線20A，令第一部位24(部位A)之長度為a1，第二部位25(部位B)之長度為a2，第三部位26(部位C)之長度為a3，貫通配線20A之長度以(a1+a2+a3)表示。同樣地，於貫通配線20B，令第一部位24之長度為b1，第二部位25之長度為b2，第三部位26之長度為b3，貫通配線20B之長度以(b1+b2+b3)表示。又，於貫通配線20C，令第一部位24之長度為c1，第二部位25之長度為c2，第三部位26之長度為c3，貫通配線20C之長度以(c1+c2+c3)表示。然後，在本發明第1實施態樣之貫通配線基板1A(1)，(a1+a2+a3)≒(b1+b2+b3)≒(c1+c2+c3)。
依本發明第1實施態樣，多數貫通配線20A、20B、20C…(20)個別之全長係相互略同之長度。藉此，可抑制因每一貫通配線長度不同而造成之每一貫通配線之電阻值差異(不均一)。因此，本發明第1實施態樣之貫通配線基板1，可使多數貫通配線20A、20B、20C…(20)之電阻略均一。於是，本發明第1實施態樣可實現一種傳送特性優異之貫通配線基板，係當所封裝元件之各連接端子分別與各貫通配線電連接時，可正確反應傳輸所封裝元件傳送之訊號者。
另，不僅使貫通配線20A、20B、20C…(20)之長度一致， 使配線材料和配線粗細均一，對於抑制基板內之配線電阻不均一而言也很重要。
如第4圖所示，在第1實施態樣之貫通配線基板1A(1)，亦可分別於前述基板10之主面10a、10b設置墊件2、3，用以與構成前述貫通配線20之前述第一部位25及前述第三部位26電連接。此時，當於貫通配線基板1A(1)之兩面封裝元件時，元件之電極與前述墊件電連接而無須藉由表面配線。因此，可直接連接貫通配線20與元件，即使使用電極以任何佈置狀態高密度配置之小型元件，仍可輕易將小型元件與貫通配線基板連接。
又，在貫通配線基板1A(1)，亦可前述基板10具有冷卻該基板10之冷卻部。
此種冷卻基板10之冷卻部，例舉如第4圖所示，供冷卻用流體流通之流路40。依此，藉著使冷媒流通流路40，則即使是於貫通配線基板封裝發熱量大之元件時，仍可有效降低封裝體整體溫度上升情形。
流路40具有設於流路40兩端以供冷卻用流體出入之出入口40A、40B。例如亦可設置多數流路40。又，流路40亦可設成蛇形狀，俾一條流路40便可冷卻基板10整體。又，流路40之出入口40A、40B亦可構造成露出於基板10之主面。
又，流路40之圖案(路徑)或截面形狀並不限於前述構造，而是可適當進行設計。不過，較佳地，流路40於三維空間上在與面平行之方向或厚度方向保持預定間隔，以免 連通具有貫通配線20之貫通孔21。
可藉由與形成用於製作貫通配線20之貫通孔21相同之方法，形成流路40。此時，較佳地，當形成用於製作貫通配線20之貫空孔21時，並行同時形成作為流路40用之貫通孔。若同時形成貫通配線20之貫通孔21與作為流路40用之貫通孔，便可簡略製程，使成本降低。又，還可輕易控制貫通孔21與流路40之間位置關係，避免貫通孔21與流路40出錯而連通之不良情形。
(第1實施態樣之變形例)
另，前述實施態樣之說明，係例舉貫通配線20之第一部位之長向相對前述基板之主面為略平行之構造。本發明第1實施態樣之變形例如第5圖所示，本發明亦可應用於貫通配線20之第一部位之長向相對前述基板10之主面為傾斜之構造。藉由第一部位相對基板10之主面傾斜形成，可縮短用以連結基板10之兩主面10a、10b之貫通配線20全長，使配線電阻降低。
(第2實施態樣)
又，本發明第2實施態樣中，多數貫通配線20於基板10內部之配置並無特別限定，可採用各種配置方式。
例如第6A圖係示意顯示貫通配線基板1C(1)之一例之平面圖，第6B圖係沿第6A圖之M2-M2線截取之截面圖。該貫通配線基板1C(1)包含有多數貫通配線20D~20I，且多數貫通配線20D~20I配置成自垂直方向觀看貫通配線基板，呈放射狀。
(第3實施態樣)
又，本發明第3實施態樣中，第7A圖係示意顯示貫通配線基板1D(1)之平面圖，第7B圖係沿第7A圖之M3-M3線截取之截面圖，第7C圖係沿第7A圖之N-N線截取之截面圖。該貫通配線基板1D(1)具有貫通配線20J、20K，係配置成自垂直方向觀看貫通配線基板，呈相互略直交者。
(第4實施態樣)
又，前述實施態樣中，說明所例舉之構造係貫通配線20配置成連結於基板10上位於相反位置之兩主面10a、10b，不過本發明並不限於此。本發明第4實施態樣中，第8A圖係示意顯示貫通配線基板之1E(1)之一例之平面圖，第8B圖係沿第8A圖之M4-M4線截取之截面圖，第8C圖係沿第8A圖之M5-M5線截取之截面圖。該貫通配線基板之1E(1)中，貫通配線20L、20M配置成連結設在基板10之主面10a之端子，與設在相對主面10a為略垂直且與基板10厚度方向平行之主面10c之端子。此時，貫通配線20L、20M之長度亦略同。
(貫通配線基板之製造方法)
接著，說明前述貫通配線基板1A(1)之製造方法。
第9A圖~第9D圖係按步驟順序示意顯示貫通配線基板1A(1)之製造方法之截面圖。本實施態樣中，使用厚度500μm之玻璃(石英)基板作為基材。又，本實施態樣之微細孔之製造方法，係使用雷射將石英基板一部分改質後，藉蝕刻法除去改質之部分。
首先，如第9A圖所示，對石英形成之基板10照射雷射光80以於基板10內形成改質部82，該雷射光照射處是將藉後續步驟形成至少微細孔之處。本實施態樣中，使用飛秒雷射作為雷射光80，對基板10內部照射雷射光束以形成焦點81，獲得例如具有數μm~數十μm之直徑之改質部。此時，藉著控制焦點81與基板位置，可形成各種形狀之改質部82。另，形成微細孔之基板10並不限於石英基板，也可使用例如藍寶石等絕緣基板10，或具有含鹼成分等這類其他成分之玻璃基板。玻璃基板之厚度亦可在約150μm~1mm之範圍內適當設定。
接著，如第9B圖所示，將形成有改質部82之基板10浸漬於倒入容器90內之預定藥液91中。依此，改質部82藉藥液被濕蝕刻而自基板10內被除去。於是，如第9C圖所示，存在有改質部82之部分，可形成微細孔83(貫通孔21)。本實施態樣中，使用主成分為氟酸之酸溶液作為藥液。
本實施態樣所用蝕刻方式，係利用改質部82較未改質部分快許多被蝕刻之現象，最後可形成具有依循改質部82之形狀之微細孔83。本實施態樣中，微細孔83之孔徑為50μm。另，藥液並不限於氟酸，還可使用例如於氟酸添加適量硝酸等之氟硝酸系混合酸等，或氫氧化鉀溶液此類鹼溶液等。又，微細孔之孔徑，可因應貫通配線用途而在約10μm~300μm之範圍內適當設定。此外，藉前述方法形成之微細孔83，並不限於貫通基板10之「貫通孔」，亦可是未貫通基板10之「非貫通孔」。
藉前述方法，可形成於石英基板10內部具有三維自由構造之微細孔83。
然後，如第9D圖所示，於微細孔83之內部充填導電性物質84(導體22)。本實施態樣中，係使用金錫(Au-Sn)作為導電性物質84(導體22)，且藉熔融金屬充填法充填於微細孔內部。熔融金屬充填法，係利用壓力差而可在短時間內氣密性佳地充填微細孔內部之方法。另，本實施態樣係使用金錫(Au-Sn)作為充填金屬，不過並不限於此。可使用具有不同組成之金錫合金或錫(Sn)、銦(In)等金屬，以及錫鉛(Sn-Pb)系、錫(Sn)基、鉛(Pb)基、金(Au)基、銦(In)基、鋁(Al)基等焊料。又，充填方法雖是使用熔融金屬吸入法，不過不限於此，也可適當使用鍍敷法、濺鍍法、CVD(化學氣相沈積)法、超臨界流體成膜法、印刷法、及組合該等方法之方法等。又，充填或成膜之導體亦不限於(Au-Sn)，而是可是適當使用Cu、W、聚矽、導電性糊、碳奈米管等。
藉以上方法，可提供具有多數貫通配線20之貫通配線基板1A(1)。
另，前述實施態樣中，採用微細孔83貫通基板10之構造，不過本發明並不限於此構造。舉例而言，亦可先於基板10形成非貫通孔之微細孔83，再將金屬充填於微細孔後，研磨基板10以形成貫通配線20。
如此研磨基板10時，本實施態樣之貫通配線20由於第二部位和第三部位之長向與主面呈略垂直，所以即使研磨基板10之主面，多數貫通配線20之配線電阻仍不會產生不 均一情形。
又，前述實施態樣中，說明係例舉對基板內直接照射雷射以使基板10改質之構造，不過並不限於此，例如亦可使用全像技術來使基板10改質。
(電子元件封裝體)
接著，說明使用前述本發明貫通配線基板1A(1)之電子元件封裝體。
第10圖係示意顯示本發明電子元件封裝體之實施態樣(構成例)之平面圖。又，第11圖係沿第10圖之M6-M6線截取之截面圖。
此電子元件封裝體50係於貫通配線基板1之至少一主面封裝電子元件。如前述，貫通配線基板1由於多數貫通配線20A、20B、20C…(20)之個別全長為略同長度，所以可抑制因每一貫通配線長度不同而造成之每一貫通配線之電阻值差異(不均一)。藉此，於電子元件封裝體50，可使貫通配線基板1具有之多數貫通配線20A、20B、20C…(20)之電阻略均一。於是，依本發明，可獲得一種傳送特性優異之電子元件封裝體。
該電子元件封裝體50包含有：貫通配線基板1，係具有貫通配線20者，且該貫通配線20是於形成在基板10之貫通孔21充填導體22或形成導體22之膜；第一元件51，係配置於基板10之第一主面10a者；及第二元件53，係配置於基板10之第二主面10b者。第一元件51之電極配置與第二元件53之電極配置是相互不同。
藉貫通配線基板1，配置於基板10之第一主面10a之第一元件51之多數電極52A、52B、52C…與配置於基板10之第二主面10b之第二元件53之多數電極54A、54B、54C…，藉由多數貫通配線20A、20B、20C…而電連接。
元件51、53可例舉如記憶體(記憶構件)和邏輯(邏輯構件)等積體電路(IC)、感測器等MEMS(微機電系統)元件、發光構件和受光構件等光學元件。元件51、53之電極配置若不相同，元件51、53之功能可相異或相同。尤其係以高密度集積異質元件，可實現三維系統級封裝(SiP)。
又，如第11圖所示，在電子元件封裝體50，露出之第二部位25之端部及第三部位26之端部之至少其中之一，配置於相對所封裝元件51、53之電極52、54之位置。前述元件51、53之電極與前述第二部位25之端部及第三部位26之端部之至少其中之一，宜電連接。依此，封裝於貫通配線基板1之兩面之元件51之電極52(52A、52B、52C)與元件53之電極54(54A、54B、54C)，可電連接而無須藉由表面配線，所以即使是電極以任何佈置狀態高密度配置之小型元件，仍可自由連接電極52與電極54。
(電子零件)
本發明之電子零件，至少包含有前述本發明之電子元件封裝體50。因此，本發明可實現一種傳送性優異之電子裝置。
以上，說明關於本發明之貫通配線基板、電子元件封裝體及電子零件，不過本發明技術範圍並不限於前述實施 態樣，而是可在未脫離本發明主旨之範圍內，加入各種變更。
本發明廣泛適用於具有貫通配線之貫通配線基板，及使用該貫通配線基板之電子元件封裝體、電子零件。
1,1A~1E‧‧‧貫通配線基板
10,110‧‧‧基板
10a,110a‧‧‧第一主面
10b,110b‧‧‧第二主面
10c‧‧‧主面
130A~130C,130A’~130C’‧‧‧端子
2,3‧‧‧墊件
20,20A~20M,120A~120C‧‧‧貫通配線
21‧‧‧貫通孔
22‧‧‧導體
24‧‧‧第一部位
25‧‧‧第二部位
26‧‧‧第三部位
28,29‧‧‧彎曲部
30A,30B,30C‧‧‧第一露出部
30A’,30B’,30C’‧‧‧第二露出部
40‧‧‧流路
40A,40B‧‧‧出入口
50‧‧‧電子元件封裝體
51‧‧‧第一元件
52A~52C,54A~54C‧‧‧電極
53‧‧‧第二元件
80‧‧‧雷射光
81‧‧‧焦點
82‧‧‧改質部
83‧‧‧微細孔
84‧‧‧導電性物質
90‧‧‧容器
91‧‧‧藥液
a1,a2,a3,b1,b2,b3,c1,c2,c3‧‧‧長度
第1圖係示意顯示本發明貫通配線基板之第1實施態樣之平面圖。
第2圖係沿第1圖之M1-M1線截取之截面圖。
第3圖係示意顯示本發明貫通配線基板之第1實施態樣之截面圖。
第4圖係示意顯示本發明貫通配線基板之第1實施態樣之截面圖。
第5圖係示意顯示本發明貫通配線基板之第1實施態樣之變形例之截面圖。
第6A圖係示意顯示本發明貫通配線基板之第2實施態樣之平面圖。
第6B圖係示意顯示本發明貫通配線基板之第2實施態樣之圖，其係沿第6A圖之M2-M2線截取之截面圖。
第7A圖係示意顯示本發明貫通配線基板之第3實施態樣之平面圖。
第7B圖係示意顯示本發明貫通配線基板之第3實施態樣之圖，其係沿第7A圖之M3-M3線截取之截面圖。
第7C圖係示意顯示本發明貫通配線基板之第3實施態樣之圖，其係沿第7A圖之N-N線截取之截面圖。
第8A圖係示意顯示本發明貫通配線基板之第4實施態樣之平面圖。
第8B圖係示意顯示本發明貫通配線基板之第4實施態樣之圖，其係沿第8A圖之M4-M4線截取之截面圖。
第8C圖係示意顯示本發明貫通配線基板之第4實施態樣之圖，其係沿第8A圖之M5-M5線截取之截面圖。
第9A圖係示意顯示貫通配線基板之製造方法之步驟之截面圖。
第9B圖係示意顯示貫通配線基板之製造方法之步驟之截面圖。
第9C圖係示意顯示貫通配線基板之製造方法之步驟之截面圖。
第9D圖係示意顯示貫通配線基板之製造方法之步驟之截面圖。
第10圖係示意顯示本發明電子元件封裝體之實施態樣之平面圖。
第11圖係沿第10圖之M6-M6線截取之截面圖。
第12圖係示意顯示習知貫通配線基板之一例之平面圖。
第13圖係沿第12圖之M7-M7線截取之截面圖。
1,1A‧‧‧貫通配線基板
10‧‧‧基板
10a‧‧‧第一主面
10b‧‧‧第二主面
20,20A,20B,20C‧‧‧貫通配線
21‧‧‧貫通孔
22‧‧‧導體
24‧‧‧第一部位
25‧‧‧第二部位
26‧‧‧第三部位
28,29‧‧‧彎曲部
30A,30B,30C‧‧‧第一露出部
30A’,30B’,30C’‧‧‧第二露出部
40B‧‧‧出入口
a1,a2,a3,b1,b2,b3,c1,c2,c3‧‧‧長度

Claims (8)

  1. 一種貫通配線基板，包含有：單一基板，係具有第一主面及第二主面者；及多數貫通配線，係至少具有第一部位、第二部位、第三部位，並設於前述基板之內部以連結前述第一主面及前述第二主面者，且該第一部位延伸設置於與前述基板之厚度方向不同的方向，該第二部位構成貫通配線之一端部，該第三部位構成貫通配線之另一端部，並且前述第二部位相對前述第一主面為略垂直且露出於前述第一主面，前述第三部位相對前述第二主面為略垂直且露出於前述第二主面，並且前述多數貫通配線之長度為略同。
  2. 如申請專利範圍第1項之貫通配線基板，其中前述第一部位之長向相對前述基板之主面為略平行。
  3. 如申請專利範圍第1項之貫通配線基板，其中前述第一部位之長向相對前述基板之主面為傾斜。
  4. 如申請專利範圍第1~3項中其中任一項之貫通配線基板，其中於前述第一主面設有墊件，用以與構成前述貫通配線之前述第二部位電連接，且於前述第二主面設有墊件，用以與構成前述貫通配線之前述第三部位電連接。
  5. 如申請專利範圍第1~3項中其中任一項之貫通配線基板，其中前述基板具有冷卻前述基板之冷卻部。
  6. 一種電子元件封裝體，包含有： 申請專利範圍第1~5項中其中任一項之貫通配線基板；及電子元件，係封裝在前述貫通配線基板之前述第一主面及前述第二主面之至少其中之一者。
  7. 如申請專利範圍第6項之電子元件封裝體，其中前述第二部位之端部及前述第三部位之端部之至少其中之一，配置在與前述電子元件之端子相對向之位置，且與前述電子元件之前述端子電連接。
  8. 一種電子零件，係至少包含有申請專利範圍第6或7項之電子元件封裝體者。
TW101116883A 2011-05-12 2012-05-11 貫通配線基板、電子元件封裝體、及電子零件（二） TW201304107A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011107581 2011-05-12

Publications (1)

Publication Number Publication Date
TW201304107A true TW201304107A (zh) 2013-01-16

Family

ID=47139313

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101116883A TW201304107A (zh) 2011-05-12 2012-05-11 貫通配線基板、電子元件封裝體、及電子零件（二）

Country Status (5)

Country Link
US (1) US20140009898A1 (zh)
JP (1) JPWO2012153839A1 (zh)
CN (1) CN103444271A (zh)
TW (1) TW201304107A (zh)
WO (1) WO2012153839A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10741650B2 (en) 2017-03-21 2020-08-11 Toshiba Memory Corporation Semiconductor device and method of manufacturing the same
TWI727886B (zh) * 2020-09-04 2021-05-11 友達光電股份有限公司 電路基板

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6066298B2 (ja) * 2013-02-13 2017-01-25 国立大学法人山梨大学 導電性物質の形成装置
US20230005834A1 (en) * 2014-08-18 2023-01-05 Samtec, Inc. Electrically conductive vias and methods for producing same
US11251109B2 (en) 2016-11-18 2022-02-15 Samtec, Inc. Filling materials and methods of filling through holes of a substrate
CN111885819B (zh) * 2020-07-31 2022-03-29 生益电子股份有限公司 电路板内层互联结构
US11581251B2 (en) 2020-11-10 2023-02-14 Qualcomm Incorporated Package comprising inter-substrate gradient interconnect structure
US20220415779A1 (en) * 2021-06-24 2022-12-29 Intel Corporation Angled interconnect using glass core technology

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03237786A (ja) * 1990-02-14 1991-10-23 Matsushita Electric Works Ltd 導体回路
JPH04236672A (ja) * 1991-01-20 1992-08-25 Narumi China Corp 自動配線等に利用する配線作成方法
JP2536398B2 (ja) * 1993-05-15 1996-09-18 日本電気株式会社 プリント配線パタ―ンコ―ナ修正方法
JP4082220B2 (ja) * 2003-01-16 2008-04-30 セイコーエプソン株式会社 配線基板、半導体モジュールおよび半導体モジュールの製造方法
JP2004363535A (ja) * 2003-05-14 2004-12-24 Yazaki Corp 信号伝送線路及びその設計方法
JP2004363186A (ja) * 2003-06-02 2004-12-24 Hamamatsu Photonics Kk 電極基板及びその製造方法
KR100659521B1 (ko) * 2004-04-06 2006-12-20 가부시키가이샤 무라타 세이사쿠쇼 내부도체의 접속구조 및 다층기판
JP2006303360A (ja) * 2005-04-25 2006-11-02 Fujikura Ltd 貫通配線基板、複合基板及び電子装置
JP2008288577A (ja) * 2007-04-18 2008-11-27 Fujikura Ltd 基板の処理方法、貫通配線基板及びその製造方法、並びに電子部品
JP5226246B2 (ja) * 2007-05-30 2013-07-03 ラピスセミコンダクタ株式会社 配線設計プログラム、配線設計方法及び配線設計装置
JPWO2011004559A1 (ja) * 2009-07-10 2012-12-13 株式会社フジクラ 貫通配線基板
JP5085788B2 (ja) * 2009-10-23 2012-11-28 株式会社フジクラ デバイス実装構造

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10741650B2 (en) 2017-03-21 2020-08-11 Toshiba Memory Corporation Semiconductor device and method of manufacturing the same
TWI729174B (zh) * 2017-03-21 2021-06-01 日商東芝記憶體股份有限公司 半導體裝置及其製造方法
TWI727886B (zh) * 2020-09-04 2021-05-11 友達光電股份有限公司 電路基板

Also Published As

Publication number Publication date
US20140009898A1 (en) 2014-01-09
WO2012153839A1 (ja) 2012-11-15
CN103444271A (zh) 2013-12-11
JPWO2012153839A1 (ja) 2014-07-31

Similar Documents

Publication Publication Date Title
TW201304107A (zh) 貫通配線基板、電子元件封裝體、及電子零件（二）
TWI656615B (zh) 三維整合之散熱增益型半導體組體及其製作方法
JP5384700B2 (ja) デバイス実装構造およびデバイス実装構造の製造方法
US20100244276A1 (en) Three-dimensional electronics package
JP4916241B2 (ja) 半導体装置及びその製造方法
TWI619210B (zh) 介電材凹穴內設有半導體元件之面朝面半導體組體
JP2007287906A (ja) 電極と電極の製造方法、及びこの電極を備えた半導体装置
US10304766B2 (en) Semiconductor package having a circuit pattern
JP4942857B2 (ja) デバイス実装構造およびデバイス実装方法
US20120205148A1 (en) Device packaging structure and device packaging method
CN103794569A (zh) 封装结构及其制法
US11315902B2 (en) High bandwidth multichip module
TWI822659B (zh) 用於低溫接合的結構和方法
US20120103677A1 (en) Through wiring substrate and manufacturing method thereof
TWI439192B (zh) 貫通配線基板、電子元件封裝體、及電子零件（一）
JP2008203336A (ja) 光電気複合基板およびその製造方法、並びに電子機器
US20140254120A1 (en) Device packaging structure and device packaging method
KR101068305B1 (ko) 적층형 반도체 패키지 및 그 제조 방법
JP2011018672A (ja) 半導体装置およびその製造方法
TW202414634A (zh) 用於低溫接合的結構和方法
JP2008153303A (ja) 回路基板、電子デバイス及びその製造