JP2007287906A - 電極と電極の製造方法、及びこの電極を備えた半導体装置 - Google Patents

電極と電極の製造方法、及びこの電極を備えた半導体装置 Download PDF

Info

Publication number
JP2007287906A
JP2007287906A JP2006113195A JP2006113195A JP2007287906A JP 2007287906 A JP2007287906 A JP 2007287906A JP 2006113195 A JP2006113195 A JP 2006113195A JP 2006113195 A JP2006113195 A JP 2006113195A JP 2007287906 A JP2007287906 A JP 2007287906A
Authority
JP
Japan
Prior art keywords
electrode
semiconductor device
manufacturing
package
land
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006113195A
Other languages
English (en)
Inventor
Masahiro Yamaguchi
昌浩 山口
Hirobumi Nakamura
博文 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Circuit Solutions Inc
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
NEC Toppan Circuit Solutions Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc, NEC Toppan Circuit Solutions Inc filed Critical Elpida Memory Inc
Priority to JP2006113195A priority Critical patent/JP2007287906A/ja
Priority to CNA2007100961494A priority patent/CN101060087A/zh
Priority to US11/735,836 priority patent/US20070241463A1/en
Publication of JP2007287906A publication Critical patent/JP2007287906A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
    • H10W74/117—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/28—Configurations of stacked chips the stacked chips having different sizes, e.g. chip stacks having a pyramidal shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/291—Configurations of stacked chips characterised by containers, encapsulations, or other housings for the stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/722—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/732—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】 半導体装置は高機能化されることで、その接続端子数が増加し、接続端子電極ピッチの狭小化が望まれている。しかし、ＰｏＰ構造の半導体装置においてははんだボールで上下のパッケージ間を接続することから、スタンドオフを確保するために端子電極ピッチを狭小化できないという問題がある。
【解決手段】 本発明の金属ポストは金属板をエッチングする方法により形成する。そのために金属ポストの高さを精度良く、また微細化されたピッチで形成することができる。上側パッケージに形成された金属ポストにより上下パッケージを接続することで、微細化された電極間ピッチを有する小型化された半導体装置が得られる。
【選択図】 図１

Description

本発明は半導体装置の電極に係り、特に半導体素子が搭載されたパッケージを積層したＰｏＰ（Package on Package)用の電極とその電極の製造方法及びこの電極を備えた半導体装置に関する。
近年、半導体装置は高速化、大容量化と共に、電子システムの小型化のために半導体装置パッケージの小型化が進められている。特に携帯機器においてはこのパッケージの小型化が重要であり、１つのパッケージ内に複数の半導体チップを収納した半導体装置が採用されている。これらの半導体装置としては、パッケージ内部に複数の半導体チップを積層したＭＣＰ(Multi Chip Package)や、複数のＣＳＰ(Chip Size Package)を積層したＰｏＰ（Package on Package)がある。さらに半導体チップの接続方法として従来のワイヤーボンディング法の他に、ボンディングパッドにパンプを備えたフリップチップ接続法等を利用することにより半導体装置の小型化が図られている。
図６に従来のＰｏＰ構造の半導体装置の断面図を示す。ＰｏＰ構造の半導体装置は半導体チップ９を樹脂封止した上側のパッケージと、下側のパッケージとを、はんだボール１６を用いてそれぞれのランド３において接続している。下側パッケージの表面側には半導体素子９-3が搭載され、さらに接続用のランド３が設けられ、その裏面側にははんだボール１６を備えている。上側パッケージにはその表面側に２つの半導体素子９-1、９-2が搭載され、ワイヤーボンディング法にて上側パッケージ基板の電極に接続されている。上側パッケージの裏面側には下側パッケージと接続するためのランド３が設けられている。
このＰｏＰ構造において、上下のパッケージを接続するには、下側パッケージに搭載されている半導体チップ９-3の高さ分等に必要なスペース(スタンドオフ)を確保する必要がある。このスタンドオフをはんだボール高さで確保している。しかしはんだボールははんだ自身の物性でその球形度が決定される為、縦に細長い形状を任意で製造することは不可能である。そのために上下パッケージを接続するはんだボール１６-2は、スタンドオフ以上の大きさにする必要がある。一方接続端子（I/O）数の増加、パッケージの小型化等から、上下接続用のはんだボールの小型化、接続電極ピッチを狭小化していく必要がある。しかし、はんだボールの場合は、ボール径を小さくすると、スタンドオフ量が少なくなるという問題がある。逆に上下パッケージを接続するはんだボール１６-2を、基板と接続するはんだボール１６-1より大きくすると端子数のためにパッケージが大きくなるという問題がある。
この問題に対処するためにはんだボール以外の接続方法が考えられる。例えば特許文献１（特開2004-14571）では、半導体素子上に金属ポストを形成した半導体装置が開示されている。特許文献１では、金属ポストの形成方法としてめっき法が適用されている。しかしめっき方法では、金属ポストの高さがばらつくという問題がある。また特許文献２（特開2004-228403）には半導体素子と対向する基板の接続パターンとを導電性ポストで接続している。しかし特許文献２においては導電性ポストの位置あわせの問題がある。これらの先行文献の技術を端子数の多い接続電極ピッチが狭小化された半導体装置に適用するには不十分である。このように接続電極ピッチが狭小化可能なＰｏＰ構造の電極接続技術が確立していないという問題がある。
特開２００４−１４５７１号公報 特開２００４−２２８４０３号公報
上記したように半導体装置は高機能化されることで、その接続端子数が増加し、接続端子ピッチの狭小化が望まれている。しかし、端子ピッチの狭小化可能なＰｏＰ構造の電極接続技術が確立していないという問題がある。本発明の目的は上記した問題に鑑み、端子ピッチの狭小化が可能なＰｏＰ（Package on Package)用の電極とその製造方法及びこの電極を備えた半導体装置を提供することである。
本発明は上記した課題を解決するため、基本的には下記に記載される技術を採用するものである。またその技術趣旨を逸脱しない範囲で種々変更できる応用技術も、本発明に含まれることは言うまでもない。
本発明の電極の製造方法は、金属板をその裏面からエッチングし、前記金属板の厚さを高さとする金属ポストを形成するステップを有することを特徴とする。
本発明の電極の製造方法においては、前記金属ポストを形成するステップの前に、金属板の表面に配線基板を形成するステップと、前記配線基板上に半導体チップを搭載し樹脂封止するステップとを有することを特徴とする。
本発明の電極の製造方法における前記配線基板を形成するステップは、前記金属板の表面にめっきレジストを塗布パターニングし、めっきすることでランドを形成するステップと、前記ランドを保護する絶縁樹脂層を形成するステップと、前記絶縁樹脂層にスルーホールを開口し前記ランドと接続された電極を形成するステップとを有することを特徴とする。
本発明の電極の製造方法においては、前記ランドはニッケル、金、ニッケル、銅をめっきすることにより形成することを特徴とする。
本発明の電極の製造方法においては、前記電極は銅めっきにより形成することを特徴とする。
本発明の電極の製造方法における前記金属ポストを形成するステップは、前記金属板の裏面にエッチングレジストを塗布し、前記ランド部を含む金属板の領域を残しパターンとしてパターニングし、前記金属板をエッチングすることを特徴とする。
本発明の電極の製造方法においては、前記金属ポストは銅を主成分とする金属板から形成されることを特徴とする。
本発明の電極は、上記したいずれか一つに記載の電極の製造方法により製造されたことを特徴とする。
本発明の半導体装置は、上記したいずれか一つに記載の電極の製造方法により製造された電極を備えたことを特徴とする。
本発明の半導体装置は、前記金属ポストを有するパッケージを上側のパッケージとし、前記金属ポストと下側のパッケージのランドとをはんだにより接続したことを特徴とする。
本発明の銅ポストは銅板をエッチングする方法により形成しているため、銅ポストの高さを精度良く形成することができる効果が得られる。さらに上側パッケージに形成された銅ポストにより上下パッケージを接続することで、電極間ピッチを微細化しながら、精度よく高さを確保できる小型のＰｏＰ構造の半導体装置が得られる効果がある。
本発明の電極構造及びその製造方法について、図１〜図５を参照して詳細に説明する。図１には本発明のＰｏＰ構造の断面図を示す。図２〜図５は製造方法を説明するための製造フローに従って、主要な工程における断面図を（Ａ）〜（Ｐ）に示す。
最初に本発明の電極及びＰｏＰ構造の半導体装置の製造方法を、図２（Ａ）〜図５（Ｐ）を参照して、製造フローに従って説明する。まず図２（Ａ）に示すように、金属ポストを形成する金属板として銅板１を用意する。この金属は導電性と放熱性がよい金属であれば特に限定されるものではない。例えば導電性と放熱性がよい銅、あるいは銅を主成分とする金属が好ましい。銅板１の厚みは銅ポストの高さとなるので、例えば２００umとする。次に、ＰｏＰ構造の上側パッケージ内のランド３を銅板１の上面に形成する。ランド３の形成は、めっきレジスト２をパターニングし[図２（Ｂ）]、めっき工程により形成する[図２（Ｃ）]。このめっきはニッケル、金、ニッケル、銅をめっきする。めっき完了後はめっきレジスト２を除去する。
次に、ランド３層保護のため絶縁樹脂層４を形成し[図２（Ｄ）]、スルーホール５となる箇所に、例えば炭酸ガスレーザーで穴あけを行う[図２（Ｅ）]。次に再びめっきレジスト２およびめっき工程により、スルーホール５をめっきにより充填するとともに接続配線及び電極６を形成する[図３（Ｆ）、（Ｇ）]。このめっきは銅めっきにより行う。めっきレジスト２除去後[図３（Ｈ）]、ソルダレジスト７を形成する[図３（Ｉ）]。
なお、接続配線層を複数層形成する場合は、絶縁樹脂層形成、レー ザー穴あけ、めっきの工程を必要回繰り返せば良い。ここまでの工程により、必要な接続配線及び電極６を備えた半導体チップ実装が可能な配線基板８が、銅板上に形成された事になる。次に、この配線基板８に半導体チップ９を実装する工程を説明する。本実施例では配線板基板８に、２つの半導体チップ９-1，９-2を積層し、ワイヤーボンディグ法により接続させた例である[図３（Ｊ）]。次に、半導体チップ９およびボンディングワイヤーを封止樹脂１０にて覆い配線基板８と一体的に封止する[図４（Ｋ）]。
次に銅板上の銅ポストを形成する箇所にエッチングレジスト１１をパターニングし[図４（Ｌ）]、銅板１をエッチングすることで銅ポスト１２が形成できる[図４（Ｍ）]。従って銅ポスト１２の高さは銅板１の厚さと同じであり、銅板１の厚さ精度が良好なことから銅ポスト１２の高さも良好な精度を有する。このエッチングにおいて、半導体チップ９と半導体チップが実装された配線基板８は封止樹脂１０により一体的に封止されているため、エッチングによる侵食の影響はない。銅板エッチング後、エッチングレジストを剥離し、所定の個別に切り離す事により、銅ポスト１２が形成されたパッケージ１３が得られる[図４（Ｎ）]。銅ポスト１２はランド３に接続され、パッケージ１３の電極となる。
この銅ポストは銅板をエッチングし、銅板の厚さを高さとしている。銅板の厚さはそのばらつきが少なく、精度が良好である。そのため、この銅ポストの高さ精度もばらつきなく良好である。またレジストパターンによるエッチングは微細パターン化できることから、銅ポストのピッチは微細化できる。従って本発明の銅ポストは微細ピッチの電極として最適であり、端子数の多いＰｏＰ構造の半導体装置の上側パッケージとして最適である。
さらに別途準備された下側パッケージ１４と上側パッケージ１３とを接続する。下側パッケージ１４には裏面にはんだボール１６を、表面には半導体チップ９-3を備え、表面のランド３にはんだペースト１５が塗布されている[図５（Ｏ）]。上側パッケージの銅ポスト１２と下側ランド３のはんだペースト１５とをリフロー加熱し接着させる。上下のパッケージが一体化され、ＰｏＰ構造の半導体装置２０となる[図５（Ｐ）、図１]。この上下のパッケージ間にアンダーフィル等で充填することもできる。
このように図１のＰｏＰ構造の半導体装置として、上下のパッケージを銅ポストにより接続する。上側パッケージは半導体チップ９-1と、９-2とを搭載し、ランド３には銅ポスト１２が接続される。下側パッケージは半導体チップ９-3を搭載し、ランド３を備えている。上側パッケージの銅ポスト１２と、下パッケージのランド３上のはんだペーストとをリフロー加熱により接着することによりＰｏＰ構造の半導体装置２０を形成する。このＰｏＰにおける上下パッケージ間のスタンドオフは銅ポストの高さで決まることになる。このスタンドオフは銅ポストの高さで決まることから、ばらつきが少なく良好である。
本発明のＰｏＰ構造の半導体装置の上下パッケージの接続には、上側パッケージに形成された銅ポストを用い、はんだ付けにて行う。この銅ポストは、銅板上に形成された配線基板上に半導体チップを搭載し、パッケージ封止した後に、銅板を裏面からエッチングすることで形成している。銅ポストは銅板の厚さを高さとすることで、電極間ピッチを微細化しながら、高さも確保する事ができる。銅板の厚さは精度がよいことから、ＰｏＰ構造の半導体装置のスタンドオフの精度も良好である。エッチングにより形成した銅ポストは微細寸法に加工できることから、高精度でかつ小型の接続電極が得られる。この銅ポストを接続電極とした高精度で、小型化された接続端子数の多いＰｏＰ構造の半導体装置が得られる。
以上本願発明を実施例に基づき具体的に説明したが、本願発明は前記実施例に限定されるものではなく、その趣旨を逸脱しない範囲で種々変更して実施することが可能であり、これらも本発明に含まれることはいうまでもない。
本発明におけるＰｏＰ構造の半導体装置の断面図である。 本発明における主要工程における断面図（Ａ），（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）である。 本発明における主要工程における断面図（Ｆ），（Ｇ）、（Ｈ）、（Ｉ）、（Ｊ）である。 本発明における主要工程における断面図（Ｋ），（Ｌ）、（Ｍ）、（Ｎ）である。 本発明における主要工程における断面図（Ｏ），（Ｐ）である。 従来例におけるＰｏＰ構造の半導体装置の断面図である。
符号の説明
１ 銅板
２ めっきレジスト
３ ランド
４ 絶縁樹脂層
５ スルーホール
６ 接続配線及び電極
７ ソルダレジスト
８ 配線基板
９ 半導体チップ
１０ 封止樹脂
１１ エッチングレジスト
１２ 銅ポスト
１３ 上側パッケージ
１４ 下側パッケージ
１５ はんだペースト
１６ はんだボール
２０ ＰｏＰ構造半導体装置

Claims (10)

  1. 電極の製造方法において、金属板をその裏面からエッチングし、前記金属板の厚さを高さとする金属ポストを形成するステップを有することを特徴とする電極の製造方法。
  2. 前記金属ポストを形成するステップの前に、金属板の表面に配線基板を形成するステップと、前記配線基板上に半導体チップを搭載し樹脂封止するステップとを有することを特徴とする請求項１に記載の電極の製造方法。
  3. 前記配線基板を形成するステップは、前記金属板の表面にめっきレジストを塗布パターニングし、めっきすることでランドを形成するステップと、前記ランドを保護する絶縁樹脂層を形成するステップと、前記絶縁樹脂層にスルーホールを開口し前記ランドと接続された電極を形成するステップとを有することを特徴とする請求項２に記載の電極の製造方法。
  4. 前記ランドはニッケル、金、ニッケル、銅をめっきすることにより形成することを特徴とする請求項３に記載の電極の製造方法。
  5. 前記電極は銅めっきにより形成することを特徴とする請求項３に記載の電極の製造方法。
  6. 前記金属ポストを形成するステップは、前記金属板の裏面にエッチングレジストを塗布し、前記ランド部を含む金属板の領域を残しパターンとしてパターニングし、前記金属板をエッチングすることを特徴とする請求項１に記載の電極の製造方法。
  7. 請求項１乃至６のいずれか一項に記載の電極の製造方法により製造されたことを特徴とする電極。
  8. 前記金属ポストは銅を主成分とする金属板から形成されることを特徴とする請求項７に記載の電極。
  9. 請求項１乃至６のいずれか一項に記載の電極の製造方法により製造された電極を備えたことを特徴とする半導体装置。
  10. 前記金属ポストを有するパッケージを上側のパッケージとし、前記金属ポストと下側のパッケージのランドとをはんだにより接続したことを特徴とする請求項９に記載の半導体装置。
JP2006113195A 2006-04-17 2006-04-17 電極と電極の製造方法、及びこの電極を備えた半導体装置 Pending JP2007287906A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006113195A JP2007287906A (ja) 2006-04-17 2006-04-17 電極と電極の製造方法、及びこの電極を備えた半導体装置
CNA2007100961494A CN101060087A (zh) 2006-04-17 2007-04-13 电极及其制造方法,以及具有该电极的半导体器件
US11/735,836 US20070241463A1 (en) 2006-04-17 2007-04-16 Electrode, manufacturing method of the same, and semiconductor device having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006113195A JP2007287906A (ja) 2006-04-17 2006-04-17 電極と電極の製造方法、及びこの電極を備えた半導体装置

Publications (1)

Publication Number Publication Date
JP2007287906A true JP2007287906A (ja) 2007-11-01

Family

ID=38604085

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006113195A Pending JP2007287906A (ja) 2006-04-17 2006-04-17 電極と電極の製造方法、及びこの電極を備えた半導体装置

Country Status (3)

Country Link
US (1) US20070241463A1 (ja)
JP (1) JP2007287906A (ja)
CN (1) CN101060087A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010047014A1 (ja) * 2008-10-21 2010-04-29 パナソニック株式会社 積層型半導体装置及び電子機器
KR20140076702A (ko) * 2012-12-13 2014-06-23 엘지이노텍 주식회사 패키지 온 패키지형 반도체 패키지 및 그 제조방법
US8785245B2 (en) 2010-07-15 2014-07-22 Samsung Electronics Co., Ltd. Method of manufacturing stack type semiconductor package
KR101500117B1 (ko) * 2013-08-08 2015-03-06 주식회사 심텍 더블 범프 타입 인쇄회로기판 제조 방법
CN103109367B (zh) * 2010-07-19 2016-02-10 德塞拉股份有限公司 可堆叠的模塑微电子封装
US9418968B2 (en) 2014-03-31 2016-08-16 Micron Technology, Inc. Semiconductor device including semiconductor chips mounted over both surfaces of substrate

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5543071B2 (ja) * 2008-01-21 2014-07-09 ピーエスフォー ルクスコ エスエイアールエル 半導体装置およびこれを有する半導体モジュール
US8557700B2 (en) 2008-05-09 2013-10-15 Invensas Corporation Method for manufacturing a chip-size double side connection package
KR101054440B1 (ko) * 2009-04-27 2011-08-05 삼성전기주식회사 전자 소자 패키지 및 그 제조 방법
CN102054810B (zh) * 2009-10-30 2015-04-29 日月光半导体制造股份有限公司 具有金属柱结构的芯片
US9941195B2 (en) 2009-11-10 2018-04-10 Taiwan Semiconductor Manufacturing Co., Ltd. Vertical metal insulator metal capacitor
US8674516B2 (en) 2011-06-22 2014-03-18 Stats Chippac Ltd. Integrated circuit packaging system with vertical interconnects and method of manufacture thereof
CN103681359A (zh) * 2012-09-19 2014-03-26 宏启胜精密电子(秦皇岛)有限公司 层叠封装结构及其制作方法
KR102067155B1 (ko) 2013-06-03 2020-01-16 삼성전자주식회사 연결단자를 갖는 반도체 장치 및 그의 제조방법
CN103354225B (zh) * 2013-06-18 2016-06-15 华进半导体封装先导技术研发中心有限公司 堆叠封装器件
US9437577B2 (en) * 2014-05-09 2016-09-06 Mediatek Inc. Package on package structure with pillar bump pins and related method thereof
CN103972111B (zh) * 2014-05-22 2017-05-24 通富微电子股份有限公司 引线框架结构的形成方法
CN103972200B (zh) * 2014-05-22 2017-02-15 通富微电子股份有限公司 引线框架结构
TWI488244B (zh) * 2014-07-25 2015-06-11 頎邦科技股份有限公司 具有凸塊結構的基板及其製造方法
KR102270283B1 (ko) * 2014-11-11 2021-06-29 엘지이노텍 주식회사 반도체 패키지
KR101640341B1 (ko) 2015-02-04 2016-07-15 앰코 테크놀로지 코리아 주식회사 반도체 패키지
CN105047617B (zh) * 2015-06-09 2018-01-16 华进半导体封装先导技术研发中心有限公司 一种整体堆叠封装结构及其制作方法
US10181447B2 (en) 2017-04-21 2019-01-15 Invensas Corporation 3D-interconnect
CN109461655B (zh) * 2018-09-21 2022-03-11 中国电子科技集团公司第五十五研究所 具有多栅结构的氮化物高电子迁移率晶体管制造方法
US12040284B2 (en) 2021-11-12 2024-07-16 Invensas Llc 3D-interconnect with electromagnetic interference (“EMI”) shield and/or antenna
KR20230072310A (ko) 2021-11-17 2023-05-24 삼성전자주식회사 반도체 패키지 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001110834A (ja) * 1999-10-07 2001-04-20 Nec Corp フリップチップ型半導体装置とその製造方法
JP2004221618A (ja) * 2004-04-21 2004-08-05 Nec Corp 半導体装置搭載基板とその製造方法、並びに半導体パッケージ
JP2005019568A (ja) * 2003-06-24 2005-01-20 Fujitsu Ltd 積層型半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3949849B2 (ja) * 1999-07-19 2007-07-25 日東電工株式会社 チップサイズパッケージ用インターポーザーの製造方法およびチップサイズパッケージ用インターポーザー
JP2001185651A (ja) * 1999-12-27 2001-07-06 Matsushita Electronics Industry Corp 半導体装置およびその製造方法
WO2002089540A1 (en) * 2001-04-24 2002-11-07 Mitsui Mining & Smelting Co., Ltd. Printed circuit board, its manufacturing method, and csp manufacturing methdo
JP2003318361A (ja) * 2002-04-19 2003-11-07 Fujitsu Ltd 半導体装置及びその製造方法
JP4991518B2 (ja) * 2005-01-31 2012-08-01 スパンション エルエルシー 積層型半導体装置及び積層型半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001110834A (ja) * 1999-10-07 2001-04-20 Nec Corp フリップチップ型半導体装置とその製造方法
JP2005019568A (ja) * 2003-06-24 2005-01-20 Fujitsu Ltd 積層型半導体装置
JP2004221618A (ja) * 2004-04-21 2004-08-05 Nec Corp 半導体装置搭載基板とその製造方法、並びに半導体パッケージ

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010047014A1 (ja) * 2008-10-21 2010-04-29 パナソニック株式会社 積層型半導体装置及び電子機器
JP2010103129A (ja) * 2008-10-21 2010-05-06 Panasonic Corp 積層型半導体装置及び電子機器
US8269335B2 (en) 2008-10-21 2012-09-18 Panasonic Corporation Multilayer semiconductor device and electronic equipment
US8785245B2 (en) 2010-07-15 2014-07-22 Samsung Electronics Co., Ltd. Method of manufacturing stack type semiconductor package
CN103109367B (zh) * 2010-07-19 2016-02-10 德塞拉股份有限公司 可堆叠的模塑微电子封装
KR20140076702A (ko) * 2012-12-13 2014-06-23 엘지이노텍 주식회사 패키지 온 패키지형 반도체 패키지 및 그 제조방법
KR102026227B1 (ko) 2012-12-13 2019-11-04 엘지이노텍 주식회사 패키지 온 패키지형 반도체 패키지 및 그 제조방법
KR101500117B1 (ko) * 2013-08-08 2015-03-06 주식회사 심텍 더블 범프 타입 인쇄회로기판 제조 방법
US9418968B2 (en) 2014-03-31 2016-08-16 Micron Technology, Inc. Semiconductor device including semiconductor chips mounted over both surfaces of substrate
US9799611B2 (en) 2014-03-31 2017-10-24 Micron Technology, Inc. Semiconductor device including semiconductor chips mounted over both surfaces of substrate
US10431556B2 (en) 2014-03-31 2019-10-01 Micron Technology, Inc. Semiconductor device including semiconductor chips mounted over both surfaces of substrate

Also Published As

Publication number Publication date
US20070241463A1 (en) 2007-10-18
CN101060087A (zh) 2007-10-24

Similar Documents

Publication Publication Date Title
JP2007287906A (ja) 電極と電極の製造方法、及びこの電極を備えた半導体装置
US6611052B2 (en) Wafer level stackable semiconductor package
US10460958B2 (en) Method of manufacturing embedded packaging with preformed vias
CN101809735B (zh) 具有通过镀敷形成的接线柱的互连元件
KR101734882B1 (ko) 영역 어레이 유닛 컨넥터를 갖는 적층 가능한 몰딩된 마이크로전자 패키지
US7728429B2 (en) Semiconductor device having recessed connector portions
US20150092357A1 (en) Printed wiring board, method for manufacturing printed wiring board and package-on-package
JP4472682B2 (ja) イメージセンサのウエハレベルチップスケールパッケージの製造方法
JP2009004650A (ja) 半導体装置及びその製造方法
US20100314744A1 (en) Substrate having single patterned metal layer exposing patterned dielectric layer, chip package structure including the substrate, and manufacturing methods thereof
CN103208487A (zh) 用于较薄堆叠封装件结构的方法和装置
US20100289132A1 (en) Substrate having embedded single patterned metal layer, and package applied with the same, and methods of manufacturing of the substrate and package
TW201620101A (zh) 半導體裝置及其製造方法
JP6261354B2 (ja) チップ実装構造体およびその製造方法
JP2009135221A (ja) 多層配線基板及びその製造方法ならびに半導体装置
US8304665B2 (en) Package substrate having landless conductive traces
TWI646639B (zh) 半導體封裝
JP2002368155A (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2009135321A (ja) 多層配線基板及びその製造方法ならびに半導体装置
US9401345B2 (en) Semiconductor device package with organic interposer
CN111199924A (zh) 半导体封装结构及其制作方法
JP2006202997A (ja) 半導体装置およびその製造方法
JP4428376B2 (ja) 半導体チップ搭載用基板の製造法
JP2005302986A (ja) 半導体装置、その製造方法及びその実装構造、並びにリードフレーム
JP2006351886A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090309

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110216

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110418

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110426

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110426

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110426

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110810