JP2009135321A - 多層配線基板及びその製造方法ならびに半導体装置 - Google Patents

多層配線基板及びその製造方法ならびに半導体装置 Download PDF

Info

Publication number
JP2009135321A
JP2009135321A JP2007311239A JP2007311239A JP2009135321A JP 2009135321 A JP2009135321 A JP 2009135321A JP 2007311239 A JP2007311239 A JP 2007311239A JP 2007311239 A JP2007311239 A JP 2007311239A JP 2009135321 A JP2009135321 A JP 2009135321A
Authority
JP
Japan
Prior art keywords
layer
wiring
wiring board
multilayer wiring
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007311239A
Other languages
English (en)
Inventor
Michio Horiuchi
道夫 堀内
Yasue Tokutake
安衛 徳武
Shigeaki Suganuma
茂明 菅沼
Naoyuki Koizumi
直幸 小泉
Fumimasa Katagiri
史雅 片桐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2007311239A priority Critical patent/JP2009135321A/ja
Priority to US12/323,672 priority patent/US20090145648A1/en
Publication of JP2009135321A publication Critical patent/JP2009135321A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • B23K20/002—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating specially adapted for particular articles or work
    • B23K20/004—Wire welding
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016—Brazing of electronic components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/222—Completing of printed circuits by adding non-printed jumper connections
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/42—Printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10287—Metal wires as connectors or conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】高密度多Ｉ／Ｏ数のリラウトに対しチャネル問題を大幅に緩和し、導体ロス及びクロストークを低減でき、そして設計プロセスを短縮及び単純化できる多層配線基板を提供する。
【解決手段】一方の面に一群の電子部品実装用受けパッドが設けられており、最上層に形成された第１の配線層２は、パッドが設けられた面と同一の面に配置された第１の接続部及び該第１の接続部から離間して配置された第２の接続部を有しており、パッドと前記第１の接続部とが導体ワイヤ５を介して電気的に接続され、前記ワイヤは前記第１の配線層２に積層された第１の絶縁層３中に設けられており、そして前記第１の接続部は、第１の配線パターンを介して前記第２の接続部に直線的もしくは曲線的に接続されているように、構成する。
【選択図】図１

Description

本発明は、多層配線基板に関し、さらに詳しく述べると、高密度多Ｉ／Ｏ数のリラウトに対しチャネル問題を大幅に緩和することができ、配線微細化の緩和及び配線長の短縮により導体ロスを低減でき、クロストークを低減でき、かつ設計プロセスを短縮及び単純化できる、特に各種の電子部品を実装するための多層配線基板と、その製造方法に関する。本発明はまた、かかる多層配線基板を使用した半導体装置に関する。
最近における半導体装置の微細化及び高機能化に伴い、半導体装置に搭載される半導体素子（以下、「半導体チップ」ともいう）の電極端子数が増大している。これに対応するため、従来、半導体チップの電極端子形成面にエリアアレイ状に電極端子を形成した後、フリップチップ実装によって配線基板に半導体チップを搭載する方法が採用されている。フリップチップ実装によると、半導体素子の電極端子に形成したバンプを配線基板の外部接続端子（バンプ）に接合することによって、電極端子と外部接続端子とを電気的に接続することができる。また、配線パターンの微細化に対応するため、複数層の配線基板を積層して使用する方法、いわゆる「ビルトアップ法」も採用されている。
多層配線基板においてフリップチップ実装を行う場合には、フリップチップのバンプマトリクスを受ける配線基板の側で、その配線基板上のパッド列のうち、内側に存在するパッドを、最上層の第１層で、隣り合ったパッドの間の隙間を通るように配線パターンを案内して外側に引き出すという基本構造を採用している。第１層でバンプマトリクスの外側にパッドを引き出せないときは、そのパッドをヴィア受けパッドまで引き回し、そのヴィアを介して第２層以降で引き出しを行うことができる。このような引き回し構造をもった多層配線基板はすでに周知のところであり、例えば特許文献１には、本書に添付の図１１に示されるような半導体装置９０が図示されている。図示の半導体装置９０は、配線基板としてセラミック多層配線基板９３を用いており、その上方に半導体素子９２をフリップチップ接合で搭載している。多層配線基板９３は、半導体素子９２が搭載される素子搭載面にバンプ接合パッド９６を有しており、素子搭載面の反対側の面には外部接続用パッド９７を有している。半導体素子９２の下面にはバンプ９５が配設されており、このバンプ９５をバンプ接合パッド９６に接合することにより、半導体素子９２を多層配線基板９３に搭載することができる。また、多層配線基板９３の内部には図示のようなパターンで導体配線９８が形成されており、この導体配線９８の一端部にバンプ接合パッド９６が接続され、多端部に外部接続用パッド９７が接続されている。外部接続用パッド９７には、外部接続端子として機能する半田ボール９４が接合されている。さらに、半導体素子９２と多層配線基板９３との間にはアンダーフィル材９９が介装されている。しかしながら、このような半導体装置では、多層配線基板の層数が増えるとともに重量が増加するという問題がある。
上記のような問題点を解決した半導体装置も特許文献１に記載されている。すなわち、シート状に形成された絶縁樹脂と、その絶縁樹脂上の所定の位置に形成された電極と、導電ワイヤの表面に絶縁性材料が被覆された構成とされており、電極間を電気的に接続するとともに、一部が絶縁樹脂から露出された被覆ワイヤと、絶縁材料上に露出した被覆ワイヤを封止するよう、絶縁樹脂上に形成された導電性樹脂と、を有することを特徴とする配線基板が特許文献１に記載されている。具体的に説明すると、本書に添付の図１２に図示されているように、半導体装置１００は、配線基板１１０と、それに搭載された半導体素子１１２と、はんだボール１１４とを有している。配線基板１１０は、バンプ接合パッド１１６、外部接続用パッド１１７、導電性樹脂１２２及び絶縁樹脂１２０より構成されている。また、半導体素子１１２は、複数のバンプ１１５を有している。半導体素子１１２は、配線基板１１０のバンプ接合パッド１１６にフリップチップ技術で接続され、半導体素子１１２と配線基板１１０の間には、接続時のストレスの発生を抑制するため、アンダーフィル材１１９が埋め込まれている。また、バンプ接合パッド１１６と外部接続用パッド１１７の間には、被覆ワイヤ１１８がワイヤボンディングされている。はんだボール１１４は、ボード１３０に搭載するためのものである。
このような従来技術の多層配線基板では、半導体素子接続面と外部接続端子形成面とが同一面側であったため、外部接続端子は少なくとも半導体素子の高さよりも高い必要があった。例えば外部接続端子としてはんだボールを用いる場合、ボール径が大きくなり、高密度な接続ができず、半導体装置の面積が増大するという問題が存在した。また、半導体装置全体の高さを減少させることが難かしいという問題も存在した。
また、フリップチップ実装用多層配線基板においては、バンプピッチの減少に合わせて引き出し配線の微細化を行うことが必須である。具体的には、システムの高機能化に伴い、フリップチップＩ／Ｏ数が増大し、バンプのピッチ、すなわち、受けパッド間の間隔（ここを通して配線を引き出す）がどんどん狭くなる傾向があり、それに伴って配線を形成する製造工程が難しくなりつつあり、歩留まりの低下につながっている。本発明者らの知見によると、バンプピッチ／受けパッド径の関係は、次のように変遷する傾向にある。
（１）３５０μｍ／２００μｍ→（２）２４０μｍ／１１０μｍ→（３）２００μｍ／９０μｍ
さらに、このようなバンプピッチ／受けパッド径の関係下において、パッド列を２列あるいは３列引き出すのに必要な配線幅／配線間隔は、上記した関係（１）、（２）及び（３）のそれぞれにおいて、次のようになる。
（１）５０μｍ／５０μｍ（２列の場合）、３０μｍ／３０μｍ（３列の場合）
（２）４３μｍ／４３μｍ（２列の場合）、２６μｍ／２６μｍ（３列の場合）
（３）３６μｍ／３６μｍ（２列の場合）、２２μｍ／２２μｍ（３列の場合）
上記の傾向から考察するに、バンプのピッチは、１００μｍもしくはそれ以下にまで狭ピッチ化が進むことが予想される。一方で、バンプ接続の信頼性の面から、バンプピッチ及び受けパッド径はそれぞれあまり小さくすることができないので、狭ピッチ化はさらに著しいものとなる。例えば受けパッド径を７０μｍとしたとき、バンプピッチ１００μｍに対して１本あるいは２本の配線本数を実現するためには、それぞれ１０μｍ／１０μｍあるいは６μｍ／６μｍの配線幅が必要になる。しかしながら、従来の有機基板上の配線形成技術では、配線幅を１０μｍ程度とするあたりから歩留まりが著しく低下し、６μｍ以下の配線幅では配線そのものの形成が不可能であると考察される。このような微細配線を実現するために有機基板に代えてセラミックやシリコンなどの無機基板を使用し、その無機基板上にスパッタ技術などで配線を形成することも考えられるが、重量が増加することに加えて、製造コストの増大を避けることができない。また、微細配線の形成が可能となるにしても、得られる微細配線自体の特性が問題になる。例えば、微細化に伴う配線抵抗の増大の問題や、基板がセラミックである場合の高誘電率化に伴う寄生容量の問題などである。
特開２０００−３２３５１６（特許請求の範囲、図１、図５）
本発明の目的は、従来の多層配線基板における上述のような問題点を克服して、システムの高密度化・高機能化に対応することができる、特に電子部品実装のための多層配線基板及びその製造方法を提供することにある。具体的には、本発明で目的とするものは、高密度多Ｉ／Ｏ数のリラウトに対しチャネル問題を大幅に緩和することができ、配線微細化の緩和及び配線長の短縮により導体ロスを低減でき、クロストークを低減でき、そして設計プロセスを短縮及び単純化できる多層配線基板である。
本発明の目的は、また、かかる多層配線基板を使用した、システムの高密度化・高機能化に対応することができる半導体装置を提供することにある。
本発明のこれらの目的やその他の目的は、以下の詳細な説明から容易に理解することができるであろう。
本発明は、その１つの面において、２層以上の配線層及び絶縁層が交互に積層されてなる多層配線基板において、
前記多層配線基板の一方の面に一群の電子部品実装用受けパッドが設けられており、
前記多層配線基板の最上層に形成された第１の配線層は、パッドが設けられた面と同一の面に配置された第１の接続部及び該第１の接続部から離間して配置された第２の接続部を有しており、
前記パッドと前記第１の接続部とが導体ワイヤを介して電気的に接続され、前記導体ワイヤは前記第１の配線層に積層された第１の絶縁層中に設けられており、そして
前記第１の接続部は、前記第１の配線層上に形成された第１の配線パターンを介して前記第２の接続部に直線的もしくは曲線的に接続されていることを特徴とする多層配線基板にある。
また、本発明は、そのもう１つの面において、本発明の多層配線基板を製造する方法であって、下記の工程：
前記電子部品実装用受けパッド及び前記第１の配線層を形成するための金属箔を用意する工程、
前記金属箔の、後段の工程において前記パッドを形成する部位と、後段の工程において前記第１の配線層の第１の接続部を形成する部位とを、導体ワイヤでワイヤボンディングする工程、
前記金属箔の上に、前記金属箔及び前記導体ワイヤを全面的に覆うのに十分な厚さで、流動性の有機絶縁材料を塗布し、硬化させて第１の絶縁層を形成する工程、及び
前記金属箔をエッチングして、前記パッドならびに前記第１及び第２の接続部及び前記第１の配線パターンを形成し、かつ、その際、前記第１の接続部と前記第２の接続部とを前記第１の配線パターンを介して直線的もしくは曲線的に接続する工程
を含んでなることを特徴とする多層配線基板の製造方法にある。もちろん、本発明の多層配線基板の製造は、この手法に限られるものではなく、以下に詳細に述べるように、本発明の範囲内において任意に変更もしくは改良した手法に従って製造することができる。
さらに、本発明は、そのもう１つの面において、本発明の多層配線基板と、該多層配線基板の電子部品実装用受けパッドに搭載された電子部品とを備えてなることを特徴とする半導体装置にある。本発明による半導体装置は、その多層配線基板に搭載された半導体素子等の電子部品に加えて、半導体装置の分野に一般的に使用されている電子部品などを任意に搭載もしくは内蔵されていてもよい。
本発明によれば、以下の詳細な説明から理解されるように、多くの利点を得ることができる。例えば、本発明では、多層配線基板の電子部品実装用受けパッド、例えばフリップチップ受けパッドに近い部分に配線層の接続部を設け、パッドと接続部とを導体ワイヤを用いたワイヤボンディング（立体的ワイヤ；非平面的ワイヤ）により立体的にかつ湾曲させて接続しかつこの導体ワイヤを多層配線基板の絶縁層内に設けるとともに、接続部より先の配線を絶縁層上に形成された配線パターンにより直線的あるいは曲線的に形成し、該配線パターンを下側に引き出す場合には、絶縁層に貫通して形成された垂直配線部を利用しているので、多層配線基板において問題とされてきた、数千もしくはそれ以上の高密度多Ｉ/Ｏ数のリラウトに対してのチャネル問題を大幅に緩和することができる。また、配線微細化の緩和と配線長の短縮により導体ロスを低減することができる。例えば、本発明では、ワイヤボンディングのみで第１の絶縁層の配線を形成することに比べて、配線長の短縮を図ることができる。さらに、導体ワイヤを導体金属の単線から構成することに代えて同軸構造を有するように構成することで、クロストークを低減することができ、同軸構造を有する導体ワイヤを全面的に導体で被覆することにより、低ＥＭＩ（電磁障害）を実現することができる。さらにまた、多層配線基板の絶縁層を特定の低誘電率を有する有機樹脂材料から形成することで配線層とその内部の導体ワイヤの間の熱膨張係数のミスマッチによって発生する応力を緩和することができるので、温度サイクル寿命を高め、得られる多層配線基板を高速デバイスに対応可能となすことができる。
また、本発明によれば、半導体素子接続面と、外部接続端子形成面とが、異なる面とすることが可能で、高密度実装が可能であり、Ｉ／Ｏ数の多い半導体素子であっても半導体装置の面積を増大させることなく実装が可能である。
これらの利点に加えて、本発明では、設計プロセスを短縮及び単純化し、製造コストの低減ならびに信頼性及び歩留まりの向上を実現することができる。また、半導体素子の接続端子や外部接続端子が露出した状態にあるので、半導体装置の製造業者の多様化された要求に応えることができる。
本発明による多層配線基板及びその製造方法ならびに半導体装置は、それぞれ、いろいろな形態で有利に実施することができる。以下、添付の図面を参照しながら本発明の好ましい実施の形態を説明するが、本発明は、下記の形態によって限定されるものではない。例えば、以下の説明では電子部品の実装のためにフリップチップ実装を用いた形態を説明するが、本発明はこの形態に限定されるものではない。
本発明は、その１つの面において、多層配線基板にある。本発明による多層配線基板は、上記したように、２層以上の配線層及び絶縁層が交互に積層されてなるフリップチップ実装用多層配線基板において、
（１）多層配線基板の一方の面に一群のフリップチップ受けパッドが設けられており、
（２）多層配線基板の最上層に形成された第１の配線層は、フリップチップ受けパッドが設けられた面と同一の面に配置された第１の接続部及び該第１の接続部から離間して配置された第２の接続部を有しており、
（３）フリップチップ受けパッドと前記第１の接続部とが導体ワイヤを介して電気的に接続され、前記導体ワイヤは第１の配線層に積層された第１の絶縁層中に設けられており、そして
（４）第１の配線層上の第１の接続部は、同じ第１の配線層において第１の配線パターンを介して第２の接続部に直線的もしくは曲線的に接続されていることを特徴とする。
本発明による多層配線基板は、例えば、図１に示される構成を有することができる。図示の多層配線基板１０は、層構成を図りやすくするために、多層配線基板のベースボード１１と、それに積層された絶縁層（第１の絶縁層）３とからなっている。図示のベースボード１１は、内部の構造を詳細に説明していないが、２層構造であり、その上面に第２の配線層４を有し、その下面には、外部部品を接続するための接続パッド１２を有している。第２の配線層４と接続パッド１２は、ベースボード１１の内部を貫通して形成された導体部によって接続されている。なお、ベースボード１１は、２層構造に限定されるものではなく、３層もしくはそれ以上から構成されていてもよい。
多層配線基板は、フリップチップ受けパッド及び配線層の配線構造を異にするという相違点を除いて、基本的には従来一般的に使用されている多層配線基板と同様な構成を有することができる。なお、本発明の実施において、フリップチップ受けパッドは、通常エリアアレイ状に配置された外部接続端子の形態をとるけれども、必要に応じて、その他の形態の、例えば１個もしくはそれ以上の外部接続端子であってもよい。また、本発明の多層配線基板１０は、少なくとも２層の配線層及び絶縁層が交互に積層された積層構造を有するものであり、配線層及び絶縁層の積層数は、２層であってもよく、必要に応じて、３層もしくはそれ以上であってもよい。
配線層は、常用の手法によって任意の配線パターンで形成することができる。例えば、配線層は、金属箔を選択的にエッチングすることによって有利に形成することができる。配線層の形成に使用される金属箔は、特に限定されるものではないが、例えばニッケル箔、コバルト箔、銅箔などの導体金属箔を挙げることができ、好ましくは、銅箔である。エッチングは、例えば塩化第二鉄などの常用のエッチャントを使用して容易に実施することができる。配線層の膜厚は、広い範囲で変更することができるというものの、通常、約８〜１８μｍの範囲である。
配線層は通常金属箔の選択的なエッチングによって形成することができるが、別の方法で配線層を形成してもよい。例えば、導体金属の電解めっきによって配線層を形成してもよい。一例として、配線層を形成予定の領域以外をレジストでマスクしておいて、例えば銅（Ｃｕ）などの導体金属を所定の膜厚で電解めっきすることによって、配線層を形成することができる。
配線層は、多層配線基板の内部あるいはその表面において絶縁層に隣接して所定の配線パターン及び膜厚で形成することができる。しかし、配線層を多層配線基板の最上層あるいは最下層で使用する場合、その配線層に各種の電子部品を接続することや配線層どうしを接続することを補助するため、外部接続端子（一般に「接続パッド」ともいう）を配線層の所定の部位に形成することができる。なお、かかる外部接続端子のサイズを一般的に説明すると、例えば円形の端子の場合、直径は、約１００〜２００μｍであり、厚さは、約５〜３０μｍである。また、これらの外部接続端子は、必要に応じて、配線基板の分野で一般的に行われているように、接続の信頼性を高めることなどのために、はんだバンプやランド、その他の手段をその表面に有していてもよい。
外部接続端子（接続パッド）は、単層の形で形成してもよく、２層もしくはそれ以上の多層構造をもった複合パッドの形で形成してもよい。複合パッドの場合、例えば、低融点金属のめっきにより第１のパッドを形成し、引き続いてその低融点金属よりも高融点の金属のめっきにより第２のパッドを形成することができる。低融点金属は、好ましくは、合金の形で用いられる。適当な低融点合金は、例えば、錫−鉛（ＳｎＰｂ）合金、錫−銀（ＳｎＡｇ）合金、錫−銅−銀（ＳｎＣｕＡｇ）合金などである。さらに、上述のようにして複合パッド型の端子を形成する場合、第１のパッドの形成を、それによって得られるパッドの領域が第２のパッドの領域よりも大きくなるような条件の下で行うことが好ましい。
本発明の多層配線基板１０の場合、配線層に対するフリップチップ受けパッドからの引き出し線の接続及び配線層の構造に特徴がある。図４及び図５を参照してこれを説明すると、図４は、図１に示した多層配線基板（右半分）の配線形態を説明した断面図であり、図５は、図４に示した多層配線基板の配線形態を模式的に示した平面図である。
図５に示されるように、多層配線基板１０の一方の面のうちフリップチップ実装領域Ａには、一群のフリップチップ受けパッド２２がエリアアレイ状に設けられている。また、このフリップチップ実装領域Ａに隣接する領域には、その領域の近傍にまで延在して配線層領域Ｂが設けられている。フリップチップ実装領域Ａ及び配線層領域Ｂは、いずれも絶縁層３上に所定のパターンで形成されている。
多層配線基板１０の最上層に形成された第１の配線層２は、フリップチップ受けパッド２２が設けられた面と同一の面に設けられている。また、第１の配線層２は、図示される通り、フリップチップ受けパッド２２に近接した位置に配置された第１の接続部２−１と、第１の接続部２−１から離間して配置された第２の接続部２−２を有している。
フリップチップ受けパッド２２は、導体金属からなる導体ワイヤ５を引出し配線として有している。また、導体ワイヤ５は、第１の配線層２の第１の接続部２−１にワイヤボンディングにより電気的に接続されている。第１の接続部２−１は、第１の配線層２の一部である。ワイヤボンディング法を接続手段として用いているので、図５に示されているように、平面的には直線的な接続が導体ワイヤ５において可能であり、配線長の短縮を図ることができる。また、図５では導体ワイヤ５どうしが重なり合ったように図示されているけれども、実際にはそれぞれの導体ワイヤ５が立体的に配置され、湾曲しているので、導体ワイヤ５どうしが重なり合うことはない。なお、導体ワイヤ５は、非同軸構造（被覆を有しない構造）であってもよく、さもなければ同軸構造（被覆を有する構造）であってもよい。
フリップチップ受けパッド２２から引き出された導体ワイヤ５が接続された第１の接続部２−１は、第１の接続部２−１が形成されている第１の配線層２上で、同じく第１の配線層２の一部である第２の接続部２−２に電気的に接続されている。ここで、第１の接続部２−１と第２の接続部２−２とを接続する第１の配線パターンは、図５から理解されるように、第１の配線層２そのものであり、図示されるように直線的もしくは曲線的である。
先の配線層の説明から理解されるように、上記したフリップチップ受けパッド２２、接続部２−１及び２−２ならびに配線パターン２は、それぞれ、任意の手法で形成することができる。例えば、これらの構成要素は、金属箔のエッチング、導体金属のめっきなどによって形成してもよく、あるいはすでに作製されているものをそのままあるいは加工して利用してもよい。好ましくは、これらの構成要素は、例えば銅箔のような金属箔のエッチング加工により一括して同時に形成することができる。すなわち、金属箔を常用の手法に従って選択的にエッチング加工することで、一部の金属箔を除去するととともに、一部の金属箔を薄膜化して接続部及び配線層（配線パターン）２を形成し、かつ、これと同時に、フリップチップ受けパッド（一群の外部接続端子）を形成することができる。
絶縁層は、配線層と同様に、常用の手法によって任意の膜厚で形成することができる。絶縁層は、その内部に導体ワイヤを埋め込むため、絶縁性の有機樹脂材料、特に流体状の有機樹脂材料から形成することが好ましい。例えば、選ばれた有機樹脂材料を塗布、ポッティング等の手法で所定の膜厚で塗布することによって絶縁層を形成することができる。有機樹脂材料１１は、多層配線基板１０の構成、所望とする効果などに応じていろいろに変更することができる。適当な有機樹脂材料としては、例えば、シリコーン樹脂、エポキシ樹脂、ポリイミド樹脂などを挙げることができる。絶縁層の膜厚は、広い範囲で変更することができるというものの、通常、約２０〜５００μｍの範囲である。
本発明の実施において、特に低弾性率の有機樹脂材料を絶縁層の形成に使用することが好ましい。また、かかる有機樹脂材料は、通常、約１〜１００ＭＰａのヤング率を示すことが好ましい。適当な有機樹脂材料としては、例えば、シリコーン樹脂、変性エポキシ樹脂、ポリイミド樹脂などを挙げることができる。低弾性率の有機樹脂材料は、配線層とその内部の導体ワイヤの間の熱膨張係数のミスマッチによって発生する応力を緩和することができるので、温度サイクル寿命を高め、得られる多層配線基板を高速デバイスに対応可能となすことができる。
再び図１を参照すると、本発明の多層配線基板１０では、絶縁層（以下、「第１の絶縁層」ともいう）３の上の第１の配線層２とマザーボード１１の上の第２の配線層４を、絶縁層３を貫通して形成された貫通導体（本発明では、この部分を特に「垂直配線部」と呼ぶ）を介して接続している。垂直配線部８は、例えば、絶縁層３をレーザードリリングなどで開口した後、得られた貫通孔に導体金属をめっきなどにより充填することによって形成することができる。別法によれば、貫通孔に導体金属の柱（ポスト）を挿入することによって垂直配線部を形成してもよい。
ここで、第１の絶縁層３を貫通して形成された垂直配線部８についてさらに説明する。垂直配線部は、好ましくは、導体金属から形成される。垂直配線部は、本発明の実施において、いろいろな形態で形成することができる。例えば、垂直配線部は、ワイヤを内包する第１の絶縁層を貫通する貫通孔を形成した後、その貫通孔を導体金属のめっきにより充填して、配線層（接続部）どうしを接続する垂直配線部となすことができる。ワイヤを内包する第１の絶縁層に設けられた貫通孔は、レーザー加工によりパッド形成面と反対側の面から、第２の配線層に設けられてもよい。また、貫通孔を形成する工程は、銅箔等の金属箔のエッチング前に行ってもよい。別法によれば、導体金属のめっきに代えて、それに対応する形状及び寸法を有する導体金属の柱（ポスト）を、多層配線基板を形成する任意の段階で配置することによって、垂直配線部を形成することができる。
さらに詳しく述べると、例えば導体金属のめっきにより垂直配線部を形成する場合、一般的には、絶縁層を貫通する貫通孔に導体金属のめっきを施すことによって実施することができる。具体的には、例えば、絶縁層の表面全体にレジストを被覆した後、垂直配線部を形成すべき部分からレジストを除去する。次いで、残されたレジストをマスクとして、下地の絶縁層を選択的に除去する。このようにして貫通孔を絶縁層に形成した後、導体金属を貫通孔に充填する。この充填工程は、例えば、レジストをマスクとして、垂直配線部を形成するための導体金属、例えば金、パラジウム、コバルト、ニッケルなどを所定の厚さで電解めっきすることによって容易に実施することができる。マスクとして使用したレジストを除去すると、目的とする垂直配線部を得ることができる。なお、本発明では、好ましいことに、レジストマスクに代えてパターニング後の金属箔をマスクとして使用して、所望とする垂直配線部を形成することができる。
金属柱によって垂直配線部を形成する場合、一般的には、配線層を形成するための金属箔の上に導体ワイヤを配置した後、その金属箔の予め定められた位置に、導体金属からなる柱（いわば、金属柱）をポスト状に設けることによって形成することができる。ここで言う金属柱は、円柱、角柱などであるが、場合によっては太い導体ワイヤであってもよい、この方法で、金属柱の形成は、いろいろな技法に従って行うことができる。例えば、金属柱を埋め込むか、さもなければ金属柱を形成するのに適当な導体金属を充填もしくはめっきすることによって、金属柱を形成することができる。かかる金属柱の形成は、さらに詳細には、特開平８−７８５８１号公報、特開平９−３３１１３３号公報、特開平９−３３１１３４号公報、特開平１０−４１４３５号公報などに記載の方法を使用して行うことができる。
本発明の多層配線基板１０では、例えば図４に示されるように、フリップチップ受けパッド２２からの引出し配線として導体ワイヤ５を使用することも特徴である。導体ワイヤ５は、フリップチップ受けパッド２２から引き出された後、至近の距離まで誘導された配線層２の第１の接続部２−１に接続される。導体ワイヤ５は、図示されるように、絶縁層３内において立体的に湾曲して多層配線基板１０の第１の配線層２に接続されている。導体ワイヤ５は、例えば、導体金属の線材からなるか、導体金属の線材とその外周面を被覆した絶縁被覆層とからなるか、導体金属の線材とその外周面を順次被覆した絶縁被覆層及び導体層とからなることができる。また、導体ワイヤ５が導体層を有するとき、その導体層が多層配線基板の接地層に接続されていることが好ましい。なお、図では導体ワイヤ５がフリップチップ受けパッド２２と第１の配線層２の接続に使用されているが、必要に応じて、フリップチップ受けパッド２２と多層配線基板１０の他の部分とを導体ワイヤ５を介して接続していてもよい。
本発明の実施において、導体ワイヤは、半導体装置の分野においてボンディングワイヤとして一般的に使用されているものを使用することができる。例えば、導体ワイヤは、上記したように、非同軸構造及び同軸構造のいずれであってもよい。しかしながら、本発明で使用するボンディングワイヤは、絶縁層を構成する絶縁性の有機樹脂材料中に封じ込められ、安定に固定されることなどを考慮した場合、それに適したものであることが好ましい。例えば、導体ワイヤは、任意の導電性材料（導体）、好ましくは導体金属の線材から形成することができる。適当な導体金属は、例えば、金、銀、銅、ニッケル、アルミニウムあるいはその合金などである。
また、導体ワイヤは、特にクロストークの発生を回避するために、その表面が絶縁被覆層を介して導体層、好ましくは導体金属層で覆われており、導体ワイヤをコアとする同軸構造を有していることが好ましい。すなわち、図９（Ｃ）の線分Ｄ−Ｄに沿った断面図である図９（Ｄ）に示すように、導体ワイヤは、導体ワイヤ５と、それを順次被覆した、絶縁被覆層１４及び導体金属層１５とからなる同軸構造を有しているのが有利である。この同軸構造の導体ワイヤのコアは、上記した通り、例えば金、銀、銅、ニッケル、アルミニウムあるいはその合金などの導体金属の線材から有利に構成することができる。また、かかる導体ワイヤを被覆する絶縁被覆層は、好ましくは、絶縁性の樹脂のコーティング、例えば、エポキシ樹脂、ポリイミド樹脂などのコーティングである。また、アルミニウムワイヤの場合は、酸化被膜も有効である。樹脂コーティングは、例えば、静電塗装、スプレーコーティング、ディップコーティングなどによって形成することができる。なお、導体ワイヤを絶縁被覆層で被覆することに代えて、すでに絶縁被覆が表面に形成されている市販の導体ワイヤを使用してもよい。最上層の導体金属層は、例えば、金、銀、銅、ニッケル、アルミニウムあるいはその合金などの導体金属から形成することができる。特に、導体金属として銅を有利に使用することができる。銅の層は、例えば、無電解銅めっきもしくは電解銅めっきによって好適に形成することができる。導体金属層は、好ましくは接地層（グランド電位）に電気的に接続される。
導体ワイヤは、その構成や材料などにいろいろなサイズを有することができる。例えば、導体ワイヤが同軸構造を有する場合、導体ワイヤのコアの直径は、通常、約２０〜４０μｍである。また、コアを被覆する絶縁被覆層の厚さは、もしも予め周囲に絶縁被覆層を被覆した導体ワイヤを用い、そのまゝワイヤボンディングを行う場合には、通常、約２〜８μｍである。また、未被覆の導体ワイヤを用いてワイヤボンディングを行った後にその導体ワイヤの周囲に絶縁被覆層を被覆する場合には、通常、１０〜５０μｍである。この絶縁被覆層の厚さは、絶縁被覆層に用いる材料と、インピーダンス整合の要求によって、変動するであろう。なお、本発明の多層配線基板では、導体ワイヤを取り囲む絶縁性の有機樹脂材料との兼ね合いでこの絶縁被覆層の材質（比誘電率）や厚さを調整することによって、得られる多層配線基板にキャパシタンスを持たせることも可能である。必要に応じて、絶縁被覆層を被覆して形成される導体金属層も、絶縁被覆層と同様に、所望とする効果などに応じて広い範囲で膜厚を変更することができる。導体金属層の膜厚は、通常、約５〜３０μｍの範囲である。
再び図９（Ｄ）を参照すると、同軸構造を有する導体ワイヤにおいて、導体ワイヤ５の外径Ｄ１に対する金属層１５の内径Ｄ０の比は、約１：３〜６の範囲であることが好ましい。このように構成することによって、クロストークの発生の回避に加えて、インピーダンスの整合をより効果的に行うことができる。
本発明の多層配線基板において、上記した絶縁層３が貼り付けられるベースボード１１は、多層配線基板において常用のベースボードであることができ、特に限定されるものではない。ベースボード１１は、例えば、セラミック材料、プラスチック材料などの無機系絶縁材料から形成されている。また、無機系絶縁材料に代えて、有機系絶縁材料を使用してもよい。ベースボード１の内部には、図示しないが、配線等が組み込まれており、その表面には、図１に示したように、第２の配線層４が形成されている。第２の配線層４は、ベースボード１１の電極、配線、外部接続端子などである。第２の配線層４は、すでに説明した第１の配線層２と同様な構成を有し、かつ同様な手法で形成することができる。また、ベースボード１１の裏面には、接続パッド１２が外部接続端子として形成されている。また、接続パッド１２には、外部の部品等との接続のため、はんだバンプなどを取り付け可能である。図７（Ｇ）では、はんだボール１３が示されている。
好ましい１形態において、本発明による多層配線基板１０は、例えば図２に示すように、第１の配線層２に電気的に接続されたチップ部品２５をさらに有している。図２に示す多層配線基板１０は、それがチップ部品２５をさらに有しているという相異点を除いて、基本的には、図１の多層配線基板１０と同じ構造を有している。チップ部品は、キャパシタ、レジスタ、インダクタなどであるけれども、これらの部品に限定されるものではない。また、これらのチップ部品に代えて、その他の機能性部品が組み込まれていてもよい。また、チップ部品を接続するに当っては、金属箔１（配線層２）にチップ部品２５を搭載した後、そのチップ部品２５の周囲を絶縁性の有機樹脂材料でポッティングなどにより充填して、チップ部品２５を樹脂封止することが好ましい。また、この方法において、チップ部品を配線層に接続する前もしくはその後、図２に示すように、接続部分の周縁にシリコーン樹脂、変性エポキシ樹脂などの絶縁材料の溜まり（ダム）２９でコーティングを形成していてもよい。ダム効果によって、はんだが広がるのを防止することができる。なお、形成するコーティングのうち、はんだで濡れるべき部分は、予め開口させておいて、必要な濡れを確保することができる。
本発明は、そのもう１つの面において、半導体装置にある。本発明による半導体装置は、上記したように、本発明の多層配線基板と、該多層配線基板の電子部品実装用受けパッド、例えばフリップチップ受けパッドに搭載された電子部品、例えば半導体素子とを備えてなることを特徴とする。フリップチップ受けパッドに搭載される半導体素子は、特に限定されるものではなく、各種の半導体チップ、例えば、ＩＣチップ、ＬＳＩチップ、その他を包含することができる。また、このような半導体チップの搭載に使用されるフリップチップ実装は、マウントとして使用されるフリップチップ受けパッドを常用の技法に従って形成し、実施することができる。多層配線基板に搭載される電子部品は、１個であってもよく、２個以上であってもよく、また、複数個の電子部品が搭載される場合、それらの電子部品は、同一であってもよく、異なっていてもよい。また、多層配線基板のフリップチップ実装面には、フリップチップ受けパッド以外に、配線層や外部接続端子（接続パッド）などが形成されていてもよい。さらに、多層配線基板のフリップチップ実装面とは反対側の面には、それにマザーボードやその他の外部部品を接続するため、バンプ、例えばはんだバンプやランドなどを設けてもよい。さらに加えて、本発明の半導体装置には、チップ部品などがさらに組み込まれていてもよい。
図３は、本発明による半導体装置の好ましい１形態を示した断面図である。図示の半導体装置５０は、図１に示した多層配線基板１０の上に、半導体チップ２０をフリップチップ接続により搭載した例である。半導体チップ２０は、その下面に形成されたバンプ２１を介して多層配線基板１０上のフリップチップ受けパッド（接続パッド）２２に搭載されている。また、半導体素子搭載面と同一の面には第１の配線層２が設けられ、その上にはさらにソルダレジスト層１７が設けられている。さらに、図示しないが、別の外部接続端子を設けて、これに外部装置を接続してもよい。また、半導体チップ２０のバンプ２１の部分は、アンダーフィル材で封止されていてもよい。また、マザーボード１６にはバンプ１３が設けられていて、下面にソルダレジスト層１８を有する多層配線基板１０は、その接続パッド（導体パッド）１２を介してバンプ１３に接続されている。それぞれのバンプ１３は、例えば、はんだバンプ（ＳｎＡｇ）からなる。
半導体装置５０において、フリップチップ受けパッド２２と配線層２とを電気的に接続した導体ワイヤ５は、先に説明したような構成を有することができる。例えば、導体ワイヤ５は、先に図９を参照して説明したように、同軸構造を有することで導体ロスの低下やクロストークの防止あるいは低減などを図ることができる。また、導体ワイヤ５は、図示しないが、その最上層の導体金属層をグランド電位に接続してもよい。
本発明は、そのもう１つの面において、本発明の多層配線基板の製造方法にある。本発明の多層配線基板は、いろいろな手法あるいはいろいろな工程の組み合わせに従って製造することができる。本発明の多層配線基板は、例えば、下記の工程：
（ａ）電子部品実装用受けパッド及び第１の配線層を形成するための金属箔を用意する工程、
（ｂ）金属箔の、後段の工程においてパッドを形成する部位と、後段の工程において第１の配線層の第１の接続部を形成する部位とを、導体ワイヤでワイヤボンディングする工程、
（ｃ）金属箔の上に、金属箔及び導体ワイヤを全面的に覆うのに十分な厚さで、流動性の有機絶縁材料を塗布し、硬化させて第１の絶縁層を形成する工程、及び
（ｄ）金属箔をエッチングして、パッドならびに第１及び第２の接続部及び配線パターンを形成し、かつ、その際、第１の接続部と第２の接続部とを第１の配線層上に形成された第１の配線パターンを介して直線的もしくは曲線的に接続する工程
によって有利に製造することができる。また、本発明によれば、かかる多層配線基板の製造方法の各工程の後に電子部品を搭載する工程を追加することで、本発明の半導体装置の製造方法もまた提供することができる。
上述のような多層配線基板の製造方法は、本発明の範囲でいろいろに改良することができる。例えば、本発明方法は、複数の配線層を備えた多層配線基板のベースボードに金属箔を、ベースボード上の第２の配線層に金属箔の第１の絶縁層を対面させる形で位置合わせし、積層する工程をさらに含むことができる。
また、本発明方法は、積層工程の後であって金属箔のエッチングを行う前、金属箔のうちの、第２の配線層の第２の接続部と第１の配線層の第２の接続部とを接続した垂直配線部を形成すべき部位に開口部を形成した後、開口部を有する金属箔をマスクとして、開口部で露出している第１の絶縁層を選択的にエッチングして、ベースボード上の第２の配線層に達した貫通孔を形成し、そして貫通孔を導体金属により充填して、金属箔の第２の接続部と第２の配線層の第２の接続部とを接続した垂直配線部を形成するがことができる。
さらに、本発明方法は、ワイヤボンディング工程（ｂ）において導体ワイヤとしていろいろなものを使用することができる。例えば、導体ワイヤとして、導体金属の線材からなる導体ワイヤ、導体金属の線材とその外周面を被覆した絶縁被覆層とからなる導体ワイヤ又は導体金属の線材とその外周面を順次被覆した絶縁被覆層及び導体層とからなる導体ワイヤを使用することができる。これらの導体ワイヤの詳細は、前記した通りである。ここで、導体ワイヤをコアとする同軸構造を形成する工程において、導体層を導体金属の無電解めっき法又は金属化合物熱分解法で形成することが好ましい。
さらに、本発明方法は、第１の絶縁層上に第３の配線層を形成する工程と、その第３の配線層上に第２の絶縁層を積層する工程をさらに含んでいてもよい。また、このような方法において、第１の絶縁層と第３の配線層との間に、絶縁樹脂層を形成する工程をさらに有していてもよい。
さらにまた、本発明方法は、ワイヤボンディング工程（ｂ）の前もしくはその後において、金属箔にチップ部品を接続する工程をさらに含んでいてもよい。この態様において、チップ部品は、その接続部の周縁にダム状にシリコーン樹脂などからなる絶縁材層部を形成した後に接続することが好ましい。このように構成することによって、はんだのダレ、広がりを防止できるからである。
図６及び図７は、本発明の多層配線基板を製造する好ましい１方法を順に断面図で示したものである。ここで製造しようとしている多層配線基板は、先に図１及び図４を参照して説明したような多層配線基板である。
最初に、図６（Ａ）に示すように、後段のエッチング工程でフリップチップ受けパッド、第１の配線層（配線パターン）ならびに第１及び第２の接続部を形成するための金属箔１を用意する。金属箔１は、前記したように、銅箔やその他の導体金属から形成することができる。金属箔１は、後段の工程における位置合わせ作業を精確かつ迅速に行うため、アライメントマークを予め形成しておくことが推奨される。
次いで、図６（Ｂ）に示すように、ワイヤボンディングを行い、金属箔１上の２点間を導体ワイヤ５で接続する。このワイヤボンディング工程において、金属箔１のフリップチップ受けパッドの形成予定部位と金属箔１の第１の接続部の形成予定部位とを導体ワイヤ５で接続する。導体ワイヤ５は、湾曲して立体的に配置可能であり、配線長の短縮を図ることができる。
さらに詳しく述べると、ワイヤボンディング工程は、金属箔１の、後段の工程においてフリップチップ受けパッド及び接続部を形成する部位に、例えば金ワイヤのような導体ワイヤ５を配置して、フリップチップ受けパッドと第１の配線層の第１の接続部を電気的に接続する。接続手段として、一般的なワイヤボンディング技術を用いることができる。導体ワイヤ５は、例えば、２０μｍの直径を有することができる。導体ワイヤ５は、このように非同軸構造で使用することができるが、必要に応じて、同軸構造を有する導体ワイヤの形で使用することができる。同軸構造を有する導体ワイヤを使用することで、クロストークを低減し、さらには低ＥＭＩ（電磁障害）を実現できるからである。
導体ワイヤ５を同軸構造を有する導体ワイヤの形で使用する場合、好ましくは、図９に順を追って示すようにして同軸構造の導体ワイヤ５を形成することができる。最初に、図９（Ａ）に示すように、金属箔１に導体ワイヤ５の両端を接続する。ここで、図では導体ワイヤ５の一端のみを参照して説明しているが、導体ワイヤ５の一端はフリップチップ受けパッドの形成部位に、導体ワイヤ５の他端は第１の配線層の第１の接続部の形成部位に、それぞれ接続する。
次いで、図９（Ｂ）に示すように、金属箔１に接続した導体ワイヤ５の表面と、導体ワイヤ５とフリップチップ受けパッドの形成部位とが接続された領域を絶縁材料で被覆して絶縁被覆層１４を形成する。ここで使用する絶縁材料としては、例えば、エポキシ樹脂、ポリイミド樹脂などを挙げることができる。
さらにその後、図９（Ｃ）に示すように、絶縁被覆層１４を導体金属で被覆して導体金属層１５を形成する。導体金属としては、例えば、銅、クロムなどを挙げることができる。導体金属層１５は、例えば、導体金属の無電解めっき法又は金属化合物熱分解法で形成することができる。また、導体金属層１５は、低ＥＭＩの実現のため、グランド電位に電気的に接続することが好ましい。このようにして、図９（Ｄ）、すなわち、図９（Ｃ）の線分Ｄ−Ｄに沿った断面図に示すように、導体ワイヤ５をコアとする同軸構造をもった導体ワイヤを形成することができる。
ワイヤボンディングの完了後、導体ワイヤ５を空間に配線した金属箔１上に流動性の有機絶縁樹脂材料を被覆して絶縁層を形成するのが一般的な順序である。しかしながら、本発明の実施においては、製造プロセスに応じて他の工程を先行させることもできる。例えば、垂直配線部をめっきによって形成する代わりに、導体部として機能する金属柱を使用する場合、ワイヤボンディング工程に続けて、金属柱を金属箔上に立設してもよい。
引き続いて、図６（Ｃ）に示すように、本発明で第１の絶縁層と呼ぶ絶縁層３を金属箔１上に形成する。絶縁層３の形成には、流動性の有機絶縁樹脂材料を金属箔１に塗布し、硬化させる方法を有利に使用することができる。有機絶縁樹脂材料としては、応力緩和の観点から、シリコーン系樹脂、変性エポキシ系樹脂などの低弾性率の樹脂材料を有利に使用することができる。有機絶縁樹脂材料は、金属箔１及び導体ワイヤ５を全面的に覆うのに十分な量で塗布される。有機絶縁樹脂材料は、例えば、シリコーン系樹脂をポッティングによって塗布し、例えば５０〜１００℃の温度を維持することによって硬化させることができる。
金属箔上に絶縁層を形成した後、別に用意しておいた多層配線基板のベースボードに金属箔を積層する。この積層工程は、図６（Ｄ）に示すように、絶縁層３を反転させて下向きとし、金属箔１を上向きとした後、多層配線基板のベースボード１１に位置合わせし、積層する。ここで使用したベースボード１１は、２層構造のものであるが、これに限定されない。ベースボード１１には、本発明で第２の配線層と呼ぶパターン化された配線層４がその上面にすでに形成されている。また、ベースボード１１の下面には、多層配線基板をマザーボードに搭載する際などに使用する接続パッド１２が形成されている。この積層の結果、ベースボード１１の配線層保有表面に金属箔２を保持した絶縁層３を対面させ、一体化することができる。なお、積層に際して、両者の中間に例えば接着テープのような接着剤を使用することができる。
本発明方法の実施において、ベースボード１１と絶縁層（第１の絶縁層）３付きの金属箔１を実施する前、第１の絶縁層３の上に、例えば図８（Ｃ′）に示すように、第３の配線層３４を形成し、その第３の配線層３４の上にさらに、図８（Ｃ″）に示すように、第２の絶縁層３３を積層してもよい。第３の配線層３４及び第２の絶縁層３３の形成は、それぞれ、本書に記載した他の絶縁層及び配線層の形成と同様な手法で行うことができる。また、図示しないが、第１の絶縁層３と第３の配線層３４との間にさらに、任意の材料から絶縁樹脂層を形成してもよい。
ベースボード１１と絶縁層３付きの金属箔１を積層した後、図７（Ｅ）に示すように、後段の工程において金属箔１に第２の接続部を形成する部位と、ベースボード１１上の第２の配線層４の第２の接続部とを接続する、第１の絶縁層３を貫通した垂直配線部８を導体金属から形成する。
垂直配線部８の形成は、例えば、図１０に順を追って示す手法で形成することができる。なお、図から理解されるように、図１０（Ａ）は、図６（Ｄ）を参照して先に説明した多層配線基板１０の一部を示したものである。
最初に、ワイヤボンディング工程の後であって金属箔１をパターニングする前、図１０（Ｂ）に示すように、金属箔１のうちの、多層配線基板の第１の配線層の第２の接続部（図４の参照番号２−２を参照されたい）に対応する部位に開口部２６を形成する。開口部２６は、後段の工程でその下方に垂直配線部８を形成する部位である。開口部２６は、例えば、金属箔１の上にエッチングレジスト層（図示せず）を形成した後、金属箔１のうち垂直配線部に対応する部位をエッチングにより選択的に除去することによって容易に形成することができる。
次いで、図１０（Ｃ）に示すように、エッチングレジスト層とその下の金属箔１をマスクとして、開口部２６において露出した絶縁層３を選択的にエッチングして、ベースボード１１の第２の配線層４に達した貫通孔２７を形成する。配線層４のうちこのエッチングの終点部位が、本発明で第２の接続部と呼ぶところである。図示されるように、金属箔１から第２の配線層４に達した貫通孔２７が得られる。
貫通孔の形成後、図１０（Ｄ）に示すように、貫通孔２７を導体金属により充填して、金属箔１とベースボード１１の第２の配線層４とを接続する垂直配線部８を形成する。垂直配線部８の形成は、導体金属のめっきによって、例えば、金属箔１の全面に無電解銅めっき及び電解銅めっきを順次実施することによって達成することができる。かかる導体金属のめっきによって、貫通孔２７とその上の金属箔１の開口部を導体金属で充填することができる。めっきの完了後、最上層に残留しているエッチングレジスト層を除去する。
上記のようにして垂直配線部を形成した後、図７（Ｆ）に示すように、金属箔１を所望とする配線パターンに応じて選択的にパターニングする。パターニングは、好ましくは、エッチングによって行うことができる。金属箔１のエッチングは、金属箔の種類に応じて適当なエッチャントを使用して常法で行うことができる。例えば金属箔１が銅箔である場合、例えば塩化第二鉄などをエッチャントとして使用することができる。エッチングの結果、フリップチップ受けパッド２２と、所望の配線パターンをもった配線層２（図４に示されるような、第１の配線部２−１、第１の配線層２及び第２の配線部２−２の組み合わせ）が得られる。このような一連の工程を経て、本発明の多層配線基板１０が得られる。
本発明方法では、さらに続けてソルダレジスト層などを多層配線基板１０に設けることができる。例えば図７（Ｇ）に示すように、ベースボード１１の下面に設けられた導体パッド１２にはんだボール１３を取り付けることができる。また、ベースボード１の下面にはバンプ２４を形成する。最表面にソルダレジスト層１７及び１８を形成する。ソルダレジスト層１７にはチップ部品を搭載してもよい。
引き続いて、本発明をその実施例を参照して説明する。なお、本発明は、下記の実施例によって限定されるものでない。
実施例１
アライメントマークを形成した銅箔（サイズ：約１５ｃｍ角）及び２層構造の多層配線基板（ベースボード）を用意した。用意した銅箔において、フリップチップ受けパッドを形成する部位と第１の配線層の第１の接続部を形成する部位の２点間を直径２５μｍの金ワイヤで接続した。次いで、絶縁層を形成するため、銅箔及び金ワイヤを全面的に被覆するように、低弾性率のシリコーン系樹脂をポッティングにより供給し、５０〜１００℃の温度で保持することで硬化させた。金ワイヤが十分に被った絶縁層（厚さ：銅箔上で約 μｍ）が得られた。絶縁層の形成後、別に用意しておいたベースボードに銅箔を、銅箔上の絶縁層がベースボードの配線層保持面と対向するように積層した。銅箔をベースボードに接合するためにエポキシ系接着剤を使用した。
次いで、銅箔に形成されている絶縁層を貫通して、銅箔から形成される配線層の接続部とベースボード上の配線層の配線部と接続するための垂直配線部を形成した。垂直配線部を形成するため、銅箔上の接続部形成部位及びその下の絶縁層を貫く貫通孔を形成した。本例の場合、ＣＯ2レーザーで直径約８０μｍの貫通孔を形成した。引き続いて、銅箔の上から無電解銅めっき及び電解銅めっきを施し、貫通孔に銅を充填した。
垂直配線部の形成後、銅箔のエッチングを塩化第二鉄からなるエッチャントで行い、フリップチップ受けパッド及び配線層を形成した。得られた多層配線基板において、フリップチップ受けパッドと配線層の第１の接続部とが金ワイヤを介してワイヤボンディングで接続されており、また、配線層は、その第１の接続部と第２の接続部とを接続する配線パターンの形で形成されていた。エッチングの完了後、最表面にソルダレジストを厚さ約２０μｍで塗布した。本例の多層配線基板は、従来の多層配線基板に比較して導体ロス及びクロストークを低減することができた。なお、この多層配線基板には、必要に応じて、ニッケルめっき、金めっき、ソルダめっき等のめっきを施してもよい。
実施例２
前記実施例１に記載の手法を繰り返して多層配線基板を作製したけれども、本例では、金ワイヤに代えて、
（１）銅ワイヤ
（２）アルミニウムワイヤ
（３）金ワイヤにシリコーン樹脂からなる絶縁樹脂層及び銅からなる導体層を順次被覆した同軸構造の金ワイヤ
を使用した。実施例１の多層配線基板と同様に、導体ロス及びクロストークを低減することができた。
本発明による多層配線基板の好ましい１形態を示した断面図である。 本発明による多層配線基板のもう１つの好ましい形態を示した断面図である。 本発明による半導体装置の好ましい１形態を示した断面図である。 本発明による多層配線基板の配線形態を説明した断面図である。 本発明による多層配線基板の配線形態を模式的に示した平面図である。 図１に示した多層配線基板を製造する１方法（その１）を順に示した断面図である。 図１に示した多層配線基板を製造する１方法（その２）を順に示した断面図である。 図６に示した工程（Ｃ）の一変形例を示した断面図である。 本発明の多層配線基板において使用し得る同軸構造をもった導体ワイヤを製造する１手法を順に示した断面図である。 図７に示した多層配線基板の製造において垂直配線部を形成する方法を順に示した断面図である。 従来の多層配線基板の一例を示した断面図である。 従来の多層配線基板のもう１つの例を示した断面図である。
符号の説明
１ 金属箔
２ 第１の配線層
３ 第１の絶縁層
４ 第２の配線層
５ 導体ワイヤ
８ 垂直配線部
１０ 多層配線基板
１１ ベースボード
１２ 導体パッド
１３ はんだボール
１４ 絶縁被覆層
１５ 導体層
１６ マザーボード
１７ ソルダレジスト層
１８ ソルダレジスト層
２０ 半導体素子
２１ はんだバンプ
２２ 外部接続端子（フリップチップ受けパッド）
２５ チップ部品
２９ 絶縁材層部
５０ 半導体装置

Claims (10)

  1. ２層以上の配線層及び絶縁層が交互に積層されてなる多層配線基板において、
    前記多層配線基板の一方の面に一群の電子部品実装用受けパッドが設けられており、
    前記多層配線基板の最上層に形成された第１の配線層は、パッドが設けられた面と同一の面に配置された第１の接続部及び該第１の接続部から離間して配置された第２の接続部を有しており、
    前記パッドと前記第１の接続部とが導体ワイヤを介して電気的に接続され、前記導体ワイヤは前記第１の配線層に積層された第１の絶縁層中に設けられており、そして
    前記第１の接続部は、前記第１の配線層上に形成された第１の配線パターンを介して前記第２の接続部に直線的もしくは曲線的に接続されていることを特徴とする多層配線基板。
  2. 前記第２の接続部は、前記第１の絶縁層を貫通して設けられた垂直配線部を介して、前記第１の絶縁層の下方に形成された第２の配線層の第２の接続部に接続されていることを特徴とする請求項１に記載の多層配線基板。
  3. 前記絶縁層は、低誘電率の有機樹脂材料から形成されていることを特徴とする請求項１又は２に記載の多層配線基板。
  4. 前記導体ワイヤは、導体金属の線材からなるか、導体金属の線材とその外周面を被覆した絶縁被覆層とからなるか、導体金属の線材とその外周面を順次被覆した絶縁被覆層及び導体層とからなることを特徴とする請求項１〜３のいずれか１項に記載の多層配線基板。
  5. 請求項１に記載の多層配線基板を製造する方法であって、下記の工程：
    前記電子部品実装用受けパッド及び前記第１の配線層を形成するための金属箔を用意する工程、
    前記金属箔の、後段の工程において前記パッドを形成する部位と、後段の工程において前記第１の配線層の第１の接続部を形成する部位とを、導体ワイヤでワイヤボンディングする工程、
    前記金属箔の上に、前記金属箔及び前記導体ワイヤを全面的に覆うのに十分な厚さで、流動性の有機絶縁材料を塗布し、硬化させて第１の絶縁層を形成する工程、及び
    前記金属箔をエッチングして、前記パッドならびに前記第１及び第２の接続部及び前記第１の配線パターンを形成し、かつ、その際、前記第１の接続部と前記第２の接続部とを前記第１の配線パターンを介して直線的もしくは曲線的に接続する工程
    を含んでなることを特徴とする多層配線基板の製造方法。
  6. 複数の配線層を備えた多層配線基板のベースボードに前記金属箔を、前記ベースボード上の第２の配線層に前記金属箔の第１の絶縁層を対面させる形で位置合わせし、積層する工程をさらに含むことを特徴とする請求項５に記載の製造方法。
  7. 前記積層工程の後であって前記金属箔のエッチングを行う前、
    前記金属箔のうちの、前記第１の配線層の第２の接続部を形成すべき部位に開口部を形成し、
    前記金属箔をマスクとして、前記開口部で露出している前記第１の絶縁層を選択的にエッチングして、前記ベースボード上の第２の配線層に達した貫通孔を形成し、そして
    前記貫通孔を導体金属により充填して、前記第１の配線層の第２の接続部と前記第２の配線層の第２の接続部とを接続した前記垂直配線部を形成することを特徴とする請求項６に記載の製造方法。
  8. 前記第１の絶縁層上に第３の配線層を形成する工程と、
    前記第３の配線層上に第２の絶縁層を積層する工程とをさらに含むことを特徴とする請求項５に記載の製造方法。
  9. 前記第１の絶縁層と前記第３の配線層との間に、絶縁樹脂層を形成する工程をさらに含むことを特徴とする請求項８に記載の製造方法。
  10. 請求項１に記載の多層配線基板と、該多層配線基板の電子部品実装用受けパッドに搭載された電子部品とを備えてなることを特徴とする半導体装置。
JP2007311239A 2007-11-30 2007-11-30 多層配線基板及びその製造方法ならびに半導体装置 Withdrawn JP2009135321A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007311239A JP2009135321A (ja) 2007-11-30 2007-11-30 多層配線基板及びその製造方法ならびに半導体装置
US12/323,672 US20090145648A1 (en) 2007-11-30 2008-11-26 Multilayer wiring board, manufacturing method thereof, and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007311239A JP2009135321A (ja) 2007-11-30 2007-11-30 多層配線基板及びその製造方法ならびに半導体装置

Publications (1)

Publication Number Publication Date
JP2009135321A true JP2009135321A (ja) 2009-06-18

Family

ID=40720452

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007311239A Withdrawn JP2009135321A (ja) 2007-11-30 2007-11-30 多層配線基板及びその製造方法ならびに半導体装置

Country Status (2)

Country Link
US (1) US20090145648A1 (ja)
JP (1) JP2009135321A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012079750A (ja) * 2010-09-30 2012-04-19 Seiko Epson Corp センサーデバイス、モーションセンサー、および電子機器

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5833398B2 (ja) * 2011-06-27 2015-12-16 新光電気工業株式会社 配線基板及びその製造方法、半導体装置
TWI554174B (zh) * 2014-11-04 2016-10-11 上海兆芯集成電路有限公司 線路基板和半導體封裝結構
CN111566806B (zh) * 2018-01-24 2024-04-30 京瓷株式会社 布线基板、电子装置以及电子模块

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012079750A (ja) * 2010-09-30 2012-04-19 Seiko Epson Corp センサーデバイス、モーションセンサー、および電子機器

Also Published As

Publication number Publication date
US20090145648A1 (en) 2009-06-11

Similar Documents

Publication Publication Date Title
JP2009064966A (ja) 多層配線基板及びその製造方法ならびに半導体装置
KR100800478B1 (ko) 적층형 반도체 패키지 및 그의 제조방법
JP4790297B2 (ja) 半導体装置およびその製造方法
KR101376265B1 (ko) 배선 기판 및 그 제조 방법
US10177130B2 (en) Semiconductor assembly having anti-warping controller and vertical connecting element in stiffener
JP6462480B2 (ja) 配線基板及び配線基板の製造方法
US9693458B2 (en) Printed wiring board, method for manufacturing printed wiring board and package-on-package
US20150092357A1 (en) Printed wiring board, method for manufacturing printed wiring board and package-on-package
US20070158857A1 (en) Semiconductor device having a plurality of semiconductor constructs
US20090289362A1 (en) Low Inductance Ball Grid Array Device Having Chip Bumps on Substrate Vias
JP2005209689A (ja) 半導体装置及びその製造方法
JP2016207958A (ja) 配線基板及び配線基板の製造方法
JP2007173775A (ja) 回路基板構造及びその製法
CN104916623B (zh) 半导体封装和制造半导体封装基底的方法
US9559045B2 (en) Package structure and method for manufacturing the same
JP2015041773A (ja) インターポーザ基板およびその製造方法
JP2005294451A (ja) 半導体集積回路の製造方法および半導体集積回路ならびに半導体集積回路装置
KR20160140184A (ko) 패키지 기판 및 그 제조 방법
JP2009135221A (ja) 多層配線基板及びその製造方法ならびに半導体装置
US20160293514A1 (en) Semiconductor assembly with built-in stiffener and integrated dual routing circuitries and method of making the same
KR101696705B1 (ko) 칩 내장형 pcb 및 그 제조 방법과, 그 적층 패키지
US20150223330A1 (en) Wiring substrate, semiconductor device, method of manufacturing wiring substrate, and method of manufacturing semiconductor device
TW550768B (en) Flip-chip on film assembly for ball grid array packages
US20110266671A1 (en) Substrate for a semiconductor package and manufacturing method thereof
KR20100133303A (ko) 반도체 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20110201