CN109461655B - 具有多栅结构的氮化物高电子迁移率晶体管制造方法 - Google Patents
具有多栅结构的氮化物高电子迁移率晶体管制造方法 Download PDFInfo
- Publication number
- CN109461655B CN109461655B CN201811108658.9A CN201811108658A CN109461655B CN 109461655 B CN109461655 B CN 109461655B CN 201811108658 A CN201811108658 A CN 201811108658A CN 109461655 B CN109461655 B CN 109461655B
- Authority
- CN
- China
- Prior art keywords
- layer
- dielectric layer
- gate electrode
- gate
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 53
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 150000004767 nitrides Chemical class 0.000 title claims abstract description 15
- 230000004888 barrier function Effects 0.000 claims abstract description 36
- 238000001312 dry etching Methods 0.000 claims abstract description 11
- 229910002704 AlGaN Inorganic materials 0.000 claims abstract 9
- 239000010410 layer Substances 0.000 claims description 185
- 229910052751 metal Inorganic materials 0.000 claims description 50
- 239000002184 metal Substances 0.000 claims description 50
- 229920002120 photoresistant polymer Polymers 0.000 claims description 34
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 28
- 229910052681 coesite Inorganic materials 0.000 claims description 25
- 229910052906 cristobalite Inorganic materials 0.000 claims description 25
- 239000000377 silicon dioxide Substances 0.000 claims description 25
- 229910052682 stishovite Inorganic materials 0.000 claims description 25
- 229910052905 tridymite Inorganic materials 0.000 claims description 25
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 22
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 22
- 238000000151 deposition Methods 0.000 claims description 17
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 12
- 239000002131 composite material Substances 0.000 claims description 10
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 8
- 239000011248 coating agent Substances 0.000 claims description 7
- 238000000576 coating method Methods 0.000 claims description 7
- 229910052697 platinum Inorganic materials 0.000 claims description 5
- 239000002356 single layer Substances 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- 238000011161 development Methods 0.000 claims description 4
- 238000005566 electron beam evaporation Methods 0.000 claims description 4
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 claims description 4
- 238000004544 sputter deposition Methods 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 230000002411 adverse Effects 0.000 abstract description 2
- 230000000694 effects Effects 0.000 abstract description 2
- 229910002601 GaN Inorganic materials 0.000 description 29
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 29
- 238000010586 diagram Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明提出的是一种具有多栅结构的氮化物高电子迁移率晶体管制造方法，包括如下步骤：（1）在AlGaN势垒层上提供第一欧姆接触作为源电极、第二欧姆接触作为漏电极；（2）制备第一个“T”型栅电极；（3）重复步骤1）～6）制备多个“T”型栅电极；（4）以各个栅电极作为掩膜，采用干法刻蚀的方法制备多栅AlGaN/GaN HEMT器件。优点：1）多栅器件的各个栅电极独立形成，可获得更小的栅电极间距，有效提升作为控制类器件应用时氮化物高电子迁移率晶体管的性能；2）制造过程增加的工艺步骤较少，在保证低成本的同时最大程度的减小工艺过程对器件性能与可靠性可能产生的不利影响；3）对各个栅电极下的外延层表面能够形成良好的保护。
Description
技术领域
本发明涉及的是一种具有多栅结构的氮化物高电子迁移率晶体管制造方法，属于晶体管制造技术领域。
背景技术
铝镓氮化合物(AlGaN)/氮化镓(GaN)高电子迁移率晶体管(HEMT)作为第三代宽禁带化合物半导体器件，其所具有的击穿电压高、电流密度大等特性是现有Si和GaAs等半导体技术所不具备的，使得其在微波应用领域具有独特的优势。近年来AlGaN/GaN HEMT作为微波功率器件及大功率微波开关器件的研究持续得到推进，特别是作为微波大功率开关等控制类应用时，结合器件自身良好的散热能力，AlGaN/GaN HEMT器件相较Si和GaAs器件更有优势。
传统晶体管的结构中只通过一个栅电极来控制电流在器件的源电极和漏电极之间的通过与中断，多栅晶体管则是通过两个、三个甚至更多个栅电极来控制电流在器件的源电极和漏电极之间通过与中断。多栅晶体管相较与单个栅电极的晶体管而言，其优势在于提升了对电流的控制能力，对于具体应用而言，如微波功率开关MMIC电路设计，可有效降低电路的复杂度和芯片面积，有助于降低芯片制造成本。
图1为典型的具有一个栅电极的AlGaN/GaN HEMT器件结构示意图，图中器件栅电极17采用了“T”型栅结构，“T”型栅结构为微波功率及控制类AlGaN/GaN HEMT器件所普遍采用。作为微波功率器件的AlGaN/GaN HEMT采用“T”型栅结构的目的一方面是降低栅阻，提升器件的频率特性；另一方面“T”型栅结构具有调制沟道中电场强度的作用，可以有效降低器件沟道中峰值电场强度，抑制器件电流崩塌，提升器件可靠性。作为控制类器件的AlGaN/GaN HEMT采用“T”型栅结构的第一个目的同样是降低栅阻，提升器件的频率特性；特别的是作为大功率微波开关器件的AlGaN/GaN HEMT采用“T”型栅结构的目的还有起到降低沟道中电场强度的作用，从而抑制沟道中电子在高电场下被激发进入器件表面态的几率，避免表面态充放电对器件开关时间的影响。
图2和图3分别为具有两个和三个栅电极的AlGaN/GaN HEMT器件结构示意图，基于同图1中器件相同的作用，图中器件栅电极17采用了“T”型栅结构。为了实现图1中的“T”型栅结构栅电极，现有传统工艺需要通过光刻定义栅电极、大面积蒸发栅电极金属以及剥离去除位于光刻胶上的多余金属来实现。而对于图2和图3中具有两个和三个栅电极的器件而言，受制于光刻设备的分辨率和光刻胶的机械特性，采用传统工艺一次性形成多个栅电极带来的问题是多个栅电极之间的间距不能够过小，一般需要保持在1μm，而对于具有多个控制电极的器件而言，缩小各个电极之间的间距对于提升性能是必须的，如对于作为开关应用的多个栅电极的器件，多个栅电极之间外延层引入的插入损耗将极大的影响整个器件整体上的损耗。因此，有必要发明一种新的工艺，使得制作的多栅器件各个栅电极之间的间距尽可能小。
发明内容
本发明的目的在于克服现有，提供一种多栅结构的氮化物高电子迁移率晶体管制造方法，采用分步工艺独立形成多栅AlGaN/GaN HEMT器件的各个栅电极，可使得器件各个栅电极之间在保证不发生短路的情况下获得尽可能小的间距。
本发明的技术解决方案：
具有多栅结构的氮化物高电子迁移率晶体管制造方法，包括如下步骤：
（1）在AlGaN势垒层上提供第一欧姆接触作为源电极、第二欧姆接触作为漏电极；
（2）制备第一个“T”型栅电极；
（3）重复步骤1）～6）制备多个“T”型栅电极；
（4）以各个栅电极作为掩膜，采用干法刻蚀的方法制备多栅AlGaN/GaN HEMT器件。
本发明的优点：
1）多栅器件的各个栅电极独立形成，可获得更小的栅电极间距，有效提升作为控制类器件应用时氮化物高电子迁移率晶体管的性能；
2）制造过程增加的工艺步骤较少，在保证低成本的同时最大程度的减小工艺过程对器件性能与可靠性可能产生的不利影响；
3）对各个栅电极下的外延层表面能够形成良好的保护。
附图说明
附图1是单栅AlGaN/GaN HEMT器件的一般结构示意图。
附图2是双栅AlGaN/GaN HEMT器件的一般结构示意图。
附图3是三栅AlGaN/GaN HEMT器件的一般结构示意图。
附图4-12是具有多栅结构的氮化物高电子迁移率晶体管的一个实施例各步骤对应的结构示意图。
附图13-17是具有多栅结构的氮化物高电子迁移率晶体管的另一个实施例各步骤对应的结构示意图。
其中11、21、32、41是衬底，12、22、32、42是GaN缓冲层，13、23、33、43是AlGaN势垒层，14、15、24、25、34、35、44、45是欧姆接触电极，16、26、36、46、61、62是介质层， 47、48、63、64是栅脚窗口，49是肖特基势垒金属层，50、65是光刻胶层，51、66是窗口，17、27、28、37、38、39、52、53、67、68是栅电极。
具体实施方式
具有多栅结构的氮化物高电子迁移率晶体管制造方法，包括如下步骤：
（1）在AlGaN势垒层上提供第一欧姆接触作为源电极、第二欧姆接触作为漏电极；
（2）制备第一个“T”型栅电极；
（3）重复步骤1）～6）制备多个“T”型栅电极；
（4）以各个栅电极作为掩膜，采用干法刻蚀的方法制备多栅AlGaN/GaN HEMT器件。
所述步骤（2）第一个“T”型栅电极的制备，包括如下工艺步骤：
1）淀积一层介质层覆盖在源电极、漏电极以及AlGaN势垒层上；
2）在源电极和漏电极之间的介质层上形成各个栅电极对应的栅脚窗口；
3）淀积肖特基势垒金属层到各个栅电极对应的栅脚窗口以及钝化介质层上；
4）涂覆光刻胶层到肖特基势垒金属层表面，曝光、显影形成第一个栅电极的窗口；
5）淀积栅电极金属层到光刻胶层以及定义第一个栅电极的窗口中，并通过剥离工艺去除光刻胶层及其上的栅电极金属层，形成第一个“T”型栅电极；
所述步骤1）中介质层为氮化硅或氧化硅，介质层淀积的方法为溅射、电子束蒸发、等离子体增强化学汽相淀积中的一种，介质层厚度为100-200nm。
所述步骤3）中肖特基势垒金属层为Ni、Pt、W、WN中的一种或多种组合，厚度为50-100nm。
所述所述步骤5）栅电极金属层为从下至上依次为Ti、Pt、Au和Ti，最下一层Ti厚度为50nm-100nm，Pt厚度为50nm-100nm， Au厚度为300nm-600nm，Au金属上的Ti厚度为30nm-50nm。
所述步骤（2）第一个“T”型栅电极的制备，包括如下工艺步骤：
1）淀积第一介质层到源电极、漏电极和AlGaN势垒层上；
2）淀积第二介质层到第一介质层上；
3）在源电极和漏电极之间的第二介质层上形成各个栅电极对应的栅脚窗口；
4）涂覆光刻胶层并通过曝光、显影形成定义第一个栅电极的窗口，之后去除位于第一个栅电极窗口不被第二介质层所覆盖的第一介质层；
5）淀积栅电极金属层到光刻胶层以及定义第一个栅电极的窗口中，并通过剥离工艺去除光刻胶层及其上的栅电极金属层，形成第一个“T”型栅电极；
所述步骤1）中第一介质层为单层SiO2或SiN/SiO2复合介质层，当第一介质层为单层SiO2时，厚度为10-20nm；当第一介质层为SiN/SiO2复合介质层时，与AlGaN势垒层相接触的一层为SiN，厚度为5-10nm， SiO2厚度为10-20nm。
所述步骤2）中第二介质层为SiN，厚度为100-200nm。
所述步骤4）中去除位于第一个栅电极窗口不被第二介质层所覆盖的第一介质层：若第一介质层为SiO2时，采用稀释的氢氟酸溶液去除；若第一介质层为SiN/SiO2复合介质层时，采用稀释的氢氟酸溶液去除SiO2，然后采用干法刻蚀的方法去除复合介质层中的SiN。
下面结合附图对本发明技术方案做进一步说明。
如图4所示，AlGaN/GaN HEMT所采用外延材料的一般结构示意图，包括了衬底41、GaN缓冲层42以及AlGaN势垒层43。关于AlGaN/GaN HEMT中衬底41所用的材料、GaN缓冲层42以及AlGaN势垒层43的形成可参考相关文献报道；另外图4中的是AlGaN/GaN HEMT所采用外延材料的一般结构示意图，表明还存在其它形式的外延材料结构，其它的结构形式可参考相关文献，不再进一步描述。
如图5所示，在AlGaN势垒层43上提供欧姆接触电极作为源电极44和漏电极45，源电极44和漏电极45的间距优选的距离为3微米到5微米。源电极44和漏电极45的形成一般需要经过涂覆光刻胶层、曝光、显影去除需要淀积源电极44和漏电极45区域的光刻胶层、淀积欧姆接触金属层以及剥离去除光刻胶层及其上的欧姆接触金属层，对于涂覆光刻胶层、曝光、显影以及运用剥离工艺去除光刻胶及其上的金属层在本领域是众所周知的，此处不再赘述。源电极44和漏电极45可采用包括但不仅限于Ti/Al/Ni/Au、Ti/Al/Mo/Au等多层金属体系，一般还需要经过高温退火使得源电极44和漏电极45与其下的半导体层形成良好的欧姆接触，退火温度优选的为800℃-850℃。
实施例1
源电极44和漏电极45完成后，如图6所示淀积一层介质层46，介质层46同时覆盖在源电极44、漏电极45和AlGaN势垒层43上，介质层46可使用的材料包括氮化硅（SiN）和氧化硅（SiO2）中的一种，介质层46淀积的方法包括溅射、电子束蒸发、等离子体增强化学汽相淀积（PECVD），优选地介质材料和淀积方法为SiN和PECVD，优选的厚度为100-200nm。
如图7所示，在源电极44和漏电极45之间的介质层46上形成称之为栅脚的窗口47和48，栅脚窗口47和48的形成一般需要经过涂覆光刻胶层、曝光、显影等步骤在栅脚窗口47和48上方的光刻胶层中形成窗口、以光刻胶层为掩膜采用干法等离子体刻蚀的方法将窗口中的介质层46去除，并去除介质层46上的光刻胶后在介质层46上得到栅脚窗口47和48。
如图8所示，淀积肖特基势垒金属层49到栅脚窗口47和48以及钝化介质层46上，肖特基势垒金属层49的作用一个方面是与栅脚窗口47和48中的AlGaN外延层43形成肖特基接触，另一个作用是起到保护栅脚窗口47和48中AlGaN外延层43的表面，防止后续工艺对其产生破坏和沾污。肖特基势垒金属层49优选的为Ni、Pt、W、WN等金属或者是他们的组合，厚度优选的为50-100nm。
如图9所示，涂覆光刻胶层50到肖特基势垒金属层49表面，曝光、显影形成窗口51，淀积栅电极金属层到光刻胶层50以及窗口51中，并通过剥离工艺去除光刻胶层及其上的栅电极金属层，形成如图10所示的栅电极52。栅电极52的作用是降低器件的栅阻，提升器件的频率特性。栅电极金属层优选采用蒸发的方式进行淀积，从肖特基势垒金属层49开始依次淀积Ti/Pt/Au/Ti形式的多层金属体系，其中Ti优选的厚度为50nm-100nm，Pt优选的厚度为50nm-100nm， Au优选的厚度为300nm-600nm，Au金属上的Ti优选的厚度为30nm-50nm。
如图11所示，采用同栅电极52一样的方法获得栅电极53，栅电极53采用与栅电极52相同的多层金属体系，两者所采用的各金属层厚度也相同。
以栅电极52和栅电极53作为掩膜，采用干法刻蚀的方法去除肖特基势垒金属层49，只留下栅电极52和栅电极53之下的肖特基势垒金属层49，形成如图12所示图形，栅电极52和栅电极53分别与位于他们下方的肖特基势垒金属层49形成两个独立的“T”型电极，从而实现图2中双栅AlGaN/GaN HEMT器件的制作。
本实施例虽然只针对双栅AlGaN/GaN HEMT器件的制作进行了描述，但该方法同样适合三栅甚至更多栅电极AlGaN/GaN HEMT器件的制作。针对具有更多栅电极器件的制造，同样可以同时形成栅脚窗口、大面积淀积肖特基势垒金属层、分别形成各个栅电极的栅金属、以各个栅电极的栅金属为掩膜大面积干法刻蚀去除除栅金属下方外的肖特基势垒金属层从而形成三栅甚至更多栅电极AlGaN/GaN HEMT器件的制作。
实施例2
如图5所示完成源电极44和漏电极45制作后，如图13所示依次淀积AA介质层61和B介质层62到源电极44、漏电极45和AlGaN势垒层43上，A介质层61可使用的材料包括单层的SiO2或者是由SiN和SiO2组成的复合介质层，当为SiO2时，其厚度优选的为10-20nm；当为SiN和SiO2组成的复合介质层时，与AlGaN势垒层相接触的一层为SiN，优选的厚度为5-10nm，其上的SiO2厚度优选的为10-20nm。B介质层62为SiN，其优选的厚度为100-200nm。A介质层61和B介质层62淀积的方法包括溅射、电子束蒸发、等离子体增强化学汽相淀积（PECVD），优选地淀积方法为PECVD。
如图14所示在源电极44和漏电极45之间的B介质层62上形成称之为栅脚的窗口63和64，栅脚窗口63和64的形成一般需要经过涂覆光刻胶层、曝光、显影等步骤在栅脚窗口63和64上方的光刻胶层中形成窗口、以光刻胶层为掩膜采用干法等离子体刻蚀的方法将窗口中的B介质层62去除，并去除B介质层62上的光刻胶后在B介质层62上得到栅脚窗口63和64。栅脚窗口63和64中的A介质层61得以在干法去除B介质层62的过程中不被去除的关键是其为单层的SiO2或者是由SiN和SiO2组成的复合介质层，SiO2相比SiN更难为干法刻蚀的方法所去除，使得栅脚窗口63和64中的A介质层61得以保留，从而起到对AlGaN外延层43表面的保护作用。
如图15所示涂覆光刻胶层65并通过曝光、显影形成窗口66，之后去除位于窗口66中不被B介质层62所覆盖的A介质层61。当A介质层61为SiO2时，可以采用稀释的氢氟酸溶液去除，氢氟酸容易可以很容易去除SiO2介质层，而不会对为SiN介质的B介质层62产生影响。当A介质层61为SiN和SiO2组成的复合介质层时，可以采用稀释的氢氟酸溶液去除SiO2，然后采用干法刻蚀的方法去除复合介质层中的SiN，这时会对B介质层62产生影响，去除复合A介质层61中SiN的同时也会部分去除B介质层62，但由于两种厚度相差较大，因此所带来的影响可以通过合理的设计得到避免。
淀积栅电极金属层到光刻胶层65以及窗口66中，并通过剥离工艺去除光刻胶层及其上的栅电极金属层，形成如图16所示的“T”型栅电极67。栅电极67的作用、淀积方式以及组成同实施例1。
如图17所示，采用同栅电极67一样的方法获得“T”型栅电极68，栅电极68采用与栅电极67相同的多层金属体系，两者所采用的各金属层厚度也相同，栅电极67和栅电极68作为两个独立的电极，从而实现图2中双栅AlGaN/GaN HEMT器件的制作。
本实施例虽然只针对双栅AlGaN/GaN HEMT器件的制作进行了描述，但该方法同样适合三栅甚至更多栅电极AlGaN/GaN HEMT器件的制作。针对具有更多栅电极器件的制造，同样可以同时形成栅脚窗口、分别形成各个栅电极的栅金属从而形成三栅甚至更多栅电极AlGaN/GaN HEMT器件的制作。
Claims (8)
1.具有多栅结构的氮化物高电子迁移率晶体管制造方法，其特征在于包括如下步骤：
（1）在AlGaN势垒层上提供第一欧姆接触作为源电极、第二欧姆接触作为漏电极；
（2）制备第一个“T”型栅电极；
（3）重复步骤（2）制备多个“T”型栅电极；
（4）以各个栅电极作为掩膜，采用干法刻蚀的方法制备多栅AlGaN/GaN HEMT器件；
所述步骤2）第一个“T”型栅电极的制备，包括如下工艺步骤：
1）淀积一层介质层覆盖在源电极、漏电极以及AlGaN势垒层上；
2）在源电极和漏电极之间的介质层上形成各个栅电极对应的栅脚窗口；
3）淀积肖特基势垒金属层到各个栅电极对应的栅脚窗口以及介质层上；
4）涂覆光刻胶层到肖特基势垒金属层表面，曝光、显影形成第一个栅电极的窗口；
5）淀积栅电极金属层到光刻胶层以及定义第一个栅电极的窗口中，并通过剥离工艺去除光刻胶层及其上的栅电极金属层，形成第一个“T”型栅电极。
2.根据权利要求 1所述的具有多栅结构的氮化物高电子迁移率晶体管制造方法，其特征是所述步骤1）中介质层为氮化硅或氧化硅，介质层淀积的方法为溅射、电子束蒸发、等离子体增强化学汽相淀积中的一种，介质层厚度为100-200nm。
3.根据权利要求 1所述的具有多栅结构的氮化物高电子迁移率晶体管制造方法，其特征是所述步骤3）中肖特基势垒金属层为Ni、Pt、W、WN中的一种或多种组合，厚度为50-100nm。
4.根据权利要求 1所述的具有多栅结构的氮化物高电子迁移率晶体管制造方法，其特征是所述步骤5）栅电极金属层，从下至上依次为Ti、Pt、Au和Ti，最下一层Ti厚度为50nm-100nm，Pt厚度为50nm-100nm， Au厚度为300nm-600nm，Au金属上的Ti厚度为30nm-50nm。
5.具有多栅结构的氮化物高电子迁移率晶体管制造方法，其特征在于包括如下步骤：
（1）在AlGaN势垒层上提供第一欧姆接触作为源电极、第二欧姆接触作为漏电极；
（2）制备第一个“T”型栅电极；
（3）重复步骤（2）制备多个“T”型栅电极；
（4）以各个栅电极作为掩膜，采用干法刻蚀的方法制备多栅AlGaN/GaN HEMT器件；
所述步骤2）第一个“T”型栅电极的制备，包括如下工艺步骤：
1）淀积第一介质层到源电极、漏电极和AlGaN势垒层上；
2）淀积第二介质层到第一介质层上；
3）在源电极和漏电极之间的第二介质层上形成各个栅电极对应的栅脚窗口；
4）涂覆光刻胶层并通过曝光、显影形成定义第一个栅电极的窗口，之后去除位于第一个栅电极窗口不被第二介质层所覆盖的第一介质层；
5）淀积栅电极金属层到光刻胶层以及定义第一个栅电极的窗口中，并通过剥离工艺去除光刻胶层及其上的栅电极金属层，形成第一个“T”型栅电极。
6.根据权利要求 5所述的具有多栅结构的氮化物高电子迁移率晶体管制造方法，其特征是所述步骤1）中第一介质层为单层SiO2或SiN/SiO2复合介质层，当第一介质层为单层SiO2时，厚度为10-20nm；当第一介质层为SiN/SiO2复合介质层时，与AlGaN势垒层相接触的一层为SiN，厚度为5-10nm， SiO2厚度为10-20nm。
7.根据权利要求 5所述的具有多栅结构的氮化物高电子迁移率晶体管制造方法，其特征是所述步骤2）中第二介质层为SiN，厚度为100-200nm。
8.根据权利要求 5所述的具有多栅结构的氮化物高电子迁移率晶体管制造方法，其特征是所述步骤4）中去除位于第一个栅电极窗口不被第二介质层所覆盖的第一介质层：若第一介质层为SiO2时，采用氢氟酸溶液去除；若第一介质层为SiN/SiO2复合介质层时，采用氢氟酸溶液去除SiO2，然后采用干法刻蚀的方法去除复合介质层中的SiN。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811108658.9A CN109461655B (zh) | 2018-09-21 | 2018-09-21 | 具有多栅结构的氮化物高电子迁移率晶体管制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811108658.9A CN109461655B (zh) | 2018-09-21 | 2018-09-21 | 具有多栅结构的氮化物高电子迁移率晶体管制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109461655A CN109461655A (zh) | 2019-03-12 |
| CN109461655B true CN109461655B (zh) | 2022-03-11 |
Family
ID=65606867
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811108658.9A Active CN109461655B (zh) | 2018-09-21 | 2018-09-21 | 具有多栅结构的氮化物高电子迁移率晶体管制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109461655B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110707150B (zh) * | 2019-11-13 | 2023-06-27 | 中国电子科技集团公司第十三研究所 | 一种双t型纳米栅及其制备方法 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1507057A (zh) * | 2002-12-06 | 2004-06-23 | ̨������·����ɷ�����˾ | 多重栅极结构及其制造方法 |
| JP2005243711A (ja) * | 2004-02-24 | 2005-09-08 | Nippon Telegr & Teleph Corp <Ntt> | 半導体変調素子およびその作製方法 |
| CN101273458A (zh) * | 2004-01-23 | 2008-09-24 | 国际整流器公司 | 增强模式ⅲ族氮化物场效应晶体管 |
| CN102280476A (zh) * | 2011-08-08 | 2011-12-14 | 中国电子科技集团公司第五十五研究所 | 一种赝配高电子迁移率晶体管及其制作方法 |
| CN103219239A (zh) * | 2013-03-27 | 2013-07-24 | 中国电子科技集团公司第五十五研究所 | 具有高热稳定性的AlGaN/GaN HEMT制造法 |
| CN104037214A (zh) * | 2014-06-26 | 2014-09-10 | 中国电子科技集团公司第十三研究所 | 改善短沟效应的栅控半导体器件 |
| CN104064593A (zh) * | 2013-03-22 | 2014-09-24 | 株式会社东芝 | 半导体装置 |
| KR20150099150A (ko) * | 2014-02-21 | 2015-08-31 | 엘지이노텍 주식회사 | 반도체 소자 |
| CN107924938A (zh) * | 2015-06-16 | 2018-04-17 | 泰戈尔技术股份有限公司 | 高性能射频开关 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007287906A (ja) * | 2006-04-17 | 2007-11-01 | Elpida Memory Inc | 電極と電極の製造方法、及びこの電極を備えた半導体装置 |
| US20120175679A1 (en) * | 2011-01-10 | 2012-07-12 | Fabio Alessio Marino | Single structure cascode device |
| CN102556931B (zh) * | 2011-12-19 | 2014-11-19 | 上海交通大学 | 电极点间距可超过微加工精度的微电极阵列及其制备方法 |
| CN103489751A (zh) * | 2013-09-12 | 2014-01-01 | 厦门大学 | 基于电化学双极性行为提高微电极阵列电极密度的方法和电极构型 |
| CN107230722A (zh) * | 2016-03-25 | 2017-10-03 | 北京大学 | 高电子迁移率晶体管及其制作方法 |
-
2018
- 2018-09-21 CN CN201811108658.9A patent/CN109461655B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1507057A (zh) * | 2002-12-06 | 2004-06-23 | ̨������·����ɷ�����˾ | 多重栅极结构及其制造方法 |
| CN101273458A (zh) * | 2004-01-23 | 2008-09-24 | 国际整流器公司 | 增强模式ⅲ族氮化物场效应晶体管 |
| JP2005243711A (ja) * | 2004-02-24 | 2005-09-08 | Nippon Telegr & Teleph Corp <Ntt> | 半導体変調素子およびその作製方法 |
| CN102280476A (zh) * | 2011-08-08 | 2011-12-14 | 中国电子科技集团公司第五十五研究所 | 一种赝配高电子迁移率晶体管及其制作方法 |
| CN104064593A (zh) * | 2013-03-22 | 2014-09-24 | 株式会社东芝 | 半导体装置 |
| CN103219239A (zh) * | 2013-03-27 | 2013-07-24 | 中国电子科技集团公司第五十五研究所 | 具有高热稳定性的AlGaN/GaN HEMT制造法 |
| KR20150099150A (ko) * | 2014-02-21 | 2015-08-31 | 엘지이노텍 주식회사 | 반도체 소자 |
| CN104037214A (zh) * | 2014-06-26 | 2014-09-10 | 中国电子科技集团公司第十三研究所 | 改善短沟效应的栅控半导体器件 |
| CN107924938A (zh) * | 2015-06-16 | 2018-04-17 | 泰戈尔技术股份有限公司 | 高性能射频开关 |
Non-Patent Citations (1)
| Title |
|---|
| 一种获得纳米间隙电极的接触光刻方法;张玉龙等;《微纳电子技术》;20130815;第50卷(第08期);论文520页右栏第3段-522页左栏第1段 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109461655A (zh) | 2019-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7750370B2 (en) | High electron mobility transistor having self-aligned miniature field mitigating plate on a protective dielectric layer | |
| CN107452625B (zh) | 高功率和高频率异质结场效应晶体管 | |
| US11127847B2 (en) | Semiconductor devices having a gate field plate including an extension portion and methods for fabricating the semiconductor device | |
| CN111199883B (zh) | 具有经调整的栅极-源极距离的hemt晶体管及其制造方法 | |
| CN108649071A (zh) | 半导体器件及其制造方法 | |
| KR102208076B1 (ko) | 고전자 이동도 트랜지스터 및 그 제조방법 | |
| KR20150083483A (ko) | 고전압 구동용 전계효과 트랜지스터 및 제조 방법 | |
| JP5740356B2 (ja) | 半導体装置 | |
| CN111312808B (zh) | 半导体装置及其制造方法 | |
| CN109461655B (zh) | 具有多栅结构的氮化物高电子迁移率晶体管制造方法 | |
| CN110690275B (zh) | 半导体装置及其制造方法 | |
| CN111048411A (zh) | 半导体装置的制造方法 | |
| KR101170730B1 (ko) | 향상된 필드 플레이트를 갖는 반도체 장치 | |
| CN207664049U (zh) | 一种高质量MOS界面的常关型GaNMOSFET结构 | |
| CN113436975B (zh) | 一种半导体器件及制备方法 | |
| TWI726316B (zh) | 高電子遷移率電晶體裝置及其製造方法 | |
| US11127846B2 (en) | High electron mobility transistor devices and methods for forming the same | |
| CN111987155A (zh) | 高电子迁移率晶体管装置及其制造方法 | |
| CN111987141A (zh) | 半导体装置及其制造方法 | |
| CN113540229B (zh) | 半导体器件及其制作方法 | |
| US20230246088A1 (en) | Manufacturing process of an ohmic contact of a hemt device and hemt device | |
| JP7456449B2 (ja) | 電界効果型トランジスタの製造方法 | |
| TW202414822A (zh) | 高電子遷移率電晶體及其製造方法 | |
| TWM623644U (zh) | 半導體裝置 | |
| CN117766579A (zh) | 高电子迁移率晶体管及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |