CN107452625B - 高功率和高频率异质结场效应晶体管 - Google Patents

高功率和高频率异质结场效应晶体管 Download PDF

Info

Publication number
CN107452625B
CN107452625B CN201611065063.0A CN201611065063A CN107452625B CN 107452625 B CN107452625 B CN 107452625B CN 201611065063 A CN201611065063 A CN 201611065063A CN 107452625 B CN107452625 B CN 107452625B
Authority
CN
China
Prior art keywords
gate region
region
cavities
drain electrode
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611065063.0A
Other languages
English (en)
Other versions
CN107452625A (zh
Inventor
F·尤克拉诺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SRL filed Critical STMicroelectronics SRL
Publication of CN107452625A publication Critical patent/CN107452625A/zh
Application granted granted Critical
Publication of CN107452625B publication Critical patent/CN107452625B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本公开涉及一种高功率和高频率异质结场效应晶体管。在HEMT器件中，在具有相互叠置的沟槽层、阻挡层以及钝化层的晶片中形成栅极区。在栅极区的不同侧上，在晶片中形成漏极电极和源极电极。在栅极区上和钝化层上形成电介质层。通过多次刻蚀来去除电介质层的选择性部分，从而在栅极区与漏极电极之间形成一个或多个腔体。该一个或多个腔体在从栅极区向漏极电极移动的相对于晶片增大距离处具有多个台阶。该腔体然后被填充导电材料以形成场板，该场板被耦合到源极电极、在栅极区上延伸，并且具有面对晶片并具有多个台阶的表面。

Description

高功率和高频率异质结场效应晶体管
技术领域
本公开涉及一种高功率和高频率异质结场效应晶体管。
背景技术
如已知的，AlGaN/GaN异质结已经针对借助于材料的高击穿电压及二维电子气(2DEG)中的载体离子的高密度和迁移率来制造高功率高频率场效应晶体管而吸引了很大兴趣。
基于AlGaN/GaN的高电子迁移率晶体管(HEMT)一般地是在硅衬底上生长的，因为基于氮化镓(GaN)的廉价衬底是不可获得的。因此，器件是水平的，并且源极电极、漏极电极以及栅极电极被布置在晶片的上表面上。因此，晶片击穿电压与垂直击穿电压和源极电极与漏极电极之间的横向距离两者有关联。
虽然氮化镓及其合金是宽带隙且高击穿半导体，但氮化镓的HEMT功率器件的一个关键方面是在截止期间获得良好的电场分布。
因此，仔细地研究HEMT的结构以便优化电场分布并允许器件在经由高压变化时以最大开关速率操作。在没有现有电场的适当成形的情况下，事实上后者可引起电子在陷阱中的注入，因此使导通期间的输出电流和导通电阻退化。此现象常常被称为动态退化、电流降或DC-RF弥散。
为了防止此现象，在微波应用中，已经提出使用具有集成倾斜场板的V形栅极区(参见例如Y.Dora等人在IEEE ELECTRON DEVICE LETTERS,第27卷,N.9,2006年9月,第713-715页中的“High Breakdown Voltage Achieved on AlGaN/GaN HEMTs With IntegratedSlant Field Plates”(在具有集成倾斜场板的AlGaN/GaN HEMT上实现的高击穿电压)和R.Chu等人在IEEE ELECTRON DEVICE LETTERS,第29卷,No 9,2008年9月,第974-976页中的“V-Gate GaN HEMTs for X-Band Power Applications”(用于X带功率应用的V栅GaNHEMT))。针对高压应用，还提出了使用具有多个单独的叠置场板的结构，以增加工作电压(多场板解决方案，参见例如H.Xing等人在IEEE ELECTRON DEVICE LETTERS,第25卷,No.4,2004年4月,第161-163页中的“High-Breakdown Voltage AlGaN/GaN HEMTs Achieved byMultiple Field Plates”(通过多个场板实现的高击穿电压AlGaN/GaN HEMT))。另一已知解决方案(参见R.Chu等人在IEEE ELECTRON DEVICE LETTERS,第32卷,No.5,2011年5月,第632-634页中的“1200-V Normally Off GaN-on-Si Field-Effect Transistors with LowDynamic On-Resistance”(具有低动态导通电阻的1200V常关型硅上GaN场效应晶体管))示出了具有相互进行电接触的叠置部分的不同多个场板。在US 8,530,978 B1中描述了类似的方法，但是具有被连接到源极电极的斜坡场板。
特别地，在US 8,530,978 B1中描述的器件包括在硅衬底上的一堆AlGaN/GaN外延层。电介质材料的钝化层覆盖一堆外延层并容纳源极电极和漏极电极、栅极电极、被连接到栅极区的第一场板以及被连接到源极电极的第二场板。第二场板具有斜坡底面。被连接到栅极区的第一场板意图防止低压下的电荷俘获。
第二场板的斜坡形状是通过经由灰阶掩膜使光致抗蚀剂曝光而获得的。此掩膜允许调制通过的光的强度并在光致抗蚀剂中获得斜坡轮廓。此轮廓然后被通过干法刻蚀而转印到底层电介质层上。用于形成斜坡场板的工艺比用于形成多个单独场板的工艺更简单且更快，因为后者要求许多连续的金属沉积和限定步骤。
斜坡场板的存在使得能够将600V下的动态导通电阻的增加从使用多个场板器件可实现的47％减小至19％。该性能改善被认为是由于电场的更加线性的轮廓(其可以借助于斜坡场板来实现)而引起的。
然而，用斜坡场板的解决方案也不是没有缺点。事实上，其涉及到复杂的制造工艺和最后的平坦化步骤。形成斜坡场板因此是昂贵的，并且可不是充分可控的。
发明内容
本公开的至少某些实施例提供了一种不同的制造工艺和具有带有斜坡表面的场板的新HEMT器件。
根据本公开，提供了一种制造工艺和异质结场效应晶体管。
实际上，为了形成场板，使覆盖栅极、漏极以及源极区的电介质层经受多个连续刻蚀步骤，从而形成与具有多个台阶的底侧包络或底面连接或未连接的腔体，从而意味着多个不连续表面部分彼此相邻，其中每个表面部分相对于相邻表面部分而言在与底层晶片不同的距离处延伸。
附图说明
为了更好地理解本公开，现在纯粹以非限制性示例的方式且参考附图来描述其优选实施例，在所述附图中：
图1—11是通过本场效应HEMT器件的第一实施例的连续制造步骤中的半导体材料晶片的横截面图；
图12—15是通过本场效应HEMT器件的第二实施例的连续制造步骤中的半导体材料晶片的横截面图；以及
图16示出了图11的器件的变体的横截面图。
具体实施方式
图1示出了根据本器件的一个实施例的用于制造HEMT器件的晶片100的一部分。特别地，所述实施例是关于AlGaN/GaN的异质结场效应晶体管。
晶片100包括例如硅、碳化硅(SiC)或蓝宝石(Al2O3)的衬底101，其被例如氮化铝镓(AlGaN)或氮化铟镓(InGaN)的缓冲层102覆盖。沟道层103在缓冲层102上延伸，并且在这里具有本征氮化镓(GaN)，其具有例如约10nm至约10μm的厚度。在这里，本征类型的氮化铝镓(AlGaN)的阻挡层104在沟道层103上延伸，与之接触，并且具有例如约5nm和约400nm的厚度。诸如氮化硅(Si3N4)或二氧化硅(SiO2)之类的电介质材料的钝化层105在阻挡层104上延伸。
如图2中所示，钝化层105和阻挡层104在晶片100的部分处被选择性地去除，其中在后续步骤中将形成HEMT器件的栅极区。例如，执行光刻步骤，包括钝化层105的刻蚀和阻挡层104的干法刻蚀，从而去除其选择部分。因此形成沟槽110，其延伸通过钝化层105和阻挡层104的整个厚度。
接下来，图3，沉积例如由选自氮化铝(AlN)、氮化硅(SiN)、氧化铝(Al2O3)或二氧化硅(SiO2)的材料制成的栅极绝缘层111。栅极绝缘层111可具有在1和50nm之间(例如，20nm)的厚度。
然后，如图4中所示，在栅极绝缘层111上沉积导电层112且其填充沟槽110。例如，导电层112由金属材料制成，该金属材料诸如钽(Ta)、氮化钽(TaN)、氮化钛(TiN)、钯(Pa)、钨(W)、硅化钨(WSi2)、钛铝(Ti/Al)或镍金(Ni/Au)。
然后通过本身已知的光刻和刻蚀步骤来选择性地去除(图5)导电层112，从而从晶片110去除导电层112，除了在沟槽110中延伸的部分和从晶片110突出的相邻部分之外。因此形成栅极金属化层112'。栅极金属化层112'和栅极绝缘层111总体上形成HEMT器件的栅极区，整体地表示为109。然后，在其中将形成HEMT器件的源极电极和漏极电极的晶片110的区域处执行栅极绝缘层111、钝化层105以及阻挡层104的一个或多个进一步掩蔽刻蚀步骤。特别地，在栅极区109的相对侧且在与之相距一定距离处形成开口113和114。
接下来，如图6中所示，形成欧姆接触以提供源极电极和漏极电极115、116。为此，通过溅射或蒸发在晶片110上且特别是在开口113、114内部沉积导电材料，特别是诸如钛(Ti)或铝(Al)之类的金属或其合金或化合物。然后刻蚀这样沉积的金属层，从而将其从晶片100去除，除在开口113和114中延伸的部分之外，分别地在其中形成源极电极和漏极电极115、116。
然后，图7，沉积例如氮化硅或氧化硅或TEOS(正硅酸乙酯)/SOG(玻璃上自旋)TEOS的电介质层120，其涂布源极电极和漏极电极115、116、栅极区109以及栅极绝缘层111。然后对这样获得的电介质层120进行平坦化(例如，经由CMP—化学机械抛光)。接下来，通过在源极电极和漏极电极115、116处的光刻工艺、后面是刻蚀(例如干法等离子体刻蚀、湿法刻蚀或这些的组合)来选择性地去除电介质层120的部分。
接下来，图8，用光刻工艺、后面是刻蚀(例如，干法等离子体刻蚀、湿法刻蚀或这些的组合)来刻蚀电介质层120，以形成第一沟槽121。第一沟槽121直接地在布置于栅极区109与漏极电极116之间的晶片100的区域上延伸，通过电介质层120的大部分厚度，但是在与栅极绝缘层111相距一定距离处(例如在50nm处)停止。
接下来，图9，邻近于第一沟槽121，用相同的工艺产生第二沟槽122。特别地，第二沟槽122被布置在第一沟槽121与通过漏极电极116的垂直线之间，并且延伸通过电介质层120；此外，第二沟槽122深度略小于第一沟槽121，例如第二沟槽122底端被布置在距离栅极绝缘层111的200nm处。
然后，图10，使用如参考图8和9所述的相同工艺，邻近于第二沟槽122，形成多个沟槽123。所述多个沟槽123被布置在第二沟槽122与通过漏极电极116的垂直线之间，并且延伸通过电介质层120的厚度，使得每个沟槽123不如朝着栅极区109移动的相邻沟槽那么深，并且比朝着漏极电极116移动的相邻沟槽更深。总体上，所述多个沟槽121—123形成未连接腔体126。
接下来，图11，在电介质层120上沉积金属层。金属层与在该处电介质层120已被去除的漏极电极116和源极电极115进行直接电接触。然后，根据光刻工艺来限定金属层，从而形成场板131和漏极接触134。场板131包括在电介质层120上的平面部分125和由突出到沟槽121、122和123内部的多个指状物124形成的突出区。平面部分125与源极电极115进行直接电接触并形成源极接触。漏极接触134与漏极电极116进行直接电接触。
场板131因此朝着晶片100具有包络表面或轮廓133(特别地参见放大细节)，该包络表面或轮廓133由相对于晶片110具有从栅极区109移动至漏极电极116增大的距离的多个台阶132限定。实际上，包络表面133平均起来限定相对于晶片100的表面平面而言倾斜的表面，并且因此也在高功率操作期间允许获得电场的优化和因此的高击穿电压，如先前所述。
这样获得的最终晶片100'因此是平面的，并且不要求其它平坦化步骤。在分割之后，获得多个常关型HEMT器件50。
在不同的实施例中，最初，执行与如先前参考图1-7所述的相同制造步骤。接下来，图12，在布置于通过栅极区109的垂直线与通过漏极电极116的垂直线之间的第一区域135中，根据与前述实施例相同的工艺来刻蚀电介质层120，形成腔体140。
在这里，由于在下文中将解释的原因，刻蚀电介质层120达到比在图8的实施例中小的深度。
然后，图13，执行电介质层120的第二刻蚀。详细地，第二刻蚀去除第一区域135中和朝着漏极电极116移动的与第一区域135相邻且邻接的第二区域136中的电介质层120的选择性部分。从而，获得腔体140的加宽和加深，并且腔体现在占据第二区域136，并且在第一区域135中具有由第一和第二刻蚀引起的深度。
接下来，图14，在第一和第二区域135、136中且在相互且与第二区域136相邻并邻接、布置在第二区域136与通过漏极电极116的垂直线之间的多个区域137中执行电介质层120的一个或多个进一步刻蚀。从而，获得腔体140的进一步加宽和加深。因此，腔体140在第一区域135中具有由所有刻蚀之和给定的深度，在第二区域136中具有由第二刻蚀和进一步刻蚀之和确定的深度，并且在所述多个区域137中具有逐渐更小的深度。这样，腔体140在每个其它区域137中具有比在朝着栅极区109移动的相邻区域中更小的深度和比在朝着漏极电极116移动的相邻区域137中更大的深度。
在刻蚀阶段结束时，在图12-15的实施例中，单个腔体140在电介质层120内部延伸；腔体140被朝着晶片100由阶梯式表面144定界，其台阶被布置在从栅极区109向漏极电极116移动的相对于晶片100增大的距离处。
接下来，图15，在电介质层120上沉积金属层，类似于参考图11所述的。然后，根据光刻工艺来限定金属层，从而获得场板142和漏极接触134。在这里，场板142包括平面部分139和单个突出部分145，其底面(朝着晶片100)再现腔体140的形状，并且因此具有多个台阶143。
在分割最终的晶片100'之后，获得HEMT器件150，其在这里也是常关型的。
图16示出了其中栅极区209仅延伸通过钝化层205而不通过阻挡层204、因此形成常开型的HEMT器件250的不同实施例。
在图16中，如在第一实施例中那样形成场板131，并且其具有由被多个台阶132限定的包络表面133定界的多个突出指状物124。
作为其替换方案，可以未示出的方式用具有单个突出部分的场板(类似于图14的场板142)形成常开型的HEMT器件。
本文中所述的HEMT器件和相应的制造工艺与已知解决方案相比是有利的。事实上，该器件在单个平坦化操作之后具有高平面性，因此促进了电连接且因此不要求重复的昂贵的平坦化。此外，所述的制造工艺包括本身在半导体技术中是标准且因此而可靠并容易控制的制造步骤。总体上，场板131、142具有朝着晶片100倾斜的轮廓，因此确保了电场和电压强度的期望优化。最终的HEMT器件因此具有高可靠性。
最后，很明显，在从而不脱离本公开的范围的情况下，可对本文中所述和所示的工艺和器件进行修改和改变。例如，可将所述的各种实施例组合从而提供更多解决方案。
另外，在所有解决方案中，场板底面的台阶的数目(由图11的突出指状物124的底端或者由图15的单个突出部分143的台阶132限定)范围可从二开始。
此外，场板131、142的每个台阶的深度、宽度以及相互距离可根据设计规范而改变，并且这些参数可在没有任何困难的情况下被设计师优化。
可以将上述各种实施例组合以提供更多实施例。可以根据上文详述的描述对实施例进行这些及其它改变。一般地，在以下权利要求中，不应将所使用的术语理解成使权利要求局限于在本说明书和权利要求中公开的特定实施例，但是应理解成包括所有可能实施例以及等价于此类权利要求的等价物的全部范围。因此，权利要求受到本公开的限制。

Claims (26)

1.一种用于制造异质结构场效应晶体管的工艺，包括：
在包括第一半导体材料的沟道层、第二半导体材料的阻挡层以及电介质材料的钝化层的晶片中，形成在所述晶片中延伸的栅极区；
在所述栅极区的不同侧上形成在所述晶片中延伸的漏极电极和源极电极；
在所述栅极区和所述钝化层之上形成电介质层；
去除所述电介质层的第一选择性部分，以在所述漏极电极和所述源极电极之上移除所述电介质层的所述第一选择性部分；
通过多次刻蚀来去除所述电介质层的第二选择性部分，从而直接地在所述晶片的所述栅极区与所述漏极电极之间的区域上，形成一个或多个腔体，所述一个或多个腔体包括在距所述晶片不同的距离处的多个台阶；
在所述电介质层之上、在所述一个或多个腔体内部和去除的所述第一选择性部分内部，沉积导电材料，所述导电材料完全填充所述一个或多个腔体，以及限定所述导电材料，以形成漏极接触区和场板，所述漏极接触区在所述漏极电极之上且与所述漏极电极接触，所述场板被电耦合到所述源极电极且具有平面部分和突出部分，
所述平面部分在所述栅极区和所述一个或多个腔体之上延伸自所述源极电极，并且
所述突出部分在所述平面部分下方在所述一个或多个腔体内部朝向所述晶片延伸，所述场板具有表面，所述表面面对所述晶片且在所述一个或多个腔体的各台阶中包括多个台阶的表面。
2.根据权利要求1所述的工艺，其中形成所述一个或多个腔体包括形成以相互之间相距一定距离布置的多个相邻沟槽，所述沟槽具有不同的深度并形成所述一个或多个腔体的台阶。
3.根据权利要求1所述的工艺，其中形成所述一个或多个腔体包括在第一区域中执行对所述电介质层的第一刻蚀，并且在所述第一区域中和与所述第一区域邻接的第二区域中执行对所述电介质层的第二刻蚀，从而形成包括所述一个或多个腔体的所述多个台阶的单个腔体。
4.根据权利要求3所述的工艺，其中形成所述一个或多个腔体包括在所述电介质层的所述第一区域中、在所述第二区域中以及在与所述第二区域邻接的第三区域中，执行对所述电介质层的第三刻蚀。
5.根据权利要求1所述的工艺，其中形成所述一个或多个腔体包括形成在从所述栅极区向所述漏极电极移动的、距离所述晶片增大距离处布置的台阶。
6.根据权利要求1所述的工艺，其中所述导电材料是金属。
7.一种异质结构场效应晶体管，包括：
主体，其包括第一半导体材料的沟道层；在所述沟道层之上的第二半导体材料的阻挡层；以及在所述阻挡层之上的钝化层；
在所述主体中延伸的源极电极和漏极电极；
栅极区，其在所述主体中在所述源极电极和所述漏极电极之间延伸；
在所述栅极区之上和在所述钝化层之上的电介质层；
一个或多个腔体，其在所述主体的在所述栅极区与所述漏极电极之间的区域之上，被直接地形成在所述电介质层中；
导电材料的源极接触和漏极接触，分别位于所述源极电极和所述漏极电极上并且分别与之接触；以及
所述导电材料的场板，其被耦合到所述源极电极且在所述电介质层内部和之上在被包括于所述栅极区与所述漏极电极之间的区域中延伸，所述场板具有平面部分和突出部分，
所述平面部分在所述栅极区和所述一个或多个腔体之上延伸自所述源极接触，以及
所述突出部分在所述平面部分下方在所述一个或多个腔体内部从所述平面部分朝向所述主体延伸并且具有面对所述主体且具有多个台阶的表面。
8.根据权利要求7所述的晶体管，其中所述台阶具有从栅极区向所述漏极电极移动的、距离所述主体增大的距离。
9.根据权利要求7所述的晶体管，其中所述突出部分包括相互不同的多个突出指状物，所述突出指状物在所述电介质层内部从所述平面部分朝着所述主体延伸。
10.根据权利要求7所述的晶体管，其中所述突出部分包括从所述平面部分朝着所述主体延伸且在底部处由所述表面定界的单个突出区。
11.根据权利要求7所述的晶体管，其中所述主体包括沟槽，并且所述栅极区包括栅极电极和栅极绝缘层，所述栅极区被布置在所述沟槽内部，并且所述栅极绝缘层在所述钝化层与所述电介质层之间且在所述沟槽内部围绕着所述栅极电极延伸。
12.根据权利要求7所述的晶体管，其中所述栅极区在所述钝化层内部延伸。
13.根据权利要求7所述的晶体管，其中所述栅极区在所述钝化层和所述阻挡层内部延伸。
14.根据权利要求7所述的晶体管，其中所述第一半导体材料和第二半导体材料具有不同的带隙，并且包括周期表的III-V族的元素。
15.根据权利要求14所述的晶体管，其中所述沟道层是氮化镓，并且所述阻挡层是氮化铝镓。
16.一种场效应晶体管，包括：
半导体主体；
在所述主体中延伸的源极电极和漏极电极；
栅极区，其在所述主体中在所述源极电极和所述漏极电极之间延伸；
在所述栅极区之上和在所述半导体主体之上的电介质层；
一个或多个腔体，其在所述半导体主体的在所述栅极区与所述漏极电极之间的区域之上，被直接地形成在所述电介质层中；
导电材料的源极接触和漏极接触，分别位于所述源极电极和所述漏极电极上并且分别与之接触；以及
所述导电材料的场板，其被耦合到所述源极电极且在所述电介质层内部和之上在被包括于所述栅极区与所述漏极电极之间的区域中延伸，所述场板具有平面部分和突出部分，
所述平面部分在所述栅极区和所述一个或多个腔体之上延伸自所述源极接触，以及
所述突出部分在所述平面部分下方在所述一个或多个腔体内部从所述平面部分朝向所述半导体主体延伸并且具有面对所述半导体主体且具有多个台阶的表面。
17.根据权利要求16所述的晶体管，其中所述台阶具有从所述栅极区向所述漏极电极移动的、距离所述主体增大的距离。
18.根据权利要求16所述的晶体管，其中所述突出部分包括相互不同的多个突出指状物，所述突出指状物在所述电介质层内部从所述平面部分朝着所述主体延伸。
19.根据权利要求16所述的晶体管，其中所述突出部分包括从所述平面部分朝着所述主体延伸且在底部处由所述表面界定的单个突出区。
20.根据权利要求18所述的晶体管，其中所述多个突出指状物包括在所述多个突出指状物之中被定位成与所述栅极区最接近的最长突出指状物。
21.一种异质结构场效应晶体管，包括：
半导体主体；
在所述主体中延伸的源极电极和漏极电极；
栅极区，其在所述主体中在所述源极电极和所述漏极电极之间延伸；
在所述栅极区之上和在所述主体之上的电介质层；
一个或多个腔体，其在所述半导体主体的在所述栅极区与所述漏极电极之间的区域之上，被直接地形成在所述电介质层中；
导电材料的源极接触和漏极接触，分别位于所述源极电极和所述漏极电极上并且分别与之接触；以及
所述导电材料的场板，其被耦合到所述源极电极且在所述电介质层内部和之上在被包括于所述栅极区与所述漏极电极之间的区域中延伸，该场板具有平面部分和突出部分，
所述平面部分在所述栅极区和所述一个或多个腔体之上延伸自所述源极接触，以及
所述突出部分在所述平面部分下方在所述一个或多个腔体内部从所述平面部分朝向所述半导体主体延伸并且具有面对所述半导体主体的表面并且具有多个突出指状物，所述多个突出指状物从所述平面部分朝着所述主体延伸至所述电介质且具有不同的长度，所述突出指状物包括在所述多个突出指状物之中被定位成与所述栅极区最接近的最长突出指状物。
22.根据权利要求21所述的晶体管，其中所述多个突出指状物中的每个突出指状物的长度比与所述最长突出指状物更近的直接相邻突出指状物的长度更短。
23.根据权利要求21所述的晶体管，其中所述多个突出指状物中的所述突出指状物彼此互不相同。
24.根据权利要求21所述的晶体管，其中所述半导体主体包括第一半导体材料的沟道层；在所述沟道层之上的第二半导体材料的阻挡层；以及在所述阻挡层之上的钝化层。
25.根据权利要求24所述的晶体管，其中所述主体包括沟槽，并且所述栅极区包括栅极电极和栅极绝缘层，所述栅极区被布置在所述沟槽内部，并且所述栅极绝缘层在所述沟槽内部围绕着所述栅极电极延伸。
26.根据权利要求25所述的晶体管，其中所述栅极区在所述钝化层和所述阻挡层内部延伸。
CN201611065063.0A 2016-05-30 2016-11-28 高功率和高频率异质结场效应晶体管 Active CN107452625B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP16425048.2 2016-05-30
EP16425048.2A EP3252824B1 (en) 2016-05-30 2016-05-30 High-power and high-frequency heterostructure field-effect transistor

Publications (2)

Publication Number Publication Date
CN107452625A CN107452625A (zh) 2017-12-08
CN107452625B true CN107452625B (zh) 2021-02-19

Family

ID=56787399

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201621285202.6U Active CN206412319U (zh) 2016-05-30 2016-11-28 高功率和高频率异质结场效应晶体管
CN201611065063.0A Active CN107452625B (zh) 2016-05-30 2016-11-28 高功率和高频率异质结场效应晶体管

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201621285202.6U Active CN206412319U (zh) 2016-05-30 2016-11-28 高功率和高频率异质结场效应晶体管

Country Status (3)

Country Link
US (3) US10050136B2 (zh)
EP (1) EP3252824B1 (zh)
CN (2) CN206412319U (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3252824B1 (en) * 2016-05-30 2021-10-20 STMicroelectronics S.r.l. High-power and high-frequency heterostructure field-effect transistor
US10204791B1 (en) * 2017-09-22 2019-02-12 Power Integrations, Inc. Contact plug for high-voltage devices
CN109727862B (zh) * 2018-12-30 2020-06-16 苏州汉骅半导体有限公司 半导体器件及其制造方法
US11127846B2 (en) 2019-07-12 2021-09-21 Vanguard International Semiconductor Corporation High electron mobility transistor devices and methods for forming the same
US20210043500A1 (en) * 2019-08-07 2021-02-11 Intel Corporation Multi-height interconnect trenches for resistance and capacitance optimization
US11695068B2 (en) 2020-03-09 2023-07-04 Insyt, Inc. Greyscale lithography for double-slanted gate connected field plate
US11152474B1 (en) * 2020-04-21 2021-10-19 Vanguard International Semiconductor Corporation Semiconductor device and method for forming the same
CN111863950B (zh) * 2020-07-28 2021-08-20 西安电子科技大学 结型栅-漏功率器件
CN114649409A (zh) * 2020-12-18 2022-06-21 华为技术有限公司 高电子迁移率晶体管、制备方法、功率放大/开关器
CN114823888A (zh) * 2021-01-22 2022-07-29 联华电子股份有限公司 高电子迁移率晶体管及其制作方法
WO2022252146A1 (en) * 2021-06-02 2022-12-08 Innoscience (Suzhou) Technology Co., Ltd. Nitride-based semiconductor device and method for manufacturing the same
CN113809160A (zh) * 2021-08-25 2021-12-17 西安电子科技大学 一种无金场板GaN基射频器件及其制作方法
CN117727775A (zh) * 2024-02-08 2024-03-19 深圳天狼芯半导体有限公司 一种具有梳状源极场板提高耐压的GaN HEMT及制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102903762A (zh) * 2012-10-22 2013-01-30 苏州英能电子科技有限公司 一种肖特基二极管及其制备方法
CN204792797U (zh) * 2014-08-05 2015-11-18 半导体元件工业有限责任公司 具有场板的半导体部件
CN105247681A (zh) * 2013-03-13 2016-01-13 创世舫电子有限公司 增强型iii-氮化物器件
CN206412319U (zh) * 2016-05-30 2017-08-15 意法半导体股份有限公司 高功率和高频率异质结场效应晶体管

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009018054B4 (de) * 2009-04-21 2018-11-29 Infineon Technologies Austria Ag Lateraler HEMT und Verfahren zur Herstellung eines lateralen HEMT
US8530978B1 (en) 2011-12-06 2013-09-10 Hrl Laboratories, Llc High current high voltage GaN field effect transistors and method of fabricating same
JP2014072379A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP6522521B2 (ja) * 2013-02-15 2019-05-29 トランスフォーム インコーポレーテッド 半導体デバイスの電極及びその製造方法
CN103579332B (zh) * 2013-10-31 2016-04-13 中航（重庆）微电子有限公司 异质结场效应管及其制作方法
CN103779406B (zh) * 2014-01-20 2016-05-04 西安电子科技大学 加源场板耗尽型绝缘栅AlGaN/GaN器件结构及其制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102903762A (zh) * 2012-10-22 2013-01-30 苏州英能电子科技有限公司 一种肖特基二极管及其制备方法
CN105247681A (zh) * 2013-03-13 2016-01-13 创世舫电子有限公司 增强型iii-氮化物器件
CN204792797U (zh) * 2014-08-05 2015-11-18 半导体元件工业有限责任公司 具有场板的半导体部件
CN206412319U (zh) * 2016-05-30 2017-08-15 意法半导体股份有限公司 高功率和高频率异质结场效应晶体管

Also Published As

Publication number Publication date
US10651304B2 (en) 2020-05-12
US20170345918A1 (en) 2017-11-30
US10050136B2 (en) 2018-08-14
EP3252824B1 (en) 2021-10-20
US20190355842A1 (en) 2019-11-21
EP3252824A1 (en) 2017-12-06
US20180342606A1 (en) 2018-11-29
CN206412319U (zh) 2017-08-15
CN107452625A (zh) 2017-12-08
US10411123B2 (en) 2019-09-10

Similar Documents

Publication Publication Date Title
CN107452625B (zh) 高功率和高频率异质结场效应晶体管
TWI402986B (zh) 嵌壁式半導體裝置
CN107452791B (zh) 双沟道hemt器件及其制造方法
TWI430341B (zh) 單一或多重閘極場平板之製造
TWI809333B (zh) 具有改良汲極存取區域的三族氮化物電晶體
CN111199883B (zh) 具有经调整的栅极-源极距离的hemt晶体管及其制造方法
US11742397B2 (en) Semiconductor device and manufacturing method thereof
US20240072153A1 (en) High electron mobility transistor and method for forming the same
CN110233104A (zh) 具有双厚度势垒层的高电子迁移率晶体管
US10985253B2 (en) Semiconductor devices with multiple channels and three-dimensional electrodes
TW202125829A (zh) 半導體結構
WO2023141749A1 (en) GaN-BASED SEMICONDUCTOR DEVICE WITH REDUCED LEAKAGE CURRENT AND METHOD FOR MANUFACTURING THE SAME
CN111048411A (zh) 半导体装置的制造方法
US11695052B2 (en) III-Nitride transistor with a cap layer for RF operation
US11152364B1 (en) Semiconductor structure and methods for manufacturing the same
KR101750158B1 (ko) Hemt-호환가능 측면 정류기 구조물
US20210013331A1 (en) High electron mobility transistor devices and methods for forming the same
CN113924655B (zh) 半导体器件及其制造方法
KR102658051B1 (ko) 화합물 반도체 소자
US20230387250A1 (en) Hemt with stair-like compound layer at drain
CN115863401A (zh) 常闭型晶体管及其制备方法
TWM623644U (zh) 半導體裝置
CN116705606A (zh) 一种hemt器件及其制备方法
TW202404088A (zh) 高電子遷移率電晶體（hemt）元件及其形成方法
CN117766579A (zh) 高电子迁移率晶体管及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant