TWI809333B - 具有改良汲極存取區域的三族氮化物電晶體 - Google Patents

具有改良汲極存取區域的三族氮化物電晶體 Download PDF

Info

Publication number
TWI809333B
TWI809333B TW109142590A TW109142590A TWI809333B TW I809333 B TWI809333 B TW I809333B TW 109142590 A TW109142590 A TW 109142590A TW 109142590 A TW109142590 A TW 109142590A TW I809333 B TWI809333 B TW I809333B
Authority
TW
Taiwan
Prior art keywords
region
regions
electron density
layer
drain
Prior art date
Application number
TW109142590A
Other languages
English (en)
Other versions
TW202129969A (zh
Inventor
盧斌
裴東斐
婁夏冰
Original Assignee
美商芬威半導體公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商芬威半導體公司 filed Critical 美商芬威半導體公司
Publication of TW202129969A publication Critical patent/TW202129969A/zh
Application granted granted Critical
Publication of TWI809333B publication Critical patent/TWI809333B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本揭露描述修改三族氮化物半導體電晶體的閘極電極與汲極電極之間的自由電子密度之結構及技術。在電晶體結構的閘極與汲極之間設置電子密度減少區域(EDR區域)。在某些實施例中，使用溝槽來產生EDR區域。在其它實施例中，藉由用減少通道層中之自由電子的物質植入區域來產生EDR區域。在另一個實施例中，藉由在阻障層上形成覆蓋層來產生EDR區域，其中覆蓋層減少在覆蓋層下方之通道中的自由電子。在另一個實施例中，可以在EDR區域中形成覆蓋層，並且可以在EDR區域之外部產生摻雜區域，其中雜質充當電子施體。

Description

具有改良汲極存取區域的三族氮化物電晶體
本申請案主張2019年12月3日提出之美國臨時專利申請案序號第62/943,204號的優先權，在此將其全部揭露內容併入本文。
本揭露的實施例係有關於電晶體結構及用於形成這些電晶體結構的方法。
與由矽製成之傳統功率元件相比，三族氮化物(III-N)半導體具有能夠製造可用於各種應用之現代功率電子元件及結構的極佳電子特性。矽的有限臨界電場及相對高電阻使得當前可購得的商用功率元件、電路及系統在操作頻率方面受到限制。另一方面，III-N材料的較高臨界電場以及較高電子密度及遷移率允許改良功率電晶體的高電流、高電壓、高功率及/或高頻性能。這些屬性在先進運輸系統、高效發電及轉換系統以及能量傳輸網路中是受期望的。這樣的系統依賴有效的功率轉換器來更改電壓，並使用能夠阻斷大電壓及/或承載大電流的功率電晶體。例如，在混合動力車中使用阻斷電壓大於500V的功率電晶體，以將電池的直流電轉換為交流電。功率電晶體的其它一些示例性應用包括電源供應器、車用電子、自動化工廠設備、馬達控制器、牽引馬達驅動器、高壓直流(HVDC)電子、燈安定器、電信電路及顯示驅動器。
傳統三族氮化物半導體電晶體在閘極電極與汲極電極之間的存取區域中具有均勻的電子密度。
如果電晶體結構在閘極電極與汲極電極之間具有不均勻的電子密度，則這將是有益的。再者，如果不均勻的電子密度分佈可用於整形電場，則這將是有利的。
本揭露描述修改三族氮化物半導體電晶體的閘極電極與汲極接點之間的自由電子密度之結構及技術。電子密度減少區域(EDR區域)設置在電晶體結構的閘極電極與汲極接點之間。在某些實施例中，使用溝槽來產生EDR區域。在其它實施例中，藉由用減少通道層中之自由電子的物質植入區域來產生EDR區域。在另一個實施例中，藉由在阻障層上方形成覆蓋層來產生EDR區域，其中覆蓋層減少在覆蓋層下方之通道中的自由電子。在另一個實施例中，可以在EDR區域中形成覆蓋層，並且可以在EDR區域之外部產生摻雜區域，其中雜質充當電子施體。在一些實施例中，場板可以設置在EDR區域上，並且可以與EDR區域連接或分離。
依據一個實施例，揭露一種用於三族氮化物(III-N)半導體裝置中之半導體結構。該半導體結構包括一通道層；一阻障層，其中電子形成在該通道層與該阻障層之間的界面處；一源極接點及一汲極接點，其設置在與該阻障層接觸之歐姆凹槽中；一閘極電極，其設置在該源極接點與該汲極接點之間，其中該汲極接點與該閘極電極之間的區域包括一汲極存取區域；以及一個以上的電子密度減少區域，其設置在該汲極存取區域中，其中與該汲極存取區域的其它部分相比，在該等電子密度減少區域中之電子密度係減少的。在某些實施例中，每個電子密度減少區域具有長度(La)及寬度(Wa)，並且與相鄰電子密度減少區域隔開一間隔距離(Wb)，其中該間隔距離(Wb)從該閘極電極朝該汲極接點改變。在一些實施例中，該等電子密度減少區域包括溝槽，其中該等溝槽的深度小於、等於或大於該阻障層的厚度。在某些實施例中，該等電子密度減少區域包括在該阻障層中之佈植區域，其中該佈植區域的深度小於、等於或大於該阻障層的厚度。在一些實施例中，該等佈植區域植入有氮、氬、氟或鎂。在一些實施例中，該等電子密度減少區域包括設置在該阻障層上之一覆蓋層，以及其中該覆蓋層不設置在該汲極存取區域的其它部分中之該阻障層上，並且該覆蓋層包括一鎂摻雜三族氮化物半導體。在某些實施例中，該半導體結構進一步包括一覆蓋層，其設置在該汲極存取區域中之整個該阻障層上，以及其中雜質被引入設置在該汲極存取區域的其它部分中之該覆蓋層，以形成摻雜區域，以及其中該等雜質不被引入該等電子密度減少區域中之該覆蓋層。在一些實施例中，該覆蓋層包括一鎂摻雜三族氮化物半導體，以及該等雜質包括矽、氧或氫。
依據另一個實施例中，揭露一種用於三族氮化物(III-N)半導體裝置中之半導體結構。該半導體結構包括一通道層；一阻障層，其中電子形成在該通道層與該阻障層之間的界面處；一源極接點及一汲極接點，其設置在與該阻障層接觸之歐姆凹槽中；一閘極電極，其設置在該源極接點與該汲極接點之間，其中該汲極接點與該閘極電極之間的區域包括一汲極存取區域；一個以上的電子密度減少區域，其設置在該汲極存取區域中，其中與該汲極存取區域的其它部分相比，在該等電子密度減少區域中之電子密度係減少的，以及其中包括一鎂摻雜三族氮化物半導體的一覆蓋層設置在該等電子密度減少區域中，而不設置在該汲極存取區域的其它部分中；以及一場板，其設置在該等電子密度減少區域的至少一部分上方，以及其中該場板的部分藉由一介電層與該電子密度減少區域隔開。在一些實施例中，該場板的一汲極側邊比該電子密度減少區域的一源極側邊更靠近該汲極接點，以及其中該電子密度減少區域的一汲極側邊至少與該場板的該汲極側邊一樣靠近該汲極接點。在一些實施例中，該介電層設置在該源極接點與該汲極接點之間的區域中。在某些實施例中，該半導體結構進一步包括一第二場板，其設置在該場板與該汲極接點之間。在一些實施例中，該等電子密度減少區域在該閘極電極下方延伸。在一些實施例中，該場板連接至該閘極電極。在某些實施例中，該等電子密度減少區域不在該閘極電極下方延伸。在某些實區例中，該場板經由該介電層中之開口連接至該等電子密度減少區域的該覆蓋層。
依據另一個實施例，揭露一種用於三族氮化物(III-N)半導體裝置中之半導體結構。該半導體結構包括一通道層；一阻障層，其中電子形成在該通道層與該阻障層之間的界面處；一源極接點及一汲極接點，其設置在與該阻障層接觸之歐姆凹槽中；一閘極電極，其設置在該源極接點與該汲極接點之間，其中該汲極接點與該閘極電極之間的區域包括一汲極存取區域；一個以上的電子密度減少區域，其設置在該汲極存取區域中，其中與該汲極存取區域的其它部分相比，在該等電子密度減少區域中之電子密度係減少的，以及其中該等電子密度減少區域不在該閘極電極下方延伸；以及一場板，其設置在該等電子密度減少區域的至少一部分上方，以及其中該場板藉由一介電層與該電子密度減少區域隔開。在某些實施例中，該等電子密度減少區域包括溝槽，以及其中該等溝槽的深度小於、等於或大於該阻障層的厚度。在一些實施例中，該場板包括向下延伸至該通道層與該阻障層之間的界面下方之該等溝槽中的突出部。在某些實施例中，該等電子密度減少區域包括在該阻障層及該通道層中之佈植區域，其中該佈植區域的深度小於、等於或大於該阻障層的厚度，以及其中該等佈植區域植入有氮、氬、氟或鎂。
本揭露的實施例係有關於在閘極電極與汲極電極之間具有不均勻電子密度的電晶體結構。本文所述之半導體結構可以由化合物半導體材料(例如，三五族半導體材料，特別是三族氮化物(III-N)半導體材料)形成。
圖1A顯示包括源極接點100、閘極電極110及汲極接點120的電晶體結構1之上視圖。源極存取區域105設置在源極接點100與閘極電極110之間。此外，汲極存取區域115設置在閘極電極110與汲極接點120之間。源極接點100亦可以是電極。同樣地，汲極接點120亦可以是電極。這些電極可以由選自鈦、鋁、氮化鈦、鎢、氮化鎢、鎳、金、銅、鉑、鉬以及任何其它合適的導電材料或導電材料的組合之材料製成。源極接點100及汲極接點120形成與阻障層50b的歐姆接觸(參見圖1C)。
如圖1A所示，顯示一個以上的電子密度減少區域或EDR區域150。這些區域的每一者亦可以稱為區域-a。這些EDR區域150可以具有長度La、寬度Wa及間隔距離Wb。在本揭露中，長度被定義為從源極接點100至汲極接點120的方向。寬度係垂直於長度的方向。再者，EDR區域150在汲極存取區域115中位於閘極電極110與汲極接點120之間。
與在EDR區域150外部的汲極存取區域115中之區域相比，如圖1B所示，這些EDR區域150的存在用於減少這些區域中之自由電子密度。EDR區域150中之自由電子密度可以低至零。具體地，在圖1B所示之剖面中，在汲極存取區域115之對應於EDR區域150的部分中之電子密度小於汲極存取區域115的其它部分。
再者，雖然圖1B顯示由每個EDR區域150所實現之電子密度的減少係相同的，但是應當理解的是，每個EDR區域150可以減少電子密度任何數量而無關於其它EDR區域150。
圖1C顯示沿著切割線B-B'之三族氮化物半導體電晶體結構1的剖面。電晶體結構1包括基板10，基板10可以由Si、SiC、藍寶石、三族氮化物半導體或任何其它合適的材料製成。
在一些實施例中，半導體電晶體結構1可以包括形成在基板10上之成核層20。成核層20可以包括AlN。
在成核層20上方形成緩衝層30。緩衝層30的厚度可以在0.5nm至幾微米之間。在緩衝層30上方形成通道層40。緩衝層30及通道層40包括三族氮化物半導體，三族氮化物半導體包括GaN、AlGaN、InGaN、InAlN、InAlGaN及AlN。自由電子41存在於通道層40中，以在汲極接點120與源極接點100之間傳導電流。通道層40可以包括諸如GaN層的單層或多層。在一個實例中，通道層40包括後阻障層結構(back-barrier structure)，例如，GaN層在AlGaN層(GaN/AlGaN)上方或GaN層在InGaN層及另一GaN層(GaN/InGaN/GaN)上方。在另一個實例中，通道層40具有藉由重複AlGaN/GaN或AlN/GaN的雙層結構所形成的超晶格結構。通道層40的厚度可以是5nm，但是可以使用其它厚度。緩衝層30的厚度可以在零與幾微米之間，但是其它厚度是在本發明的範圍內。
在通道層40上方形成頂層50。頂層50包括由選自AlGaN、InAlN、AlN或InAlGaN的三族氮化物半導體製成之阻障層50b。阻障層50b形成在通道層40上。頂層50亦可以任選地具有由包括GaN、AlGaN、InGaN、InAlGaN的三族氮化物半導體製成之覆蓋層50a。當存在時，覆蓋層50a形成在阻障層50b上。阻障層50b及覆蓋層50a可以是未摻雜的，摻雜有矽的或者摻雜有鎂或其它雜質的。
在電晶體結構1的一個實施例中，頂層50包括設置在AlGaN阻障層50b上之GaN覆蓋層50a。AlGaN阻障層50b形成在包括GaN的通道層40上方。自由電子41形成在AlGaN阻障層50b與GaN通道層40之間的界面處。具體地，在通道層40與阻障層50b之間的界面處，電子41形成為二維電子氣體(2DEG)。
圖1C所示之三族氮化物半導體電晶體1可以是在沒有任何施加閘極電壓的情況下在閘極電極110下面具有自由電子41的常開型電晶體，或者是在沒有任何施加閘極電壓的情況下在閘極電極110下面不具有自由電子41的常關型電晶體。常關型電晶體可以在閘極電極110下面的頂層50中或在閘極電極110下面的鎂摻雜三族氮化物層中具有凹槽區域。
閘極電極110形成在頂層50上方。在閘極電極110與頂層50之間可以具有介電層。介電層可以選自包括SiO2 、Six Ny 、SiOx Ny 、Al2 O3 、HfO2 及任何其它合適介電材料的材料。在一個實例中，閘極電極110可以與頂層50電接觸，從而直接形成肖特基接觸或歐姆接觸。
源極接點100及汲極接點120亦可以設置在頂層50上或中。在某些實施例中，頂層50在閘極電極110、源極接點100及汲極接點120下面可以較薄。在一些實施例中，源極接點100及汲極接點120可以直接置於通道層40上。
三族氮化物半導體電晶體結構可以由鎵面(gallium-face)或氮面(nitrogen-face)三族氮化物半導體形成。
EDR區域150形成在閘極電極110與汲極接點120之間。閘極電極110可以與EDR區域150的一部分重疊，與EDR區域150的一個邊緣齊平或者與EDR區域150分開。
每個EDR區域150之間的間隔距離Wb可以從閘極電極110朝汲極接點120改變。圖2A至2D顯示半導體電晶體結構的四個實施例之上視圖，其中相鄰EDR區域150之間的間隔距離從閘極電極110朝汲極接點120改變。在某些實施例中，相鄰EDR區域150之間的間隔距離從閘極電極110朝汲極接點120增加。EDR區域150的形狀及其在閘極電極110與汲極接點120之間的配置可以如圖2A至2E所示改變。結果，平均自由電子密度可以從閘極電極110朝汲極接點120改變。
EDR區域150的長度可以從閘極電極110朝汲極接點120改變。在某些實施例中，EDR區域150的長度從閘極電極110朝汲極接點120增加。在某些實施例中，EDR區域150的形狀可以是如圖2E所示的圓形或橢圓形。在不規則多邊形的情況下，例如，圖2B至2E所示的那些，每個EDR區域150仍可以具有長度La、寬度Wa及間隔距離Wb。圖2E中之EDR區域150的密度可以是均勻的或從閘極電極110朝汲極接點120改變。
EDR區域150的寬度Wa在10nm至超過1μm的範圍內。相鄰EDR區域150之間的間隔Wb在10nm至超過1μm的範圍內。比率Wb/(Wa+Wb)在5%至95%的範圍內。EDR區域150的長度La在10nm至超過1μm的範圍內。EDR區域150的邊緣可以或可以不與三族氮化物結晶面對準。
圖3A顯示具有複數個EDR區域150的電晶體結構1之上視圖。圖3B至3E顯示通過切割線A-A'之電晶體結構1的四個不同剖面圖。這些剖面中的每一個顯示EDR區域150的不同實例。
在圖3B中，藉由將溝槽200蝕刻至阻障層50b中及任選地蝕刻至通道層40中來形成EDR區域150。溝槽200移除通道層40中之自由電子。這是因為電子在阻障層50b與通道層40之間的界面處行進。藉由刻蝕穿過阻障層50b，減小用於傳輸電子的區域。在一些實施例中，可以蝕刻溝槽200，以便移除EDR區域150中之阻障層50b的整個厚度。以此方式，去除EDR區域150中之阻障層50b與通道層40之間的界面。在某些實施例中，溝槽200延伸至通道層40中。在其它實施例中，溝槽200不延伸穿過整個阻障層50b。因此，溝槽200的深度可以小於、等於或大於阻障層50b的厚度。溝槽200可以填充有介電材料(例如，SiNx 、SiO2 、SiON、Al2 O3 、ZrO2 、HfO2 等)。溝槽200可以使用任何蝕刻製程來產生。
在圖3C中，藉由離子佈植來形成EDR區域150，所述離子佈植降低或去除佈植區域內之通道層40中的自由電子41。用於離子佈植的物質可以選自氮、氬、氟、鎂或任何其它合適的元素。在某些實施例中，可以選擇佈植能量，以便佈植區域210延伸穿過阻障層50b的整個厚度。在某些實施例中，佈植能量足夠使得佈植區域210延伸至通道層40中。在其它實施例中，佈植深度可以小於阻障層50b的厚度。可以選擇劑量，以去除或減少通道層40與阻障層50b之間的界面附近之自由電子41。
在圖3D中，藉由在阻障層50b上方設置覆蓋層50a來形成EDR區域150，其中覆蓋層50a減少或耗盡在覆蓋層50a下面之通道層40中的自由電子41。汲極存取區域115的其它區域可以不具有覆蓋層50a。換句話說，覆蓋層50a僅限於EDR區域150。因此，自由電子41存在於沒有覆蓋層50a的通道層40中。覆蓋層50a可以包括鎂摻雜三族氮化物半導體，例如，摻雜有鎂的GaN、AlGaN、InN或InGaN。覆蓋層50a可以具有從5nm至超過200nm的厚度。
在圖3E中，相似於圖3D，藉由在阻障層50b上方具有覆蓋層50a來實現EDR區域150的通道層40中之自由電子密度減少或自由電子41的耗盡。然而，EDR區域150外部的區域用摻雜區域220來取代。藉由將矽、氧、氫或任何其它合適的雜質引入EDR區域150外部的覆蓋層50a或進入通道層40來形成摻雜區域220，以在EDR區域150外部的通道層40中產生自由電子。摻雜區域220亦可以藉由磊晶再生長(epi-regrowth)來形成。摻雜區220的深度可以相同、小於或大於覆蓋層50a的厚度。可以使用離子佈植、磊晶再生長或其它合適方法來引入雜質。結果，在摻雜區域220下方或內之通道層中形成自由電子41，其中雜質產生電子施體。
因此，EDR區域150可以經由蝕刻、佈植、磊晶再生長、使用覆蓋層或藉由將覆蓋層與摻雜區域結合使用來形成。
上述實施例的組合亦可以修改通道層40中之自由電子密度。
已經描述用於產生EDR區域150的各種方法，現在將論述幾個具體實例。實例 1 ：
圖4A至4D顯示一個實施例。此實施例利用圖3D所示之EDR區域150。
在圖4A中顯示電晶體結構的上視圖。在此實施例中，閘極連接的場板170設置在閘極電極110上，並且延伸至汲極存取區域115中。閘極連接的場板170可以是電極，並且由與閘極電極110相同的材料構成。在此實施例中，使用在閘極電極110與汲極接點120之間的汲極存取區域115中之數條狹長形的覆蓋層50a來形成EDR區域150。當然，亦可以使用其它形狀。
如圖4B所示，覆蓋層50a耗盡在覆蓋層50a下面所設置之通道層40中的電子。然而，在相鄰的EDR區域150之間，以在通道層40與阻障層50b之間的界面處之二維電子氣體(2DEG)形式在通道中形成自由電子41。在此實施例中，EDR區域150從閘極電極110下方朝向汲極接點120延伸。
圖4C所示之電晶體結構係常關型電晶體，其中在閘極電極110下面的覆蓋層50a耗盡2DEG。然而，可以藉由移除閘極電極110下方之覆蓋層50a的至少一部分(例如，在沿著切割線B-B'的EDR區域150之間的區域中)來形成常開型電晶體。在常開型電晶體的另一實施例中，在閘極電極110下方完全不存在覆蓋層50a。
圖4D顯示沿圖4A的切割線C-C'之剖面。在覆蓋層50a下方耗盡二維電子氣體。閘極電極110在源極側附近與覆蓋層50a接觸。閘極連接的場板170形成在介電層180上方，其中如圖4D所示，介電層180覆蓋覆蓋層50a。注意，在某些實施例中，介電層180從源極接點100延伸至汲極接點120。介電層180選自包括SiO2 、Six Ny 、Al2 O3 、SiOx Ny 的材料或任何其它合適的介電材料及其等的組合。如圖4C至4D所示，閘極電極110經由介電層180中之開口與覆蓋層50a電接觸。閘極連接的場板170電連接至閘極電極110。如圖4D所示，閘極連接的場板170之汲極側邊不延伸超過EDR區域150的汲極側邊。換句話說，EDR區域150的汲極側邊比場板170的汲極側邊更靠近汲極接點120。在某些實施例中，閘極連接的場板170之汲極側邊與EDR區域150的源極側邊至少一樣靠近汲極接點120。然而，可以具有在EDR區域150的汲極側邊上方延伸之第二場板(未顯示)，其中第二場板設置在比閘極連接的場板170更厚之介電層上方。
圖4E顯示電晶體結構的另一個實施例。除EDR區域150中之覆蓋層50a與閘極電極110接觸之覆蓋層50a分開外，這相似於圖4D(沿著圖4A的切割線C-C'之剖面)。在某些實施例中，閘極連接的場板170之汲極側邊比EDR區域150的源極側邊更靠近汲極接點120。以此方式，場板170與EDR區域150部分重疊。如圖4E所示，閘極相連的場板170之汲極側邊不延伸超過EDR區域150的汲極側邊。換句話說，EDR區域150的汲極側邊比場板170的汲極側邊更靠近汲極接點120。然而，可以具有在EDR區域150的汲極側邊上方延伸之第二場板(未顯示)，其中第二場板設置在比閘極連接的場板170更厚之介電層上方。
圖4F顯示電晶體結構的另一個實施例。除具有多個場板外，這相似於圖4E(沿著圖4A的切割線C-C'之剖面)。此外，圖4F顯示朝長度方向設置之多個EDR區域150a、150b，其中EDR區域150a比EDR區域150b更靠近閘極電極110。
在此圖中，場板170與第二場板172可以連接在一起，並且連接至源極接點100，以形成源極連接的場板。或者，場板170可以連接至閘極電極110，而第二場板172亦可以連接至閘極電極110或源極接點100。場板170可以與閘極電極110重疊或不重疊。第二場板172可以與場板170重疊或不重疊。EDR區域150a、150b由隔離的覆蓋層50a形成。場板170與EDR區域150a重疊，而第二場板172與EDR區域150b重疊。場板170的汲極側邊是在EDR區域150a的源極邊緣與汲極邊緣之間，而第二場板172的汲極側邊是在EDR區域150b的源極邊緣與汲極邊緣之間。第二場板172在下方具有比場板170更厚的介電層183。介電層180及較厚的介電層183可以由相同的介電材料或不同的介電材料製成。
圖4F的EDR區域150a及150b的上視圖可以具有圖2A至2E所示之形狀及配置。在另一個實施例中，在EDR區域150b與汲極接點120之間可以存在額外的EDR區域，並且可以在額外的EDR區域上方放置額外的場板，以覆蓋額外的EDR區域之至少一部分。
圖4A至4F中之電晶體是由三族氮化物半導體製成。覆蓋層50a可以由厚度範圍從2nm至超過300nm之摻雜有鎂的GaN、AlGaN或InGaN半導體形成。阻障層50b由包括AlGaN、AlN、InAlN、GaN、InGaN或InAlGaN的三族氮化物半導體製成。在一個實例中，阻障層50b具有由AlGaN製成的子層，子層具有在1nm至20nm之間的厚度及在5%至100%之間的鋁成分。在另一個實例中，阻障層50b具有幾個子層，例如，AlGaN層在AlN層上方或AlN層在AlGaN層上方。通道層40由GaN、InGaN、AlGaN或形成多層結構(例如，超晶格結構或後阻障層結構)的材料之組合製成。與通道層40直接接觸之阻障層50b的能帶隙大於與阻障層50b直接接觸之通道層40的能帶隙。緩衝層30及成核層20是由三族氮化物半導體製成。基板10由Si、SiC、藍寶石或任何其它合適的材料製成。
閘極電極110、源極接點100及汲極接點120是由選自Ni、Au、Ti、Al、TiN、W、WN、Pt、Cu、Mo的材料及任何其它合適的材料以及其等的組合所製成。源極接點100及汲極接點120可以在接觸下形成於阻障層50b中的凹槽區域內。在一些實例中，在閘極電極110下方具有閘極介電材料，以使閘極電極110的至少一部分絕緣，以免與覆蓋層50a接觸。實例 2 ：
圖5A至5D顯示另一個實施例。除使EDR區域150與閘極電極110分開外，此實施例相似於圖4A至4D所示之實施例。在EDR區域150上方形成分開的場板170。如圖5B所示，場板170經由介電層180中之開口181與EDR區域150電接觸。換句話說，導電材料填充開口181，使得場板170與EDR區域150電接觸。像圖4A至4D，EDR區域150由覆蓋層50a以狹長形的形式形成在閘極電極110與汲極接點120之間的汲極存取區域115中。當然，EDR區域150可以是不同的形狀。介電層180覆蓋覆蓋層50a及阻障層50b。閘極電極110經由介電層180中之開口與覆蓋層50a接觸。具體地，閘極電極110擱置在覆蓋層50a上，因為介電層180具有容納閘極電極110的開口。在另一個實施例中，可能不存在開口181，使得場板170不與EDR區域150中之覆蓋層50a電接觸。
圖5A至5D所示之電晶體係常關型電晶體，其中覆蓋層50a位於閘極電極110下方。亦可以藉由從閘極電極110下方移除覆蓋層50a來形成常開型電晶體。場板170在較靠近閘極側的位置處與EDR區域150電接觸。如圖5A及5D所示，場板170的汲極側邊不延伸超過EDR區域150的汲極側邊。在一些實例中，可能具有第二場板(未顯示)，第二場板延伸超過EDR區域150的汲極側邊，並且在第二場板下方的介電層比場板170厚。場板170可以連接至閘極電極110或源極接點100。在一個實例中，在閘極電極110下方具有閘極介電材料，從而使閘極電極110的至少一部分絕緣，以免與覆蓋層50a接觸。
阻障層50b、通道層40、緩衝層30、成核層20及基板10可以如實例1所述來形成。實例 3 ：
圖6A至6D顯示其它三個實施例。所有這些實施例的上視圖顯示在圖6A中。相似於圖5A，場板170設置在汲極存取區域115中，與閘極電極110分開。場板170覆蓋EDR區域150的至少一部分。EDR區域150的汲極側邊是在場板170的汲極側邊的外側。換句話說，EDR區域150的汲極側邊比場板170的汲極側邊更靠近汲極接點120。圖6B至6D顯示沿著切割線A-A'截取的三個不同剖面。
在圖6B中，藉由在阻障層50b中且任選地在通道層40中產生溝槽200來形成EDR區域150，藉此從EDR區域150中之通道層40減少或移除二維電子氣體。因此，自由電子41可以僅存在於汲極存取區域115之不是EDR區域150的部分中。在溝槽200中及在阻障層50b上方沉積介電層180。EDR區域150相似於圖3B所述的實施例。
在介電層180上方形成場板170。在將介電材料沉積至溝槽200中之後，可以平坦化溝槽200。場板170覆蓋EDR區域150的至少一部分，並且藉由介電層180與阻障層50b分開。場板170可以連接至源極接點100或閘極電極110。
圖6C顯示另一個實施例，其中EDR區域150包括溝槽200。在圖6C中，藉由在阻障層50b中且在通道層40中產生溝槽200來形成EDR區域150，藉此從EDR區域150中之通道層40移除二維電子氣體。因此，自由電子41可以僅存在於汲極存取區域之不是EDR區域150的部分中。再者，溝槽200的深度在阻障層50b與通道層40之間的界面下方延伸。場板170亦包括延伸至溝槽200中之突出部171。溝槽200可以填充有溝槽介電材料182。溝槽介電材料182可以使阻障層50b及通道層40與場板170的突出部171絕緣。如圖6C所示，突出部171的底部在設置有自由電子41之阻障層50b與通道層40的界面下方延伸。溝槽介電材料182可以是與介電層180相同的材料，或者可以是不同的材料。
再者，介電層180設置在阻障層50b上，並且使阻障層50b與場板170分開。介電層180可以比溝槽介電材料182厚。在其它實施例中，介電層180的厚度可以小於或等於溝槽介電材料182的厚度。
圖6D顯示另一個實施例，其中如圖3C所示，藉由離子佈植形成EDR區域150。用於離子佈植的物質可以選自氮、氬、氟、鎂或任何其它合適的元素。可以選擇佈植的能量，使得佈植區域210延伸穿過阻障層50b的整個厚度並進入通道層40。這樣做是為了消除載子。或者，可以選擇佈植的能量，使得佈植區域210延伸穿過阻障層50b的全部或僅部分厚度。佈植區域210產生受體或陷阱，以減少在EDR區150中的自由電子41。介電層180覆蓋阻障層50b及佈植區域210。再者，在介電層180上方形成場板170。場板170可以連接至源極接點100或閘極電極110。
圖6A至6D所示的電晶體可以是常開型電晶體或常關型電晶體。在閘極電極下面可以具有閘極介電質。為了形成常關型電晶體，可以在閘極電極110下方設置鎂摻雜三族氮化物半導體層，或者可以在閘極電極110下方將閘極凹槽形成至阻障層50b中。
阻障層50b係由包括AlGaN、AlN、InAlN、InGaN、GaN或InAlGaN的三族氮化物半導體製成。直接接觸通道層40的阻障層50b之三族氮化物半導體具有比直接接觸阻障層50b的通道層40之三族氮化物半導體寬的能帶隙。
在圖7中顯示製造本文所述之電晶體結構的一個實例。首先，如方塊700所示，提供晶圓。晶圓包括基板10、在基板上的成核層20及設置在成核層20上的緩衝層30。通道層40設置在緩衝層30中，並且阻障層50b設置在通道層中。
接下來，如方塊710所示，在晶圓中形成EDR區域150。如上所述，這可以用一些方式來實現。
如圖3B所示，可以藉由蝕刻阻障層50b的一部分來產生溝槽200，以形成EDR區域150。在某些實施例中，溝槽200的深度可以大於阻障層50b的厚度。在其它實施例中，溝槽200的深度可以等於或小於阻障層50b的厚度。
如圖3C所示，可以藉由將物質植入阻障層50b來產生佈植區域210，以形成EDR區域150。這些佈植區域210可以延伸穿過阻障層50b並進入通道層40。
如圖3D所示，可以藉由在阻障層50b上沉積覆蓋層50a來形成EDR區域150。然後，蝕刻不屬於EDR區域150部分之覆蓋層50a的一部分。覆蓋層50a的剩餘部分形成EDR區域150。
如圖3E所示，可以藉由在阻障層50b上沉積覆蓋層50a來形成EDR區域150。然後，將不屬於EDR區域150部分之覆蓋層50a的一部分摻雜成為摻雜區域220。
在形成EDR區域150之後，接著如方塊720所示，在EDR區域150上方沉積介電層180。介電層180可以沉積在整個阻障層50b(或覆蓋層50a，如果存在的話)上。因此，介電層180覆蓋在源極存取區域105及汲極存取區域115中的阻障層50b。介電層180亦填充或部分填充溝槽(如果存在的話)。
然後，如方塊730所示，將開口蝕刻至介電層180中。這些開口位於閘極電極110、源極接點100及汲極接點120所需的位置。這些開口可以包括在介電層180中且到達或進入在閘極區域的兩側上之阻障層50b中的歐姆凹槽。這些開口亦包括設置在介電層180中之閘極凹槽區域。
如方塊740所示，在這些歐姆凹槽中形成源極接點100及汲極接點120。
接下來，如方塊750所示，在源極接點100與汲極接點120之間形成閘極電極110。
可以改變形成閘極電極110、源極接點100及汲極接點120的順序。例如，可以在沉積介電層180之前形成閘極電極110。可以在形成閘極電極110之後形成源極接點100及汲極接點120。
最後，如方塊760所示，形成場板170，場板170覆蓋EDR區域150的至少一部分。
未顯示在圖7中之額外製程步驟包括沉積額外的介電層以及形成額外的場板、介層及內連線。
上面在本申請案中所述之實施例可以具有許多的優點。EDR區域150使汲極存取區域115中之電荷密度的局部控制成為可能，並且提供對此汲極存取區域115中之電場的控制。這種控制在至少兩個方面可能是有益的。首先，這允許控制汲極存取區域中之捕捉及動態導通電阻(dynamic on-resistance)。其次，在某些位置之電場的降低可以改善崩潰電壓。
本發明的範圍不受本文所述之具體實施例的限制。實際上，除了本文所述的那些實施例之外，所屬技術領域中具通常知識者根據前面的描述及附圖將顯而易知本發明的其它各種實施例及修改。因此，這樣的其它實施例及修改意指落在本發明的範圍內。再者，雖然在此基於特定目的在特定環境中之特定實施的情況下已描述本發明，但是所屬技術領域之具通常知識者將認識到其實用性不限於此，並且為了多種目的，可以在多種環境中有利地實施本發明。於是，應該考量到在此所述之本發明的全部廣度及精神來解釋以下闡述的權利請求項。
1:電晶體結構 10:基板 20:成核層 30:緩衝層 40:通道層 41:自由電子 50:頂層 50a:覆蓋層 50b:阻障層 100:源極接點 105:源極存取區域 110:閘極電極 115:汲極存取區域 120:汲極接點 150:電子密度減少區域或EDR區域 150a:EDR區域 150b:EDR區域 170:場板 171:突出部 172:第二場板 180:介電層 181:開口 182:溝槽介電材料 183:介電層 200:溝槽 210:佈植區域 220:摻雜區域 La:長度 Wa:寬度 Wb:間隔距離
為了更加理解本揭露，參考附圖，在此以提及方式將這些附圖併入本文，其中： 圖1A係依據一個實施例之電晶體結構的上視圖； 圖1B係沿著線A-A'之圖1A的電晶體結構之電子密度； 圖1C係沿著線B-B'之圖1A的電晶體結構之剖面； 圖2A至圖2E係依據五個實施例之電晶體結構的上視圖； 圖3A係依據另一個實施例之電晶體結構的上視圖； 圖3B至3E係依據四個不同實施例之沿著線A-A'的圖3A之電晶體結構的剖面； 圖4A係依據一個實施例之具有連接至覆蓋層及閘極的場板之電晶體結構的上視圖； 圖4B係沿著線A-A'之圖4A的電晶體結構之剖面； 圖4C係沿著線B-B'之圖4A的電晶體結構之剖面； 圖4D係沿著線C-C'之圖4A的電晶體結構之剖面； 圖4E係相似於圖4D所示者之另一個電晶體結構的剖面； 圖4F係相似於圖4E所示者之另一個電晶體結構的剖面； 圖5A係依據一個實施例之具有覆蓋層及分離的場板之電晶體結構的上視圖； 圖5B係沿著線A-A'之圖5A的電晶體結構之剖面； 圖5C係沿著線B-B'之圖5A的電晶體結構之剖面； 圖5D係沿著線C-C'之圖5A的電晶體結構之剖面； 圖6A係依據一個實施例之具有覆蓋層及覆蓋電子密度減少區域的一部分之場板的電晶體結構之上視圖； 圖6B係沿著線A-A'之圖6A的電晶體結構之剖面，其中EDR區域包括溝槽； 圖6C係沿著線A-A'之圖6A的電晶體結構之剖面，其中EDR區域包括溝槽，並且場板電極設置在溝槽中； 圖6D係沿著線A-A'之圖6A的電晶體結構之剖面，其中電子密度減少區域係佈植區域；以及 圖7顯示流程圖，所述流程圖顯示用於製造本文所述實施例的製程。
無。

Claims (20)

  1. 一種用於三族氮化物(III-N)半導體裝置中之半導體結構，包括：一通道層；一阻障層，其中電子形成在該通道層與該阻障層之間的界面處；一源極接點及一汲極接點，其設置在與該阻障層接觸之歐姆凹槽中；一閘極電極，其設置在該源極接點與該汲極接點之間，其中該汲極接點與該閘極電極之間的區域包括一汲極存取區域；以及一個以上的電子密度減少區域，其設置在該汲極存取區域中，其中與該汲極存取區域的其它部分相比，在該等電子密度減少區域中之電子密度係減少的，且其中該一個以上的電子密度減少區域的寬度小於該閘極電極的寬度，其中長度被定義為從該源極接點至該汲極接點的方向及寬度係垂直於該長度的方向。
  2. 如請求項1之半導體結構，其中每個電子密度減少區域具有長度(La)及寬度(Wa)，並且與相鄰電子密度減少區域隔開一間隔距離(Wb)，其中該間隔距離(Wb)從該閘極電極朝該汲極接點改變。
  3. 如請求項1之半導體結構，其中該等電子密度減少區域包括溝槽，其中該等溝槽的深度小於、等於或大於該阻障層的厚度。
  4. 如請求項1之半導體結構，其中該等電子密度減少區域包括在該阻障層中之佈植區域，其中該佈植區域的深度小於、等於或大於該阻障層的厚度。
  5. 如請求項4之半導體結構，其中該等佈植區域植入有氮、氬、氟或鎂。
  6. 如請求項1之半導體結構，其中該等電子密度減少區域包括設置在該阻障層上之一覆蓋層，以及其中該覆蓋層不設置在該汲極存取區域的其它部分中之該阻障層上，並且該覆蓋層包括一鎂摻雜三族氮化物半導體。
  7. 如請求項1之半導體結構，進一步包括一覆蓋層，其設置在該汲極存取區域中之整個該阻障層上，以及其中雜質被引入設置在該汲極存取區域的其它部分中之該覆蓋層，以形成摻雜區域，以及其中該等雜質不被引入該等電子密度減少區域中之該覆蓋層。
  8. 如請求項7之半導體結構，其中該覆蓋層包括一鎂摻雜三族氮化物半導體，以及該等雜質包括矽、氧或氫。
  9. 一種用於三族氮化物(III-N)半導體裝置中之半導體結構，包括：一通道層；一阻障層，其中電子形成在該通道層與該阻障層之間的界面處；一源極接點及一汲極接點，其設置在與該阻障層接觸之歐姆凹槽中； 一閘極電極，其設置在該源極接點與該汲極接點之間，其中該汲極接點與該閘極電極之間的區域包括一汲極存取區域；一個以上的電子密度減少區域，其設置在該汲極存取區域中，其中與該汲極存取區域的其它部分相比，在該等電子密度減少區域中之電子密度係減少的，以及其中包括一鎂摻雜三族氮化物半導體的一覆蓋層設置在該等電子密度減少區域中，而不設置在該汲極存取區域的其它部分中；以及一場板，其設置在該等電子密度減少區域的至少一部分上方，以及其中該場板的部分藉由一介電層而與該電子密度減少區域隔開。
  10. 如請求項9之半導體結構，其中該場板的一汲極側邊比該電子密度減少區域的一源極側邊更靠近該汲極接點，以及其中該電子密度減少區域的一汲極側邊至少與該場板的該汲極側邊一樣靠近該汲極接點。
  11. 如請求項9之半導體結構，其中該介電層設置在該源極接點與該汲極接點之間的區域中。
  12. 如請求項9之半導體結構，進一步包括一第二場板，其設置在該場板與該汲極接點之間。
  13. 如請求項9之半導體結構，其中該等電子密度減少區域在該閘極電極下方延伸。
  14. 如請求項13之半導體結構，其中該場板連接至該閘極電極。
  15. 如請求項9之半導體結構，其中該等電子密度減少區域不在該閘極電極下方延伸。
  16. 如請求項15之半導體結構，其中該場板經由該介電層中之開口連接至該等電子密度減少區域的該覆蓋層。
  17. 一種用於三族氮化物(III-N)半導體裝置中之半導體結構，包括：一通道層；一阻障層，其中電子形成在該通道層與該阻障層之間的界面處；一源極接點及一汲極接點，其設置在與該阻障層接觸之歐姆凹槽中；一閘極電極，其設置在該源極接點與該汲極接點之間，其中該汲極接點與該閘極電極之間的區域包括一汲極存取區域；一個以上的電子密度減少區域，其設置在該汲極存取區域中，其中與該汲極存取區域的其它部分相比，在該等電子密度減少區域中之電子密度係減少的，其中該一個以上的電子密度減少區域的寬度小於該閘極電極的寬度，其中長度被定義為從該源極接點至該汲極接點的方向及寬度係垂直於該長度的方向，以及其中該等電子密度減少區域不在該閘極電極下方延伸；以及一場板，其設置在該等電子密度減少區域的至少一部分上方，以及其中該場板藉由一介電層而與該電子密度減少區域隔開。
  18. 如請求項17之半導體結構，其中該等電子密度減少區域包括溝槽，以及其中該等溝槽的深度小於、等於或大於該阻障層的厚度。
  19. 如請求項18之半導體結構，其中該場板包括向下延伸至該通道層與該阻障層之間的界面下方之該等溝槽中的突出部。
  20. 如請求項17之半導體結構，其中該等電子密度減少區域包括在該阻障層及該通道層中之佈植區域，其中該佈植區域的深度小於、等於或大於該阻障層的厚度，以及其中該等佈植區域植入有氮、氬、氟或鎂。
TW109142590A 2019-12-03 2020-12-03 具有改良汲極存取區域的三族氮化物電晶體 TWI809333B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201962943204P 2019-12-03 2019-12-03
US62/943,204 2019-12-03

Publications (2)

Publication Number Publication Date
TW202129969A TW202129969A (zh) 2021-08-01
TWI809333B true TWI809333B (zh) 2023-07-21

Family

ID=76091096

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109142590A TWI809333B (zh) 2019-12-03 2020-12-03 具有改良汲極存取區域的三族氮化物電晶體

Country Status (5)

Country Link
US (1) US11876130B2 (zh)
CN (1) CN114747018A (zh)
DE (1) DE112020005904T5 (zh)
TW (1) TWI809333B (zh)
WO (1) WO2021113308A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11876118B2 (en) * 2020-02-14 2024-01-16 Vanguard International Semiconductor Corporation Semiconductor structure with gate metal layer
CN111758167B (zh) * 2020-04-13 2024-04-05 英诺赛科（珠海）科技有限公司 半导体装置和其制作方法
DE112021003325T5 (de) 2020-06-19 2023-04-27 Finwave Semiconductor, Inc. (nd.Ges.des Staates Delaware) III-Nitrid-Diode mit modifiziertem Zugangsbereich
US11316019B2 (en) * 2020-07-29 2022-04-26 Globalfoundries U.S. Inc. Symmetric arrangement of field plates in semiconductor devices
US11967619B2 (en) * 2020-09-16 2024-04-23 Teledyne Scientific & Imaging, Llc Laterally-gated transistors and lateral Schottky diodes with integrated lateral field plate structures
CN114628511A (zh) * 2020-12-11 2022-06-14 联华电子股份有限公司 高电子迁移率晶体管及其制作方法
CN113270478B (zh) * 2021-04-23 2023-02-17 北京大学深圳研究生院 化合物半导体续流功率晶体管
CN114270532B (zh) * 2021-11-12 2024-01-02 英诺赛科(苏州)科技有限公司 半导体装置及其制造方法
TWI812559B (zh) * 2022-12-07 2023-08-11 尼克森微電子股份有限公司 功率元件及其製作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070295993A1 (en) * 2005-11-29 2007-12-27 The Hong Kong University Of Science And Technology Low Density Drain HEMTs
TW201025599A (en) * 2008-10-03 2010-07-01 Univ Hong Kong Science & Techn Aluminum gallium nitride/gallium nitride high electron mobility transistors
WO2016050058A1 (zh) * 2014-09-30 2016-04-07 苏州捷芯威半导体有限公司 功率半导体器件及其制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5065616B2 (ja) * 2006-04-21 2012-11-07 株式会社東芝 窒化物半導体素子
JP2013048212A (ja) 2011-07-28 2013-03-07 Sony Corp 半導体装置および半導体装置の製造方法
KR101843192B1 (ko) * 2011-09-30 2018-03-29 삼성전기주식회사 질화물 반도체 소자 및 그 제조방법
JP2015177016A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体装置
US10566192B2 (en) * 2014-05-07 2020-02-18 Cambridge Electronics, Inc. Transistor structure having buried island regions
CN110391298B (zh) 2018-04-23 2023-08-22 纳维达斯半导体有限公司 氮化镓晶体管结构

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070295993A1 (en) * 2005-11-29 2007-12-27 The Hong Kong University Of Science And Technology Low Density Drain HEMTs
TW201025599A (en) * 2008-10-03 2010-07-01 Univ Hong Kong Science & Techn Aluminum gallium nitride/gallium nitride high electron mobility transistors
WO2016050058A1 (zh) * 2014-09-30 2016-04-07 苏州捷芯威半导体有限公司 功率半导体器件及其制造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
期刊 Di Song et al. Normally Off AlGaN/GaN Low-Density DrainHEMT (LDD-HEMT) With Enhanced Breakdown Voltage and Reduced Current Collapse ELECTRON DEVICE LETTERS 28/3 IEEE 2007.03 189-191;期刊 Zhang Peng et al. Improvement of the off-state breakdown voltage with field plate andlow-density drain in AlGaN/GaN high-electron mobility transistors Chin. Phys. B 24/3 Chinese Physics Society 2015 037304 *
期刊 Zhang Peng et al. Improvement of the off-state breakdown voltage with field plate andlow-density drain in AlGaN/GaN high-electron mobility transistors Chin. Phys. B 24/3 Chinese Physics Society 2015 037304

Also Published As

Publication number Publication date
DE112020005904T5 (de) 2022-09-08
US11876130B2 (en) 2024-01-16
WO2021113308A1 (en) 2021-06-10
US20210167202A1 (en) 2021-06-03
TW202129969A (zh) 2021-08-01
CN114747018A (zh) 2022-07-12

Similar Documents

Publication Publication Date Title
TWI809333B (zh) 具有改良汲極存取區域的三族氮化物電晶體
JP7425790B2 (ja) 垂直ゲートモジュールを有する横方向ｉｉｉ族窒化物デバイス
EP3520144B1 (en) Doped gate dielectric materials
CN107452625B (zh) 高功率和高频率异质结场效应晶体管
US10566192B2 (en) Transistor structure having buried island regions
JP2004260140A (ja) Ｉｉｉ族窒化物半導体を有する半導体素子
US10424643B2 (en) Diamond air bridge for thermal management of high power devices
US12080807B2 (en) III-nitride diode with a modified access region
US10985253B2 (en) Semiconductor devices with multiple channels and three-dimensional electrodes
US11695052B2 (en) III-Nitride transistor with a cap layer for RF operation
JP2007142243A (ja) 窒化物半導体電界効果トランジスタ及びその製造方法
CN111048411A (zh) 半导体装置的制造方法
KR20200144496A (ko) 반도체 장치 및 웨이퍼 제조 방법
US8558242B2 (en) Vertical GaN-based metal insulator semiconductor FET
TW201639180A (zh) 二極體元件及其製造方法
JP2014135439A (ja) 半導体装置および半導体装置の製造方法
US20220216304A1 (en) Iii-nitride transistor with non-uniform channel regions
US20230043810A1 (en) Iii-nitride transistor with electrically connected p-type layer in access region
CN105742348A (zh) 兼容hemt的横向整流器结构
US11349003B2 (en) Transistor structure with a stress layer
US20240304710A1 (en) Hemt device having improved on-state performance and manufacturing process thereof
CN112490278B (zh) 具有减少的缺陷的半导体外延结构
US20240304713A1 (en) Hemt device having a reduced gate leakage and manufacturing process thereof
CN114823887A (zh) 高电子迁移率晶体管及其制作方法
CN118043972A (zh) 氮化物基半导体装置及其制造方法