TW201639180A - 二極體元件及其製造方法 - Google Patents

二極體元件及其製造方法 Download PDF

Info

Publication number
TW201639180A
TW201639180A TW104113164A TW104113164A TW201639180A TW 201639180 A TW201639180 A TW 201639180A TW 104113164 A TW104113164 A TW 104113164A TW 104113164 A TW104113164 A TW 104113164A TW 201639180 A TW201639180 A TW 201639180A
Authority
TW
Taiwan
Prior art keywords
iii
layer
region
compound
anode region
Prior art date
Application number
TW104113164A
Other languages
English (en)
Other versions
TWI560890B (en
Inventor
綦振瀛
王柏翔
楊峻傑
李庚諺
Original Assignee
國立中央大學
台達電子工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 國立中央大學, 台達電子工業股份有限公司 filed Critical 國立中央大學
Priority to TW104113164A priority Critical patent/TWI560890B/zh
Priority to US15/040,539 priority patent/US9640672B2/en
Publication of TW201639180A publication Critical patent/TW201639180A/zh
Application granted granted Critical
Publication of TWI560890B publication Critical patent/TWI560890B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H01L29/475—Schottky barrier electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66212—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本發明揭露一種二極體元件，包括一III-N化合物材料層，III-N化合物材料層具有一通道區位於其中。一陰極區位於III-N化合物材料層上。一第一陽極區位於III-N化合物材料層上，且延伸至III-N化合物材料層內，第一陽極區的底部位於通道區下方。一第二陽極區位於陰極區與第一陽極區之間的III-N化合物材料層上，且延伸至III-N化合物材料層內。第二陽極區包括一高能障區，高能障區鄰接第一陽極區的一側壁。本發明亦揭露一種二極體元件的製造方法。

Description

二極體元件及其製造方法
本發明係有關於一種二極體元件及其製造方法，特別為有關於一種具有低漏電流及高崩潰電壓特性的蕭基(Schottky)二極體。
由氮化鎵(GaN)構成的蕭基二極體具有高崩潰(breakdown)電壓、高電流及適合高溫操作等特性，因此適合應用在高功率電子電路中。再者，氮化鎵特有的極化(polarization)效應使得氮化鋁鎵/氮化鎵異質結構(AlGaN/GaN heterostructure)具有高濃度二維電子氣(two-dimensional electron gas，2DEG)，因而可提供低串聯電阻及高電流傳輸。
然而，利用此類異質結構製作的蕭基二極體，由於蕭基金屬製作在寬能隙的氮化鋁鎵上，因此產生了導通電壓(或稱為開啟電壓(turn-on voltage))過大的問題。對此，為了降低導通電壓所發展出的蕭基二極體的製作方法卻具有製程複雜及成本高的問題，且容易造成漏電流(leakage current)過大，而影響蕭基二極體的性能。
因此，有必要尋求一種新穎的二極體元件及其製造方法，其能夠解決或改善上述的問題，據此提供一種具有低 漏電流及高崩潰電壓特性的蕭基二極體。
本發明實施例係提供一種二極體元件，包括一III-N化合物材料層，III-N化合物材料層具有一通道區位於其中。一陰極區位於III-N化合物材料層上。一第一陽極區位於III-N化合物材料層上，且延伸至III-N化合物材料層內，第一陽極區的底部位於通道區下方。一第二陽極區位於陰極區與第一陽極區之間的III-N化合物材料層上，且延伸至III-N化合物材料層內。第二陽極區包括一高能障區，高能障區鄰接第一陽極區的一側壁。
本發明實施例係提供一種二極體元件的製造方法，包括提供一III-N化合物材料層。III-N化合物材料層具有一通道區位於其中。在III-N化合物材料層上形成一陰極區。在III-N化合物材料層上形成一第一陽極區。第一陽極區延伸至III-N化合物材料層內，且第一陽極區的底部位於通道區下方。在陰極區與第一陽極區之間的III-N化合物材料層上形成一第二陽極區。第二陽極區延伸至III-N化合物材料層內，且第二陽極區包括一高能障區。高能障區鄰接第一陽極區的一側壁。
100‧‧‧基底
120‧‧‧緩衝層
140‧‧‧第一III-N化合物層
150‧‧‧二維電子氣
160‧‧‧第四III-N化合物層
180‧‧‧第二III-N化合物層
200‧‧‧第三III-N化合物層
220‧‧‧隔離區
240‧‧‧陰極區
240’‧‧‧金屬材料層
260‧‧‧介電層
280‧‧‧開口
300‧‧‧開口
320‧‧‧高能障區
340‧‧‧開口
360‧‧‧金屬材料層
380‧‧‧金屬材料層
A‧‧‧陽極電極
C‧‧‧陰極電極
I‧‧‧第一陽極區
II‧‧‧第二陽極區
III‧‧‧第三陽極區
第1A至1H圖係繪示出根據本發明一實施例之二極體元件的製造方法的剖面示意圖。
第1I圖係繪示出根據本發明一實施例之二極體元件的製造方法的平面示意圖。
第2至4圖係繪示出根據本發明不同實施例之二極體元件的剖面示意圖。
第5A及5B圖係分別繪示出根據本發明其他實施例之二極體元件的剖面示意圖及平面示意圖。
以下說明本發明實施例之製作與使用。然而，可輕易了解本發明實施例提供許多合適的發明概念而可實施於廣泛的各種特定背景。所揭示的特定實施例僅僅用於說明以特定方法製作及使用本發明，並非用以侷限本發明的範圍。再者，在本發明實施例之圖式及說明內容中係使用相同的標號來表示相同或相似的部件。
以下配合第1H圖說明根據本發明一實施例之二極體元件，其中第1H圖係繪示出根據本發明一實施例之二極體元件的剖面示意圖。二極體元件包括一基底100。在本實施例中，基底100可包括矽(例如，矽(111))、氮化鎵、碳化矽、藍寶石(sapphire)或其他適合的基底。一緩衝層120設置於基底100上。在本實施例中，緩衝層120可包括氮化鋁(AlN)、氮化鋁鎵、其組合或其他適合的材料。
III族氮化物(III-N)化合物材料層設置於緩衝層120上，且用以定義主動區的一隔離區220環繞III-N化合物材料層，因而使各個元件獨立。在一實施例中，隔離區220為一開 口，自III-N化合物材料層向下延伸至露出部分的緩衝層120，如第1H圖所示。然而在其他實施例中，隔離區220可由植入電荷離子的III-N化合物材料所構成，此時隔離區220的上表面與主動區的III-N化合物材料層的上表面共平面。在本實施例中，III-N化合物材料層包括一第一III-N化合物層140、一第二III-N化合物層180、一第三III-N化合物層200及一第四III-N化合物層160。在其他實施例中，III-N化合物材料層也可僅包括第一III-N化合物層140、第二III-N化合物層180及第三III-N化合物層200，而不包括第四III-N化合物層160。
在本實施例中，第一III-N化合物層140可包括GaN、AlGaN或其他適合的III-N化合物材料，第二III-N化合物層180可包括AlGaN、AlInN、AlInGaN或其他適合的III-N化合物材料，第三III-N化合物層200可包括GaN或AlN或其他適合的III-N化合物材料，且第四III-N化合物層160可包括AlN或其他適合的III-N化合物材料。
在一實施例中，III-N化合物材料層包括由下往上依序堆疊的第一III-N化合物層140、第四III-N化合物層160、第二III-N化合物層180及第三III-N化合物層200，此時第一III-N化合物層140、第二III-N化合物層180、第三III-N化合物層200及第四III-N化合物層160為III族終結面，方向為[0001]。在另一實施例中，III-N化合物材料層包括由下往上依序堆疊的第二III-N化合物層180、第四III-N化合物層160、第一III-N化合物層140及第三III-N化合物層200，此時第一III-N化合物層140、第二III-N化合物層180、第三III-N化合物層200及第四 III-N化合物層160可為N族終結面，方向為[000-1]。
在本實施例中，第一III-N化合物層140與第二III-N化合物層180之間具有二維電子氣(two-dimensional electron gas，2DEG)，其位於第一III-N化合物層140內且鄰近於第一III-N化合物層140與第二III-N化合物層180之間的界面，如二維電子氣150所示。二維電子氣用於傳輸電流，以作為二極體元件的通道(channel)區。當III-N化合物材料層包括第四III-N化合物層160位於第一III-N化合物層140與第二III-N化合物層180之間時，可增加二維電子氣的載子遷移率(mobility)及電子濃度。另外，第三III-N化合物層200能夠保護第二III-N化合物層180，避免第二III-N化合物層180氧化。
陰極區240設置於III-N化合物材料層的第三III-N化合物層200上。在本實施例中，陰極區240由Ti/Al/Ni/Au的複合結構或其他適合的金屬材料所構成，且包括歐姆(Ohmic)金屬。
一介電層260順應性設置於陰極區240及III-N化合物材料層的第三III-N化合物層200上，並順應性延伸至隔離區220的側壁及底部，因而覆蓋且接觸露出的緩衝層120。介電層260內具有多個開口280及位於開口280之間的開口300，開口280露出陰極區240的一部分，而開口300自介電層260的上表面延伸至第二III-N化合物層180內。在本實施例中，介電層260可由單層或多層結構所構成，例如介電層260可包括SiO2、Si3N4、Al2O3、HfO2、前述之組合或其他適合的介電材料。
在本實施例中，第二III-N化合物層180內具有高能 障(high energy barrier)區320，位於開口300下方。高能障區320自開口300的底部向下延伸，但未延伸至第四III-N化合物層160及第一III-N化合物層140內，亦即高能障區320的底部仍位於第二III-N化合物層180中。另外，介電層260的開口300向下延伸至第二III-N化合物層180內，使得高能障區320的頂部位於III-N化合物材料層中的第二III-N化合物層180內。在本實施例中，高能障區320由植入負電荷離子材料(例如，鹵素原子)的III-N化合物材料所構成。舉例來說，上述鹵素原子可為氟、氯或其他適合的鹵素原子。另外，高能障區320也可由第二III-N化合物層180中的III族氧化物所構成或是由絕緣材料(例如，SiO2、Si3N4、Al2O3、AlON或其他適合的絕緣材料)所構成。
高能障區320內具有一開口340，自開口300的底部向下延伸至穿透第四III-N化合物層160，並延伸至第一III-N化合物層140內。在本實施例中，開口340的底部位於二維電子氣150下方，且開口340被高能障區320所環繞。
一金屬材料層360設置於介電層260上，且延伸至開口300及開口340內，並將開口300及開口340填滿。在本實施例中，金屬材料層360包括Ni/Au的複合結構或其他適合的金屬材料。
在本實施例中，金屬材料層360及高能障區320構成二極體元件的陽極區，其依功能性大致區分為第一陽極區I、第二陽極區II及第三陽極區III，第一陽極區I包括蕭基金屬且為主要電流導通之電極區域，第二陽極區II至少包括高能障材料以有效分散陽極的邊緣電場，而第三陽極區III作為場板 (field-plate)區域，用於加強分散電場。
具體而言，第一陽極區I由從開口340的底部垂直地向上延伸至介電層260上方的金屬材料層360所構成，換句話說，第一陽極區I自介電層260上方的金屬材料層360頂部垂直地向下延伸至第一III-N化合物層140內，且第一陽極區I的底部位於二維電子氣150下方。再者，第二陽極區II由高能障區320以及從高能障區320的頂部垂直地向上延伸至介電層260上方的金屬材料層360所構成，換句話說，第二陽極區II自介電層260上方的金屬材料層360頂部垂直地向下延伸至第二III-N化合物層180內，且第二陽極區II的底部位於第二III-N化合物層180中。第三陽極區III則由第一陽極區I及第二陽極區II之外的金屬材料層360所構成，且第三陽極區III完全位於介電層260上方，而未延伸至介電層260的開口300內。
在本實施例中，從上視方向來看，第二陽極區II環繞第一陽極區I，且第三陽極區III環繞第二陽極區II及第一陽極區I。在本實施例中，第一陽極區I、第二陽極區II及第三陽極區III皆由同一金屬材料層360所構成，然而在其他實施例中，第一陽極區I的材料也可不同於第二陽極區II及/或第三陽極區III的材料，且實際的材料取決於設計需求。
一金屬材料層380設置於金屬材料層360以及介電層260上，且填滿介電層260的開口280，以在陰極區240、第一陽極區I及第二陽極區II上形成用於外部電性連接的電極。在本實施例中，金屬材料層380包括Ti/Au或Ti/Al的複合結構或其他適合的金屬材料。
為了清楚說明，第1I圖係繪示出根據本發明一實施例之二極體元件的製造方法的平面示意圖，其中第1H圖為沿著第1I圖中的剖線1H-1H’的剖面示意圖，且隔離區220定義出二極體元件的主動區。請同時參照第1H及1I圖，填滿開口280的金屬材料層380與下方的陰極區240共同構成二極體元件的一陰極電極C，而設置於第一陽極區I及第二陽極區II正上方的金屬材料層380與第一陽極區I、第二陽極區II及第三陽極區III共同構成二極體元件的一陽極電極A。
以下配合第2至4圖說明根據本發明不同實施例之二極體元件，其中第2至4圖係繪示出根據本發明不同實施例之二極體元件的剖面示意圖，且相同於第1H圖中的部件係使用相同的標號並省略其說明。第2圖中的二極體元件之結構類似於第1H圖中的二極體元件之結構，差異之一在於第2圖中的III-N化合物材料層僅由第一III-N化合物層140、第二III-N化合物層180及第三III-N化合物層200所構成，而不包括第四III-N化合物層160。第2圖與第1H圖的實施例之間的差異還包括第2圖中的介電層260的開口300底部僅延伸至第三III-N化合物層200內而未延伸至第二III-N化合物層180內，使得第二陽極區II內的高能障區320的頂部位於第三III-N化合物層200內。在此情況下，高能障區320可選擇性由植入負電荷離子材料(例如，鹵素原子)的III-N化合物材料所構成；或由第二III-N化合物層180及第三III-N化合物層200中的III族氧化物所構成；或由絕緣材料(例如，SiO2、Si3N4、Al2O3、AlON或其他適合的絕緣材料)所構成；或是由前述之組合所構成。此外，相較於第2圖的實 施例，第1H圖中的第二陽極區II的底部相對較鄰近於第一III-N化合物層140與第二III-N化合物層180之間的界面。第2圖中的陽極區由第一陽極區I、第二陽極區II及第三陽極區III所構成，然而陽極區也可僅由第一陽極區I及第二陽極區II所構成，而不包括第三陽極區III。
第3圖中的二極體元件之結構類似於第1H圖中的二極體元件之結構，差異之一在於第3圖中的開口300底部僅位於介電層260底部，而並未延伸至第三III-N化合物層200內，使得第二陽極區II內的高能障區320的頂部與第三III-N化合物層200的上表面共平面。在此情況下，高能障區320可選擇性由植入負電荷離子材料(例如，鹵素原子)的III-N化合物材料所構成；或由第二III-N化合物層180及第三III-N化合物層200中的III族氧化物所構成；或由絕緣材料(例如，SiO2、Si3N4、Al2O3、AlON或其他適合的絕緣材料)所構成；或是由前述之組合所構成。此外，相較於第3圖的實施例，第1H圖中的第二陽極區II的底部相對較鄰近於第一III-N化合物層140與第二III-N化合物層180之間的界面。
再者，第4圖中的二極體元件之結構類似於第3圖中的二極體元件之結構，差異在於第4圖中的陽極區僅由第一陽極區I及第二陽極區II所構成，而不包括第三陽極區III。此時，第一陽極區I及第二陽極區II可選擇性突出於介電層260的上表面。在本實施例中，III-N化合物材料層包括第一III-N化合物層140、第二III-N化合物層180、第三III-N化合物層200及第四III-N化合物層160，然而在其他實施例中，III-N化合物材 料層也可僅包括第一III-N化合物層140、第二III-N化合物層180及第三III-N化合物層200，而不包括第四III-N化合物層160。
以下配合第5A及5B圖說明根據本發明其他實施例之二極體元件，其中第5A及5B圖係分別繪示出本發明其他實施例之二極體元件的剖面示意圖及平面示意圖，相同於第1H及1I圖中的部件係使用相同的標號並省略其說明。第5A及5B圖中的二極體元件之結構類似於第1H及1I圖中的二極體元件之結構，第1H及1I圖中的二極體元件之陽極電極A由第一陽極區I、第二陽極區II、第三陽極區III以及第一陽極區I及第二陽極區II正上方的金屬材料層380所構成，且從上視方向來看陽極電極A的一部分被陰極電極C所圍繞。而在第5A及5B圖中，金屬材料層240’位於III-N化合物材料層上且與陰極區240彼此分離，第一陽極區I及第二陽極區II上方的金屬材料層380還進一步延伸至開口280內而接觸金屬材料層240’，因此從上視方向來看陽極電極A未被陰極電極C所圍繞。換句話說，第5A及5B圖中的二極體元件之陽極電極A除了包括第一陽極區I、第二陽極區II以及第三陽極區III之外，還包括金屬材料層240’以及自第一陽極區I及第二陽極區II延伸至金屬材料層240’的金屬材料層380。此時，第三陽極區III僅設置於鄰近陰極區240/陰極電極C的一側。再者，金屬材料層240’的材料可選擇性相同於陰極區240的材料。一般而言，採用氮化鋁鎵/氮化鎵異質結構所製作的蕭基二極體雖然具有高崩潰電壓及高電流，卻具有導通電壓過大的問題。
根據本發明上述實施例，陽極區至少區分為主要電流導通之第一陽極區I及分散電場之第二陽極區II，其中利用蝕刻的方式所製作出的第一陽極區I，能夠使得導通電壓降低且減少陽極電容，如此一來二極體元件的切換速度增加亦減少切換損耗。雖然利用蝕刻的方式所製作出的第一陽極區I易使漏電流上升，然而在本發明上述實施例中，進一步將具有高能障區320的第二陽極區II鄰接且環繞第一陽極區I，此高能障區320能夠阻擋漏電流，或是透過降低其下方的二維電子氣的濃度使得第一陽極區I的邊緣電場能夠有效分散，進而達到降低漏電流以及提升崩潰電壓之效果，因此可提升蕭基二極體元件的性能。
以下配合第1A至1H圖說明根據本發明一實施例之二極體元件的製造方法，其中第1A至1H圖係繪示出根據本發明一實施例之二極體元件的製造方法的剖面示意圖。
請參照第1A圖，提供一基底100，並於基底100上形成一緩衝層120。在本實施例中，基底100可包括矽(例如，矽(111))、氮化鎵、碳化矽、藍寶石或其他適合的基底。再者，緩衝層120可包括氮化鋁、氮化鋁鎵、其組合或其他適合的材料。
接著，在緩衝層120上成長III-N化合物材料層。在本實施例中，III-N化合物材料層包括由下往上依序堆疊的第一III-N化合物層140、第四III-N化合物層160、第二III-N化合物層180及第三III-N化合物層200。在其他實施例中，III-N化合物材料層也可僅包括第一III-N化合物層140、第二III-N化合物 層180及第三III-N化合物層200，而不包括第四III-N化合物層160，如第2圖所示。在本實施例中，第一III-N化合物層140可包括GaN、AlGaN或其他適合的III-N化合物材料，第二III-N化合物層180可包括AlGaN、AlInN、AlInGaN或其他適合的III-N化合物材料，第三III-N化合物層200可包括GaN或AlN或其他適合的III-N化合物材料，且第四III-N化合物層160可包括AlN或其他適合的III-N化合物材料。在本實施例中，III-N化合物材料層具有二維電子氣150位於其中，以作為二極體元件的通道區。二維電子氣150位於第一III-N化合物層140內且鄰近於第一III-N化合物層140與第二III-N化合物層180之間的界面。
接著，請參照第1B圖，以隔離區220定義出主動區，使得多個元件之間彼此獨立(為了簡化圖式，第1A至1H圖中僅繪示出單一主動區)。舉例來說，可先利用沉積製程(例如，旋轉塗佈製程)形成光阻作為蝕刻遮罩層，之後進行微影製程定義出主動區的圖案，再進行乾蝕刻製程(例如，電漿蝕刻製程)，進而形成開口以構成隔離區220。由開口構成的隔離區220環繞III-N化合物材料層，並露出部分的緩衝層120。在其他實施例中，可採用離子佈植製程在III-N化合物材料層內形成隔離區220，此時隔離區220由植入電荷離子的III-N化合物材料所構成，因此隔離區220的上表面與主動區的III-N化合物材料層的上表面共平面。
請參照第1C圖，在III-N化合物材料層的第三III-N化合物層200上形成陰極區240。舉例來說，可先利用沉積製程(例如，旋轉塗佈製程或其他適合的製程)形成光阻遮罩層，之 後進行微影製程定義出陰極區240的圖案，再進行蒸鍍製程或其他適合的製程形成陰極區240的材料層。接著，去除光阻遮罩層，並進行快速退火(rapid thermal annealing，RTA)製程，進而形成陰極區240。在本實施例中，陰極區240由Ti/Al/Ni/Au的複合結構或其他適合的金屬材料所構成，且包括歐姆金屬。
請參照第1D圖，可透過沉積製程(例如，電漿增強化學氣相沉積(plasma-enhanced chemical vapor deposition，PECVD)製程或其他適合的製程)，在陰極區240及III-N化合物材料層的第三III-N化合物層200上順應性形成一介電層260，介電層260順應性延伸至隔離區220的側壁及底部，因而覆蓋且接觸露出的緩衝層120。在本實施例中，介電層260可由單層或多層結構所構成，例如介電層260可包括SiO2、Si3N4、Al2O3、HfO2、前述之組合或其他適合的介電材料。介電層260能夠避免二極體元件氧化而影響電性。
請參照第1E圖，透過電漿處理(例如，電漿蝕刻製程)，在介電層260內形成對應於陰極區240的開口280及位於開口280之間的開口300，並在開口300下方的第二III-N化合物層180內形成高能障區320。開口280露出陰極區240的一部分，而開口300自介電層260的上表面延伸至第二III-N化合物層180內。高能障區320自開口300的底部向下延伸，但未延伸至第四III-N化合物層160及第一III-N化合物層140內，因此高能障區320的底部位於第二III-N化合物層180中。在本實施例中，高能障區320由植入負電荷離子材料(例如，鹵素原子)的III-N化合物材料所構成。舉例來說，上述鹵素原子可為氟、氯或其他適 合的鹵素原子。
在本實施例中，介電層260的開口300向下延伸至第二III-N化合物層180內，使得高能障區320的頂部位於第二III-N化合物層180內。在其他實施例中，介電層260的開口300底部可僅延伸至第三III-N化合物層200內，使得高能障區320的頂部位於第三III-N化合物層200內，如第2圖所示。
請參照第1F圖，在高能障區320內形成開口340，開口340自開口300的底部向下延伸至穿透第四III-N化合物層160，並延伸至第一III-N化合物層140內。舉例來說，可先利用沉積製程(例如，旋轉塗佈製程)形成光阻作為蝕刻遮罩層，之後進行微影製程定義出開口340的圖案，再進行乾蝕刻製程(例如，電漿蝕刻製程)，進而形成開口340。在本實施例中，開口340的底部位於二維電子氣150下方，且高能障區320環繞開口340。
請參照第1G圖，在介電層260上形成一金屬材料層360，並將開口300及開口340填滿。舉例來說，先利用沉積製程(例如，旋轉塗佈製程或其他適合的製程)形成光阻遮罩層，之後進行微影製程定義出圖案，再透過蒸鍍製程或其他適合的製程形成金屬材料層360，後續去除光阻遮罩層。在本實施例中，金屬材料層360包括Ni/Au的複合結構或其他適合的金屬材料。
金屬材料層360及高能障區320構成二極體元件的陽極區，其根據功能性大致區分為第一陽極區I、第二陽極區II及第三陽極區III，第一陽極區I包括蕭基金屬且為主要電流導 通之電極區域，第二陽極區II至少包括高能障材料以有效分散陽極的邊緣電場，而第三陽極區III作為場板區域，用於加強分散電場。
具體而言，第一陽極區I由從開口340的底部垂直地向上延伸至介電層260上方的金屬材料層360所構成，換句話說，第一陽極區I自介電層260上方的金屬材料層360頂部垂直地向下延伸至第一III-N化合物層140內，且第一陽極區I的底部位於二維電子氣(即，通道區)下方。再者，第二陽極區II由高能障區320以及從高能障區320的頂部垂直地向上延伸至介電層260上方的金屬材料層360所構成，換句話說，第二陽極區II自介電層260上方垂直地向下延伸至第二III-N化合物層180內，且第二陽極區II的底部位於第二III-N化合物層180中，由於第二陽極區II未延伸至第一III-N化合物層140及第四III-N化合物層160內，因此可避免影響導通電壓。第三陽極區III則由第一陽極區I及第二陽極區II之外的金屬材料層360所構成，且第三陽極區III完全位於介電層260上方，而未延伸至介電層260的開口300內。
在本實施例中，利用蝕刻的方式製作第一陽極區I，且亦利用蝕刻的方式製作第二陽極區II中高能障區320之外的區域，因此可有效降低二極體元件的導通電壓。再者，從上視方向來看，第二陽極區II環繞第一陽極區I，且第三陽極區III環繞第二陽極區II及第一陽極區I。
在本實施例中，第二陽極區II內的高能障區320鄰接第一陽極區I的側壁，且高能障區320僅局部覆蓋第一陽極區 I的側壁，而露出第一陽極區I的側壁鄰近於二維電子氣(通道區)的一部份。再者，高能障區320露出第一陽極區I的側壁位於第三III-N化合物層200上方的一部分。在本實施例中，透過相同製程步驟同時形成第一陽極區I、第二陽極區II及第三陽極區III，然而在其他實施例中，也可透過不同製程步驟分別形成第一陽極區I、第二陽極區II及第三陽極區III，因此第一陽極區I的材料可選擇性相同或不同於第二陽極區II及/或第三陽極區III的材料。
在本實施例中，二極體元件的陽極區由第一陽極區I、第二陽極區II及第三陽極區III所構成，然而陽極區也可僅由第一陽極區I及第二陽極區II所構成，而不包括第三陽極區III。舉例來說，可僅將金屬材料層360填入開口300及開口340，而未將金屬材料層360自開口300延伸至介電層260的上表面，如第4圖所示。
請參照第1H圖，在金屬材料層360以及介電層260上形成一金屬材料層380，並填滿介電層260的開口280，以在陰極區240、第一陽極區I及第二陽極區II上形成二極體元件用以外部電性連接的電極。舉例來說，先利用沉積製程(例如，旋轉塗佈製程或其他適合的製程)形成光阻遮罩層，之後進行微影製程定義出圖案，再透過蒸鍍製程或其他適合的製程形成金屬材料層380，後續去除光阻遮罩層。在本實施例中，金屬材料層380包括Ti/Au或Ti/Al的複合結構或其他適合的金屬材料。
在上述第1A至1H圖所示的製造方法中，採用電漿 蝕刻製程，在介電層260內形成開口280及開口300，並同時在開口300下方的III-N化合物材料層內植入鹵素原子(例如，氟、氯或其他適合的鹵素原子)，進而形成高能障區320。此時，高能障區320的頂部至少位於第三III-N化合物層200的上表面下方，例如高能障區320的頂部位於第三III-N化合物層200或第二III-N化合物層180內。
在另一實施例中，可採用其他適合的蝕刻製程，先在介電層260內形成開口280及開口300，接著再進行離子佈植(ion implantation)製程，將鹵素原子(例如，氟、氯或其他適合的鹵素原子)植入開口300下方的III-N化合物材料層的內部，進而形成高能障區320。此時，高能障區320的頂部與第三III-N化合物層200的上表面共平面，如第3或4圖所示。
又另一實施例中，可採用適合的蝕刻製程，先在介電層260內形成開口280及開口300，接著再進行氧化製程，將開口300下方的第二III-N化合物層180及第三III-N化合物層200氧化，進而形成由III族氧化物所構成的高能障區320。此時，高能障區320的頂部與第三III-N化合物層200的上表面共平面，亦如第3或4圖所示。然而在其他實施例中，由III族氧化物所構成的高能障區320的頂部可選擇性低於第三III-N化合物層200的上表面。
在其他實施例中，可採用適合的蝕刻製程，先在介電層260內形成開口280及開口300，其中開口300進一步穿過第三III-N化合物層200而延伸至第二III-N化合物層180內。接著，進行沉積製程，在開口300內填入絕緣材料(例如，SiO2、 Si3N4、Al2O3、AlON或其他適合的絕緣材料)，進而形成由絕緣材料所構成的高能障區320。
當上述絕緣材料僅局部填入位於第二III-N化合物層180內的開口300時，高能障區320的頂部低於第二III-N化合物層180的上表面，如第1H圖所示。當上述絕緣材料填滿位於第二III-N化合物層180內的開口300而未填滿位於第三III-N化合物層200內的開口300時，高能障區320的頂部低於第三III-N化合物層200的上表面，如第2圖所示。當上述絕緣材料填滿位於第二III-N化合物層180以及第三III-N化合物層200內的開口300時，高能障區320的頂部與第三III-N化合物層200的上表面共平面，如第3或4圖所示。另外，上述絕緣材料也可選擇性突出於第三III-N化合物層200的上表面，亦即高能障區320的頂部高於第三III-N化合物層200的上表面。
在上述第1A至1H圖及第2至4圖所示的製造方法中，透過沉積及微影製程形成圖案化的光阻，接著透過蒸鍍製程或其他適合的製程形成金屬材料層380，因而在金屬材料層360以及介電層260上形成圖案化的金屬材料層380，此圖案化的金屬材料層380在陰極區240與第一陽極區I及第二陽極區II上形成各自獨立的電極，如第1I圖中的陰極電極C及陽極電極A所示。在其他實施例中，如第5A及5B圖所示，採用上述相同製程形成圖案化的金屬材料層380，而一部分的金屬材料層380自第一陽極區I及第二陽極區II上方延伸至開口280內而接觸金屬材料層240’，但與陰極區240正上方另一部分的金屬材料層380互相分離且各自獨立，因此在第5A及5B圖中，二極體元件 之陽極電極A除了包括第一陽極區I、第二陽極區II以及第三陽極區III之外，還包括金屬材料層240’以及將金屬材料層240’與第一陽極區I及第二陽極區II互相電性連接的金屬材料層380。此時，第三陽極區III僅形成於鄰近陰極區240/陰極電極C的一側。再者，形成金屬材料層240’的方法及步驟可選擇性相同於形成陰極區240的方法及步驟。
根據本發明上述各種實施例，透過電漿蝕刻製程或是透過蝕刻製程配合離子佈植製程、氧化製程或沉積製程，而形成二極體元件的陽極區(包括第一陽極區I及第二陽極區II)，不僅能夠降低導通電壓且減少陽極電容進而增加切換速度及減少切換損耗，還能夠同時藉由陽極區內的高能障區阻擋漏電流或分散電場進而解決漏電流過大的問題。因此，本發明上述各種實施例可利用簡單的製程步驟有效提升蕭基二極體元件的品質及性能。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可更動與組合上述各種實施例。
100‧‧‧基底
120‧‧‧緩衝層
140‧‧‧第一III-N化合物層
150‧‧‧二維電子氣
160‧‧‧第四III-N化合物層
180‧‧‧第二III-N化合物層
200‧‧‧第三III-N化合物層
220‧‧‧隔離區
240‧‧‧陰極區
260‧‧‧介電層
280‧‧‧開口
300‧‧‧開口
320‧‧‧高能障區
340‧‧‧開口
360‧‧‧金屬材料層
380‧‧‧金屬材料層
I‧‧‧第一陽極區
II‧‧‧第二陽極區
III‧‧‧第三陽極區

Claims (22)

  1. 一種二極體元件，包括：一III-N化合物材料層，具有一通道區位於其中；一陰極區，位於該III-N化合物材料層上；一第一陽極區，位於該III-N化合物材料層上，且延伸至該III-N化合物材料層內，其中該第一陽極區的一底部位於該通道區下方；以及一第二陽極區，位於該陰極區與該第一陽極區之間的該III-N化合物材料層上，且延伸至該III-N化合物材料層內，其中該第二陽極區包括一高能障區，該高能障區鄰接該第一陽極區的一側壁。
  2. 如申請專利範圍第1項所述之二極體元件，其中該高能障區局部覆蓋該第一陽極區的該側壁，而露出該側壁鄰近於該通道區的一部分。
  3. 如申請專利範圍第1項所述之二極體元件，其中該高能障區的一頂部位於該III-N化合物材料層內。
  4. 如申請專利範圍第1項所述之二極體元件，其中該高能障區的一頂部與該III-N化合物材料層的一上表面共平面。
  5. 如申請專利範圍第1項所述之二極體元件，其中該高能障區包括該III-N化合物材料層內的一III一N化合物材料，且該III-N化合物材料內含有鹵素原子。
  6. 如申請專利範圍第1項所述之二極體元件，其中該高能障區包括該III-N化合物材料層內的一III-N化合物材料所構成的III族氧化物。
  7. 如申請專利範圍第1項所述之二極體元件，其中該高能障區包括一絕緣材料。
  8. 如申請專利範圍第1項所述之二極體元件，更包括一第三陽極區，該第三陽極區位於該III-N化合物材料層上，其中該第二陽極區位於該第三陽極區與該第一陽極區之間。
  9. 如申請專利範圍第1項所述之二極體元件，其中該III-N化合物材料層至少包括由下往上依序堆疊的一第一III-N化合物層、一第二III-N化合物層及一第三III-N化合物層，該通道區鄰近於該第一III-N化合物層與該第二III-N化合物層之間的一界面，且其中該高能障區的一底部位於該第二III-N化合物層內。
  10. 如申請專利範圍第9項所述之二極體元件，其中該III-N化合物材料層更包括一第四III-N化合物層，該第四III-N化合物層位於該第一III-N化合物層與該第二III-N化合物層之間，且其中該高能障區露出該第一陽極區的該側壁位於該第三III-N化合物層上方的一部分。
  11. 如申請專利範圍第1項所述之二極體元件，更包括：一金屬材料層，位於該III-N化合物材料層上，且與該陰極區彼此分離；以及另一金屬材料層，自該第一陽極區及該第二陽極區延伸至該金屬材料層。
  12. 一種二極體元件的製造方法，包括：提供一III-N化合物材料層，該III-N化合物材料層具有一通道區位於其中； 在該III-N化合物材料層上形成一陰極區；在該III-N化合物材料層上形成一第一陽極區，其中該第一陽極區延伸至該III-N化合物材料層內，且該第一陽極區的一底部位於該通道區下方；以及在該陰極區與該第一陽極區之間的該III-N化合物材料層上形成一第二陽極區，其中該第二陽極區延伸至該III-N化合物材料層內，且該第二陽極區包括一高能障區，該高能障區鄰接該第一陽極區的一側壁。
  13. 如申請專利範圍第12項所述之二極體元件的製造方法，其中該高能障區局部覆蓋該第一陽極區的該側壁，而露出該側壁鄰近於該通道區的一部分。
  14. 如申請專利範圍第12項所述之二極體元件的製造方法，其中該高能障區的一頂部位於該III-N化合物材料層內。
  15. 如申請專利範圍第12項所述之二極體元件的製造方法，其中該高能障區的一頂部與該III-N化合物材料層的一上表面共平面。
  16. 如申請專利範圍第12項所述之二極體元件的製造方法，其中在該III-N化合物材料層內的一III-N化合物材料中植入鹵素原子而形成該高能障區。
  17. 如申請專利範圍第12項所述之二極體元件的製造方法，其中將該III-N化合物材料層內的一III-N化合物材料氧化成III族氧化物而形成該高能障區。
  18. 如申請專利範圍第12項所述之二極體元件的製造方法，其中該高能障區包括一絕緣材料。
  19. 如申請專利範圍第12項所述之二極體元件的製造方法，更包括在該III-N化合物材料層上形成一第三陽極區，其中該第二陽極區位於該第三陽極區與該第一陽極區之間。
  20. 如申請專利範圍第12項所述之二極體元件的製造方法，其中該III-N化合物材料層至少包括由下往上依序堆疊的一第一III-N化合物層、一第二III-N化合物層及一第三III-N化合物層，該通道區鄰近於該第一III-N化合物層與該第二III-N化合物層之間的一界面，且其中該高能障區的一底部位於該第二III-N化合物層內。
  21. 如申請專利範圍第20項所述之二極體元件的製造方法，其中該III-N化合物材料層更包括一第四III-N化合物層，該第四III-N化合物層位於該第一III-N化合物層與該第二III-N化合物層之間，且其中該高能障區露出該第一陽極區的該側壁位於該第三III-N化合物層上方的一部分。
  22. 如申請專利範圍第12項所述之二極體元件的製造方法，更包括：在該III-N化合物材料層上形成一金屬材料層，其中該金屬材料層與該陰極區彼此分離；以及形成另一金屬材料層，自該第一陽極區及該第二陽極區延伸至該金屬材料層。
TW104113164A 2015-04-24 2015-04-24 Diode device and method for forming the same TWI560890B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW104113164A TWI560890B (en) 2015-04-24 2015-04-24 Diode device and method for forming the same
US15/040,539 US9640672B2 (en) 2015-04-24 2016-02-10 Diode device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104113164A TWI560890B (en) 2015-04-24 2015-04-24 Diode device and method for forming the same

Publications (2)

Publication Number Publication Date
TW201639180A true TW201639180A (zh) 2016-11-01
TWI560890B TWI560890B (en) 2016-12-01

Family

ID=57148012

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104113164A TWI560890B (en) 2015-04-24 2015-04-24 Diode device and method for forming the same

Country Status (2)

Country Link
US (1) US9640672B2 (zh)
TW (1) TWI560890B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101878931B1 (ko) * 2015-06-23 2018-07-17 한국전자통신연구원 반도체 소자 및 그 제조 방법
US11552075B2 (en) * 2018-09-29 2023-01-10 Intel Corporation Group III-nitride (III-N) devices and methods of fabrication
CN110718591B (zh) * 2019-11-12 2022-12-23 西安电子科技大学 基于凹槽型保护环结构的AlGaN/GaN肖特基势垒二极管及制作方法
CN113707727B (zh) * 2021-08-30 2023-03-28 电子科技大学 一种具有倒梯形槽的垂直GaN二极管

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5612567A (en) * 1996-05-13 1997-03-18 North Carolina State University Schottky barrier rectifiers and methods of forming same
EP1131842A2 (en) * 1998-11-20 2001-09-12 The Regents Of The University Of California High-efficiency heterostructure thermionic coolers
EP2111640B1 (en) * 2007-01-22 2019-05-08 Cree, Inc. Fault tolerant light emitter and method of fabricating the same
US8076699B2 (en) * 2008-04-02 2011-12-13 The Hong Kong Univ. Of Science And Technology Integrated HEMT and lateral field-effect rectifier combinations, methods, and systems
TWI452676B (zh) * 2012-03-16 2014-09-11 Univ Nat Central A semiconductor element with a high breakdown voltage

Also Published As

Publication number Publication date
TWI560890B (en) 2016-12-01
US20160315204A1 (en) 2016-10-27
US9640672B2 (en) 2017-05-02

Similar Documents

Publication Publication Date Title
US9887268B2 (en) Capacitively-coupled field-plate structures for semiconductor devices
CN105938799B (zh) 半导体器件的制造方法和半导体器件
TWI767726B (zh) 改良之氮化鎵結構
JP6280796B2 (ja) ショットキーダイオードおよび高電子移動度トランジスタを備えた半導体デバイスの製造方法
US9768257B2 (en) Semiconductor device
TWI809333B (zh) 具有改良汲極存取區域的三族氮化物電晶體
TWI722166B (zh) 高電子遷移率電晶體
TWI736600B (zh) 高電子遷移率電晶體
KR20120048244A (ko) Ｅ-모드를 갖는 고 전자 이동도 트랜지스터 및 그 제조방법
JP2015065241A (ja) 半導体装置の製造方法および半導体装置
TWI725433B (zh) 半導體裝置的製作方法
US11695052B2 (en) III-Nitride transistor with a cap layer for RF operation
EP3539159A1 (en) Semiconductor devices with multiple channels and three-dimensional electrodes
US9640672B2 (en) Diode device and method for manufacturing the same
US20110057233A1 (en) Semiconductor component and method for manufacturing of the same
CN114556561B (zh) 基于氮化物的半导体ic芯片及其制造方法
US10153363B2 (en) Transistor having high electron mobility and method of its manufacture
TW202329461A (zh) 高電子遷移率電晶體及其製作方法
CN106158984B (zh) 二极管元件及其制造方法
JP6360239B2 (ja) 半導体装置の製造方法および半導体装置
TWI820820B (zh) 半導體裝置
JP2019040961A (ja) 窒化物半導体装置
JP7113985B2 (ja) 半導体素子及び半導体素子の製造方法
JP2022145319A (ja) 半導体装置