CN111758167B - 半导体装置和其制作方法 - Google Patents

半导体装置和其制作方法 Download PDF

Info

Publication number
CN111758167B
CN111758167B CN202080001442.1A CN202080001442A CN111758167B CN 111758167 B CN111758167 B CN 111758167B CN 202080001442 A CN202080001442 A CN 202080001442A CN 111758167 B CN111758167 B CN 111758167B
Authority
CN
China
Prior art keywords
layer
group iii
iii nitride
semiconductor device
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202080001442.1A
Other languages
English (en)
Other versions
CN111758167A (zh
Inventor
李�浩
张安邦
王剑
郑浩宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innoscience Zhuhai Technology Co Ltd
Original Assignee
Innoscience Zhuhai Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innoscience Zhuhai Technology Co Ltd filed Critical Innoscience Zhuhai Technology Co Ltd
Publication of CN111758167A publication Critical patent/CN111758167A/zh
Application granted granted Critical
Publication of CN111758167B publication Critical patent/CN111758167B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0646—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular

Abstract

本公开提供了一种半导体装置和其制作方法。所述半导体装置包含第一III族氮化物层、第二III族氮化物层、第一接触层、第二接触层、结构以及栅极层。所述第二III族氮化物层与所述第一III族氮化物层直接接触。所述第一接触层和所述第二接触层安置在所述第二III族氮化物层之上。所述结构邻近所述第一III族氮化物层和所述第二III族氮化物层的界面，并且所述结构的材料与所述第一III族氮化物层的材料或所述第二III族氮化物层的材料不同。所述栅极层安置在所述第一接触层与所述第二接触层之间。

Description

半导体装置和其制作方法
技术领域
本公开涉及一种半导体装置和其制作方法，并且更具体地涉及一种具有III族氮化物层、接触层、栅极层以及其材料与III族氮化物层的材料不同的结构的半导体装置。
背景技术
包含直接带隙半导体的组件，例如包含III-V族材料或III-V族化合物(类别：III-V族化合物)的半导体组件由于其特性而可以在各种条件或各种环境中(例如，在不同的电压和频率下)操作或工作。
半导体组件可以包含异质结双极性晶体管(HBT)、异质结场效应晶体管(HFET)、高电子迁移率晶体管(HEMT)、调制掺杂FET(MODFET)等。
发明内容
在本公开的一些实施例中，提供了一种半导体装置，所述半导体装置包含第一III族氮化物层、第二III族氮化物层、第一接触层、第二接触层、结构以及栅极层。所述第二III族氮化物层与所述第一III族氮化物层直接接触。所述第一接触层和所述第二接触层安置在所述第二III族氮化物层之上。所述结构邻近所述第一III族氮化物层和所述第二III族氮化物层的界面，并且所述结构的材料与所述第一III族氮化物层的材料或所述第二III族氮化物层的材料不同。所述栅极层安置在所述第一接触层与所述第二接触层之间。
在本公开的一些实施例中，提供了一种半导体装置，所述半导体装置包含第一III族氮化物层、第二III族氮化物层、第一接触层、第二接触层、多个结构以及栅极层。所述第二III族氮化物层与所述第一III族氮化物层直接接触。所述第一接触层和所述第二接触层安置在所述第二III族氮化物层之上。从俯视图的角度看，所述多个结构位于所述第一接触层与所述第二接触层之间，并且所述结构的材料与所述第一III族氮化物层的材料或所述第二III族氮化物层的材料不同。所述栅极层安置在所述第一接触层与所述第二接触层之间。
在本公开的一些实施例中，提供了一种用于制造半导体装置的方法。所述方法包含：形成第一III族氮化物层；形成与所述第一III族氮化物层直接接触的第二III族氮化物层；以及在所述第二III族氮化物层之上形成第一接触层和第二接触层。所述用于制造半导体装置的方法进一步包含：在邻近所述第一III族氮化物层和所述第二III族氮化物层的界面处形成结构，其中所述结构的材料与所述第一III族氮化物层的材料或所述第二III族氮化物层的材料不同；以及从俯视图的角度看，在所述第一接触层与所述第二接触层之间形成栅极层。
附图说明
当与附图一起阅读以下详细描述时，可以根据以下详细描述容易地理解本公开的各方面。应当注意的是，各种特征可能不一定按比例绘制。实际上，为了讨论的清楚起见，可以任意增大或减小各种特征的尺寸。
图1A是根据本公开的一些实施例的半导体装置的横截面视图；
图1B是根据本公开的一些实施例的半导体装置的俯视图；
图2A是根据本公开的一些实施例的半导体装置的俯视图；
图2B是根据本公开的一些实施例的沿图2A中的线C-C'的横截面视图；
图3A是根据本公开的一些实施例的半导体装置的俯视图；
图3B是根据本公开的一些实施例的半导体装置的俯视图；
图3C是根据本公开的一些实施例的半导体装置的俯视图；
图3D是根据本公开的一些实施例的半导体装置的俯视图；
图3E是根据本公开的一些实施例的半导体装置的俯视图；
图3F是根据本公开的一些实施例的半导体装置的俯视图；
图3G是根据本公开的一些实施例的半导体装置的俯视图；
图3H是根据本公开的一些实施例的半导体装置的俯视图；
图4A是根据本公开的一些实施例的半导体装置的横截面视图；
图4B是根据本公开的一些实施例的半导体装置的横截面视图；
图4C是根据本公开的一些实施例的半导体装置的横截面视图；
图4D是根据本公开的一些实施例的半导体装置的横截面视图；
图4E是根据本公开的一些实施例的半导体装置的横截面视图；
图5A是根据本公开的一些实施例的半导体装置的横截面视图；
图5B是根据本公开的一些实施例的半导体装置的横截面视图；
图5C是根据本公开的一些实施例的半导体装置的横截面视图；
图5D是根据本公开的一些实施例的半导体装置的横截面视图；
图6是根据本公开的一些实施例的半导体装置的俯视图；
图7A和7B展示了根据本公开的一些实施例的在制造半导体装置中的几种操作步骤；并且
图8展示了根据本公开的一些实施例的在制造半导体装置中的操作步骤。
具体实施方式
以下公开提供了用于实施所提供主题的不同特征的许多不同实施例或实例。下文描述了组件和布置的具体实例。当然，这些仅仅是实例并且不旨在是限制性的。在本公开中，对在第二特征之上或上形成第一特征的引用可以包含将第一特征和第二特征被形成为直接接触的实施例，并且还可以包含可以在第一特征与第二特征之间形成另外的特征使得第一特征和第二特征可以不直接接触的实施例。此外，本公开可以在各个实例中重复附图标记和/或字母。这种重复是为了简单和清晰的目的并且本身并不指示所讨论的各个实施例和/或配置之间的关系。
下文详细讨论了本公开的实施例。然而，应当理解的是，本公开提供了许多可以在各种各样的特定上下文中具体化的适用概念。所讨论的具体实施例仅是说明性的，而不限制本公开的范围。
图1A是根据本公开的一些实施例的半导体装置10的横截面视图。在一些实施例中，可以在如功率RF装置等RF装置中采用半导体装置10，但本公开不限于此。
如图1A所示，半导体装置10包含III族氮化物层111、III族氮化物层113、接触层121、接触层123、栅极层140以及结构150。
III族氮化物层111可以包含但不限于III族氮化物，例如，化合物InxAlyGa1-x-yN，其中x+y≤1。III族氮化物进一步包含但不限于例如化合物AlyGa(1-y)N，其中y≤1。例如，III族氮化物层111可以包含带隙为约3.4eV的GaN层。在一些实施例中，III族氮化物层111可以安置在衬底(图1A中未示出)上。衬底可以包含但不限于硅(Si)、掺杂Si、碳化硅(SiC)、硅化锗(SiGe)、砷化镓(GaAs)或其它半导体材料。衬底可以包含但不限于蓝宝石、绝缘体上硅(SOI)或其它合适的材料。在一些实施例中，衬底可以进一步包含掺杂区域，例如，p阱、n阱等。
III族氮化物层113与III族氮化物层111直接接触。III族氮化物层113可以包含但不限于III族氮化物，例如，化合物InxAlyGa1-x-yN，其中x+y≤1。III族氮化物进一步包含但不限于例如化合物AlyGa(1-y)N，其中y≤1。例如，III族氮化物层113可以包含带隙为约4eV的AlGaN。
在III族氮化物层111与III族氮化物层113之间，例如在III族氮化物层111和III族氮化物层113的界面处形成有异质结，并且不同氮化物的异质结的极化在邻近III族氮化物层111和III族氮化物层113的界面处形成二维电子气(2DEG)层130。在一些实施例中，2DEG层130形成于III族氮化物层111中。III族氮化物层111可以在2DEG层130中提供电子或移除其中的电子，由此控制半导体装置10的传导。
接触层121和接触层123安置在III族氮化物层113之上。在一些实施例中，接触层121可以充当漏极触点，并且接触层123可以充当源极触点。在一些实施例中，接触层121和接触层123可以包含例如但不限于导体材料。导体材料可以包含但不限于例如金属、合金、经掺杂半导体材料(例如，经掺杂晶体硅)或其它合适的导体材料。
栅极层140安置在接触层121与接触层123之间。栅极层140与接触层121被分离距离D1。栅极层140可以包含栅极金属。在一些实施例中，栅极金属可以包含例如但不限于钛(Ti)、钽(Ta)、钨(W)、铝(Al)、钴(Co)、铜(Cu)、镍(Ni)、铂(Pt)、铅(Pb)、钼(Mo)和其化合物(如但不限于氮化钛(TiN)、氮化钽(TaN)、其它导电氮化物或导电氧化物)、金属合金(如铝铜合金(Al-Cu))或其它合适的材料。在一些实施例中，2DEG层130形成于栅极层140下方，并且被预设为当栅极层140处于零偏压状态时处于接通状态。此类装置可以被称为耗尽型装置(depletion-mode device)。
从俯视图的角度看，结构150位于接触层121与接触层123之间。结构150可以邻近III族氮化物层111和III族氮化物层113的界面。结构150的材料与III族氮化物层111的材料或III族氮化物层113的材料不同。在一些实施例中，结构150的材料可以包含例如但不限于经掺杂氮化物半导体材料、经掺杂III-V族层(例如，p-GaN层)、n型多晶硅层、介电材料或其组合，其中经掺杂氮化物半导体材料具有包括He+、N+、O+、Fe+、Ar+、Kr+或其组合的掺杂剂。
根据本公开的一些实施例，结构150邻近III族氮化物层111和III族氮化物层113的应形成2DEG的界面；因此，结构150可以耗尽结构150所处的区域处的2DEG。因此，结构150可以用于产生没有电流通过的非有源区域并且在半导体装置10操作时具有相对较高的电阻。因此，利用根据一些实施例的结构150的配置，可以在邻近III族氮化物层111和III族氮化物层113的界面的某些位置处形成一或多个非有源区域，并且因此可以根据各种装置设计调整2DEG层130的形状和/或面积。另外，虽然有源区域中的2DEG产生的电流在半导体装置10内产生热量，但是结构150产生的一或多个非有源区域可以使半导体装置10的用于消散由电流产生的热量的区域增大。因此，提高了半导体装置10的散热，增加了半导体装置10的可靠性，并且相应地进一步增强了半导体装置10的性能。
在一些实施例中，结构150形成于III族氮化物层111、III族氮化物层113或两者中。例如，图1A所示的结构150形成于III族氮化物层111中。在一些实施例中，结构150与2DEG层130直接接触。根据本公开的一些实施例，结构150形成于III族氮化物层111中和/或邻近III族氮化物层111和III族氮化物层113的界面处的III族氮化物层113中，因而可以抑制在III族氮化物层111与III族氮化物层113之间的结构150所在的区域处产生异质结。因此，结构150可以约束2DEG流。
在一些实施例中，结构150与栅极层140直接接触。在一些实施例中，结构150形成于栅极层140、接触层121或两者下方。例如，图1A所示的结构150形成于栅极层140下方。
在一些实施例中，结构150具有在接触层121与接触层123之间延伸(例如，沿方向DR2延伸)的长度L2，并且结构150的长度L2等于或小于接触层121与接触层123之间的距离D2。
在一些实施例中，半导体装置10可以进一步包含场板160。从俯视图的角度看，场板160可以安置在接触层121与栅极层140之间。场板160可以包含导电材料。场板160可以处于零电势或连接到接触层121(例如，漏极触点)和/或接触层123(例如，源极触点)。在一些实施例中，场板160允许导体结构(例如，栅极层140、接触层121和接触层123)之间的电场均匀分布，提高了对电压的耐受性，并且允许电压缓慢释放，由此提高装置可靠性。在一些实施例中，结构150位于场板160下方。
在一些实施例中，半导体装置10可以进一步包含金属层221、223和321和导电通孔122、222和124。在一些实施例中，导电通孔122将接触层121电连接到金属层221，并且导电通孔222将金属层221电连接到金属层321。在一些实施例中，导电通孔124将接触层123电连接到金属层223。
图1B是根据本公开的一些实施例的半导体装置10的俯视图。在一些实施例中，图1A所示的结构可以是沿图1B中的线A-A'的横截面视图。
在一些实施例中，2DEG层130包含直接接触结构150的部分131。2DEG层130的部分131在半导体装置10的一个单元内具有沿基本上垂直于方向DR2的方向DR1的宽度W1(例如，最小宽度)。在一些实施例中，2DEG层130的部分131的宽度W1小于栅极层140在一个单元内沿方向DR1的宽度W2。在一些实施例中，2DEG层130的部分131沿方向DR1的宽度从接触层121朝向栅极层140减小，直到其达到最小宽度(例如，宽度W1)。由于2DEG层130的宽度W1位于栅极层140下方，这使栅极层140的有效栅极宽度成为宽度W1，宽度W1小于栅极层140在一个单元内的宽度W2的。2DEG层130的部分131的宽度W1可以被称为半导体装置10的一个单元内的电流宽度(或有效栅极宽度)。
根据本公开的一些实施例，利用将结构150配置成限定出小于栅极层140的宽度W2的有效栅极宽度(例如，2DEG层130的部分131的宽度W1)的设计，当半导体装置10操作时，较少量的电流流过沟道区，并且因此产生较少的热量。如此，改善了散热。
另外，根据本公开的一些实施例，利用将结构150配置成使2DEG层130的宽度从接触层121朝向栅极层140逐渐减小的设计，与具有相同有效栅极宽度的其它装置相比，半导体装置10的导通电阻减小，并且因此半导体装置10的拐点电压(knee voltage)也减小，这会增加电压操作窗口(voltage operation window)和半导体装置10的效率。
此外，在如图1B所示的一些实施例中，2DEG层130邻近接触层121(例如，漏极触点)具有沿方向DR1的最大宽度；所得的接触层121处的电阻的最小化有利于减小接触层121(例如，漏极侧)处的电场，并且在有效栅极宽度相对较小的情况下，半导体装置设置有进一步增加的跨导(trans-conductance)。
在一些实施例中，2DEG层130的部分131位于栅极层140、场板160、接触层121或其任何组合下方。例如，图1B所示的2DEG层130的部分131位于栅极层140和场板160下方。
在一些实施例中，结构150在半导体装置10的一个单元内具有沿方向DR1的宽度W4，并且结构150的宽度W4小于栅极层140在一个单元内沿方向DR1的宽度W2。在一些实施例中，结构150的宽度W4小于2DEG层130的部分131在一个单元内沿方向DR1的宽度W1。根据本公开的一些实施例，结构150的宽度W4可以被称为具有相对较高的电阻的非有源区域，2DEG层130的部分131的宽度W1可以被称为电流路径，并且小于宽度W1的宽度W4可以提供散热效果，而不会牺牲半导体装置10的期望电性能。
在一些实施例中，2DEG层130的部分131的宽度W1对结构150的宽度W4的比率为约2到约20。
根据本公开的一些实施例，2DEG层130的部分131的宽度W1对结构150的宽度W4的比率对于半导体装置10的散热和电性能至关重要。在一些实施例中，如果比率小于2，则有效栅极宽度可能太小，并且流过沟道区的电流可能不足以提供半导体装置10的令人满意的电性能。另一方面，在一些实施例中，如果比率大于20，则非有源区域可能太小而不能提供充分的散热效果。
图2A是根据本公开的一些实施例的半导体装置1的俯视图。在一些实施例中，图1B所示的结构可以是图2A的虚线框1B中的部分结构。
如图2A所示，在一些实施例中，从俯视图的角度看，半导体装置1包含接触层121与接触层123之间的多个结构150。在一些实施例中，多个结构150例如沿方向DR1配置为基本上平行于栅极层140。根据本公开的一些实施例，多个结构150配置于接触层121与接触层123之间并且沿栅极层140(也可以称为“栅极指(gate finger)”)延伸，使得本公开的多个结构150的设计可以广泛地应用于各种“栅极指型”半导体装置中。因此，行业中的现有制造工艺和结构不需要大量修改就可以采用本公开的多个结构150的设计；由此降低了制造成本，并且所述设计可以方便地应用于当前程序。
在一些实施例中，半导体装置1包含多个单元(例如，单元C1-C7和C8-C14)，并且所述多个单元配置为基本上平行于栅极层140。在一些实施例中，多个结构150位于半导体装置1的多个单元之间。在一些实施例中，多个结构150与2DEG层130直接接触。
根据本公开的一些实施例，没有电流流过的多个结构150分散在半导体装置1的多个单元之间，使得热浓度相对较低的区域(例如，结构150)分散分布(spreaddispersedly)，并且因此提高了整体多个单元的散热。
在一些实施例中，2DEG层130包含多个2DEG区域130A。多个2DEG区域130A可以配置为基本上平行于栅极层140。例如，多个2DEG区域130A可以沿方向DR1配置。在一些实施例中，结构150和2DEG区域130A沿与栅极层140基本上平行的方向DR1交错地配置。根据本公开的一些实施例，多个2DEG区域130A以分散的方式分布并且由热浓度相对较低的多个区域(例如，结构150)分离，因此分散了半导体装置1操作时产生的热量的热浓度，从而大大提高了散热效果。
在一些实施例中，如图2A所示，对应于两个相邻单元的两个结构150彼此相连接。在一些实施例中，各自对应于各个单元的多个2DEG区域130A由位于多个单元之间的多个结构150彼此分离。
在一些实施例中，半导体装置1进一步包含栅极总线340和栅极衬垫340A。在一些实施例中，栅极总线340基本上平行于栅极层140延伸，并且栅极总线340将栅极层140连接到栅极衬垫340A。在一些实施例中，半导体装置1进一步包含接触衬垫321A(例如，漏极衬垫)。在一些实施例中，金属层321连接到接触衬垫321A。
图2B是根据本公开的一些实施例的沿图2A中的线C-C'的横截面视图。
如图2B所示，在一些实施例中，2DEG层130的部分131与结构150直接接触，并且结构150配置为基本上平行于栅极层140并且在所述栅极层下方。在一些实施例中，2DEG区域130A由结构150彼此分离。
图3A是根据本公开的一些实施例的半导体装置10A的俯视图。半导体装置10A的结构类似于图1A和/或图1B所示的半导体装置10的结构，除了结构150位于接触层121下方之外。根据本公开的一些实施例，2DEG层130的部分131邻近栅极层140具有沿方向DR1的最大宽度，并且因此所得的栅极层140处的电阻的最小化有利于减小栅极层140处的电场。
图3B是根据本公开的一些实施例的半导体装置10B的俯视图。半导体装置10B的结构类似于图1A和/或图1B所示的半导体装置10的结构，除了结构150包含分别位于栅极层140和接触层121下方的部分150A和150B之外。
在一些实施例中，半导体装置10B的一个单元内的部分150A和150B由2DEG层130的部分131彼此分离。在一些实施例中，半导体装置10B的一个单元内的部分150A和150B具有沿方向DR2的总长度L2。在一些实施例中，部分150A具有沿方向DR1的宽度W1A，部分150B具有沿方向DR1的宽度W1B，并且宽度W1A和W1B小于栅极层140的宽度W2。在一些实施例中，部分150A的宽度W1A可以与部分150B的宽度W1B相同或不同。
图3C是根据本公开的一些实施例的半导体装置10C的俯视图。半导体装置10C的结构类似于图3B所示的半导体装置10B的结构，除了结构150的位于栅极层140下方的部分连接到结构150的位于接触层121下方的部分之外。
图3D是根据本公开的一些实施例的半导体装置10D的俯视图。半导体装置10D的结构类似于图1A和/或图1B所示的半导体装置10的结构，除了2DEG层130进一步包含连接到部分131的部分133之外。
在一些实施例中，2DEG层130的部分133具有沿方向DR1的宽度W3，并且部分133的宽度W3基本上等于栅极层140的宽度W2。在一些实施例中，部分133具有沿方向DR2延伸的长度L1，并且部分133的长度L1小于接触层121与栅极层140之间的距离D1。根据本公开的一些实施例，邻近接触层121(例如，漏极侧)的部分133具有相对较大面积的设计可以减小漂移区中的导通电阻并且增加半导体装置10D的击穿电压。
在一些实施例中，2DEG层130的部分133位于接触层121下方。在一些实施例中，结构150位于栅极层140下方。
图3E是根据本公开的一些实施例的半导体装置10E的俯视图。半导体装置10E的结构类似于图3D所示的半导体装置10D的结构，除了结构150位于接触层121下方之外。在一些实施例中，2DEG层130的部分133位于栅极层140下方。
根据本公开的一些实施例，邻近栅极层140的部分133具有相对较大面积的设计可以增加半导体装置10E的击穿电压。另外，根据本公开的一些实施例，2DEG层130的部分133在邻近栅极层140处具有沿方向DR1的最大宽度，并且因此所得的栅极层140处的电阻的最小化有利于减小栅极层140处的电场。
图3F是根据本公开的一些实施例的半导体装置10F的俯视图。半导体装置10F的结构类似于图3B所示的半导体装置10B的结构，除了2DEG层130进一步包含连接到部分131的部分133，并且半导体装置10F的一个单元内的部分150A和150B由2DEG层130的部分133彼此分离之外。在一些实施例中，在半导体装置10F的一个单元内沿方向DR2的部分150A的长度L2a和部分150B的长度L2b的总和等于或小于接触层121与接触层123之间的距离D2。根据本公开的一些实施例，部分133具有相对较大面积的设计可以增加半导体装置10F的击穿电压。
图3G是根据本公开的一些实施例的半导体装置10A1的俯视图。半导体装置10A1的结构类似于图3A所示的半导体装置10A的结构，除了结构150进一步在接触层121下方延伸之外。
图3H是根据本公开的一些实施例的半导体装置10D1的俯视图。半导体装置10D1的结构类似于图3D所示的半导体装置10D的结构，除了结构150进一步在接触层123下方延伸之外。在一些实施例中，结构150可以进一步在金属层223下方延伸。在一些实施例中，结构150可以进一步在接触层121和接触层123下方延伸。
图4A是根据本公开的一些实施例的半导体装置10G的横截面视图。半导体装置10G的结构类似于图1A所示的半导体装置10的结构，除了结构150形成于III族氮化物层113中之外。
图4B是根据本公开的一些实施例的半导体装置10H的横截面视图。半导体装置10H的结构类似于图1A所示的半导体装置10的结构，除了结构150形成于III族氮化物层111和III族氮化物层113中之外。在一些实施例中，结构150的底部部分嵌入在2DEG层130中。根据本公开的一些实施例，结构150具有相对较小的厚度并且可以不穿透2DEG层130；即，在结构150所处的区域处，2DEG可能不充分地耗尽。利用结构150的这种配置，根据本公开的一些实施例，根据各种装置设计，半导体装置的散热效果和2DEG层130内的电流量可以达到一定的平衡。
图4C是根据本公开的一些实施例的半导体装置10I的横截面视图。半导体装置10I的结构类似于图4B所示的半导体装置10H的结构，除了结构150穿过2DEG层130之外。
图4D是根据本公开的一些实施例的半导体装置10J的横截面视图。半导体装置10J的结构类似于图4C所示的半导体装置10I的结构，除了结构150比2DEG层130穿透得更深之外。在一些实施例中，结构150的厚度T1大于接触层121与2DEG层130的下边界之间的距离D3。
图4E是根据本公开的一些实施例的半导体装置10K的横截面视图。半导体装置10K的结构类似于图4D所示的半导体装置10J的结构，除了结构150的一部分位于接触层121和/或接触层123下方之外。
图5A是根据本公开的一些实施例的半导体装置10L的横截面视图。在一些实施例中，图5A所示的结构可以是沿图1B中的线B-B'的横截面视图。
如图5A所示，在一些实施例中，结构150形成于III族氮化物层111和III族氮化物层113中。在一些实施例中，结构150的底部部分嵌入在2DEG层130中。
图5B是根据本公开的一些实施例的半导体装置10M的横截面视图。半导体装置10M的结构类似于图5A所示的半导体装置10L的结构，除了结构150穿过2DEG层130之外。
图5C是根据本公开的一些实施例的半导体装置10N的横截面视图。半导体装置10N的结构类似于图5B所示的半导体装置10M的结构，除了结构150比2DEG层130穿透得更深之外。在一些实施例中，结构150的厚度T1大于栅极层140与2DEG层130的下边界之间的距离D4。
图5D是根据本公开的一些实施例的半导体装置10P的横截面视图。半导体装置10P的结构类似于图5B所示的半导体装置10M的结构，除了结构150包含层151和153之外。
在一些实施例中，层151为经掺杂III-V族层(例如，p-GaN层)，并且层153为介电层。层151可以由极性与III族氮化物层113的极性相反的一或多种材料形成，使得无法在III族氮化物层111与层151之间形成异质结，从而产生非有源区域。在一些实施例中，栅极层140与III族氮化物层113和层153直接接触。在一些实施例中，栅极层140通过层153(例如，介电层)与层151(例如，p-GaN层)隔离。
图6是根据本公开的一些实施例的半导体装置2的俯视图。在一些实施例中，图2A所示的结构可以是包含在图6所示的结构中的部分结构。
如图6所示，在一些实施例中，半导体装置2包含多个单元(例如，单元C1-C11等)，并且所述多个单元配置为基本上平行于栅极层140。在一些实施例中，多个结构150例如沿方向DR1配置为基本上平行于栅极层140。在一些实施例中，多个结构150位于半导体装置2的多个单元之间。
在一些实施例中，半导体装置2进一步包含接触总线323和接触插头423。在一些实施例中，接触总线323可以充当源极接触总线，并且接触插头423可以充当源极接触插头。在一些实施例中，接触总线323基本上垂直于栅极层140延伸。在一些实施例中，接触总线323将金属层223彼此连接。在一些实施例中，金属层223将接触层123连接到接触插头423。
图7A和7B展示了根据本公开的一些实施例的在制造半导体装置中的几种操作步骤。尽管图7A和7B描绘了用于制作半导体装置10I的几种操作步骤，但是还可以使用类似的操作步骤来制作半导体装置10、10A、10B、10C、10D、10E、10F、10G、10H、10J、10K、10L、10M、10N、10P、1或2。
参考图7A，在衬底(图中未示出)上形成III族氮化物层111，并且在III族氮化物层111上形成与其直接接触的III族氮化物层113。在一些实施例中，III族氮化物层111和113通过外延生长形成。由于在III族氮化物层111与III族氮化物层113之间，例如在III族氮化物层111和III族氮化物层113的界面处形成有异质结，所以邻近III族氮化物层111和III族氮化物层113的界面形成有2DEG层730。
参考图7B，在邻近III族氮化物层111和III族氮化物层113的界面处形成结构150。在一些实施例中，结构150通过例如以下形成：对III族氮化物层113的至少一部分执行注入工艺，以在III族氮化物层113中形成结构150。在一些实施例中，结构150通过例如以下形成：对III族氮化物层111的一部分和III族氮化物层113的一部分执行注入工艺，以在III族氮化物层111和113中形成结构150。
接下来，参考图4C，在III族氮化物层113之上形成接触层121和123。在一些实施例中，接触层121和123可以在形成结构150之前或之后形成。
接下来，仍参考图4C，从俯视图的角度看，在接触层121与接触层123之间形成栅极层140。在一些实施例中，接触层121和123以及栅极层140可以通过物理气相沉积(PVD)、化学气相沉积(CVD)、原子层沉积(ALD)、电镀和/或其它合适的沉积步骤形成。
接下来，仍参考图4C，然后在接触层121与接触层123之间形成场板160。场板160可以通过例如沉积导电材料并且然后通过蚀刻图案化导电材料来形成。然后，在接触层121和123之上形成导电通孔122和124，在导电通孔122和124之上形成金属层221和223，在金属层221之上形成导电通孔222，并且在导电通孔222之上形成金属层321。在一些实施例中，在金属层221、223和321与导电通孔122、222和124之间形成有一或多个介电层。金属层221、223和321可以通过例如沉积导电材料并且然后通过蚀刻图案化导电材料来各自独立地形成。导电通孔122、222和124可以通过例如以下各自独立地形成：沉积介电材料、通过蚀刻移除介电材料的一部分以形成通孔以及然后在通孔中填充导电材料。
根据本公开的一些其它实施例，参考图7A-7B，可以通过限定预定区域并且将不同浓度的铝源施加在预定区域和在III族氮化物层113的形成工艺中的剩余区域上，而使得结构150与形成III族氮化物层113原位(in-situ)形成。预定区域可以具有不适于在III族氮化物层111与III族氮化物层113之间产生异质结的铝浓度，从而形成结构150。
图8展示了根据本公开的一些实施例的在制造半导体装置10P中的操作步骤。尽管图8描绘了用于制作半导体装置10P的几种操作步骤，但是还可以使用类似的操作步骤来制作半导体装置10、10A、10B、10C、10D、10E、10F、10G、10H、10I、10J、10K、10L、10M、10N、1或2。
参考图7A，形成在III族氮化物层111与III族氮化物层113之间具有2DEG层730的III族氮化物层111和113。
参考图8，移除III族氮化物层113的至少一部分以在III族氮化物层113中形成凹部710。在一些实施例中，移除III族氮化物层111的一部分和III族氮化物层113的一部分以在III族氮化物层111和113中形成凹部710。
在一些实施例中，III族氮化物层113的所述部分通过例如蚀刻步骤移除，并且蚀刻步骤可以通过干法蚀刻、湿法蚀刻或干法蚀刻和湿法蚀刻的组合来执行。在一些实施例中，III族氮化物层111和113的所述部分通过例如一或多个蚀刻步骤移除，并且所述一或多个蚀刻步骤可以通过干法蚀刻、湿法蚀刻或干法蚀刻和湿法蚀刻的组合来执行。在一些实施例中，III族氮化物层113的所述部分和III族氮化物层111的所述部分可以通过同一蚀刻步骤或使用不同的蚀刻剂的单独的蚀刻步骤来移除。
接下来，参考图5D，在凹部710中形成经掺杂III-V族材料(例如，p-GaN材料)以形成层151，并且在层153上形成介电材料以形成介电层153。在一些实施例中，层151通过例如物理气相沉积(PVD)、化学气相沉积(CVD)、原子层沉积(ALD)、电镀和/或其它合适的沉积步骤形成。在一些实施例中，层153通过以下沉积：CVD、高密度等离子体(HDP)CVD、旋涂、溅射等。然后，可以通过化学机械平坦化(CMP)来处理层153的表面。
接下来，参考图5D，在III族氮化物层113之上形成接触层121和123。在一些实施例中，接触层121和123可以在形成结构150之前或之后形成。
接下来，仍参考图5D，在III族氮化物层113和结构150的层153之上形成栅极层140。在一些实施例中，栅极层140可以通过PVD、CVD、ALD、电镀和/或其它合适的沉积步骤形成。
根据本公开的一些其它实施例，参考图8，在形成凹部710之后，可以在凹部710中形成各种合适的材料以形成结构150。在一些实施例中，在凹部710中形成n型多晶硅层以形成结构150。在一些其它实施例中，在凹部710中形成介电材料以形成结构150。
在本文中可以为了便于描述而使用本文所用的如“之下”、“下面”、“上方”、“上部”、“下部”、“左侧”、“右侧”等空间相对术语来描述如附图所示的一个元件或特征与另一或多个元件或特征的关系。除了在附图中描绘的朝向之外，空间相对术语还旨在涵盖装置在使用时或操作时的不同朝向。可以以其它方式朝向设备(旋转90度或处于其它朝向)，并且同样可以以相应的方式解释本文中使用的空间相对描述语。应理解，当元件被称为“连接到”或“耦接到”另一元件时，其可以直接连接到或耦接到另一元件，或者可以存在中间元件。
如本文所使用的，术语“大约”、“基本上”、“基本”和“约”用于描述和解释小的变化。当结合事件或情形使用时，所述术语可以指代事件或情形精确发生的实例以及事件或情形接近发生的实例。如本文关于给定值或范围所使用的，术语“约”总体上意指处于给定值或范围的±10％、±5％、±1％或±0.5％内。本文中可以将范围表示为一个端点到另一个端点或介于两个端点之间。本文公开的所有范围都包含端点，除非另外指明。术语“基本上共面”可以指两个表面沿同一平面定位的位置差处于数微米(μm)内，如沿同一平面定位的位置差处于10μm内、5μm内、1μm内或0.5μm内。当将数值或特性称为“基本上”相同时，所述术语可以指处于所述值的平均值的±10％、±5％、±1％或±0.5％内的值。
前述内容概述了几个实施例的特征和本公开的详细方面。本公开中描述的实施例可以容易地用作设计或修改其它工艺和结构以便于实施相同或类似目的和/或实现本文介绍的实施例的相同或类似优点的基础。此类等同构造不背离本公开的精神和范围，并且在不背离本公开的精神和范围的情况下，可以作出各种改变、替代和变更。

Claims (22)

1.一种半导体装置，其包括：
第一III族氮化物层；
第二III族氮化物层，所述第二III族氮化物层与所述第一III族氮化物层直接接触；
第一接触层和第二接触层，所述第一接触层和所述第二接触层安置在所述第二III族氮化物层之上；
结构，所述结构邻近所述第一III族氮化物层和所述第二III族氮化物层的界面，其中所述结构的材料与所述第一III族氮化物层的材料或所述第二III族氮化物层的材料不同；以及
栅极层，所述栅极层安置在所述第一接触层与所述第二接触层之间；
其中，所述第一III族氮化物层和所述第二III族氮化物层形成邻近所述第一III族氮化物层和所述第二III族氮化物层的界面的2DEG层，其中所述结构与所述2DEG层直接接触；
所述2DEG层包括直接接触所述结构的第一部分，所述第一部分具有沿第一方向的宽度；
所述结构在所述半导体装置的一个单元内具有沿所述第一方向的宽度，并且所述结构的所述宽度小于所述2DEG层的所述第一部分的所述宽度；
所述2DEG层沿所述第一方向的宽度自所述第一接触层朝向所述栅极层的方向逐渐缩减；
所述2DEG层被预设为当所述栅极层处于零偏压状态时处于接通状态。
2.根据权利要求1所述的半导体装置，其中所述结构位于所述栅极层、所述第一接触层或两者下方。
3.根据权利要求1所述的半导体装置，其中从俯视图的角度看，所述结构位于所述第一接触层与所述第二接触层之间。
4.根据权利要求1所述的半导体装置，其中所述结构在所述第一接触层、所述第二接触层或两者下方延伸。
5.根据权利要求1所述的半导体装置，其中所述结构在所述半导体装置的一个单元内具有沿第一方向的宽度，并且所述结构的所述宽度小于所述栅极层沿所述第一方向的宽度。
6.根据权利要求1所述的半导体装置，其中所述结构具有在所述第一接触层与所述第二接触层之间延伸的长度，并且所述结构的所述长度等于或小于所述第一接触层与所述第二接触层之间的距离。
7.根据权利要求1所述的半导体装置，其中所述结构包括经掺杂氮化物半导体材料、经掺杂III-V族层、n型多晶硅层、介电材料或其组合，其中所述经掺杂氮化物半导体材料具有包括He+、N+、O+、Fe+、Ar+、Kr+或其组合的掺杂剂。
8.根据权利要求1所述的半导体装置，其中所述2DEG层的所述第一部分的所述宽度小于所述栅极层沿所述第一方向的宽度。
9.根据权利要求1所述的半导体装置，其中所述2DEG层的所述第一部分的所述宽度对所述结构的所述宽度的比率为约2到约20。
10.根据权利要求1所述的半导体装置，其中所述2DEG层进一步包括连接到所述第一部分的第二部分，所述第二部分具有沿所述第一方向的宽度，并且所述第二部分的所述宽度基本上等于所述栅极层的所述宽度。
11.根据权利要求10所述的半导体装置，其中所述2DEG层的所述第二部分位于所述栅极层或所述第一接触层下方。
12.根据权利要求1所述的半导体装置，其进一步包括场板，从俯视图的角度看，所述场板安置在所述第一接触层与所述栅极层之间，其中所述结构位于所述场板下方。
13.一种半导体装置，其包括：
第一III族氮化物层；
第二III族氮化物层，所述第二III族氮化物层与所述第一III族氮化物层直接接触；
第一接触层和第二接触层，所述第一接触层和所述第二接触层安置在所述第二III族氮化物层之上；
多个结构，从俯视图的角度看，所述多个结构位于所述第一接触层与所述第二接触层之间，其中所述结构的材料与所述第一III族氮化物层的材料或所述第二III族氮化物层的材料不同；以及
栅极层，所述栅极层安置在所述第一接触层与所述第二接触层之间；
其中，所述第一III族氮化物层和所述第二III族氮化物层形成邻近所述第一III族氮化物层和所述第二III族氮化物层的界面的2DEG层，所述多个结构与所述2DEG层直接接触；
所述2DEG层包括直接接触所述结构的第一部分，所述第一部分具有沿第一方向的宽度；
所述结构在所述半导体装置的一个单元内具有沿所述第一方向的宽度，并且所述结构的所述宽度小于所述2DEG层的所述第一部分的所述宽度；
所述2DEG层沿所述第一方向的宽度自所述第一接触层朝向所述栅极层的方向逐渐缩减；
所述2DEG层被预设为当所述栅极层处于零偏压状态时处于接通状态。
14.根据权利要求13所述的半导体装置，其中所述多个结构配置为基本上平行于所述栅极层。
15.根据权利要求13所述的半导体装置，其中所述半导体装置包括配置为基本上平行于所述栅极层的多个单元，并且所述多个结构位于所述多个单元之间。
16.根据权利要求13所述的半导体装置，其中所述2DEG层包括多个2DEG区域，并且所述多个结构和所述多个2DEG区域沿基本上平行于所述栅极层的第一方向交错地配置。
17.根据权利要求13所述的半导体装置，其中所述多个结构中的每个结构包括经掺杂氮化物半导体材料、经掺杂III-V族层、n型多晶硅层、介电材料或其组合，其中所述经掺杂氮化物半导体材料具有包括He+、N+、O+、Fe+、Ar+、Kr+或其组合的掺杂剂。
18.一种用于制作半导体装置的方法，所述方法包括：
形成第一III族氮化物层；
形成与所述第一III族氮化物层直接接触的第二III族氮化物层；
在所述第二III族氮化物层之上形成第一接触层和第二接触层；
在邻近所述第一III族氮化物层和所述第二III族氮化物层的界面处形成结构，其中所述结构的材料与所述第一III族氮化物层的材料或所述第二III族氮化物层的材料不同；以及
从俯视图的角度看，在所述第一接触层与所述第二接触层之间形成栅极层；
其中，所述第一III族氮化物层和所述第二III族氮化物层形成邻近所述第一III族氮化物层和所述第二III族氮化物层的界面的2DEG层，其中所述结构与所述2DEG层直接接触；
所述2DEG层包括直接接触所述结构的第一部分，所述第一部分具有沿第一方向的宽度；
所述结构在所述半导体装置的一个单元内具有沿所述第一方向的宽度，并且所述结构的所述宽度小于所述2DEG层的所述第一部分的所述宽度；
所述2DEG层沿所述第一方向的宽度自所述第一接触层朝向所述栅极层的方向逐渐缩减；
所述2DEG层被预设为当所述栅极层处于零偏压状态时处于接通状态。
19.根据权利要求18所述的方法，其中形成所述结构包括对所述第二III族氮化物层的一部分执行注入工艺以形成所述结构。
20.根据权利要求18所述的方法，其中形成所述结构进一步包括对所述第一III族氮化物层的一部分和所述第二III族氮化物层的一部分执行注入工艺以形成所述结构。
21.根据权利要求18所述的方法，其中形成所述结构包括：
移除所述第二III族氮化物层的一部分以在所述第二III族氮化物层中形成凹部；以及
在所述凹部中形成经掺杂III-V族层、n型多晶硅层、介电材料或其组合，以形成所述结构。
22.根据权利要求18所述的方法，其中形成所述结构包括：
移除所述第一III族氮化物层的一部分和所述第二III族氮化物层的一部分，以在所述第一III族氮化物层和所述第二III族氮化物层中形成凹部；以及
在所述凹部中形成经掺杂III-V族层、n型多晶硅层、介电材料或其组合，以形成所述结构。
CN202080001442.1A 2020-04-13 2020-04-13 半导体装置和其制作方法 Active CN111758167B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2020/084481 WO2021207878A1 (en) 2020-04-13 2020-04-13 Semiconductor device and fabrication method thereof

Publications (2)

Publication Number Publication Date
CN111758167A CN111758167A (zh) 2020-10-09
CN111758167B true CN111758167B (zh) 2024-04-05

Family

ID=72712007

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080001442.1A Active CN111758167B (zh) 2020-04-13 2020-04-13 半导体装置和其制作方法

Country Status (3)

Country Link
US (1) US11637177B2 (zh)
CN (1) CN111758167B (zh)
WO (1) WO2021207878A1 (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103178107A (zh) * 2011-12-23 2013-06-26 台湾积体电路制造股份有限公司 具有改进的击穿电压性能的高电子迁移率晶体管结构
CN110875382A (zh) * 2018-08-29 2020-03-10 苏州捷芯威半导体有限公司 半导体器件及其制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5065616B2 (ja) * 2006-04-21 2012-11-07 株式会社東芝 窒化物半導体素子
US8455920B2 (en) * 2007-05-23 2013-06-04 International Rectifier Corporation III-nitride heterojunction device
JP2008306130A (ja) 2007-06-11 2008-12-18 Sanken Electric Co Ltd 電界効果型半導体装置及びその製造方法
US8008689B2 (en) * 2007-08-23 2011-08-30 Ngk Insulators, Ltd. MIS gate structure type HEMT device and method of fabricating MIS gate structure type HEMT device
JP2009111217A (ja) * 2007-10-31 2009-05-21 Toshiba Corp 半導体装置
JP5953706B2 (ja) * 2011-11-02 2016-07-20 富士通株式会社 化合物半導体装置及びその製造方法
JP6111821B2 (ja) * 2013-04-25 2017-04-12 三菱電機株式会社 電界効果トランジスタ
CN114747018A (zh) * 2019-12-03 2022-07-12 剑桥电子有限公司 具有改进的漏极接近区域的iii族氮化物晶体管

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103178107A (zh) * 2011-12-23 2013-06-26 台湾积体电路制造股份有限公司 具有改进的击穿电压性能的高电子迁移率晶体管结构
CN110875382A (zh) * 2018-08-29 2020-03-10 苏州捷芯威半导体有限公司 半导体器件及其制造方法

Also Published As

Publication number Publication date
WO2021207878A1 (en) 2021-10-21
CN111758167A (zh) 2020-10-09
US11637177B2 (en) 2023-04-25
US20220123106A1 (en) 2022-04-21

Similar Documents

Publication Publication Date Title
CN111490100B (zh) 半导体装置及其制造方法
CN111527610A (zh) 半导体装置及其制造方法
CN112840464B (zh) 半导体器件及其制造方法
US11195945B2 (en) Cap structure coupled to source to reduce saturation current in HEMT device
US11830913B2 (en) Semiconductor device and fabrication method thereof
US20220376058A1 (en) Semiconductor device and fabrication method thereof
CN114823888A (zh) 高电子迁移率晶体管及其制作方法
US8558242B2 (en) Vertical GaN-based metal insulator semiconductor FET
WO2023141749A1 (en) GaN-BASED SEMICONDUCTOR DEVICE WITH REDUCED LEAKAGE CURRENT AND METHOD FOR MANUFACTURING THE SAME
CN111758167B (zh) 半导体装置和其制作方法
EP3945601A2 (en) Gallium nitride-based device with step-wise field plate and method making the same
US11588047B2 (en) Semiconductor component and manufacturing method thereof
US20210265477A1 (en) III-Nitride Transistor With A Cap Layer For RF Operation
US20220399443A1 (en) Semiconductor device structures and methods of manufacturing the same
CN105742348A (zh) 兼容hemt的横向整流器结构
CN111937157B (zh) 半导体装置和其制作方法
CN113454790B (zh) 半导体器件及其制造方法
CN215496684U (zh) 一种半导体装置封装

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant