CN111937157B - 半导体装置和其制作方法 - Google Patents

半导体装置和其制作方法 Download PDF

Info

Publication number
CN111937157B
CN111937157B CN202080001773.5A CN202080001773A CN111937157B CN 111937157 B CN111937157 B CN 111937157B CN 202080001773 A CN202080001773 A CN 202080001773A CN 111937157 B CN111937157 B CN 111937157B
Authority
CN
China
Prior art keywords
gate
semiconductor device
conductive layer
layer
connection structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202080001773.5A
Other languages
English (en)
Other versions
CN111937157A (zh
Inventor
李�浩
张安邦
王剑
郑浩宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innoscience Zhuhai Technology Co Ltd
Original Assignee
Innoscience Zhuhai Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innoscience Zhuhai Technology Co Ltd filed Critical Innoscience Zhuhai Technology Co Ltd
Publication of CN111937157A publication Critical patent/CN111937157A/zh
Application granted granted Critical
Publication of CN111937157B publication Critical patent/CN111937157B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本公开提供了一种半导体装置和其制作方法。所述半导体装置包含III族氮化物层、栅极、连接结构和栅极总线。所述栅极安置在所述III族氮化物层之上。所述连接结构安置在所述栅极之上。所述栅极总线基本上平行于所述栅极延伸并且从俯视图角度看安置在所述连接结构之上。所述栅极总线通过所述连接结构电连接到所述栅极。

Description

半导体装置和其制作方法
技术领域
本公开涉及一种半导体装置和其制作方法，并且更具体地涉及一种包含将栅极总线与栅极连接的连接结构的半导体装置和其制作方法。
背景技术
包含直接带隙半导体的组件，例如包含III-V族材料或III-V族化合物(类别：III-V族化合物)的半导体组件由于其特性而可以在各种条件或各种环境中(例如，在不同的电压和频率下)运行或工作。
半导体组件可以包含异质结双极性晶体管(HBT)、异质结场效应晶体管(HFET)、高电子迁移率晶体管(HEMT)、调制掺杂FET(MODFET)等。
发明内容
在本公开的一些实施例中，提供了一种半导体装置，所述半导体装置包含III族氮化物层、栅极、连接结构和栅极总线。所述栅极安置在所述III族氮化物层之上。所述连接结构安置在所述栅极之上。所述栅极总线基本上平行于所述栅极延伸并且从俯视图角度看安置在所述连接结构之上。所述栅极总线通过所述连接结构电连接到所述栅极。
在本公开的一些实施例中，提供了一种半导体装置，所述半导体装置包含III族氮化物层、第一欧姆接触层、第二欧姆接触层、第一栅极、第一连接结构、第二连接结构和栅极总线。所述第一欧姆接触层和所述第二欧姆接触层位于所述III族氮化物层之上。所述第一栅极沿第一方向在所述第一欧姆接触层与所述第二欧姆接触层之间延伸。所述第一连接结构和所述第二连接结构安置在所述第一栅极之上。所述栅极总线沿所述第一方向基本上平行于所述第一栅极延伸并且从俯视图角度看安置在所述第一连接结构和所述第二连接结构之上。所述栅极总线通过所述第一连接结构和所述第二连接结构电连接到所述第一栅极。
在本公开的一些实施例中，提供了一种用于制造半导体装置的方法。所述方法包含形成III族氮化物层以及在所述III族氮化物层之上形成栅极。用于制造半导体装置的所述方法还包含在所述栅极之上形成连接结构。用于制造半导体装置的所述方法进一步包含：从俯视图角度看，在所述连接结构之上形成栅极总线。所述栅极总线基本上平行于所述栅极延伸，并且所述栅极总线通过所述连接结构电连接到所述栅极。
附图说明
当与附图一起阅读以下详细描述时，可以根据以下详细描述容易地理解本公开的各方面。应当注意的是，各种特征可能不一定按比例绘制。实际上，为了讨论的清楚起见，可以任意增大或减小各种特征的尺寸。
图1是根据本公开的一些实施例的半导体装置的俯视图；
图2A是根据本公开的一些实施例的跨图1中的线2A-2A'的横截面视图；
图2B是根据本公开的一些实施例的跨图1中的线2B-2B'的横截面视图；
图2C是根据本公开的一些实施例的跨图1中的线2C-2C'的横截面视图；
图3A是根据本公开的一些实施例的半导体装置的俯视图；
图3B是根据本公开的一些实施例的半导体装置的俯视图；
图4是根据本公开的一些实施例的半导体装置的俯视图；
图5A是根据本公开的一些实施例的跨图4中的线5A-5A'的横截面视图；
图5B是根据本公开的一些实施例的跨图4中的线5B-5B'的横截面视图；
图5C是根据本公开的一些实施例的跨图4中的线5C-5C'的横截面视图；
图5D是根据本公开的一些实施例的跨图4中的线5B-5B'的横截面视图；
图5E是根据本公开的一些实施例的跨图4中的线5E-5E'的横截面视图；
图6是根据本公开的一些实施例的半导体装置的俯视图；
图6A是根据本公开的一些实施例的跨图6中的线6A-6A'的横截面视图；
图7A是根据本公开的一些实施例的半导体装置的俯视图；
图7B是根据本公开的一些实施例的半导体装置的俯视图；
图8A、8B、8C、8D和8E展示了根据本公开的一些实施例的在制造半导体装置中的几种操作；
图9A、9B和9C展示了根据本公开的一些实施例的在制造半导体装置中的几种操作；并且
图10A和10B展示了根据本公开的一些实施例的在制造半导体装置中的几种操作。
具体实施方式
以下公开提供了用于实施所提供主题的不同特征的许多不同实施例或实例。下文描述了组件和配置的具体实例。当然，这些仅仅是实例并且不旨在是限制性的。在本公开中，对在第二特征之上或上形成第一特征的引用可以包含将第一特征和第二特征被形成为直接接触的实施例，并且还可以包含可以在第一特征与第二特征之间形成另外的特征使得第一特征和第二特征可以不直接接触的实施例。此外，本公开可以在各个实例中重复附图标记和/或字母。这种重复是为了简单和清晰的目的并且本身并不指示所讨论的各个实施例和/或配置之间的关系。
下文详细讨论了本公开的实施例。然而，应当理解的是，本公开提供了许多可以在各种各样的特定上下文中具体化的适用概念。所讨论的具体实施例仅是说明性的，而不限制本公开的范围。
图1是根据本公开的一些实施例的半导体装置10的俯视图。半导体装置10可以以相对较大或较高的电压电平(例如，大于600V)工作以充当高压晶体管。半导体装置10可以以相对较大或较高的频率(例如，大于6GHz)工作。
参考图1，半导体装置10可以包含III族氮化物层110、栅极120、连接结构130、栅极总线(gate bus)140、欧姆接触层160和162、导电层170和导电层180和182。
III族氮化物层110可以形成于衬底(图1中未展示)上。衬底可以包含但不限于硅(Si)、掺杂Si、碳化硅(SiC)、硅化锗(SiGe)、砷化镓(GaAs)或其它半导体材料。衬底可以包含但不限于蓝宝石、绝缘体上硅(SOI)或其它合适的材料。衬底可以进一步包含掺杂区域，例如，p阱、n阱等。
栅极120(其还可以被称为“栅极指(gate finger)”)可以安置在III族氮化物层110之上。栅极120可以沿如图1所示的方向DR1延伸。栅极120可以具有沿基本上垂直于方向DR1的方向DR2的宽度W2(其还可以被称为“栅极长度”)。栅极120的宽度W2可以在约0.05μm到约0.5μm的范围内。栅极120的宽度W2可以在约0.1μm到约1μm的范围内。栅极120的宽度W2可以在约0.5μm到约5μm的范围内。栅极120的相对较小的宽度W2可以提高栅极切换速度，这会促进半导体装置10在RF装置中的应用。
栅极120可以包含栅极金属。栅极金属可以包含例如但不限于钛(Ti)、钽(Ta)、钨(W)、铝(Al)、钴(Co)、铜(Cu)、镍(Ni)、铂(Pt)、铅(Pb)、钼(Mo)和其化合物(如但不限于氮化钛(TiN)、氮化钽(TaN)、其它导电氮化物或导电氧化物)、金属合金(如铝铜合金(Al-Cu))或其它合适的材料。可以在栅极120下方形成二维电子气(2DEG)区域(图1中未展示)，并且可以在栅极120处于零偏置状态时使将所述2DEG区域预设成处于接通状态(ON state)。此类装置可以被称为耗尽型装置(depletion-mode device)。
连接结构130可以安置在栅极120之上。连接结构130可以沿方向DR2延伸。连接结构130可以基本上垂直于栅极120延伸。连接结构130可以包含导电材料。导电材料可以包含例如但不限于钛(Ti)、钽(Ta)、钨(W)、铝(Al)、钴(Co)、铜(Cu)、镍(Ni)、铂(Pt)、铅(Pb)、钼(Mo)和其化合物(如但不限于氮化钛(TiN)、氮化钽(TaN)、其它导电氮化物或导电氧化物)、金属合金(如铝铜合金(Al-Cu))或其它合适的导电材料。
栅极总线140可以基本上平行于栅极120延伸。栅极总线140可以安置在连接结构130之上。栅极总线140可以具有沿方向DR2的宽度W1。栅极总线140沿方向DR2的宽度W1可以大于栅极120沿方向DR2的宽度W2。栅极总线140的宽度W1与栅极120的宽度W2之比W1/W2可以等于或大于大约5。
栅极总线140可以通过连接结构130电连接到栅极120。连接结构130可以安置在栅极总线140与栅极120之间。虽然栅极120的相对较小的宽度W2可能表示栅极电阻沿方向DR1增加，但是采用栅极总线140以通过连接结构130连接到栅极120，使得可以使总栅极电阻保持在相对较低。
欧姆接触层160可以安置在III族氮化物层110之上。欧姆接触层162可以安置在III族氮化物层110之上。栅极120可以沿方向DR1在欧姆接触层160与欧姆接触层162之间延伸。欧姆接触层160可以充当源电极，并且欧姆接触层162可以充当漏电极。欧姆接触层160和162可以独立地包含例如但不限于导体材料。导体材料可以包含但不限于例如金属、合金、掺杂半导体材料(例如，掺杂晶体硅)或其它合适的导体材料。
导电层170可以安置成邻近栅极120。从俯视图角度看，导电层170可以安置在栅极120与欧姆接触层162(其还可以被称为“漏电极”)之间。导电层170可以部分地位于栅极120上方。导电层170可以充当场板。导电层170可以包含导电材料。导电层170可以处于零电位并且连接到欧姆接触层160(其还可以被称为“源电极”)。根据本公开的一些实施例，导电层170使得导体结构(例如，栅极120、欧姆接触层160和欧姆接触层162)之间的电场均匀分布，提高了对电压的耐受性，并且允许电压缓慢释放，由此提高装置可靠性。
导电层170可以电连接到欧姆接触层160。导电层170可以包含部分171和连接到部分171的部分173。导电层170的部分171可以沿方向DR1基本上平行于栅极120延伸。导电层170的部分173可以横跨栅极120的一部分。根据本公开的一些实施例，电连接到欧姆接触层160(其还可以被称为“源电极”)的导电层170可以促进导电层170(其还可以被称为“场板”)的电位的平衡。
导电层180可以安置在III族氮化物层110之上。导电层182可以安置在III族氮化物层110之上。导电层180和182可以独立地包含导电材料。导电材料可以包含例如但不限于钛(Ti)、钽(Ta)、钨(W)、铝(Al)、钴(Co)、铜(Cu)、镍(Ni)、铂(Pt)、铅(Pb)、钼(Mo)和其化合物(如但不限于氮化钛(TiN)、氮化钽(TaN)、其它导电氮化物或导电氧化物)、金属合金(如铝铜合金(Al-Cu))或其它合适的导电材料。
图2A是根据本公开的一些实施例的跨图1中的线2A-2A'的横截面视图。
III族氮化物层110可以包含III族氮化物层111和形成于III族氮化物层111上的III族氮化物层113。III族氮化物层111可以包含但不限于III族氮化物，例如，化合物InxAlyGa1-x-yN，其中x+y≤1。III族氮化物可以进一步包含但不限于例如化合物AlyGa(1-y)N，其中y≤1。例如，III族氮化物层111可以包含带隙为约3.4eV的GaN层。III族氮化物层113可以与III族氮化物层111直接接触。III族氮化物层113可以包含但不限于III族氮化物，例如，化合物InxAlyGa1-x-yN，其中x+y≤1。III族氮化物可以进一步包含但不限于例如化合物AlyGa(1-y)N，其中y≤1。例如，III族氮化物层113可以包含带隙为约4eV的AlGaN。
在III族氮化物层111与III族氮化物层113之间，例如在III族氮化物层111与III族氮化物层113的界面处形成有异质结，并且不同氮化物的异质结的极化在邻近III族氮化物层111与III族氮化物层113的界面形成二维电子气(2DEG)区域117。2DEG区域117可以形成于III族氮化物层111中。
连接结构130可以堆叠或夹置于栅极120与栅极总线140之间。连接结构130可以安置在低于栅极总线140的高程(elevation)处。连接结构130可以安置在高于栅极120的高程处。
返回参考图1，从俯视图角度看，连接结构130可以与栅极120重叠。从俯视图角度看，连接结构130可以位在不含欧姆接触层160的区域(例如，没有2DEG的非有源区域)正上方。连接结构130可以不与欧姆接触层160重叠。如上文参考图1所讨论的，因为栅极120的宽度相对较小，所以可以忽略栅极120和2DEG 117形成的寄生电容。
参考图2A，栅极120通过连接结构130连接到栅极总线140。连接结构130可以位在非有源区域正上方。因为非有源区域中不存在2DEG，所以连接结构130中没有寄生电容。
栅极总线140和栅极120间隔开距离D1。距离D1可以在约5μm到约40μm的范围内。距离D1可以在约10μm到约20μm的范围内。栅极总线140与栅极120之间相对较大的距离D1可以收纳或容纳连接结构130。
栅极总线140可以具有沿方向DR2的厚度T1。栅极总线140的厚度T1可以在约0.5μm到约6μm的范围内。栅极总线140的厚度T1可以在约1μm到约3μm的范围内。栅极总线140的厚度T1可以在约5μm到约20μm的范围内。尽管栅极总线140可以具有相对较大的宽度W1，但是栅极总线140的相对较大的厚度T1可以进一步减小其产生的电阻。换句话说，栅极总线140的相对较大的厚度T1可以减轻或缓解其产生的电阻问题。另外，减小的电阻可以有利于减小栅极总线140的寄生电感。
欧姆接触层160可以安置在低于连接结构130的高程处。欧姆接触层160可以与III族氮化物层111直接接触。
导电层170的部分171在高程上可以与栅极120基本上相同。导电层170的部分171可以安置在低于连接结构130的高程处。导电层170的部分173可以位于栅极120上方。导电层170的部分173可以位于栅极120的一部分上方。
半导体装置10可以进一步包含堆叠在连接结构130与栅极120之间并且将其电连接的一或多个导电通孔152。半导体装置10可以进一步包含安置在栅极总线140与连接结构130之间并且将栅极总线140与连接结构130电连接的一或多个导电通孔151。
导电层180可以安置在欧姆接触层160上方。半导体装置10可以进一步包含安置在欧姆接触层160与导电层180之间并且将其电连接的一或多个导电通孔153。如图2A所示，导电层180的边缘1801可以与欧姆接触层160的一部分的边缘1601对齐。
图2B是根据本公开的一些实施例的跨图1中的线2B-2B'的横截面视图。
参考图2B，欧姆接触层160的一部分的边缘1602可以从导电层180的边缘1801凸出。
欧姆接触层160的一部分的边缘1602可以位于导电层170的部分173正下方。半导体装置10可以进一步包含安置在欧姆接触层160与导电层170之间并且将其电连接的一或多个导电通孔154。导电层170的部分173可以沿方向DR2延伸以将导电层170的部分171与导电通孔154连接。导电层170的部分173可以横跨栅极120的一部分。栅极总线140的凸出部和导电层170的部分173的凸出部可以间隔开距离D2。距离D2可以在约0μm到约10μm的范围内。在一些实施例中，栅极总线140的凸出部与导电层170的部分173的凸出部之间的距离D2可以基本上为零。
图2C是根据本公开的一些实施例的跨图1中的线2C-2C'的横截面视图。
参考图2C，欧姆接触层160的一部分的边缘1602可以从导电层180的边缘1801凸出。欧姆接触层160的一部分的边缘1602可以与栅极120间隔开某个距离。
在一些其它实施例中，可以省略连接结构130和栅极总线140，在此类态样中，可能需要增加栅极长度(即，宽度W2)以传输相对较大的功率。然而，栅极的相对较大的长度(即，宽度W2)可能无法避免地增加寄生栅极电容，这可能不利地影响半导体装置的性能。例如，相对较大的寄生栅极电容可能降低或减小半导体装置的功率增益。例如，相对较大的寄生栅极电容可能引起栅极上的电压电位的变化和波动。例如，相对较大的寄生栅极电容可能降低或减小半导体装置的截止频率(cut-off frequency)。
而且，相对较窄且细长的栅极可能使电位不均匀、变化或波动。栅极的电位的这种不均匀性往往容易在缺少如图2A中所示的连接结构130和栅极总线140的情况下发生。即使存在类似于如图2A中所示的导电层170的导电层来充当场板，但其性能也可能受到不利影响。换句话说，电位或电场的平衡可能降级或恶化。
返回参考图1，包含沿方向DR1的相对较长的栅极总线140以传递或传输相对较大的功率的半导体装置10。而且，因为栅极120具有相对较小的栅极长度(即，宽度W2)，所以总寄生栅极电容未增加，如上所讨论的，可以忽略所述总寄生栅极电容。例如，半导体装置10可以具有在约30dBm(1瓦特)到约50dBm(100瓦特)的范围内的输出功率。
而且，栅极总线140沿方向DR2的相对较大的栅极长度可以促进栅极120上的电位的均匀分布。位成邻近栅极120的导电层170可以帮助平衡电位。
另外，栅极总线140位在位于栅极120上方的连接结构130上方，这意味着栅极总线140与III族氮化物层110中的2DEG 117之间的距离或空间相对较大。因此，即使存在栅极总线140和2DEG形成的寄生电容，但其也可能太小而不会影响半导体装置10的性能。换句话说，可以忽视或忽略栅极总线140和2DEG形成的寄生电容。
图3A是根据本公开的一些实施例的半导体装置1的俯视图。在一些实施例中，图1中所示的结构可以是图3A的虚线框A中的部分结构。
参考图3A，半导体装置1可以包含安置在栅极120之上的多个连接结构130。从俯视图角度看，连接结构130可以配置在栅极总线140与栅极120之间。连接结构130可以被配置成沿方向DR1延伸。连接结构130可以沿方向DR1基本上平行于栅极120配置。半导体装置1可以包含沿方向DR1基本上平行于栅极120配置的多个单元(unit)。连接结构130中的每个连接结构可以被配置成对应于对应单元中的每个单元。单元中的每个单元的单元宽度在约20μm到约200μm的范围内。
参考图3A(还请参见图2A以供参考)，栅极总线140可以沿方向DR1基本上平行于栅极120延伸。从俯视图角度看，栅极总线140可以安置在连接结构130之上。栅极总线140可以通过连接结构130电连接到栅极120。
参考图3A，导电层170的一个部分173可以位在每两个邻近连接结构130之间。在一些其它实施例中，导电层170的两个或两个以上部分173可以位在每两个邻近连接结构130(图3A中未展示)之间。根据本公开的一些实施例，从部分171延伸以电连接到欧姆接触层160(其还可以被称为“源电极”)的一或多个部分173可以促进导电层170(其还可以被称为“场板”)的电位的平衡。
半导体装置1可以进一步包含栅极连接结构340A。栅极总线140可以将栅极120连接到栅极连接结构340A。栅极连接结构340A可以连接到栅极总线(图3A中未展示)。半导体装置1可以进一步包含接触衬垫360A(例如，漏极衬垫)。导电层182可以连接到接触衬垫360A。半导体装置1可以进一步包含接触插头480。接触插头480可以充当源极接触插头。导电层180可以将欧姆接触层160连接到接触插头480。在一些实施例中，半导体装置1可以进一步包含连接到栅极连接结构340A的静电放电(ESD)装置(图3A中未展示)。ESD装置可以包含并联二极管、ggNMOS、gcNMOS等。
在一些其它实施例中，从半导体装置10中省略连接结构130和栅极总线140。为了通过增加半导体装置中的单元的数量来实现半导体装置的相对较高的功率，通常需要增加栅极120的数量。然而，随着栅极120的数量增加，装置区域沿方向DR2的侧向长度则不期望地相应增加。装置区域沿方向DR2的侧向长度增加可能使封装难度和复杂度增加，并且沿方向DR2的相对较长的导电线可能引起不期望的寄生电感和寄生电阻。另外，装置区域的沿方向DR2配置的栅极120的数量相对较大可能使装置区域的电流和/或电压沿方向DR2分布不均匀，并且沿方向DR2传输的信号的相位可能受到不利影响。
根据本公开的一些实施例，栅极120通过连接结构130电连接到栅极总线140，连接结构130沿基本上平行于栅极120和栅极总线140的延伸方向的方向DR2配置。如此，可以增加沿方向DR2的单元的数量，并且因此装置区域的侧向长度(例如，沿方向DR1)可以相对较短。因此，仍可以通过包含相对较大数量的单元来实现半导体装置1的相对较高的功率，装置区域的电流和/或电压沿侧向方向的分布可以相对均匀，并且沿侧向方向传输的信号的相位可以相对较稳定，因此可以改进半导体装置1的传导特性。
另外，根据本公开的一些实施例，在具有栅极120、连接结构130和栅极总线140的上文提到的设计的情况下，装置区域的侧向长度(例如，沿方向DR1)可以相对较短。因此，封装得到简化，装置区域利用更加高效，并且可以降低沿方向DR1的相对较长的导电线引起的不期望的寄生电感。
而且，根据本公开的一些实施例，多个连接结构130将栅极120与栅极总线140电连接。因此，相对较长的栅极120内的多个部分通过多个连接结构130电连接到相对较长的栅极总线140内的多个部分。此类结构可以产生多条电并联传导路径。因此，可以有效减小相对较长的栅极120的寄生栅极电阻，并且因此可以改进半导体装置1的导通特性。另外，还可以有效减小相对较长的栅极120的寄生栅极电感，并且因此栅极120的各个位置之间的信号相位可以具有均匀性。
图3B是根据本公开的一些实施例的半导体装置1A的俯视图。半导体装置1A的结构类似于图3A中所示的半导体装置1的结构，除了例如接触插头480具有不同的配置。
接触插头480可以充当源极插头。欧姆接触层160可以位于导电层180下方，并且接触插头480可以安置在欧姆接触层160的侧面处。从俯视图角度看，接触插头480可以位于栅极连接结构340A与欧姆接触层160之间。导电层180可以将欧姆接触层160连接到接触插头480。因为接触插头480未位在欧姆接触层160正上方，所以可以减小导电层180沿方向DR2的侧向长度和欧姆接触层160沿所述方向的侧向长度。因此，可以减小欧姆接触层160(其也可以被称为“源极区域”)沿方向DR2占据的区域的侧向长度，并且因此可以减小半导体装置1A沿方向DR2的总侧向长度。
图4是根据本公开的一些实施例的半导体装置20的俯视图。半导体装置20的结构类似于图1中所示的半导体装置10的结构，除了例如导电层180具有不同的结构。
从俯视图角度看，导电层180可以在栅极总线140下方延伸。导电层180可以限定栅极总线140正下方的多个开口185。开口185可以沿方向DR1配置。根据本公开的一些实施例，栅极总线140正下方的开口185减小导电层180与栅极总线140之间的重叠区域。因此，可以减小导电层180与栅极总线140之间的寄生电容。
从俯视图角度看，开口185可以直接位于栅极总线140与欧姆接触层160之间。根据本公开的一些实施例，直接位于栅极总线140与欧姆接触层160之间的开口185减小导电层180与欧姆接触层160之间的重叠区域。因此，可以减小导电层180与欧姆接触层160之间的寄生电容。
图5A是根据本公开的一些实施例的跨图4中的线5A-5A'的横截面视图。
连接结构130可以堆叠在栅极120与栅极总线140之间。连接结构130可以安置在低于栅极总线140的高程处。连接结构130可以安置在高于栅极120的高程处。参考图5A，导电层180的边缘1801可以与欧姆接触层160的一部分的边缘1601对齐。
图5B是根据本公开的一些实施例的跨图4中的线5B-5B'的横截面视图。
导电层170的部分173可以安置在栅极120与导电层180之间。导电层170的部分173可以位于栅极120上方并且电连接到导电层180。半导体装置20可以进一步包含堆叠在导电层180与导电层170的部分173之间并且将其电连接的一或多个导电通孔155。
导电层180可以包含部分181和连接到部分181的部分183。导电层180的部分183可以朝栅极120延伸。从俯视图角度看，导电层的部分183可以位在栅极总线140与栅极120之间。从俯视图角度看，导电层180的部分181的一部分可以位在栅极总线140与栅极120之间。
部分181和部分183可以位于不同高程处。导电层180的部分183可以位于高于导电层180的部分181的高程处。导电层180的部分181和导电层170的部分173可以位于基本上相同的高程处。所述一或多个导电通孔155可以安置在导电层170的部分173与导电层180的部分183之间。开口185可以形成于导电层180的部分181内。
根据本公开的一些实施例，从部分171延伸以电连接到导电层180的部分183的部分173可以促进导电层170(其还可以被称为“场板”)的电位的平衡。
欧姆接触层160的一部分的边缘1602可以与导电层180的部分183的边缘1831对齐。导电层170可以通过导电通孔155、导电层180的部分181和183和导电通孔153电连接到欧姆接触层160。
图5C是根据本公开的一些实施例的跨图4中的线5C-5C'的横截面视图。
参考图5C，导电层180的部分181的一部分可以电连接到欧姆接触层160的邻近栅极120的部分。导电层180的部分181的所述部分可以通过导电通孔153电连接到欧姆接触层160邻近栅极120的部分。根据本公开的一些实施例，导电层180的部分181的所述部分可以电连接到邻近栅极120的欧姆接触层160，使得已经形成的多条电并联传导路径可以减小欧姆接触层160的寄生电阻(例如，寄生源极电阻)，并且因此半导体装置20的性能(例如，RF和微波特性)得到改进。
参考图5C，欧姆接触层160的一部分的边缘1602可以与导电层180的部分181的边缘1801对齐。欧姆接触层160的邻近栅极120的部分的边缘1602可以与导电层180的邻近栅极120的部分181的一部分的边缘1801对齐。
图5D是根据本公开的一些实施例的跨图4中的线5B-5B'的横截面视图。
参考图5D，导电层180的部分183的边缘1831可以从欧姆接触层160的一部分的边缘1602凸出。导电层180的部分183可以位于栅极120正上方。
图5E是根据本公开的一些实施例的跨图4中的线5E-5E'的横截面视图。
参考图5E，栅极总线140可以与导电层180的部分181重叠。栅极总线140可以与导电层180的部分181部分重叠。导电层180的部分181的一部分可以位于栅极总线140正下方。导电层180的部分181的一部分可以位于栅极总线140与欧姆接触层160之间。
图6是根据本公开的一些实施例的半导体装置30的俯视图。半导体装置30的结构类似于图1中所示的半导体装置10的结构，除了例如欧姆接触层160具有不同的结构。
从俯视图角度看，欧姆接触层160可以位于连接结构130下方。连接结构130的边缘1301可以位于欧姆接触层160的边缘1602内部。
图6A是根据本公开的一些实施例的跨图6中的线6A-6A'的横截面视图。
半导体装置30可以包含III族氮化物层110中的结构115(其也可以被称为“区域”)。结构115的材料可以不同于III族氮化物层110的材料。结构150的材料可以不同于III族氮化物层111的材料。结构150的材料可以不同于III族氮化物层113的材料。结构115可以邻近III族氮化物层111与III族氮化物层113的界面。结构115可以形成于III族氮化物层111中。结构115可以形成于III族氮化物层113中。结构115可以形成于III族氮化物层111和III族氮化物层113中。结构115可以位于连接结构130正下方。
结构115的材料可以包含例如但不限于具有包括He+、N+、O+、Fe+、Ar+、Kr+或其组合的掺杂剂的掺杂氮化物半导体材料、掺杂III-V族层(例如，p-GaN层)、n型多晶硅层、介电材料或其组合。根据本公开的一些实施例，结构115邻近III族氮化物层111和III族氮化物层113的应形成2DEG的界面；因此，结构115可以耗尽结构115所处的区域处的2DEG。因此，结构115可以用于产生没有电流通过的非有源区域并且在半导体装置30运行时具有相对较高的电阻。
根据本公开的一些实施例，栅极120通过连接结构130连接到栅极总线140，并且连接结构130位在非有源区域正上方。因此，因为非有源区域中没有2DEG，所以未形成栅极120和2DEG区域可能形成的寄生电容，并且因此栅极120的总寄生电容显著减小。
还请参见图3A以供参考，半导体装置30可以包含III族氮化物层110中的多个结构115。结构115中的每个结构可以位于连接结构130中的每个连接结构正下方。
图7A是根据本公开的一些实施例的半导体装置40的俯视图。
半导体装置40可以进一步包含沿方向DR1基本上平行于栅极120延伸的栅极122。栅极120和栅极122可以位在欧姆接触层160的两个相对侧面上。栅极120和栅极122可以位在导电层180的两个相对侧面上。半导体装置40可以进一步包含安置在栅极122之上的连接结构130'。
图7B是根据本公开的一些实施例的半导体装置2的俯视图。在一些实施例中，图7A中所示的结构可以是图7B的虚线框B中的部分结构。
参考图7B，半导体装置2可以进一步包含安置在栅极122之上的多个连接结构130'。从俯视图角度看，连接结构130'可以配置在栅极总线140与栅极122之间。栅极总线140可以通过连接结构130'电连接到栅极122。
半导体装置2可以进一步包含栅极连接结构340A。栅极连接结构340A可以将栅极总线140连接到栅极衬垫(图7B中未展示)。应当注意，连接到栅极连接结构340A的栅极总线140的数量可以多于两个并且不限于图2中所示的实施例。栅极总线140可以将栅极120和122连接到栅极连接结构340A。半导体装置2可以进一步包含接触衬垫360A(例如，漏极衬垫)。导电层182可以连接到接触衬垫360A。半导体装置2可以进一步包含接触插头480。接触插头480可以充当源极接触插头。导电层180可以将欧姆接触层160连接到接触插头480。
图8A、8B、8C、8D和8E展示了根据本公开的一些实施例的在制造半导体装置中的几种操作。
参考图8A，形成III族氮化物层110。还请参见例如图2A-2C以供参考，III族氮化物层110可以通过在衬底上形成III族氮化物层111并且在III族氮化物层111上形成与其直接接触的III族氮化物层113来形成。III族氮化物层111和113可以通过外延生长形成。
仍参考图8A，在III族氮化物层110之上形成欧姆接触层160。欧姆接触层160可以通过物理气相沉积(PVD)、化学气相沉积(CVD)、原子层沉积(ALD)、电镀和/或其它合适的沉积步骤形成。
参考图8B，在III族氮化物层110之上形成栅极120。栅极120可以通过物理气相沉积(PVD)、化学气相沉积(CVD)、原子层沉积(ALD)、电镀和/或其它合适的沉积步骤形成。
参考图8C，在欧姆接触层160之上形成导电层170。导电层170可以包含在高程上与栅极120基本上相同的部分171和栅极120上方的部分173。可以在欧姆接触层160上形成一或多个导电通孔154，并且然后可以在导电通孔154上形成导电层170以将欧姆接触层160与导电层170电连接。
参考图8D，在栅极120之上形成连接结构130，并且在欧姆接触层160之上形成导电层180。形成导电层180和形成连接结构130可以在同一步骤中执行。
可以在形成连接结构130之前在栅极120上形成多个导电通孔152。可以在导电通孔152上形成连接结构130以将栅极120电连接到连接结构130。可以在形成导电层180之前在欧姆接触层160上形成多个导电通孔153。可以在导电通孔153上形成导电层180以将欧姆接触层160与导电层180电连接。
参考图8E，从俯视图角度看，在连接结构130之上形成栅极总线140。栅极总线140可以基本上平行于栅极120延伸。栅极总线140可以通过连接结构130电连接到栅极120。
可以在形成栅极总线140之前在连接结构130上形成多个导电通孔151。可以在导电通孔151上形成栅极总线140以将栅极总线140与导电层120电连接。如此，形成了图1和图2A-2C中所示的半导体装置10。
图9A、9B和9C展示了根据本公开的一些实施例的在制造半导体装置中的几种操作。
参考图9A，形成III族氮化物层110，并且在III族氮化物层110中形成结构115。结构115可以邻近III族氮化物层111与III族氮化物层113的界面形成。结构115可以通过例如以下形成：对III族氮化物层113的至少一部分执行注入工艺，以在III族氮化物层113中形成结构115。结构115可以通过例如以下形成：对III族氮化物层111的一部分和III族氮化物层113的一部分执行注入工艺，以在III族氮化物层111和113中形成结构115。
在一些其它实施例中，结构115可以通过例如以下形成：去除III族氮化物层110的一部分以形成凹部，并且将材料填充到凹部中，以形成结构115。要填充于凹部中的材料可以包含掺杂III-V族层(例如，p-GaN层)、n型多晶硅层、介电材料或其组合。
参考图9B，在III族氮化物层110和结构115之上形成欧姆接触层160。
参考图9C，执行图8B-8E中所展示的操作以在III族氮化物层110之上形成栅极120，在欧姆接触层160之上形成导电层170，在栅极120和结构115之上形成连接结构130，在欧姆接触层160之上形成导电层180，并且在连接结构130和结构115之上形成栅极总线140。如此，形成了图6和6A中所示的半导体装置30。
图10A和10B展示了根据本公开的一些实施例的在制造半导体装置中的几种操作。
首先，执行图8A-8D中所展示的操作以形成III族氮化物层110，在III族氮化物层110之上形成欧姆接触层160，在III族氮化物层110之上形成栅极120，在欧姆接触层160之上形成包含部分171和173的导电层170，在栅极120之上形成连接结构130，并且在欧姆接触层160和导电层170的部分173之上形成导电层180。
参考图10A，去除导电层180的部分以形成多个开口185。导电层180的所述部分可以通过例如一或多个蚀刻步骤去除，并且所述一或多个蚀刻步骤可以通过干法蚀刻、湿法蚀刻或干法蚀刻和湿法蚀刻的组合来执行。
参考图10B，在所述多个开口185正上方形成栅极总线140。如此，形成了图4和图5A-5C中所示的半导体装置2。
在本文中可以为了便于描述而使用本文所用的如“之下”、“下方”、“下部”、“上方”、“上部”、“较高”、“左侧”、“右侧”等空间相对术语来描述如附图所示的一个元件或特征与另一或多个元件或特征的关系。除了在附图中描绘的朝向之外，空间相对术语还旨在涵盖装置在使用时或运行时的不同朝向。可以以其它方式朝向设备(旋转90度或处于其它朝向)，并且同样可以以相应的方式解释本文中使用的空间相对描述语。应理解，当元件被称为“连接到”或“耦接到”另一元件时，其可以直接连接到或耦接到另一元件，或者可以存在中间元件。
如本文所使用的，术语“大约”、“基本上”、“基本”和“约”用于描述和解释小的变化。当结合事件或情形使用时，所述术语可以指代事件或情形精确发生的实例以及事件或情形接近发生的实例。如本文关于给定值或范围所使用的，术语“约”总体上意指处于给定值或范围的±10％、±5％、±1％或±0.5％内。本文中可以将范围表示为一个端点到另一个端点或介于两个端点之间。本文公开的所有范围都包含端点，除非另外指明。术语“基本上共面”可以指两个表面沿同一平面的位置差处于数微米(μm)内，如沿同一平面的位置差处于10μm内、5μm内、1μm内或0.5μm内。当将数值或特性称为“基本上”相同时，所述术语可以指处于所述值的平均值的±10％、±5％、±1％或±0.5％内的值。
前述内容概述了几个实施例的特征和本公开的详细方面。本公开中描述的实施例可以容易地用作设计或修改其它工艺和结构以便于实施相同或类似目的和/或实现本文介绍的实施例的相同或类似优点的基础。此类等同构造不背离本公开的精神和范围，并且在不背离本公开的精神和范围的情况下，可以作出各种改变、替代和变更。

Claims (14)

1.一种半导体装置，其包括：
III族氮化物层；
栅极，所述栅极安置在所述III族氮化物层之上；
连接结构，所述连接结构安置在所述栅极之上；以及
栅极总线，所述栅极总线基本上平行于所述栅极延伸并且从俯视图角度看安置在所述连接结构之上；
其中所述栅极总线通过所述连接结构电连接到所述栅极；
所述III族氮化物层中的结构，其中所述结构的材料不同于所述III族氮化物层的材料，并且所述结构位于所述连接结构正下方；
欧姆接触层，所述欧姆接触层安置在所述III族氮化物层之上；
第一导电层，所述第一导电层安置在所述欧姆接触层上方；以及
多个导电通孔，所述多个导电通孔安置在所述欧姆接触层与所述第一导电层之间并且将所述欧姆接触层与所述第一导电层电连接；
第二导电层，所述第二导电层包含：
在高程上安置成与所述栅极基本上相同的第一部分；以及
位于所述栅极上方并且电连接到所述第一导电层的第二部分。
2.根据权利要求1所述的半导体装置，其中所述栅极沿第一方向延伸，并且所述连接结构沿基本上垂直于所述第一方向的第二方向延伸。
3.根据权利要求2所述的半导体装置，其中所述栅极总线沿所述第二方向的宽度大于所述栅极沿所述第二方向的宽度。
4.根据权利要求3所述的半导体装置，其中所述栅极总线沿所述第二方向的所述宽度与所述栅极沿所述第二方向的所述宽度之比等于或大于5。
5.根据权利要求1所述的半导体装置，其中所述连接结构安置在所述栅极总线与所述栅极之间。
6.根据权利要求1所述的半导体装置，其进一步包括：
第一导电通孔，所述第一导电通孔堆叠在所述连接结构与所述栅极之间并且将所述连接结构与所述栅极电连接。
7.根据权利要求6所述的半导体装置，其进一步包括：
第二导电通孔，所述第二导电通孔安置在所述栅极总线与所述连接结构之间并且将所述栅极总线与所述连接结构电连接。
8.根据权利要求1所述的半导体装置，其进一步包括：
欧姆接触层，所述欧姆接触层安置在低于所述连接结构的高程处。
9.根据权利要求1所述的半导体装置，其进一步包括：
导电层，所述导电层包含在高程上与所述栅极基本上相同的第一部分和所述栅极上方的第二部分。
10.根据权利要求9所述的半导体装置，其中所述导电层的所述第一部分沿第一方向基本上平行于所述栅极延伸。
11.根据权利要求9所述的半导体装置，其中所述导电层的所述第二部分横跨所述栅极的一部分。
12.根据权利要求1所述的半导体装置，其中所述第一导电层限定所述栅极总线正下方的多个开口。
13.根据权利要求1所述的半导体装置，其中所述导电层的所述第二部分安置在所述栅极与所述第一导电层之间。
14.一种用于制作半导体装置的方法，所述方法包括：
形成III族氮化物层，在所述III族氮化物层中形成结构，所述结构与所述III族氮化物层的材料不同；
在所述III族氮化物层之上形成栅极；
在所述栅极和所述结构之上形成连接结构；以及
从俯视图角度看，在所述连接结构和所述结构之上形成栅极总线，其中所述栅极总线基本上平行于所述栅极延伸，并且所述栅极总线通过所述连接结构电连接到所述栅极；
在所述III族氮化物层之上形成欧姆接触层；以及
在所述欧姆接触层之上形成第一导电层，其中所述第一导电层包含在高程上与所述栅极基本上相同的第一部分和所述栅极上方的第二部分；
在所述欧姆接触层之上形成第二导电层，其中形成所述第二导电层和形成所述连接结构是在同一步骤中执行的；
所述栅极上方的第二部分延伸以电连接到第二导电层；
在形成所述第二导电层之前在所述欧姆接触层上形成多个导电通孔，其中所述多个导电通孔将所述欧姆接触层与所述第二导电层电连接；
在形成所述栅极总线之前去除所述第二导电层的部分以形成多个开口，其中所述栅极总线形成于所述多个开口正上方。
CN202080001773.5A 2020-06-30 2020-06-30 半导体装置和其制作方法 Active CN111937157B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2020/099284 WO2022000269A1 (en) 2020-06-30 2020-06-30 Semiconductor device and fabrication method thereof

Publications (2)

Publication Number Publication Date
CN111937157A CN111937157A (zh) 2020-11-13
CN111937157B true CN111937157B (zh) 2023-12-01

Family

ID=73334626

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080001773.5A Active CN111937157B (zh) 2020-06-30 2020-06-30 半导体装置和其制作方法

Country Status (3)

Country Link
US (1) US20220376070A1 (zh)
CN (1) CN111937157B (zh)
WO (1) WO2022000269A1 (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1954440A (zh) * 2004-05-11 2007-04-25 美商克立股份有限公司 具源极连接场板的宽能带隙高电子迁移率晶体管
CN109904226A (zh) * 2017-12-07 2019-06-18 住友电工光电子器件创新株式会社 具有场板的半导体器件
CN110168936A (zh) * 2016-11-24 2019-08-23 威电科技有限公司 晶体管单元

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6744117B2 (en) * 2002-02-28 2004-06-01 Motorola, Inc. High frequency semiconductor device and method of manufacture
JP5065616B2 (ja) * 2006-04-21 2012-11-07 株式会社東芝 窒化物半導体素子
JP2012182438A (ja) * 2011-02-08 2012-09-20 Toshiba Corp 半導体装置
CN105826370A (zh) * 2016-05-25 2016-08-03 深圳市华讯方舟科技有限公司 晶体管
US10483352B1 (en) * 2018-07-11 2019-11-19 Cree, Inc. High power transistor with interior-fed gate fingers

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1954440A (zh) * 2004-05-11 2007-04-25 美商克立股份有限公司 具源极连接场板的宽能带隙高电子迁移率晶体管
CN110168936A (zh) * 2016-11-24 2019-08-23 威电科技有限公司 晶体管单元
CN109904226A (zh) * 2017-12-07 2019-06-18 住友电工光电子器件创新株式会社 具有场板的半导体器件

Also Published As

Publication number Publication date
CN111937157A (zh) 2020-11-13
US20220376070A1 (en) 2022-11-24
WO2022000269A1 (en) 2022-01-06

Similar Documents

Publication Publication Date Title
US9887268B2 (en) Capacitively-coupled field-plate structures for semiconductor devices
CN104009035A (zh) Mishfet及肖特基器件集成
TW201320333A (zh) 具有閘極源場極板之寬能帶隙電晶體
US20220376104A1 (en) Transistors including semiconductor surface modification and related fabrication methods
US11742419B2 (en) Cap structure coupled to source to reduce saturation current in HEMT device
CN112840464B (zh) 半导体器件及其制造方法
US11961888B2 (en) Extrinsic field termination structures for improving reliability of high-voltage, high-power active devices
EP4033541A1 (en) High electron mobility transistor and method for forming the same
CN114556561A (zh) 基于氮化物的半导体ic芯片及其制造方法
CN111758167B (zh) 半导体装置和其制作方法
CN111937157B (zh) 半导体装置和其制作方法
US11695052B2 (en) III-Nitride transistor with a cap layer for RF operation
US11588047B2 (en) Semiconductor component and manufacturing method thereof
CN117981087A (zh) 降低漏电流的氮化镓半导体装置及其制造方法
CN112204749A (zh) 半导体装置结构和其制造方法
CN113454790B (zh) 半导体器件及其制造方法
CN115832041B (zh) 半导体器件及其制造方法
WO2024113076A1 (en) Semiconductor device and manufacturing method thereof
CN117616583A (zh) 半导体装置和半导体装置的制造方法
JP2024507153A (ja) Ｉｉｉ族窒化物高電子移動度トランジスタおよびそれを作成するためのプロセス

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant