JP2024507153A - Ｉｉｉ族窒化物高電子移動度トランジスタおよびそれを作成するためのプロセス - Google Patents

Ｉｉｉ族窒化物高電子移動度トランジスタおよびそれを作成するためのプロセス Download PDF

Info

Publication number
JP2024507153A
JP2024507153A JP2023548631A JP2023548631A JP2024507153A JP 2024507153 A JP2024507153 A JP 2024507153A JP 2023548631 A JP2023548631 A JP 2023548631A JP 2023548631 A JP2023548631 A JP 2023548631A JP 2024507153 A JP2024507153 A JP 2024507153A
Authority
JP
Japan
Prior art keywords
region
source
gate
distance
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023548631A
Other languages
English (en)
Inventor
サプタリシ スリラム
ジア グオ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Wolfspeed Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US17/172,669 external-priority patent/US20210167199A1/en
Application filed by Wolfspeed Inc filed Critical Wolfspeed Inc
Publication of JP2024507153A publication Critical patent/JP2024507153A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

ゲートラグ効果および／または他の否定的性能に対処するための装置は、基板と、基板上のＩＩＩ族窒化物バッファ層と、ＩＩＩ族窒化物バッファ層上のＩＩＩ族窒化物バリア層であって、ＩＩＩ族窒化物バリア層は、ＩＩＩ族窒化物バッファ層のバンドギャップよりも高いバンドギャップを含んでもよい、ＩＩＩ族窒化物バリア層と、ＩＩＩ族窒化物バリア層に電気的に結合されているソースと、ＩＩＩ族窒化物バリア層に電気的に結合されているゲートと、ＩＩＩ族窒化物バリア層に電気的に結合されているドレインと、少なくとも基板内に配置されているｐ領域とを含む。特に、ｐ領域は、基板のソース側に向かって延在し、ｐ領域は、基板のドレイン側に向かって延在する。

Description

関連技術の相互参照
本出願は、参照によりその全体が本明細書に組み込まれる、２０２１年２月１０日に出願された米国特許出願第１７／１７２，６６９号に対する優先権を主張し、当該出願は、参照によりその全体が本明細書に組み込まれる、２０２０年１２月１６日に出願された米国特許出願第１７／１２３，７２７号の一部継続出願であり、当該出願は、参照によりその全体が本明細書に組み込まれる、２０１９年４月５日に出願された米国特許出願第１６／３７６，５９６号の継続出願であり、当該出願は、参照によりその全体が本明細書に組み込まれる、２０１９年１月２８日に出願された米国特許出願第１６／２６０，０９５号、現在は２０２０年１１月１７日に発行された米国特許第１０，８４０，３３４号の一部継続出願であり、当該出願は、参照によりその全体が本明細書に組み込まれる、２０１７年２月３日に出願された米国特許出願第１５／４２４，２０９号、現在は２０１９年１月２９日に発行された米国特許第１０，１９２，９８０号の一部継続出願であり、当該出願は、参照によりその全体が本明細書に組み込まれる、２０１６年６月２４日に出願された米国特許出願第１５／１９２，５４５号の一部継続出願である。
本開示は、マイクロ電子デバイスに関し、より詳細には、埋め込みＰ型層を有する窒化ガリウム高電子移動度トランジスタに関する。本開示はまた、マイクロ電子デバイスを作成するプロセスにも関し、より詳細には、埋め込みＰ型層を有する窒化ガリウム高電子移動度トランジスタを作成するプロセスにも関する。
ＩＩＩ族窒化物ベースのまたは窒化ガリウム（ＧａＮ）ベースの高電子移動度トランジスタ（ＨＥＭＴ）は、ディスクリートとＭＭＩＣ（モノリシックマイクロ波集積回路）形態の両方における、高電力無線周波数（ＲＦ）用途にとって非常に有望な候補である。現行のＧａＮ ＨＥＭＴ設計は、所望のブレークダウンを達成するためのトラップを含むバッファ層を使用する。しかしながら、これらのトラップは、性能に悪影響を及ぼすメモリ効果を引き起こす。特に、これらの設計は、「ゲートラグ効果」とよばれるものと関連付けられるいくらかのトラッピングを示す。ゲートラグ効果は、高い負ゲート電圧において特に広がり得る。
したがって、ＩＩＩ族窒化物ＨＥＭＴにおけるゲートラグ効果および／または他の否定的な性能上の問題に対処し、そのようなデバイスの性能を向上させるためのソリューションが必要とされている。
１つの一般的な態様は、装置であって、基板と、基板上のＩＩＩ族窒化物バッファ層と、ＩＩＩ族窒化物バッファ層上のＩＩＩ族窒化物バリア層であって、ＩＩＩ族窒化物バリア層は、ＩＩＩ族窒化物バッファ層のバンドギャップよりも高いバンドギャップを含む、ＩＩＩ族窒化物バリア層と、ＩＩＩ族窒化物バリア層に電気的に結合されているソースと、ＩＩＩ族窒化物バリア層に電気的に結合されているゲートと、ＩＩＩ族窒化物バリア層に電気的に結合されているドレインと、少なくとも基板内に配置されているｐ領域とを含み、ｐ領域は、基板のソース側に向かって延在し、ｐ領域は、基板のドレイン側に向かって延在する、装置を含む。
１つの一般的な態様は、デバイスを作成する方法であって、基板を提供することと、基板上にＩＩＩ族窒化物バッファ層を提供することと、ＩＩＩ族窒化物バッファ層上にＩＩＩ族窒化物バリア層を提供することであって、ＩＩＩ族窒化物バリア層は、ＩＩＩ族窒化物バッファ層のバンドギャップよりも高いバンドギャップを含む、ＩＩＩ族窒化物バリア層を提供することと、ＩＩＩ族窒化物バリア層にソースを電気的に結合することと、ＩＩＩ族窒化物バリア層にゲートを電気的に結合することと、ＩＩＩ族窒化物バリア層にドレインを電気的に結合することと、少なくとも基板内に配置されているｐ領域を提供することであって、ｐ領域は、基板のソース側に向かって延在し、ｐ領域は、基板のドレイン側に向かって延在する、ｐ領域を提供することとを含む、方法を含む。
１つの一般的な態様は、基板と、基板上のＩＩＩ族窒化物バッファ層と、ＩＩＩ族窒化物バッファ層上のＩＩＩ族窒化物バリア層であって、ＩＩＩ族窒化物バリア層は、ＩＩＩ族窒化物バッファ層のバンドギャップよりも高いバンドギャップを含む、ＩＩＩ族窒化物バリア層と、ＩＩＩ族窒化物バリア層に電気的に結合されているソースと、ＩＩＩ族窒化物バリア層に電気的に結合されているゲートと、ＩＩＩ族窒化物バリア層に電気的に結合されているドレインと、少なくとも基板内に配置されているｐ領域であって、基板のソース側の一部にはｐ領域がなく、基板のドレイン側の一部にはｐ領域がない、ｐ領域とを含む装置を含む。
１つの一般的な態様は、デバイスを作成する方法であって、基板を提供することと、基板上にＩＩＩ族窒化物バッファ層を提供することと、ＩＩＩ族窒化物バッファ層上にＩＩＩ族窒化物バリア層を提供することであって、ＩＩＩ族窒化物バリア層は、ＩＩＩ族窒化物バッファ層のバンドギャップよりも高いバンドギャップを含む、ＩＩＩ族窒化物バリア層を提供することと、ＩＩＩ族窒化物バリア層にソースを電気的に結合することと、ＩＩＩ族窒化物バリア層にゲートを電気的に結合することと、ＩＩＩ族窒化物バリア層にドレインを電気的に結合することと、少なくとも基板内に配置されているｐ領域を提供することであって、基板のソース側の一部にはｐ領域がなく、基板のドレイン側の一部にはｐ領域がない、ｐ領域を提供することとを含む、方法を含む。
１つの一般的な態様は、基板と、基板上のＩＩＩ族窒化物バッファ層と、ＩＩＩ族窒化物バッファ層上のＩＩＩ族窒化物バリア層であって、ＩＩＩ族窒化物バリア層は、ＩＩＩ族窒化物バッファ層のバンドギャップよりも高いバンドギャップを含んでもよい、ＩＩＩ族窒化物バリア層と、ＩＩＩ族窒化物バリア層上のソースと、ＩＩＩ族窒化物バリア層上のドレインと、ソースとドレインとの間の、ＩＩＩ族窒化物バリア層上のゲートと、少なくとも基板内に配置されているｐ領域であって、基板のソース側の一部にはｐ領域がなく、基板のドレイン側の一部にはｐ領域がない、ｐ領域とを含む装置を含む。
本開示の追加の特徴、利点、および態様が、以下の詳細な説明、図面、および特許請求の範囲に記載され得、それらの考察から明らかになり得る。その上、上記の本開示の概要と以下の詳細な説明は両方とも例示であり、特許請求されているものとしての本開示の範囲を限定することなく、さらなる説明を提供するように意図されていることを理解されたい。
本開示のさらなる理解を与えるために含まれており、本明細書に組み込まれるとともにその一部を構成する添付の図面は、本開示の態様を示し、詳細な説明とともに、本開示の原理を説明する役割を果たす。本開示および本開示を実践することができる様々な方法の基本的な理解に必要であり得る分を超えて、本開示の構造的詳細を示すことは企図されていない。
本開示によるトランジスタの１つの態様の断面図である。 本開示によるトランジスタの一態様の断面図である。 本開示の一態様による複数のユニットセルトランジスタを含み得る半導体デバイスを示す図である。 図３の線ＩＶ－ＩＶに沿った概略断面図である。 本開示によるトランジスタの１つの態様の上面図である。 本開示によるトランジスタの１つの態様の上面図である。 本開示によるトランジスタの１つの態様の上面図である。 本開示によるトランジスタの別の態様の断面図である。 本開示によるトランジスタの別の態様の断面図である。 本開示によるトランジスタの別の態様の断面図である。 本開示によるトランジスタを作成するプロセスを示す図である。
本開示の態様ならびにその様々な特徴および利点の詳細が、非限定的な態様および例を参照することによってより十分に説明される。当該態様および例は、添付の図面に記載および／または図解され、以下の説明において詳述される。図面に示されている特徴は必ずしも原寸に比例して描かれてはおらず、１つの態様の特徴は、たとえ本明細書において明示的に記載されていない場合であっても、当業者が理解するように他の態様によって利用されてもよいことに留意されたい。周知の構成要素および処理技法の記述は、本開示の態様を不必要にあいまいにしないように、省かれている場合がある。本明細書において使用されている例は、本開示が実践され得る方法の理解を促進し、さらに当業者が本開示の態様を実践することを可能にするようにのみ意図されている。したがって、本明細書における例および態様は、本開示の範囲を限定するものとして解釈されるべきではなく、本開示の範囲は、添付の特許請求の範囲および適用法令によってのみ規定される。その上、同様の参照番号は、図面のいくつかのビュー全体を通じて、および、開示されている種々の態様において、同様の部分を表すことに留意されたい。
本明細書では、第１、第２などの用語を使用して様々な要素を説明する場合があるが、これらの要素は、これらの用語によって限定されるべきではないことが理解されよう。これらの用語は、ある要素を別の要素と区別するためにのみ使用される。たとえば、本開示の範囲から逸脱することなく、第１の要素が第２の要素と称されてもよく、同様に、第２の要素が第１の要素と称されてもよい。本明細書において使用される場合、「および／または」という用語は、関連して列挙されている項目のうちの１つまたは複数から成るあらゆる組合せを含む。
層、領域、または基板などの要素が別の要素の「上に接して（ｏｎ）」いるかまたは「上に接するまで（ｏｎｔｏ）」延在しているものとして参照されている場合、要素は、その別の要素の直上にあるかまたはその直上へと延在し得るか、または、介在する要素が存在してもよいことが理解されよう。対照的に、要素が別の要素の「直上に接して（ｄｉｒｅｃｔｌｙ ｏｎ）」いるかまたは「直上に接するまで（ｄｉｒｅｃｔｌｙ ｏｎｔｏ）」延在しているものとして参照されている場合、介在する要素は存在しない。同様に、層、領域、または基板などの要素が別の要素の「上（ｏｖｅｒ）」にあるかまたは「上」に延在しているものとして参照されている場合、要素は、その別の要素の直上にあるかまたはその直上へと延在し得るか、または、介在する要素が存在してもよいことが理解されよう。対照的に、要素が別の要素の「直上（ｄｉｒｅｃｔｌｙ ｏｖｅｒ）」にあるかまたは「直上」に延在しているものとして参照されている場合、介在する要素は存在しない。また、要素が別の要素に「接続されている（ｃｏｎｎｅｃｔｅｄ）」か、または「結合されている（ｃｏｕｐｌｅｄ）」ものとして参照されている場合、要素は、別の要素に直接的に接続もしくは結合され得、または、介在する要素が存在してもよいことが理解されよう。対照的に、要素が別の要素に「直接的に接続されている」または「直接的に結合されている」ものとして参照されている場合、介在する要素は存在しない。
「下方（ｂｅｌｏｗ）」もしくは「上方（ａｂｏｖｅ）」または「上側（ｕｐｐｅｒ）」もしくは「下側（ｌｏｗｅｒ）」または「水平（ｈｏｒｉｚｏｎｔａｌ）」もしくは「垂直（ｖｅｒｔｉｃａｌ）」などの相対語が、図面に示されているものとしての１つの要素、層、または領域と、別の要素、層、または領域との関係を説明するために、本明細書において使用されている場合がある。これらの用語および上述した用語は、添付の図面に示されている向きに加えて、デバイスの異なる向きを包含することを意図していることが理解されよう。
本明細書において使用される用語は特定の態様を説明することのみを目的とするものであり、本開示の限定であるようには意図されない。本明細書において使用される場合、単数形「１つの」（“ａ，” “ａｎ”）および「その」（“ｔｈｅ”）は、別途文脈が明確に指示していない限り、複数形も含むように意図される。用語「備える（ｃｏｍｐｒｉｓｅｓ）」、「備えている（ｃｏｍｐｒｉｓｉｎｇ）」、「含む（ｉｎｃｌｕｄｅｓ）」、および／または「含んでいる（ｉｎｃｌｕｄｉｎｇ）」は、本明細書において使用されている場合、記載されている特徴、整数、ステップ、動作、要素、および／または構成要素が存在することを指定するが、１つまたは複数の他の特徴、整数、ステップ、動作、要素、および／または構成要素、および／またはそのグループが存在することまたは追加されることを除外するものではないことがさらに理解されよう。
別途規定されない限り、本明細書において使用されるすべての用語（技術用語および科学用語を含む）は、本開示が属する分野の当業者によって一般的に理解されているものと同じ意味を有する。本明細書において使用されている用語は、本明細書および関連技術の文脈におけるそれらの意味と一致する意味を有するものとして解釈されるべきであり、本明細書において明示的にそのように規定されていない限り、理想化されたまたは過度に形式的な意味において解釈されるものではないことがさらに理解されよう。
構造のタイプに加えて、トランジスタがそれから形成される半導体材料の特性も、動作パラメータに影響を及ぼす可能性がある。トランジスタの動作パラメータに影響を及ぼす特性のうち、電子移動度、飽和電子ドリフト速度、絶縁破壊電界、および熱伝導率が、トランジスタの高周波および高電力特性に影響を及ぼし得る。
電子移動度は、電場の存在下で電子がその飽和速度までどれだけ迅速に加速されるかの測度である。過去においては、より低い電界でより多くの電流が発現され、結果として電界が印加されたときに応答時間がより早くなるため、高電子移動度を有する半導体材料が選好された。飽和電子ドリフト速度は、電子が半導体材料内で得ることができる最大速度である。より高い速度は、ソースからドレインまでの時間がより短いということになるため、飽和電子ドリフト速度がより高い材料が、高周波用途にとって選好される。
絶縁破壊電界は、ショットキー接合の絶縁破壊およびデバイスのゲートを通る電流が突然に増大する電界強度である。一般的に、所与の寸法の材料によってより高い電界がサポートされ得るため、高い絶縁破壊電界材料が、高電力、高周波トランジスタにとって選好される。より小さい電界よりも、より大きい電界によって、電子をより迅速に加速することができるため、より大きい電界が、より高速の過渡を可能にする。
熱伝導率は、半導体材料が熱を放散させる能力である。典型的な動作においては、すべてのトランジスタが熱を生成する。同様に、高電力および高周波トランジスタは、通常、小信号トランジスタよりも大量の熱を生成する。半導体材料の温度が増大すると、一般的に、接合漏れ電流が増大し、温度の増大とともにキャリア移動度が低減することに起因して、一般に、電界効果トランジスタを通る電流は低減する。したがって、半導体から熱が放散される場合、材料はより低い温度に留まり、より低い漏れ電流でより大きい電流を搬送することが可能である。
本開示は、外因性半導体と真性半導体の両方を含む。真性半導体は、ドーピングされていない（純粋）。外因性半導体は、ドーピングされており、これは、熱平衡時の半導体の電子および正孔担体濃度を変化させるために化学物質が導入されていることを意味する。ｐ型とｎ型の両方の半導体が開示されており、ｐ型は、電子濃度よりも大きい正孔濃度を有し、ｎ型は、正孔濃度よりも大きい電子濃度を有する。
炭化ケイ素（ＳｉＣ）は、優れた物理的および電子的特性を有し、これによって、理論上は、ケイ素（Ｓｉ）またはガリウムヒ素（ＧａＡｓ）基板から製造されるデバイスよりも高い温度、より高い電力、およびより高い周波数において動作することができる電子デバイスを製造することが可能であるはずである。約４×Ｅ６Ｖ／ｃｍの高い絶縁破壊電界、約２．０×Ｅ７ｃｍ／ｓｅｃの高い飽和電子ドリフト速度、約４．９Ｗ／ｃｍ－°Ｋの高い熱伝導率が、ＳｉＣが高周波および高電力用途に適することを示す。いくつかの態様において、本開示のトランジスタは、Ｓｉ、ＧａＡｓまたは他の適切な基板を備える。
ＧａＮベースのＨＥＭＴは、ディスクリートとＭＭＩＣ形態の両方における、高電力ＲＦ用途にとって非常に有望な候補である。ＧａＮ ＨＥＭＴ設計は、所望のブレークダウンを達成するためのトラップを含むバッファ層を使用し得る。しかしながら、これらのトラップは、性能に悪影響を及ぼすメモリ効果を引き起こす場合がある。この制限を克服するために、埋め込みｐ層を有する構造を利用して、最小のトラッピングでブレークダウンを得ることを可能にすることができる。これらのデバイスは、ドレインラグ効果およびその効果と関連付けられるトラッピングの部分の減少および／または排除を示す。しかしながら、それらは依然として、特に高い負ゲート電圧における「ゲートラグ効果」とよばれるものと関連付けられるいくらかのトラッピングを示す。
本発明者らのシミュレーションは、この効果がバッファ層におけるトラップからも生じていることを示した。多くのシステム応用形態についてこの効果を少なくとも実質的に排除することが望ましい。本明細書において、この問題を克服するために、埋め込みｐ層をゲートまたは別個の負ゲート電圧に接続することが提案される。
本明細書において提案される方法は、ＧａＮ ＨＥＭＴデバイスが、トラッピング効果なしでまたはトラッピング効果を低減されて実施されることを可能にする。提案される構造は、現在利用可能なツールおよび技法を用いて作製することができる。本明細書において記載されている方法は、商用と防衛の両方の応用形態の性能の大幅な改善を可能にする。それらはまた、低ノイズ応用形態の将来のデバイスにおいても改善を可能にし得る。
可能な態様は、以下を含み得る。
１．ゲートがすべてのゲートフィンガの一端または両端において埋め込みｐ層に接続される態様。この接続は、これらの端部の付近でｐ層までエッチングし、それに対する金属コンタクトを作成することによって達成されてもよい。この金属は、その後、ゲート金属に電気的に接続されてもよい。
２．別の態様は、上記のような端部においてｐ層へのコンタクトを有するが、これをゲート金属には接続しないことである。代わりに、別個のコンタクトパッドがこの接続のために提供されてもよい。負電圧がこの端子に印加され得る。印加される負電圧は、負ゲートバイアスよりも負であり得る。
３．第３の態様は、上記態様２と同様であってもよく、ＲＦ電流がこの端子を通じて流れることを妨げるためのＲＦチョーク構成をさらに含んでもよい。
図１は、本開示によるトランジスタの一態様の断面図を示す。
特に、図１は、トランジスタ１００の断面図を示す。トランジスタ１００は、基板層１０２を含むことができる。基板層１０２は、炭化ケイ素（ＳｉＣ）から作成されてもよい。いくつかの態様において、基板層１０２は、半絶縁性ＳｉＣ基板、ｐ型基板、ｎ型基板などであってもよい。いくつかの態様において、基板層１０２は、非常に低濃度にドーピングされてもよい。１つの態様において、背景不純物レベルは低くてもよい。１つの態様において、背景不純物レベルは１Ｅ１５／ｃｍ3以下であってもよい。１つの態様において、基板層１０２は、６Ｈ ＳｉＣ、４Ｈ ＳｉＣ、１５Ｒ ＳｉＣ、３Ｃ ＳｉＣなどから成る群から選択されるＳｉＣから形成されてもよい。１つの態様において、基板層１０２は、半絶縁性であってもよく、バナジウムもしくは任意の他の適切なドーパントによってドーピングされてもよく、または、半絶縁性特性を提供する欠陥を有してドープされずに高純度であってもよいＳｉＣから形成されてもよい。
別の態様において、基板層１０２は、ＧａＡｓ、ＧａＮ、または本明細書に記載されている用途に適した他の材料であってもよい。別の態様において、基板層１０２は、サファイア、スピネル、ＺｎＯ、ケイ素、またはＩＩＩ族窒化物材料の成長をサポートすることが可能な任意の他の材料を含んでもよい。特定の態様において、基板層１０２は、図１に示すようにＸ軸に概して平行であり、かつ／または、Ｚ軸（Ｘ軸およびＹ軸に垂直）に概して平行である平坦な上側表面を含んでもよい。特定の態様において、基板層１０２は、図１に示すようにＸ軸に概して平行であり、かつ／または、Ｚ軸（Ｘ軸およびＹ軸に垂直）に概して平行である平坦な下側表面を含んでもよい。ここで、上側および下側は、Ｙ軸に沿って規定される。
トランジスタ１００は、基板層１０２内に形成されてもよい埋め込みｐ領域またはｐ型材料層１０６を含んでもよい。ｐ型材料層１０６は、基板層１０２内に単独で提供され、基板層１０２からトランジスタ１００内のエピタキシャル層へと延在してもよく、または、単独でトランジスタ１００のエピタキシャル層内に位置してもよい。ドーパントは、イオン注入のみによって、エピタキシャル成長を通じて、または両方の組合せによって、エピタキシャル層に組み込むことができる。ｐ型材料層１０６は、複数の層にまたがり、異なるまたは傾斜ｐドーピングの複数の領域を含むことができる。本開示の他の態様によれば、ｐ型材料層１０６はまた、バリア層１０８と基板層１０２との間でバリア層１０８の下方に、および／または、基板層１０２内に形成されてもよい。
本開示の態様によれば、基板層１０２の少なくともいくつかの部分は、ｐ型材料層１０６を含んでもよい。本開示の態様によれば、ｐ型材料層１０６は、アルミニウム（Ａｌ）のイオン注入およびアニーリングによって形成されてもよい。他の態様において、ｐ型材料層１０６は、ホウ素、ガリウム、もしくは、ｐ型層を形成することができる任意の他の材料、または、これらの組合せのイオン注入によって形成されてもよい。１つの態様において、ｐ型材料層１０６は、任意のＧａＮ層を成長させる前にＡｌの注入およびアニーリングによって形成されてもよい。１つの態様において、イオン実施態様は、インプラントのチャネリングを利用してもよい。１つの態様において、インプラントのチャネリングは、イオンビームを基板層１０２に位置整合させることを含んでもよい。イオンビームの位置整合の結果として、インプラント効率を増大させることができる。
本開示の態様は、深さが高度に均一であり、また結果として格子損傷も減少させる、基板層１０２の炭化ケイ素実施態様におけるｐ型材料層１０６のインプラント領域を制御可能に形成するためにインプラントチャネリングを利用してもよい。チャネリングは、イオンが基板層１０２の結晶軸に沿って注入されるときに経験される。注入の方向が結晶格子の主軸に近いとき、結晶格子中の原子は、注入の方向に対して「整列」しているように見え、注入されるイオンは、結晶構造によって作成されるチャネルを下ってｐ型材料層１０６を形成するように見える。これによって、注入されるイオンと結晶格子中の原子との間の衝突の可能性が減少する。結果として、ｐ型材料層１０６の注入の深さが大きく増大し得る。
概して、注入の方向が炭化ケイ素結晶の結晶軸の約±０．２°以内であるときに、炭化ケイ素内でチャネリングが発生する。いくつかの態様において、注入は、炭化ケイ素結晶の毛結晶軸の±０．２°よりも大きくてもよいが、注入の効果はより低くなり得る。たとえば、注入の方向が炭化ケイ素結晶の結晶軸の約±０．２°よりも大きいとき、格子中の原子は、注入の方向に対してランダムに分散しているように見え得、これによってチャネリング効果が減少し得る。本明細書において使用される場合、「注入角」という用語は、注入の方向と、イオンが注入される半導体層の、ｃ軸または＜０００１＞軸などの結晶軸との間の角度を指す。したがって、炭化ケイ素層のｃ軸に対する約２°未満の注入角が、チャネリングをもたらすと予測され得る。しかしながら、他の注入角も利用されてもよい。
１つの態様において、ｐ型材料層１０６は、２５℃における１Ｅ１３ｃｍ2の用量でＥ1＝１００ｋｅＶの注入エネルギーを有するチャネリング条件によって注入される４Ｈ－ＳｉＣにおける27Ａｌのイオン注入によって形成されてもよい。１つの態様において、ｐ型材料層１０６は、２５℃における１Ｅ１３ｃｍ2の用量でＥ2＝３００ｋｅＶの注入エネルギーを有するチャネリング条件によって注入される４Ｈ－ＳｉＣにおける27Ａｌのイオン注入によって形成されてもよい。しかしながら、他の注入エネルギーおよび用量も企図される。たとえば、いくつかの態様において、注入エネルギーは、２０ｋｅＶ～８０ｋｅＶ、８０ｋｅＶ～１２０ｋｅＶ、１２０ｋｅＶ～１６０ｋｅＶ、１６０ｋｅＶ～２００ｋｅＶ、２００ｋｅＶ～２４０ｋｅＶ、２４０ｋｅＶ～２８０ｋｅＶ、２８０ｋｅＶ～３４０ｋｅＶ、３４０ｋｅＶ～４００ｋｅＶ、２０ｋｅＶ～４００ｋｅＶ、および／または８０ｋｅＶ～３４０ｋｅＶであってもよく、いくつかの態様において、注入用量は、０．６Ｅ１３ｃｍ2～０．８Ｅ１３ｃｍ2、０．８Ｅ１３ｃｍ2～１．２Ｅ１３ｃｍ2、１．２Ｅ１３ｃｍ2～１．６Ｅ１３ｃｍ2、１．６Ｅ１３ｃｍ2～２Ｅ１３ｃｍ2、０．６Ｅ１３ｃｍ2～２Ｅ１３ｃｍ2、および／または０．８Ｅ１３ｃｍ2～１．２Ｅ１３ｃｍ2であってもよい。付加的に、ｐ型材料層１０６は、ホウ素（Ｂ）、ガリウム（Ｇａ）などのような他の材料の注入によって形成されてもよく、その後、高温アニーリングが行われてもよいことに留意されたい。
１つの態様において、イオン注入の結果として、ｐ型材料層１０６が深層になり得る。１つの態様において、イオン注入の結果として、ｐ型材料層１０６が１μｍ以下の厚さを有し得る。１つの態様において、イオン注入の結果として、ｐ型材料層１０６が０．７μｍ以下の厚さを有し得る。１つの態様において、イオン注入の結果として、ｐ型材料層１０６が０．５μｍ以下の厚さを有し得る。１つの態様において、イオン注入の結果として、ｐ型材料層１０６が０．３μｍ～０．５μｍの厚さを有し得る。１つの態様において、イオン注入の結果として、ｐ型材料層１０６が０．２μｍ～０．６μｍの厚さを有し得る。１つの態様において、イオン注入の結果として、ｐ型材料層１０６が０．４μｍ～０．６μｍの厚さを有し得る。１つの態様において、イオン注入の結果として、ｐ型材料層１０６が０．６μｍ～０．８μｍの厚さを有し得る。１つの態様において、イオン注入の結果として、ｐ型材料層１０６が０．６μｍ～１．６μｍの厚さを有し得る。１つの態様において、イオン注入の結果として、ｐ型材料層１０６が０．６μｍ～２．１μｍの厚さを有し得る。１つの態様において、イオン注入の結果として、ｐ型材料層１０６が１μｍ～５μｍの厚さを有し得る。１つの態様において、ｐ型材料層１０６の注入および／またはドーピングは、５Ｅ１５～５Ｅ１７／ｃｍ3の範囲内であってもよく、最大５μｍの深さまで拡大してもよい。
１つの態様において、イオン注入の結果として、ｐ型材料層１０６が、基板層１０２の厚さの０．０５％～０．３％の厚さを有し得る。１つの態様において、イオン注入の結果として、ｐ型材料層１０６が、基板層１０２の厚さの０．０５％～０．１％の厚さを有し得る。１つの態様において、イオン注入の結果として、ｐ型材料層１０６が、基板層１０２の厚さの０．１％～０．１５％の厚さを有し得る。１つの態様において、イオン注入の結果として、ｐ型材料層１０６が、基板層１０２の厚さの０．１５％～０．２％の厚さを有し得る。１つの態様において、イオン注入の結果として、ｐ型材料層１０６が、基板層１０２の厚さの０．２％～０．２５％の厚さを有し得る。１つの態様において、イオン注入の結果として、ｐ型材料層１０６が、基板層１０２の厚さの０．２５％～０．３％の厚さを有し得る。
ｐ型材料層１０６は、基板層１０２内に注入されてもよく、その後、アニーリングされてもよい。アニーリングは、注入が活性化されることを可能にすることができる。１つの態様において、注入中にマスキング層材料が利用されてもよい。いくつかの態様において、ｐ型材料層１０６のアニーリング中、高温において基板の解離を防止するためにウェハ表面を被覆するために、キャップ層材料が使用されてもよい。ｐ型材料層１０６が形成されると、マスキング層材料は除去されてもよい。アニーリングは、１５００～１８５０℃の温度範囲において５分～３０分にわたって実行されてもよい。他のアニーリング時間および温度プロファイルも企図される。
いくつかの態様において、基板層１０２は、ｐ型材料ＳｉＣ基板から作成されてもよい。さらに、この態様において、ｐ型材料ＳｉＣ基板である基板層１０２は、その後、追加のｐ型層の注入を含む、本明細書に記載されているようなプロセスを受けてもよい。本開示のトランジスタ１００の態様において、ｐ型材料層１０６は、ｐ型材料層１０６の長さを制限するために中性化されてもよい。１つの態様において、中性化は、不純物の注入を含んでもよい。１つの態様において、ｐ型材料層１０６の中性化は、反対の極性の材料によってｐ型材料層１０６の電荷を吸収することを含んでもよい。ｐ型材料層１０６の長さを制限するための別の方法は、ｐ型材料層１０６をエッチングすることであり得る。ｐ型材料層１０６の長さを制限するための別の方法は、注入の面積を制限するためにマスキング材料を使用することであり得る。
本開示のトランジスタ１００の態様において、ｐ型材料層１０６は、ｐ型材料層１０６を成長させることによって形成されてもよい。成長は、たとえば、エピタキシャルであってもよい。ｐ型材料層１０６の長さを制限するために、ｐ型材料層１０６は、エッチングまたは他の様態で中性化されてもよい。本開示のトランジスタ１００の態様において、基板層１０２がエッチングされてもよく、ｐ型材料層１０６が、ｐ型材料層１０６を成長させることによって形成されてもよい。１つの態様において、成長は、エピタキシャルであってもよい。
本開示のトランジスタ１００の態様において、ｐ型材料層１０６は、エピタキシャル層であってもよく、ＧａＮであってもよい。いくつかの態様において、ｐ型材料層１０６は、エピタキシャル層であってもよく、ＧａＮであってもよく、ｐ型材料層１０６は、マグネシウム（Ｍｇ）、炭素（Ｃ）、および／または亜鉛を含んでもよい。いくつかの態様において、ｐ型材料層１０６は、エピタキシャル層であってもよく、ＧａＮであってもよく、ｐ型材料層１０６は、マグネシウム（Ｍｇ）、炭素（Ｃ）、および／または亜鉛の注入を含んでもよい。
本開示のトランジスタ１００の態様において、基板層１０２がエッチングされてもよく、ｐ型材料層１０６が、ｐ型材料層１０６を成長させることによって形成されてもよい。１つの態様において、成長は、エピタキシャルであってもよい。
本開示のトランジスタ１００の態様において、ｐ型材料層１０６は、ＳｉＣから形成されるエピタキシャル層であってもよい。いくつかの態様において、ｐ型材料層１０６は、エピタキシャル層であってもよく、ＳｉＣであってもよく、ｐ型材料層１０６は、Ａｌおよび／またはＢｒを含んでもよい。いくつかの態様において、ｐ型材料層１０６は、エピタキシャル層であってもよく、ＳｉＣであってもよく、ｐ型材料層１０６は、Ａｌおよび／またはＢｒの注入を含んでもよい。
本開示のトランジスタ１００の態様において、ｐ型材料層１０６は、傾斜層であってもよい。１つの態様において、ｐ型材料層１０６は、ステップ傾斜層であってもよい。１つの態様において、ｐ型材料層１０６は、複数の層であってもよい。１つの態様において、ｐ型材料層１０６は、傾斜層であってもよい。１つの態様において、ｐ型材料層１０６は、ステップ傾斜層であってもよい。１つの態様において、ｐ型材料層１０６は、複数の層であってもよい。特定の態様において、ｐ型材料層１０６は、図１に示すようにＸ軸に概して平行であり、かつ／または、Ｚ軸（Ｘ軸およびＹ軸に垂直）に概して平行である平坦な上側表面を含んでもよい。特定の態様において、ｐ型材料層１０６は、図１に示すようにＸ軸に概して平行であり、かつ／または、Ｚ軸（Ｘ軸およびＹ軸に垂直）に概して平行である平坦な下側表面を含んでもよい。ここで、上側および下側は、Ｙ軸に沿って規定される。基板層１０２の材料に応じて、基板層１０２とトランジスタ１００内の次の層との間の格子不整合を減少させるために、基板層１０２上に核形成層１３６が形成されてもよい。１つの態様において、核形成層１３６は、直接的に基板層１０２上に形成されてもよい。他の態様において、核形成層１３６は、基板層１０２のＳｉＣ実施態様上に形成されるＳｉＣエピタキシャル層などの、介在層を伴って基板層１０２上に形成されてもよい。核形成層１３６は、たとえば、ＡｌxＩｎy1-x-yＧａＮ（ここで、０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１）などのＩＩＩ族窒化物材料などの、異なる適切な材料を含んでもよい。核形成層１３６は、金属酸化物化学蒸着（ＭＯＣＶＤ）、水素化物気相成長（ＨＶＰＥ）、分子線エピタキシ（ＭＢＥ）などのような既知の半導体成長技法を使用して、基板層１０２上に形成されてもよい。いくつかの態様において、核形成層は、非ドープＡｌＮまたはＡｌＧａＮなどの、窒化アルミニウム（ＡｌＮ）または窒化アルミニウムガリウム（ＡｌＧａＮ）である。
いくつかの態様において、バッファ層１０４が、直接的に核形成層１３６上に、または、介在層を伴って核形成層１３６上に形成されてもよい。態様に応じて、バッファ層１０４は、たとえば、ＧａＮ、ＡｌＧａＮ、ＡｌＮなどのＡｌxＧａyＩｎ(1-x-y)Ｎ（ここで、０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１）などのＩＩＩ族窒化物などの種々の適切な材料、または、別の適切な材料から形成されてもよい。１つの態様において、バッファ層１０４は、ＧａＮから形成される。バッファ層１０４またはその一部分は、Ｆｅおよび／もしくはＣなどのドーパントによってドーピングされてもよく、または、代替的に、全体的にもしくは部分的に非ドープとすることができる。１つの態様において、バッファ層１０４は、直接的に基板層１０２上に形成されてもよい。特定の態様において、バッファ層１０４は、図１に示すようにＸ軸に概して平行であり、かつ／または、Ｚ軸（Ｘ軸およびＹ軸に垂直）に概して平行である平坦な上側表面を含んでもよい。特定の態様において、バッファ層１０４は、図１に示すようにＸ軸に概して平行であり、かつ／または、Ｚ軸（Ｘ軸およびＹ軸に垂直）に概して平行である平坦な下側表面を含んでもよい。ここで、上側および下側は、Ｙ軸に沿って規定される。
１つの態様において、バッファ層１０４は、高純度ＧａＮから成る上側部分を含んでもよく、バッファ層１０４はまた、より良好な電子閉じ込めを達成するためにＡｌＧａＮバックバリアを形成し得る下側部分も含んでもよい。１つの態様において、バックバリアを形成する下側部分は、ｎ型のＡｌＧａＮであってもよい。バックバリア構築は、本開示の態様のいずれかにおいて実行されてもよい。
１つの態様において、バッファ層１０４は、高純度ＧａＮであってもよい。１つの態様において、バッファ層１０４は、低濃度ドープｎ型であってもよい高純度ＧａＮであってもよい。１つの態様において、バッファ層１０４はまた、より良好な電子閉じ込めを達成するために、より高いバンドギャップのＩＩＩ族窒化物層を、バッファ層１０４の、バリア層１０８から他方の側にある、ＡｌＧａＮバックバリアなどのバックバリアとして使用してもよい。
１つの態様において、バッファ層１０４は、基板層１０２の上側表面とバリア層１０８の下側表面との間の距離として定義されるバッファ層厚さを有してもよい。１つの態様において、バッファ層厚さは、０．８マイクロメートル（ミクロン）未満、０．７マイクロメートル（ミクロン）未満、０．６マイクロメートル（ミクロン）未満、０．５マイクロメートル（ミクロン）未満、または０．４マイクロメートル（ミクロン）未満であってもよい。１つの態様において、バッファ層厚さは、０．８マイクロメートル（ミクロン）～０．６マイクロメートル（ミクロン）、０．７マイクロメートル（ミクロン）～０．５マイクロメートル（ミクロン）、０．６マイクロメートル（ミクロン）～０．４マイクロメートル（ミクロン）、０．５マイクロメートル（ミクロン）～０．３マイクロメートル（ミクロン）、０．４マイクロメートル（ミクロン）～０．２マイクロメートル（ミクロン）、または０．７マイクロメートル（ミクロン）～０．３マイクロメートル（ミクロン）の範囲を有してもよい。
１つの態様において、トランジスタ１００は、基板層１０２の上側表面とバリア層１０８の下側表面との間の長さとして定義される介在層厚さを有してもよい。１つの態様において、介在層厚さは、０．８マイクロメートル（ミクロン）未満、０．７マイクロメートル（ミクロン）未満、０．６マイクロメートル（ミクロン）未満、０．５マイクロメートル（ミクロン）未満、または０．４マイクロメートル（ミクロン）未満であってもよい。１つの態様において、介在層厚さは、０．８マイクロメートル（ミクロン）～０．６マイクロメートル（ミクロン）、０．７マイクロメートル（ミクロン）～０．５マイクロメートル（ミクロン）、０．６マイクロメートル（ミクロン）～０．４マイクロメートル（ミクロン）、０．５マイクロメートル（ミクロン）～０．３マイクロメートル（ミクロン）、または０．４マイクロメートル（ミクロン）～０．２マイクロメートル（ミクロン）の範囲を有してもよい。
バリア層１０８は、バッファ層１０４上に形成されてもよい。１つの態様において、バリア層１０８は、直接的にバッファ層１０４上に形成されてもよく、他の態様において、バリア層１０８は、介在層を伴ってバッファ層１０４上に形成される。態様に応じて、バッファ層１０４は、たとえば、ＡｌＧａＮ、ＡｌＮ、もしくはＩｎＡｌＧａＮなどのＡｌxＧａyＩｎ(1-x-y)Ｎ（ここで、０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１）などのＩＩＩ族窒化物などの種々の適切な材料、または、別の適切な材料から形成されてもよい。１つの態様において、バリア層１０８は、ＡｌＧａＮであってもよく、別の態様において、バリア層１０８は、ＡｌＮであってもよい。１つの態様において、バリア層１０８は、非ドープであってもよい。１つの態様において、バリア層１０８は、ドーピングされてもよい。１つの態様において、バリア層１０８は、ｎ型材料であってもよい。いくつかの態様において、バリア層１０８は、異なるキャリア濃度を有する複数のｎ型材料層を有してもよい。１つの態様において、バリア層１０８は、ＩＩＩ族窒化物またはそれらの組合せであってもよい。特定の態様において、バリア層１０８は、図１に示すようにＸ軸に概して平行であり、かつ／または、Ｚ軸（Ｘ軸およびＹ軸に垂直）に概して平行である平坦な上側表面を含んでもよい。特定の態様において、バリア層１０８は、図１に示すようにＸ軸に概して平行であり、かつ／または、Ｚ軸（Ｘ軸およびＹ軸に垂直）に概して平行である平坦な下側表面を含んでもよい。ここで、上側および下側は、Ｙ軸に沿って規定される。
１つの態様において、バッファ層１０４のバンドギャップは、適切なレベルにおいてバイアスされたときにバッファ層１０４とバリア層１０８との間のヘテロ界面１５２において二次元電子ガス（２ＤＥＧ）を形成するために、バリア層１０８のバンドギャップ未満であってもよい。１つの態様において、ＧａＮであってもよいバッファ層１０４のバンドギャップは、適切なレベルにおいてバイアスされたときにバッファ層１０４とバリア層１０８との間のヘテロ界面１５２において二次元電子ガス（２ＤＥＧ）を形成するために、ＡｌＧａＮであってもよいバリア層１０８のバンドギャップ未満であってもよい。
本開示の態様において、ヘテロ界面１５２は、バリア層１０８とバッファ層１０４との間にあってもよい。１つの態様において、ソース１１０およびドレイン１１２電極は、ゲート１１４電極が適切なレベルにおいてバイアスされたときにバッファ層１０４とバリア層１０８との間のヘテロ界面１５２において誘発される二次元電子ガス（２ＤＥＧ）を介してソース１１０およびドレイン１１２電極の間に電流が流れるように、抵抗コンタクトを成して形成されてもよい。１つの態様において、ヘテロ界面１５２は、０．００５μｍ～０．００７μｍ、０．００７μｍ～０．００９μｍ、および０．００９μｍ～０．０１１μｍの範囲内であってもよい。
１つの態様において、ソース１１０、ドレイン１１２およびゲート１１４は、バリア層１０８上に形成されてもよい。ソース１１０、ドレイン１１２、および／またはゲート１１４は、直接的にバリア層１０８上に配置されてもよく、または、ＡｌＮバリア層上のＡｌＧａＮ層などの、バリア層１０８上の介在層上にあってもよい。他のまたは追加の介在層が可能である。たとえば、ＳｉＮ、ＡｌＯ、ＳｉＯ、ＳｉＯ2、ＡｌＮなどまたはそれらの組合せのスペーサ層１１６を、バリア層１０８または他の介在層上に提供することができる。１つの態様において、バリア層１０８は、Ｎ＋材料である、ソース１１０および／またはドレイン１１２の下の領域１６４を含んでもよい。１つの態様において、バリア層１０８は、Ｓｉドープされている、ソース１１０および／またはドレイン１１２の下の領域１６４を含んでもよい。１つの態様において、領域１６４内のｎ型ドーパントは注入される。
１つの態様において、ソース１１０、ドレイン１１２およびゲート１１４は、バッファ層１０４上に形成されてもよい。ソース１１０、ドレイン１１２、および／またはゲート１１４は、直接的にバッファ層１０４上に配置されてもよく、または、ＡｌＮバリア層上のＡｌＧａＮ層などの、バッファ層１０４上の介在層上にあってもよい。１つの態様において、バッファ層１０４は、Ｎ＋材料である、ソース１１０および／またはドレイン１１２の下の領域１６４を含んでもよい。１つの態様において、バッファ層１０４は、Ｓｉドープされている、ソース１１０および／またはドレイン１１２の下の領域１６４を含んでもよい。１つの態様において、領域１６４内のｎ型ドーパントは注入される。
いくつかの態様において、ソース１１０およびドレイン１１２は、ゲート１１４に関して対称であってもよい。いくつかのスイッチデバイス応用態様において、ソース１１０およびドレイン１１２は、ゲート１１４に関して対称であってもよい。いくつかの態様において、ソース１１０およびドレイン１１２は、ゲート１１４に関して非対称であってもよい。１つの態様において、ゲート１１４は、Ｔ形ゲートであってもよい。１つの態様において、ゲート１１４は、非Ｔ形ゲートであってもよい。
ゲート１１４およびドレイン１１２を保護して分離するために、スペーサ層１１６が、ゲート１１４、ドレイン１１２およびソース１１０に隣接して、バッファ層１０４と反対側で、バリア層１０８上に配置されてもよい。スペーサ層１１６は、ＳｉＮ、ＡｌＯ、ＳｉＯ、ＳｉＯ2、ＡｌＮなど、またはそれらの複数の層を組み込んだ組合せから作成されるパッシベーション層であってもよい。１つの態様において、スペーサ層１１６は、ＳｉＮから作成されるパッシベーション層である。１つの態様において、スペーサ層１１６は、ＭＯＣＶＤ、プラズマ化学蒸着（ＣＶＤ）、熱フィラメントＣＶＤ、またはスパッタリングを使用して堆積することができる。１つの態様において、スペーサ層１１６は、Ｓｉ3Ｎ4の堆積物を含んでもよい。１つの態様において、スペーサ層１１６は、絶縁層を形成する。１つの態様において、スペーサ層１１６は、絶縁体を形成する。１つの態様において、スペーサ層１１６は、誘電体であってもよい。１つの態様において、スペーサ層１１６は、バリア層１０８上に提供されてもよい。１つの態様において、スペーサ層１１６は、誘電体などの非導電性材料を含んでもよい。１つの態様において、スペーサ層１１６は、誘電体の複数の異なる層または誘電体層の組合せを含んでもよい。１つの態様において、スペーサ層１１６は、多くの異なる厚さのものであってもよく、厚さの適切な範囲は、約０．０５～２マイクロメートル（ミクロン）である。１つの態様において、スペーサ層１１６は、Ａｌ、Ｇａ、またはＩｎの合金などの異なるＩＩＩ族元素を有するＩＩＩ族窒化物材料などの材料を含んでもよく、適切なスペーサ層材料は、ＡｌxＩｎyＧａ1-x-y（ここで、０≦ｘ≦１かつ０≦ｙ≦１、ｘ＋ｙ≦１）である。
いくつかの態様において、ゲート１１４は、スペーサ層１１６内に形成されるチャネル内に堆積されてもよく、当業者によって理解される半導体処理技法を使用してＴゲートが形成されてもよい。他のゲート構成が可能である。
本開示のトランジスタ１００の態様において、基板層１０２は、炭化ケイ素であってもよく、炭素面を含んでもよい。１つの態様において、基板層１０２は、炭化ケイ素であってもよく、バッファ層１０４に隣接して配置された炭素面を含んでもよい。１つの態様において、基板層１０２は、炭化ケイ素であってもよく、炭素面を含んでもよく、基板層１０２は、バッファ層１０４に隣接して配置されるように反転されてもよい。この態様において、バッファ層１０４は、基板層１０２の炭素面に隣接する窒素面を有するＧａＮであってもよい。１つの態様において、バッファ層１０４は、ＧａＮ層とＮ層とが交互になったＧａＮであってもよく、Ｎ層および／または窒素面が基板層１０２の炭素面に隣接する。
本開示のトランジスタ１００の態様において、バッファ層１０４は、非極性ＧａＮを含んでもよい。１つの態様において、バッファ層１０４は、半極性ＧａＮを含んでもよい。１つの態様において、バッファ層１０４は、ホットウォールエピタキシを含んでもよい。１つの態様において、バッファ層１０４は、０．１５マイクロメートル（ミクロン）～０．２５マイクロメートル（ミクロン）、０．２マイクロメートル（ミクロン）～０．３マイクロメートル（ミクロン）、０．２５マイクロメートル（ミクロン）～０．３５マイクロメートル（ミクロン）、０．３マイクロメートル（ミクロン）～０．３５マイクロメートル（ミクロン）、０．３５マイクロメートル（ミクロン）～０．４マイクロメートル（ミクロン）、０．４マイクロメートル（ミクロン）～０．４５マイクロメートル（ミクロン）、０．４５マイクロメートル（ミクロン）～０．５マイクロメートル（ミクロン）、０．５マイクロメートル（ミクロン）～０．５５マイクロメートル（ミクロン）、または０．１５マイクロメートル（ミクロン）～０．５５マイクロメートル（ミクロン）の範囲内の厚さを有するホットウォールエピタキシを含んでもよい。ｐ型材料層１０６は、ブレークダウンおよび材料不純物に伴う問題を回避することを助けることができる。たとえば、ｐ型材料層１０６がなければ、トランジスタ１００は、良好に放電しない不純物を必要とし得る。ｐ型材料層１０６は、ゲート１１４の下に形成されてもよく、デバイスのソース１１０およびドレイン１１２に向かって延在してもよい。
本開示のトランジスタ１００の態様において、バッファ層１０４は、フェルミ準位がバンドギャップの上半分である高純度型のものになるように設計されてもよく、それによって、ＧａＮ ＨＥＭＴにおいて通常観察されるスロートラッピング効果が最小限に抑えられる。これに関連して、フェルミ準位の下のトラップは常に充填され、したがって、低速過渡が防止され得る。いくつかの態様において、バッファ層１０４は、良好な結晶品質の達成と調和して可能な限り薄くてもよい。本出願人らは、０．４μｍの層が良好な品質を有することをすでに実証している。
本開示のトランジスタ１００の態様において、ＡｌxＩｎyＧａ1-x-y（ここで、０≦ｘ≦１かつ０≦ｙ≦１、ｘ＋ｙ≦１）核形成層１３６またはバッファ層１０４は、ＭＯＣＶＤ（有機金属化学蒸着）、ＨＶＰＥ（水素化物気相成長）またはＭＢＥ（分子線エピタキシ）などのエピタキシャル結晶成長方法を介して基板層１０２上に成長されてもよい。核形成層１３６の形成は、基板層１０２の材料に依存し得る。
本開示のトランジスタ１００の態様において、バッファ層１０４は、横方向エピタキシャル過成長（ＬＥＯ）によって形成されてもよい。ＬＥＯは、たとえば、ＧａＮ層の結晶品質を改善することができる。ＨＥＭＴの半導体層がエピタキシャルであるとき、各エピタキシャル層が上に成長される層は、デバイスの特性に影響を及ぼし得る。たとえば、ＬＥＯは、エピタキシャルＧａＮ層内の転位密度を減少させ得る。
図８の記載を参照すると、トランジスタ１００は、スペーサ層１１６およびゲート１１４上に形成されてもよい第２のスペーサ層１１７を含んでもよい。図９の記載を参照すると、トランジスタ１００は、フィールドプレート１３２を含んでもよい。図１０の記載を参照すると、トランジスタ１００は、フィールドプレート１３２への接続１５４を含んでもよい。
図２は、本開示によるトランジスタの一態様の断面図を示す。
本開示の１つの態様において、ｐ型材料層１０６は、トランジスタ１００の面積全体にわたって延在しなくてもよい。これに関連して、ｐ型材料層１０６は、本明細書に記載されているように選択的に配置されてもよく、ｐ型材料層１０６は、全長にわたって配置されて本明細書に記載されているように選択的に除去されてもよく、ｐ型材料層１０６は、全長にわたって配置されて本明細書に記載されているように選択的に電気的に中性化されるなどされてもよい。したがって、下記に記載するｐ型材料層１０６の特定の構成は、下記に言及するような動作構成および配列を有するｐ型材料層１０６をもたらすこれらのプロセスのいずれかを包含する。言い換えれば、ｐ型材料層１０６の長さおよび／またはサイズは、部分的に電気的に中性化、部分的にエッチングなどされる部分を含まない。ｐ型材料層１０６の長さおよび／またはサイズは、トランジスタ１００の適用形態、トランジスタ１００に対する要件などに依存し得る。ｐ型材料層１０６の長さを制限することによって、特定のトランジスタ適用形態について、ゲートラグ効果が減少し、ＲＦ性能に対する悪影響が回避などされる。
図２に示すように、ｐ型材料層１０６は、下記にさらに詳細に説明するように、限定された領域内に存在し得る。いくつかの態様において、ｐ型材料層１０６は、ゲート－ソース領域内に存在し得る。いくつかの態様において、ｐ型材料層１０６は、ゲート－ソース領域内に存在し得、部分的に、ゲート１１４の下にも存在し得る。いくつかの態様において、ｐ型材料層１０６は、少なくとも部分的にゲート１１４および／またはソース１１０の下に配置されてもよい。いくつかの態様において、ｐ型材料層１０６は、少なくとも部分的にゲート１１４の下に配置されてもよく、および／または、ソース１１０の下に配置されなくてもよい。
１つの態様において、ｐ型材料層１０６は、少なくとも部分的に、垂直方向においてｙ軸に沿ってゲート１１４の下に配置されてもよく、部分的にソース１１０およびドレイン１１２に向かってｘ軸に沿って延在してもよい。この態様において、ｐ型材料層１０６のいずれの部分も、垂直方向においてソース１１０の下方でｙ軸に沿って位置しなくてもよく、ｐ型材料層１０６のいずれの部分も、垂直方向においてソース１１０の下方でｙ軸に沿って位置しなくてもよい。この態様において、基板層１０２の一部分には、トランジスタ１００のソース側でｐ型材料層１０６がなくてもよく、基板層１０２の一部分には、トランジスタ１００のドレイン側でｐ型材料層１０６がなくてもよい。これに関連して、トランジスタ１００のソース側は、図２に示すように、トランジスタ１００の、ゲート１１４からソース１１０に向かい、これを通り過ぎて延在する側として定義され、トランジスタ１００のドレイン側は、図２に示すように、トランジスタ１００の、ゲート１１４からドレイン１１２に向かい、これを通り越して延在する側として定義される。
１つの態様において、ｐ型材料層１０６は、少なくとも部分的に、垂直方向においてｙ軸に沿ってゲート１１４の下に配置されてもよく、部分的にソース１１０およびドレイン１１２に向かってｘ軸に沿って延在してもよい。この態様において、ｐ型材料層１０６の一部分のみが、垂直方向においてソース１１０の下方でｙ軸に沿って位置してもよく、ｐ型材料層１０６のいずれの部分も、垂直方向においてソース１１０の下方でｙ軸に沿って位置しなくてもよい。この態様において、基板層１０２の一部分は、垂直方向においてソース１１０の下方でｙ軸に沿って位置するｐ型材料層１０６を含まなくてもよい。この態様において、基板層１０２の一部分には、トランジスタ１００のソース側でｐ型材料層１０６がなくてもよく、基板層１０２の一部分には、トランジスタ１００のドレイン側でｐ型材料層１０６がなくてもよい。
１つの態様において、ｐ型材料層１０６は、少なくとも部分的に、垂直方向においてｙ軸に沿ってゲート１１４の下に配置されてもよく、部分的にソース１１０およびドレイン１１２に向かってｘ軸に沿って延在してもよい。この態様において、ｐ型材料層１０６の一部分は、垂直方向においてソース１１０の下方全体でｙ軸に沿って位置してもよく、ｐ型材料層１０６のいずれの部分も、垂直方向においてドレイン１１２の下方でｙ軸に沿って位置しなくてもよい。この態様において、基板層１０２の一部分は、垂直方向においてソース１１０を通り越してｙ軸に沿って位置するｐ型材料層１０６を含まなくてもよい。この態様において、基板層１０２の一部分には、トランジスタ１００のソース側でｐ型材料層１０６がなくてもよく、基板層１０２の一部分には、トランジスタ１００のドレイン側でｐ型材料層１０６がなくてもよい。
１つの態様において、ｐ型材料層１０６は、垂直方向においてｙ軸に沿ってゲート１１４の下に配置されてもよく、部分的にソース１１０およびドレイン１１２に向かってｘ軸に沿って延在してもよい。この態様において、ｐ型材料層１０６の一部分は、垂直方向においてソース１１０の下方全体でｙ軸に沿って位置してもよく、ｐ型材料層１０６のいずれの部分も、垂直方向においてソース１１０の下方でｙ軸に沿って位置しなくてもよい。この態様において、基板層１０２の一部分は、垂直方向においてソース１１０を通り越してｙ軸に沿って位置するｐ型材料層１０６を含まなくてもよい。この態様において、基板層１０２の一部分には、トランジスタ１００のソース側でｐ型材料層１０６がなくてもよく、基板層１０２の一部分には、トランジスタ１００のドレイン側でｐ型材料層１０６がなくてもよい。
図２を参照して、ｐ型材料層１０６の寸法を定義するために、トランジスタ１００の構成要素の様々な寸法を説明する。ゲート１１４は、Ｘ軸に平行であるバリア層１０８に隣接するゲート１１４の下側表面に沿った幅ＬＧを有してもよい。特に、幅ＬＧは、ゲート１１４の一方の下側コーナからゲート１１４の他方の下側コーナへと延在してもよい。幅ＬＧの定義は、図２に示されている。いくつかの態様において、幅ＬＧは、ｘ軸に沿った長さにおいて、０．０５μｍ～０．６μｍ、０．５μｍ～０．６μｍ、０．４μｍ～０．５μｍ、０．３μｍ～０．４μｍ、０．２μｍ～０．３μｍ、０．１μｍ～０．２μｍ、または０．１μｍ～０．０５μｍであってもよい。いくつかの態様において、下側表面の上方のゲート１１４の幅は、図２に示すような幅ＬＧよりも大きくてもよい。
ゲート１１４からソース１１０までの距離が、距離ＬＧＳとして定義されてもよい。特に、距離ＬＧＳは、ソース側のゲート１１４の下側コーナからゲート側のソース１１０の下側コーナまでの距離として定義されてもよい。距離ＬＧＳの定義は、図２に示されている。
ゲート１１４からドレイン１１２までの距離が、距離ＬＧＤとして定義されてもよい。特に、距離ＬＧＤは、ドレイン側のゲート１１４の下側コーナからゲート側のドレイン１１２の下側コーナまでの距離として定義されてもよい。距離ＬＧＤの定義は、図２に示されている。
１つの態様において、ｐ型材料層１０６は、横方向において、少なくともソース側のゲート１１４の下側コーナの下からソース１１０に向かって距離ＬＧＰＳだけｘ軸に沿って延在してもよい。距離ＬＧＰＳの定義は、図２に示されている。いくつかの態様において、距離ＬＧＰＳは、ｘ軸に沿った長さにおいて、１μｍ～６μｍ、５μｍ～６μｍ、４μｍ～５μｍ、３μｍ～４μｍ、２μｍ～３μｍ、または１μｍ～３μｍであってもよい。
１つの態様において、ｐ型材料層１０６は、横方向において、少なくともドレイン側のゲート１１４の下側コーナの下からドレイン１１２に向かって距離ＬＧＰＤだけｘ軸に沿って延在してもよい。いくつかの態様において、距離ＬＧＰＤは、ｘ軸に沿った長さにおいて、０．１μｍ～０．６μｍ、０．５μｍ～０．６μｍ、０．４μｍ～０．５μｍ、０．３μｍ～０．４μｍ、０．２μｍ～０．３μｍ、または０．１μｍ～０．３μｍであってもよい。
したがって、ｐ型材料層１０６の長さは、距離ＬＧＰＤ、幅ＬＧ、および距離ＬＧＰＳの合計であってもよい。これに関連して、ｐ型材料層１０６の長さは、特定のトランジスタ適用形態について、ゲートラグ効果を減少させ、ＲＦ性能に対する悪影響を回避などする。
１つの態様において、長さＬＧＰＳは、ＬＧの１００％～７００％、ＬＧの１００％～２００％、ＬＧの２００％～３００％、ＬＧの３００％～４００％、ＬＧの４００％～５００％、ＬＧの５００％～６００％、またはＬＧの６００％～７００％であってもよい。
１つの態様において、長さＬＧは、ＬＧＰＤの１０％～１８０％、ＬＧＰＤの１０％～２０％、ＬＧＰＤの２０％～３０％、ＬＧＰＤの３０％～４０％、ＬＧＰＤの４０％～５０％、ＬＧＰＤの５０％～６０％、ＬＧＰＤの６０％～７０％、ＬＧＰＤの７０％～８０％、ＬＧＰＤの８０％～９０％、ＬＧＰＤの９０％～１００％、ＬＧＰＤの１００％～１１０％、ＬＧＰＤの１１０％～１２０％、ＬＧＰＤの１１０％～１３０％、ＬＧＰＤの１３０％～１４０％、ＬＧＰＤの１４０％～１５０％、ＬＧＰＤの１５０％～１６０％、ＬＧＰＤの１６０％～１７０％、またはＬＧＰＤの１７０％～１８０％であってもよい。
１つの態様において、長さＬＧＳは、ＬＧＰＳの１０％～１８０％、ＬＧＰＳの１０％～２０％、ＬＧＰＳの２０％～３０％、ＬＧＰＳの３０％～４０％、ＬＧＰＳの４０％～５０％、ＬＧＰＳの５０％～６０％、ＬＧＰＳの６０％～７０％、ＬＧＰＳの７０％～８０％、ＬＧＰＳの８０％～９０％、ＬＧＰＳの９０％～１００％、ＬＧＰＳの１００％～１１０％、ＬＧＰＳの１１０％～１２０％、ＬＧＰＳの１１０％～１３０％、ＬＧＰＳの１３０％～１４０％、ＬＧＰＳの１４０％～１５０％、ＬＧＰＳの１５０％～１６０％、ＬＧＰＳの１６０％～１７０％、またはＬＧＰＳの１７０％～１８０％であってもよい。
１つの態様において、長さＬＧは、ＬＧＰＤの１０％～１８０％、ＬＧＰＤの１０％～２０％、ＬＧＰＤの２０％～３０％、ＬＧＰＤの３０％～４０％、ＬＧＰＤの４０％～５０％、ＬＧＰＤの５０％～６０％、ＬＧＰＤの６０％～７０％、ＬＧＰＤの７０％～８０％、ＬＧＰＤの８０％～９０％、ＬＧＰＤの９０％～１００％、ＬＧＰＤの１００％～１１０％、ＬＧＰＤの１１０％～１２０％、ＬＧＰＤの１１０％～１３０％、ＬＧＰＤの１３０％～１４０％、ＬＧＰＤの１４０％～１５０％、ＬＧＰＤの１５０％～１６０％、ＬＧＰＤの１６０％～１７０％、またはＬＧＰＤの１７０％～１８０％であってもよい。
いくつかの態様において、ｐ型材料層１０６は、厚さが０．６μｍ未満であってもよい。いくつかの態様において、ｐ型材料層１０６は、厚さが０．５μｍ未満であってもよい。いくつかの態様において、ｐ型材料層１０６は、厚さが０．４μｍ未満であってもよい。いくつかの態様において、ｐ型材料層１０６は、厚さが０．３μｍ未満であってもよい。いくつかの態様において、ｐ型材料層１０６は、厚さが０．２μｍ未満であってもよい。いくつかの態様において、ｐ型材料層１０６は、厚さが０．１～０．６μｍであってもよい。いくつかの態様において、ｐ型材料層１０６は、厚さが０．５～０．６μｍであってもよい。いくつかの態様において、ｐ型材料層１０６は、厚さが０．４～０．５μｍであってもよい。いくつかの態様において、ｐ型材料層１０６は、厚さが０．３～０．４μｍであってもよい。いくつかの態様において、ｐ型材料層１０６は、厚さが０．２～０．３μｍであってもよい。いくつかの態様において、ｐ型材料層１０６は、厚さが０．１～０．３μｍであってもよい。いくつかの態様において、ｐ型材料層１０６は、厚さが０．０５～０．２５μｍであってもよい。いくつかの態様において、ｐ型材料層１０６は、厚さが０．１５～０．２５μｍであってもよい。
１つまたは複数の態様において、基板層１０２のソース側の一部分には、ｐ型材料層１０６がなくてもよい。１つまたは複数の態様において、基板層１０２のドレイン側の一部分には、ｐ型材料層１０６がなくてもよい。１つまたは複数の態様において、基板層１０２のソース側の一部分には、ｐ型材料層１０６がなくてもよく、基板層１０２のドレイン側の一部分には、ｐ型材料層１０６がなくてもよい。１つまたは複数の態様において、ｐ型材料層１０６は、ゲート１１４の下に、ゲート１１４の長さにわたって配置されてもよく、デバイスのソース１１０およびドレイン１１２に向かって延在してもよい。
１つまたは複数の態様において、距離ＬＧＤは、ドレイン１１２側のゲート１１４の下側コーナからゲート側のドレイン１１２の下側コーナまでの距離であってもよく、距離ＬＧＳは、ソース１１０側のゲート１１４の下側コーナからゲート側のソース１１０の下側コーナまでの距離であってもよく、距離ＬＧＤは、距離ＬＧＳよりも大きくてもよい。１つまたは複数の態様において、距離ＬＧＰＳは、ソース１１０側のゲート１１４の下側コーナからソース１１０に向かっての、ｐ型材料層１０６の一部分の長さを定義してもよく、距離ＬＧＰＤは、ドレイン１１２側のゲート１１４の下側コーナからドレイン１１２に向かっての、ｐ型材料層１０６の一部分の長さを定義してもよく、距離ＬＧＰＳは、距離ＬＧＰＤに等しくてもよい。１つまたは複数の態様において、距離ＬＧＰＳは、ソース１１０側のゲート１１４の下側コーナからソース１１０に向かっての、ｐ型材料層１０６の一部分の長さを定義してもよく、距離ＬＧＰＤは、ドレイン１１２側のゲート１１４の下側コーナからドレイン１１２に向かっての、ｐ型材料層１０６の一部分の長さを定義してもよく、距離ＬＧＰＳは、距離ＬＧＰＤよりも大きくてもよい。１つまたは複数の態様において、距離ＬＧＰＳは、ソース１１０側のゲート１１４の下側コーナからソース１１０に向かっての、ｐ型材料層１０６の一部分の長さを定義してもよく、距離ＬＧＰＤは、ドレイン１１２側のゲート１１４の下側コーナからドレイン１１２に向かっての、ｐ型材料層１０６の一部分の長さを定義してもよく、距離ＬＧＰＤは、距離ＬＧＰＳよりも大きくてもよい。
１つまたは複数の態様において、ｐ型材料層１０６は、ソース１１０に向かって延在してもよいが、垂直方向においてソース１１０に重ならない。１つまたは複数の態様において、ｐ型材料層１０６は、垂直方向においてソース１１０に重なってもよい。１つまたは複数の態様において、ｐ型材料層１０６は、ドレイン１１２に向かって延在してもよいが、垂直方向においてドレイン１１２に重ならない。１つまたは複数の態様において、ｐ型材料層１０６は、垂直方向においてドレイン１１２に重なってもよい。１つまたは複数の態様において、ｐ型材料層１０６は、ゲート１１４に電気的に接続されてもよい。１つまたは複数の態様において、ゲート１１４は、任意の外部回路または電圧に電気的に接続されてもよい。１つまたは複数の態様において、ｐ型材料層１０６は、直接的な電気接続を有しなくてもよい。１つまたは複数の態様において、ｐ型材料層１０６は、ソース１１０に電気的に接続されてもよい。
いくつかの態様において、ドレイン１１２からソース１１０までの電圧の一部は、ｐ型材料層１０６領域において降下してもよい。これはまた、横方向においてチャネルを空乏させてもよい。横方向空乏は、横電界を減少させ、ブレークダウン電圧を増大させ得る。代替的に、必要とされるブレークダウン電圧に対してよりコンパクトな構造を得ることができる。ｐ型材料層１０６は、印加されるドレイン電圧を持続させるために必要なバッファのＣまたはＦｅドーピングを有する必要性をなくすことができる。ＣおよびＦｅをなくすことによって、動作条件下での電流減少がなくなる（トラッピングがなくなる）。その上、いくつかの態様において、ｐ型材料層１０６は、電界を支持することができる。
いくつかの態様において、ｐ型材料層１０６はまた、表面に垂直な可変ドーピングおよび／または注入プロファイルを有するように構成されてもよい。いくつかの態様において、ｐ型材料層１０６はまた、図の断面視へと延在する、表面に垂直な可変プロファイルを有するように構成されてもよい。プロファイルは、所望のブレークダウン電圧、デバイスサイズ、スイッチング時間などを達成するように最適化されてもよい。
図３は、本開示の一態様による複数のユニットセルトランジスタを含み得る半導体デバイスを示す。
図３に示すように、本開示の態様は、複数のトランジスタ１００を含み得る半導体デバイス４００を含んでもよい。特に、トランジスタ１００は、半導体デバイス４００内に実施された複数のユニットセル４３０のうちの１つであってもよい。
特に、図３は、本明細書に記載されている開示のいずれか１つまたは複数の態様を含んでもよいトランジスタ１００を示す。特に、図３のトランジスタ１００は、上述したようなｐ型材料層１０６を含んでもよい。これに関連して、図３のトランジスタ１００は、特定のトランジスタ適用形態について、ゲートラグ効果を減少させ、ＲＦ性能に対する悪影響を回避などする、本明細書に記載されているようなｐ型材料層１０６の長さを実施する。
半導体デバイス４００は、ゲート１１４に接続するかまたはその一部を形成する第１の方向（たとえば、図３に示すＺ方向）に平行に延在し得る複数のゲートフィンガ４０６に接続され得るゲートバス４０２を含んでもよい。ソースバス４１０が、ソース１１０に接続するかまたはその一部を形成する、複数の平行なソースコンタクト４１６に接続されてもよい。いくつかの態様において、ソースバス４１０は、半導体デバイス４００の底面にある接地電圧ノードに接続されてもよい。ドレインバス４２０が、ドレイン１１２に接続するかまたはその一部を形成する、複数のドレインコンタクト４２６に接続されてもよい。
図３に見てとれるように、各ゲートフィンガ４０６は、一対の隣接するソースコンタクト４１６とドレインコンタクト４２６との間にＺ方向に沿って延伸してもよい。半導体デバイス４００は、複数のユニットセル４３０を含んでもよく、複数のユニットセル４３０の各々が、トランジスタ１００の実施態様を含む。複数のユニットセル４３０のうちの１つが、図３において破線のボックスによって示されており、隣接するソースコンタクト４１６とドレインコンタクト４２６との間に延在するゲートフィンガ４０６を含む。
「ゲート幅」とは、ゲートフィンガ４０６がＺ方向においてその関連付けられるソースコンタクト４１６およびドレインコンタクト４２６と重なり合う距離を指す。すなわち、ゲートフィンガ４０６の「幅」は、ゲートフィンガ４０６が、ソースコンタクト４１６およびドレインコンタクト４２６の実施態様に平行に隣接して延在する寸法（Ｚ方向に沿った距離）を指す。複数のユニットセル４３０のうちの各々は、ソースコンタクト４１６および／またはドレインコンタクト４２６のうちの１つを、複数のユニットセル４３０のうちの１つまたは複数の隣接するユニットセルと共有することができる。複数のユニットセル４３０の特定の数が図３に示されているが、半導体デバイス４００は、複数のユニットセル４３０をより多くまたはより少なく含んでもよいことが諒解されよう。
図４は、図３の線ＩＶ－ＩＶに沿った概略断面図である。
図４を参照すると、半導体デバイス４００は、本明細書に記載されているような基板層１０２、バッファ層１０４、バリア層１０８などを含む半導体構造４４０を含んでもよい。ソースコンタクト４１６およびドレインコンタクト４２６が、本明細書に記載されているようにバリア層１０８上にあってもよい。ゲートフィンガ４０６が、本明細書に記載されているようにソースコンタクト４１６とドレインコンタクト４２６との間で基板層１０２上にあってもよい。ゲートフィンガ４０６、ソースコンタクト４１６、およびドレインコンタクト４２６はすべて、図３および図４において概略的に同様の「寸法」を有するものとして示されているが、各々が本開示と一貫する異なる形状および寸法を有してもよいことが諒解されよう。
図５は、本開示によるトランジスタの１つの態様の上面図を示す。
特に、図５は、「ゲートラグ効果」と関連付けられるトランジスタ１００内のトラッピングを減少させ、および／または、排除するためのトランジスタ１００および／または半導体デバイス４００の構成を示す。ゲートラグ効果は、高い負ゲート電圧において特に発生し得る。特に、図５は、本明細書に記載されている開示のいずれか１つまたは複数の態様を含んでもよいトランジスタ１００を示す。特に、図５のトランジスタ１００は、上述したようなｐ型材料層１０６を含んでもよい。これに関連して、図５のトランジスタ１００は、特定のトランジスタ適用形態について、ゲートラグ効果を減少させ、ＲＦ性能に対する悪影響を回避などする、本明細書に記載されているようなｐ型材料層１０６の長さを実施する。
１つの態様において、ｐ型材料層１０６は、ゲートフィンガ４０６の一端、ゲートフィンガ４０６の両端、複数のゲートフィンガ４０６の一端、複数のゲートフィンガ４０６の両端、すべてのゲートフィンガ４０６の一端、すべてのゲートフィンガ４０６の両端などにおいて電気的に接続されてもよい。１つの態様において、ｐ型材料層１０６は、ゲート１１４の一端、ゲート１１４の両端、複数のゲート１１４の一端、複数のゲート１１４の両端、すべてのゲート１１４の一端、すべてのゲート１１４の両端などにおいて電気的に接続されてもよい。
特に、ゲート１１４および／またはゲートフィンガ４０６は、接続５５０によってｐ型材料層１０６に接続されてもよい。接続５５０は、ゲートフィンガ４０６および／またはゲート１１４の１つまたは複数の端部付近でｐ型材料層１０６までエッチングし、ｐ型材料層１０６への金属コンタクトを作成することによって達成されてもよい。この金属は、その後、ゲート１１４および／またはゲートフィンガ４０６の金属に電気的に接続されてもよい。１つの態様において、接続５５０は、少なくとも部分的にビアとして実施されてもよい。ビアは、トランジスタ１００の１つまたは複数の層を通じて延在してもよい。ビアは、第２のスペーサ層１１７、スペーサ層１１６、バリア層１０８、バッファ層１０４などのうちの１つまたは複数を通じて延在してもよい。
１つの態様において、接続５５０は、ｐ型材料層１０６上のｐ型材料コンタクトを有してもよい。ｐ型材料コンタクトは、バッファ層１０４、バリア層１０８などの中に設けられる陥凹部内で、ｐ型材料層１０６上に形成されてもよい。ｐ型材料コンタクトは、ｐ型材料層１０６に電気的に結合されてもよい。陥凹部は、ｐ型材料コンタクトがそこに作成されることを可能にするために、ｐ型材料層１０６まで延在してもよい。陥凹部は、バッファ層１０４、バリア層１０８などをエッチングすることによって形成されてもよく、また、陥凹部を画定するための材料を使用してもよい。材料は、陥凹部が作成された後に除去されてもよい。
接続５５０は、ｐ型材料層１０６、ゲート１１４、および／またはゲートフィンガ４０６への接続を含んでもよい。特に、接続５５０またはその一部は、ｐ型材料層１０６および／またはトランジスタ１００内に形成されている陥凹部内のｐ型材料コンタクトから延在してもよく、ゲート１１４および／またはゲートフィンガ４０６まで延在してもよい。
接続５５０および／またはｐ型材料コンタクトは、ｐ型材料層１０６に電気的に結合されてもよい。陥凹部は、トランジスタ１００の表面内の部分陥凹部、部分トレンチなどとして構成されてもよい。１つの態様において、ｐ型材料コンタクトの下のまたはそれに隣接する領域またはエリアが、ｐ型材料層１０６との電気接続を形成するためにｐドーパントを注入および／またはドーピングされてもよい。１つの態様において、その層は、ｐ型材料コンタクトを上に設けられるエピタキシャル材料であってもよい。
１つの態様において、接続５５０は、標準的なメタライゼーション方法を使用して堆積された導電性材料、多くの異なる導電性材料、金属である適切な材料、または、金属の組合せを含んでもよい。１つの態様において、材料は、チタン、金、ニッケルなどのうちの１つまたは複数を含んでもよい。
図６は、本開示によるトランジスタの１つの態様の上面図を示す。
特に、図６は、「ゲートラグ効果」と関連付けられるトランジスタ１００内のトラッピングを減少させ、および／または、排除するためのトランジスタ１００の構成を示す。ゲートラグ効果は、高い負ゲート電圧において特に発生し得る。特に、図６は、本明細書に記載されている開示のいずれか１つまたは複数の態様を含んでもよいトランジスタ１００を示す。特に、図６のトランジスタ１００は、上述したようなｐ型材料層１０６を含んでもよい。これに関連して、図６のトランジスタ１００は、特定のトランジスタ適用形態について、ゲートラグ効果を減少させ、ＲＦ性能に対する悪影響を回避などする、本明細書に記載されているようなｐ型材料層１０６の長さを実施する。
特に、トランジスタ１００は、接続６５０を含んでもよい。接続６５０は、ゲートフィンガ４０６の端部付近でｐ型材料層１０６までエッチングし、ｐ型材料層１０６への金属コンタクトを作成することによって達成されてもよい。１つの態様において、接続６５０は、少なくとも部分的にビアとして実施されてもよい。ビアは、トランジスタ１００の１つまたは複数の層を通じて延在してもよい。ビアは、第２のスペーサ層１１７、スペーサ層１１６、バリア層１０８、バッファ層１０４などのうちの１つまたは複数を通じて延在してもよい。特定の態様において、接続６５０は、外部信号またはバイアスを受信するように電気的に接続されているコンタクト６５２を含んでもよい。１つの態様において、負電圧がコンタクト６５２に印加され得る。１つの態様において、印加される負電圧は、負ゲートバイアスよりも負であり得る。１つの態様において、印加される負電圧は、－５Ｖ～－７５Ｖ、－５Ｖ～－１５Ｖ、－１５Ｖ～－２５Ｖ、－２５Ｖ～－３５Ｖ、－３５Ｖ～－４５Ｖ、－４５Ｖ～－５５Ｖ、－５５Ｖ～－６５Ｖ、および／または－６５Ｖ～－７５Ｖであってもよい。
１つの態様において、接続６５０は、ゲートフィンガ４０６の一端、ゲートフィンガ４０６の両端、複数のゲートフィンガ４０６の一端、複数のゲートフィンガ４０６の両端、すべてのゲートフィンガ４０６の一端、すべてのゲートフィンガ４０６の両端などに配置されてもよい。１つの態様において、接続６５０は、ゲート１１４の一端、ゲート１１４の両端、複数のゲート１１４の一端、複数のゲート１１４の両端、すべてのゲート１１４の一端、すべてのゲート１１４の両端などに配置されてもよい。
１つの態様において、接続６５０は、ｐ型材料層１０６上のｐ型材料コンタクトを有してもよい。ｐ型材料コンタクトは、バッファ層１０４、バリア層１０８などの中に設けられる陥凹部内で、ｐ型材料層１０６上に形成されてもよい。ｐ型材料コンタクトは、ｐ型材料層１０６に電気的に結合されてもよい。陥凹部は、ｐ型材料コンタクトがそこに作成されることを可能にするために、ｐ型材料層１０６まで延在してもよい。陥凹部は、バッファ層１０４、バリア層１０８などをエッチングすることによって形成されてもよく、また、陥凹部を画定するための材料を使用してもよい。材料は、陥凹部が作成された後に除去されてもよい。
接続６５０は、ｐ型材料層１０６および／またはコンタクト６５２への接続を含んでもよい。特に、接続６５０またはその一部は、トランジスタ１００内に形成されている陥凹部内のｐ型材料コンタクトから延在してもよく、コンタクト６５２まで延在してもよい。
接続６５０、コンタクト６５２、および／またはｐ型材料コンタクトは、ｐ型材料層１０６に電気的に結合されてもよい。陥凹部は、トランジスタ１００の表面内の部分陥凹部、部分トレンチなどとして構成されてもよい。１つの態様において、ｐ型材料コンタクトの下のまたはそれに隣接する領域またはエリアが、ｐ型材料層１０６との電気接続を形成するためにｐドーパントを注入および／またはドーピングされてもよい。１つの態様において、その層は、ｐ型材料コンタクトを上に設けられるエピタキシャル材料であってもよい。
１つの態様において、コンタクト６５２は、コンタクトパッドとして構成されてもよい。この態様において、接続６５０および／またはコンタクト６５２を通るｐ型材料層１０６は、それ自体のバイアスおよび信号を受信することができる。これに関連して、ｐ型材料層１０６は、トランジスタ１００の特性を変調するために使用されてもよい。
１つの態様において、接続６５０および／またはコンタクト６５２は、標準的なメタライゼーション方法を使用して堆積された導電性材料、多くの異なる導電性材料、金属である適切な材料、または、金属の組合せを含んでもよい。１つの態様において、材料は、チタン、金、ニッケルなどのうちの１つまたは複数を含んでもよい。
１つの態様において、接続６５０は、ｐ型材料コンタクトからコンタクト６５２へと延在する金属接続であってもよい。１つの態様において、コンタクト６５２は、埋め込みコンタクトパッドであってもよい。これに関連して、コンタクト６５２は、トランジスタ１００の上記で言及した構造のいずれか１つに埋め込まれてもよい。１つの態様において、コンタクト６５２は、バリア層１０８上に配置されてもよい。１つの態様において、コンタクト６５２は、直接的にバリア層１０８上に配置されてもよい。１つの態様において、コンタクト６５２は、バリア層１０８上のスペーサ層１１６上に配置されてもよい。１つの態様において、コンタクト６５２は、別個のものであってもよく、ゲート１１４、ソース１１０、および／またはドレイン１１２から分離されてもよい。
図７は、本開示によるトランジスタの１つの態様の上面図を示す。
特に、図７は、「ゲートラグ効果」と関連付けられるトランジスタ１００内のトラッピングを減少させ、および／または、排除するためのトランジスタ１００の構成を示す。ゲートラグ効果は、高い負ゲート電圧において特に発生し得る。特に、図７は、本明細書に記載されている開示のいずれか１つまたは複数の態様を含んでもよいトランジスタ１００を示す。特に、図７のトランジスタ１００は、上述したようなｐ型材料層１０６を含んでもよい。これに関連して、図７のトランジスタ１００は、特定のトランジスタ適用形態について、ゲートラグ効果を減少させ、ＲＦ性能に対する悪影響を回避などする、本明細書に記載されているようなｐ型材料層１０６の長さを実施する。
特に、トランジスタ１００は、図６を参照して説明されているような、接続６５０および／またはコンタクト６５２を含んでもよい。付加的に、図７は、トランジスタ１００が無線周波数回路７０２をさらに含んでもよいことを示す。１つの態様において、無線周波数回路７０２は、接続６５０および／またはコンタクト６５２を通じてＲＦ電流が流れるのを防止するように構成することができる。１つの態様において、無線周波数回路７０２は、無線周波数チョークとして構成されてもよい。
無線周波数回路７０２は、１つまたは複数の抵抗器、１つまたは複数のコンデンサ、１つまたは複数のインダクタ、１つまたは複数の抵抗回路、１つまたは複数のコンデンサ回路、１つまたは複数のインダクタ回路などとして実施されてもよい。１つの態様において、無線周波数回路７０２は、コンタクト６５２に接続してもよく、また、負電圧バイアスにインダクタと直列に接続してもよく、インダクタの一端は、グランドにコンデンサと直列に接続してもよい。１つの態様において、印加される負電圧は、－５Ｖ～－７５Ｖ、－５Ｖ～－１５Ｖ、－１５Ｖ～－２５Ｖ、－２５Ｖ～－３５Ｖ、－３５Ｖ～－４５Ｖ、－４５Ｖ～－５５Ｖ、－５５Ｖ～－６５Ｖ、および／または－６５Ｖ～－７５Ｖであってもよい。
無線周波数回路７０２は、集積型受動素子（ＩＰＤ）および／または集積型受動部品（ＩＰＣ）として実施されてもよい。ＩＰＤとして実施される無線周波数回路７０２は、様々な無線周波数（ＲＦ）受動素子を実施またはサポートしてもよい。ＩＰＤとして実施される無線周波数回路７０２は、抵抗、インダクタンス、静電容量、インピーダンス整合回路、整合回路、入力整合回路、出力整合回路、高調波フィルタ、高調波終端、カプラ、バラン、電力結合器、電力分配器、無線周波数（ＲＦ）回路、ラジアルスタブ回路、伝送線回路、基本周波数整合回路、ベースバンド終端回路、二次高調波終端回路などのうちの１つまたは複数を提供することを含む様々な機能的技術を実施またはサポートしてもよい。ＩＰＤとして実施される無線周波数回路７０２は、活性領域、ＲＦ回路などに対する入力、出力、および／または段内機能としての様々な機能的技術を実施またはサポートしてもよい。
一般的に言えば、ＩＰＤとして実施される無線周波数回路７０２は、それらが、半導体ベースであってもよく、複数の受動素子を含んでもよい集積回路を含む実施態様を参照してもよい。カスタム回路トポロジを、ＩＰＤによって提供することができる。ＩＰＤとして実施される無線周波数回路７０２は、インピーダンス整合回路、整合回路、入力整合回路、出力整合回路、高調波フィルタ、高調波終端、カプラ、バラン、電力結合器、出力分配器、無線周波数（ＲＦ）回路、ラジアルスタブ回路、伝送線回路、基本周波数整合回路、ベースバンド終端回路、二次高調波終端回路などのための受動部品のうちのいくつかまたはすべてを提供するために使用されてもよい。
図８は、本開示によるトランジスタの別の態様の断面図を示す。
特に、図８は、本明細書に記載されている開示のいずれか１つまたは複数の態様を含んでもよいトランジスタ１００を示す。特に、図８のトランジスタ１００は、上述したようなｐ型材料層１０６を含んでもよい。これに関連して、図８のトランジスタ１００は、特定のトランジスタ適用形態について、ゲートラグ効果を減少させ、ＲＦ性能に対する悪影響を回避などする、本明細書に記載されているようなｐ型材料層１０６の長さを実施する。特に、図８は、本明細書に記載されている開示のいずれか１つまたは複数の態様を含んでもよいトランジスタ１００を示す。特に、図８のトランジスタ１００は、上述したようなｐ型材料層１０６を含んでもよい。これに関連して、図８のトランジスタ１００は、特定のトランジスタ適用形態について、ゲートラグ効果を減少させ、ＲＦ性能に対する悪影響を回避などする、本明細書に記載されているようなｐ型材料層１０６の長さを実施する。
図８は、第２のスペーサ層１１７の実施態様をさらに示す。第２のスペーサ層１１７は、ゲート１１４および／またはスペーサ層１１６の上に提供されてもよい。第２のスペーサ層１１７は、ＳｉＮ、ＡｌＯ、ＳｉＯ、ＳｉＯ2、ＡｌＮなど、またはそれらの複数の層を組み込んだ組合せから作成されるパッシベーション層であってもよい。
１つの態様において、第２のスペーサ層１１７は、ＳｉＮから作成されるパッシベーション層である。１つの態様において、第２のスペーサ層１１７は、ＭＯＣＶＤ、プラズマ化学蒸着（ＣＶＤ）、熱フィラメントＣＶＤ、またはスパッタリングを使用して堆積することができる。１つの態様において、第２のスペーサ層１１７は、Ｓｉ3Ｎ4の堆積物を含んでもよい。１つの態様において、第２のスペーサ層１１７は、絶縁層を形成する。１つの態様において、第２のスペーサ層１１７は、絶縁体を形成する。１つの態様において、第２のスペーサ層１１７は、誘電体であってもよい。１つの態様において、第２のスペーサ層１１７は、スペーサ層１１６上に提供されてもよい。１つの態様において、第２のスペーサ層１１７は、誘電体などの非導電性材料を含んでもよい。１つの態様において、第２のスペーサ層１１７は、誘電体の複数の異なる層または誘電体層の組合せを含んでもよい。１つの態様において、第２のスペーサ層１１７は、多くの異なる厚さのものであってもよく、厚さの適切な範囲は、約０．０５～２マイクロメートル（ミクロン）である。１つの態様において、第２のスペーサ層１１７は、Ａｌ、Ｇａ、またはＩｎの合金などの異なるＩＩＩ族元素を有するＩＩＩ族窒化物材料などの材料を含んでもよく、適切なスペーサ層材料は、ＡｌxＩｎyＧａ1-x-y（ここで、０≦ｘ≦１かつ０≦ｙ≦１、ｘ＋ｙ≦１）である。
図９は、本開示によるトランジスタの別の態様の断面図を示す。
特に、図９は、本明細書に記載されている開示のいずれか１つまたは複数の態様を含んでもよいトランジスタ１００を示す。図９のトランジスタ１００は、上述したようなｐ型材料層１０６を含んでもよい。特に、図９は、本明細書に記載されている開示のいずれか１つまたは複数の態様を含んでもよいトランジスタ１００を示す。特に、図９のトランジスタ１００は、上述したようなｐ型材料層１０６を含んでもよい。これに関連して、図９のトランジスタ１００は、特定のトランジスタ適用形態について、ゲートラグ効果を減少させ、ＲＦ性能に対する悪影響を回避などする、本明細書に記載されているようなｐ型材料層１０６の長さを実施する。
図９は、フィールドプレート１３２の実施態様をさらに示す。１つの態様において、フィールドプレート１３２は、ゲート１１４とドレイン１１２との間で第２のスペーサ層１１７上に配置されてもよい。１つの態様において、フィールドプレート１３２は、ゲート１１４とドレイン１１２との間で第２のスペーサ層１１７上に堆積されてもよい。１つの態様において、フィールドプレート１３２は、トランジスタ１００内の１つまたは複数の他の構成要素に電気的に接続されてもよい。１つの態様において、フィールドプレート１３２は、トランジスタ１００内の任意の他の構成要素に電気的に接続されなくてもよい。いくつかの態様において、フィールドプレート１３２は、ゲート１１４に隣接してもよく、誘電体材料から成る第２のスペーサ層１１７が、フィールドプレート１３２からゲート１１４を絶縁するために、少なくとも部分的にゲート１１４の上に含まれてもよい。いくつかの態様において、フィールドプレート１３２は、ゲート１１４に重なってもよく、誘電体材料から成る第２のスペーサ層１１７が、フィールドプレート１３２からゲート１１４を絶縁するために、少なくとも部分的にゲート１１４の上に含まれてもよい。
フィールドプレート１３２は、ゲート１１４の縁部から種々の距離だけ延在してもよく、距離の適切な範囲は、約０．１～２マイクロメートル（ミクロン）である。いくつかの態様において、フィールドプレート１３２は、標準的なメタライゼーション方法を使用して堆積された、適切な材料が金属または金属の組合せである多くの異なる導電性材料を含んでもよい。１つの態様において、フィールドプレート１３２は、チタン、金、ニッケル、チタン／金、ニッケル／金などを含んでもよい。
１つの態様において、フィールドプレート１３２は、ゲート１１４とドレイン１１２との間で第２のスペーサ層１１７上に形成されてもよく、フィールドプレート１３２は、ゲート１１４に近接するが、ゲート１１４に重なりはしない。１つの態様において、ゲート１１４とフィールドプレート１３２の間の空間は、ゲート１１４をフィールドプレート１３２から絶縁するのに十分に広く、同時に、フィールドプレート１３２によって提供される電界効果を最大化するのに十分に小さくすることができる。
特定の態様において、フィールドプレート１３２は、トランジスタ１００内のピーク動作電界を減少させることができる。特定の態様において、フィールドプレート１３２は、トランジスタ１００内のピーク動作電界を減少させることができ、トランジスタ１００のブレークダウン電圧を増大させることができる。特定の態様において、フィールドプレート１３２は、トランジスタ１００内のピーク動作電界を減少させることができ、トランジスタ１００内のトラッピングを減少させることができる。特定の態様において、フィールドプレート１３２は、トランジスタ１００内のピーク動作電界を減少させることができ、トランジスタ１００内の漏れ電流を減少させることができる。
他の態様において、たとえば、スペーサ層１１６は、バリア層１０８およびゲート１１４上に形成される。そのような態様において、フィールドプレート１３２は、直接的にスペーサ層１１６上に形成することができる。フィールドプレート１３２がゲート１１４と重なり合うもしくは重なり合わない、および／または、複数のフィールドプレート１３２が使用される、他の複数のフィールドプレート構成が可能である。
図１０は、本開示によるトランジスタの別の態様の断面図を示す。
特に、図１０は、本明細書に記載されている開示のいずれか１つまたは複数の態様を含んでもよいトランジスタ１００を示す。特に、図１０のトランジスタ１００は、上述したようなｐ型材料層１０６を含んでもよい。図１０は、接続１５４を通じてソース１１０に電気的に接続することができるフィールドプレート１３２の実施態様をさらに示す。特に、図１０は、本明細書に記載されている開示のいずれか１つまたは複数の態様を含んでもよいトランジスタ１００を示す。特に、図１０のトランジスタ１００は、上述したようなｐ型材料層１０６を含んでもよい。これに関連して、図１０のトランジスタ１００は、特定のトランジスタ適用形態について、ゲートラグ効果を減少させ、ＲＦ性能に対する悪影響を回避などする、本明細書に記載されているようなｐ型材料層１０６の長さを実施する。
１つの態様において、接続１５４は、ソース１１０とフィールドプレート１３２との間に延在するように、スペーサ層１１６および／または第２のスペーサ層１１７上に形成されてもよい。いくつかの態様において、接続１５４は、標準的なメタライゼーション方法を使用して堆積された導電性材料、多くの異なる導電性材料、金属である適切な材料、または、金属の組合せを含んでもよい。１つの態様において、材料は、チタン、金、ニッケルなどのうちの１つまたは複数を含んでもよい。
特に、図１０のトランジスタ１００は、接続１５４（ソース－フィールドプレート相互接続）を通じてソース１１０に接続されているフィールドプレート１３２を示す。１つの態様において、接続１５４は、フィールドプレート１３２とソース１１０との間に延在するように、スペーサ層１１６および／または第２のスペーサ層１１７上に形成されてもよい。１つの態様において、接続１５４は、同じ製造ステップ中にフィールドプレート１３２とともに形成されてもよい。１つの態様において、複数の接続１５４が使用されてもよい。１つの態様において、複数のフィールドプレート１３２が使用されてもよい。１つの態様において、複数のフィールドプレート１３２が使用されてもよく、複数のフィールドプレート１３２の各々は、それらの間に誘電体材料をはさんで積み重ねられてもよい。いくつかの態様において、接続１５４は、標準的なメタライゼーション方法を使用して堆積された導電性材料、多くの異なる導電性材料、金属である適切な材料、または、金属の組合せを含んでもよい。１つの態様において、材料は、チタン、金、ニッケルなどのうちの１つまたは複数を含んでもよい。
本明細書に記載されているトランジスタ１００の１つの態様において、ゲート１１４は、白金（Ｐｔ）、ニッケル（Ｎｉ）、および／または金（Ａｕ）から形成されてもよいが、ショットキー効果を達成するための当業者に知られている他の金属が使用されてもよい。１つの態様において、ゲート１１４は、３層構造を有し得るショットキーゲートコンタクトを含んでもよい。そのような構造には、いくつかの材料の密着性が高いため、利点があり得る。１つの態様において、ゲート１１４は、高伝導性金属の上層をさらに含んでもよい。１つの態様において、ゲート１１４は、Ｔ形ゲートとして構成されてもよい。
本明細書に記載されているトランジスタ１００の１つの態様において、１つまたは複数の上層が、ソース１１０、コンタクト６５２、ドレイン１１２、およびゲート１１４のうちの１つまたは複数の上に提供されてもよい。上層は、Ａｕ、銀（Ａｇ）、Ａｌ、Ｐｔ、Ｔｉ、Ｓｉ、Ｎｉ、Ａｌ、および／または銅（Ｃｕ）であってもよい。他の適切な高伝導性金属も、上層に使用されてもよい。１つまたは複数の態様において、金属上層は、コンタクト６５２に電気的に結合してもよい。別の態様において、ソース１１０、コンタクト６５２、ドレイン１１２、およびゲート１１４は、上層は、Ａｕ、銀（Ａｇ）、Ａｌ、Ｐｔ、Ｔｉ、Ｓｉ、Ｎｉ、Ａｌ、および／または銅（Ｃｕ）を含んでもよい。他の適切な高伝導性金属も使用されてもよい。
本明細書に記載されているトランジスタ１００の１つの態様において、第２のバッファ層が、バッファ層１０４の第１の実施態様の、基板層１０２とは反対の側で、バッファ層１０４の第１の実施態様上に堆積または成長されてもよい。１つの態様において、第２のバッファ層は、直接的にバッファ層１０４の第１の実施態様上に形成されてもよい。１つの態様において、第２のバッファ層は、窒化ガリウム（ＧａＮ）、ＡｌＮなどのような高純度材料であってもよい。１つの態様において、第２のバッファ層は、高純度ＧａＮであってもよい。１つの態様において、第２のバッファ層は、高純度ＡｌＮであってもよい。第２のバッファ層は、ｐ型材料またはｎ型材料であってもよい。別の態様において、第２のバッファ層は、非ドープであってもよい。
本開示のトランジスタ１００の態様において、ソース１１０、ゲート１１４、および／またはドレイン１１２のコンタクトは、Ａｌ、Ｔｉ、Ｓｉ、Ｎｉ、および／またはＰｔを含んでもよい。いくつかの態様において、コンタクト６５２は、Ａｌ、Ｔｉ、Ｓｉ、Ｎｉ、および／またはＰｔを含んでもよい。特定の態様において、ソース１１０、ゲート１１４、および／またはドレイン１１２のコンタクトの材料は、コンタクト６５２と同じ材料であってもよい。この態様において、同じ材料を利用することは、製造がより容易になり、より単純になり、および／またはより低コストになり得るという点において有益であり得る。他の態様において、ソース１１０、ゲート１１４、ドレイン１１２のコンタクト、およびコンタクト６５２の材料は異なってもよい。
図１１は、本開示によるトランジスタを作成するプロセスを示す。
特に、図１１は、本開示のトランジスタ１００を作成するための例示的なプロセス５００を示す。プロセス５００は、例示に過ぎず、本明細書において開示されている様々な態様と一貫して修正されてもよいことに留意されたい。特に、プロセス５００は、本明細書に記載されている開示のいずれか１つまたは複数の態様を含んでもよい。特に、プロセス５００は、上述したようなｐ型材料層１０６を作成することを含んでもよい。これに関連して、プロセス５００は、特定のトランジスタ適用形態について、ゲートラグ効果を減少させ、ＲＦ性能に対する悪影響を回避などする、本明細書に記載されているようなｐ型材料層１０６の長さを実施する。
プロセス５００は、ステップ５０２において、基板層１０２を形成することによって開始することができる。基板層１０２は、本開示と一貫して形成されてもよい。たとえば、基板層１０２は、炭化ケイ素（ＳｉＣ）から作成されてもよい。いくつかの態様において、基板層１０２は、半絶縁性ＳｉＣ基板、ｐ型基板、ｎ型基板などであってもよい。いくつかの態様において、基板層１０２は、非常に低濃度にドーピングされてもよい。１つの態様において、背景不純物レベルは低くてもよい。１つの態様において、背景不純物レベルは１Ｅ１５／ｃｍ3以下であってもよい。基板層１０２は、６Ｈ ＳｉＣ、４Ｈ ＳｉＣ、１５Ｒ ＳｉＣ、３Ｃ ＳｉＣなどから成る群から選択されるＳｉＣから形成されてもよい。別の態様において、基板層１０２は、ＧａＡｓ、ＧａＮ、または本明細書に記載されている用途に適した他の材料であってもよい。別の態様において、基板層１０２は、サファイア、スピネル、ＺｎＯ、ケイ素、またはＩＩＩ族窒化物材料の成長をサポートすることが可能な任意の他の材料を含んでもよい。
プロセス５００は、ｐ型材料層１０６を形成するステップ５０４を含んでもよい。ｐ型材料層１０６は、本開示において記載されているように形成されてもよい。これは、基板層１０２内にｐ型材料層１０６を形成するために、基板層１０２内にＡｌを注入することを含んでもよい。たとえば、ｐ型材料層１０６は、Ａｌのイオン注入およびアニーリングによって形成されてもよい。１つの態様において、ｐ型材料層１０６は、任意のＧａＮ層を成長させる前にＡｌの注入およびアニーリングによって形成されてもよい。１つの態様において、イオン実施態様は、インプラントのチャネリングを利用してもよい。１つの態様において、インプラントのチャネリングは、イオンビームを基板層１０２に位置整合させることを含んでもよい。イオンビームの位置整合の結果として、注入効率を増大させることができる。いくつかの態様において、プロセス５００は、基板層１０２内にｐ型材料層１０６を形成するために、基板層１０２内にＡｌを注入することをさらに含んでもよい。その後、基板層１０２は、本明細書に規定されているようにアニーリングされてもよい。１つの態様において、ｐ型材料層１０６は、２５℃における１Ｅ１３ｃｍ2の用量でＥ1＝１００ｋｅＶの注入エネルギーを有するチャネリング条件によって注入される４Ｈ－ＳｉＣにおける27Ａｌのイオン注入によって形成されてもよい。１つの態様において、ｐ型材料層１０６は、２５℃における１Ｅ１３ｃｍ2の用量でＥ2＝３００ｋｅＶの注入エネルギーを有するチャネリング条件によって注入される４Ｈ－ＳｉＣにおける27Ａｌのイオン注入によって形成されてもよい。しかしながら、他の注入エネルギーおよび用量も企図される。
プロセス５００は、基板層１０２上にバッファ層１０４を形成するステップ５０６を含んでもよい。バッファ層１０４は、本開示において記載されているように基板層１０２上に成長または堆積されてもよい。１つの態様において、バッファ層１０４は、ＧａＮであってもよい。別の態様において、バッファ層１０４は、ＬＥＯによって形成されてもよい。１つの態様において、核形成層１３６が、基板層１０２上に形成されてもよく、バッファ層１０４が、ステップ５０６において、核形成層１３６上に形成されてもよい。バッファ層１０４は、核形成層１３６上に成長または堆積されてもよい。１つの態様において、バッファ層１０４は、ＧａＮであってもよい。別の態様において、バッファ層１０４は、ＬＥＯによって形成されてもよい。
さらに、プロセス５００中に、ステップ５０８の一部として、バリア層１０８が、バッファ層１０４上に形成されてもよい。バリア層１０８は、本開示において記載されているように形成されてもよい。たとえば、バリア層１０８は、ｎ型導電層であってもよく、または、非ドープであってもよい。１つの態様において、バリア層１０８は、ＡｌＧａＮであってもよい。
さらに、プロセス５００中に、ステップ５１０の一部として、ｐ型材料層１０６と接触するための場所を作成するために、バリア層１０８の少なくとも一部およびバッファ層１０４の少なくとも一部を除去することによって、陥凹部が作成されてもよい。接続５５０および／または接続６５０を形成するためのプロセス５００は、ｐ型材料層１０６の上方の任意の材料を除去し、基板層１０２の反対の側でｐ型材料層１０６を露出させることを含んでもよい。本開示の別の態様において、ｐ型材料層１０６と接触するための場所を作成するために、バリア層１０８の少なくとも一部およびバッファ層１０４の少なくとも一部を除去することによって、接続５５０および／または接続６５０が作成されてもよい。陥凹部形成プロセスは、ソース１１０と関連付けられる領域の一部分内のｐ型材料層１０６の上方の任意の材料を除去し、基板層１０２の反対の側でｐ型材料層１０６を露出させてもよい。
さらに、ステップ５１０において、コンタクト６５２が形成されてもよい。ｐ型材料層１０６が露出されると、コンタクト６５２を堆積させるためにニッケルまたは別の適切な材料を蒸発させることができる。ニッケルまたは別の適切な材料は、たとえば、抵抗接点を形成するためにアニーリングされてもよい。いくつかの態様において、コンタクト６５２の接点は、Ａｌ、Ｔｉ、Ｓｉ、Ｎｉ、および／またはＰｔを含んでもよい。そのような堆積およびアニーリングプロセスは、当業者に知られている従来の技法を利用して行われてもよい。たとえば、コンタクト６５２のための抵抗接点は、約６００℃～約１０５０℃の温度においてアニーリングされてもよい。コンタクト６５２がｐ型材料層１０６上に形成されると、金属上層が、ｐ型材料層１０６のコンタクト６５２をソース１１０に電気的に結合することができる。これを行うことによって、ｐ型材料層１０６およびソース１１０の導電性を同じ電位に維持することができる。
さらに、ステップ５１０において、無線周波数回路７０２が作成され、コンタクト６５２に接続されてもよい。特に、無線周波数回路７０２は、本明細書に記載されているような１つまたは複数の抵抗器、１つまたは複数のコンデンサ、１つまたは複数のインダクタ、１つまたは複数の抵抗回路、１つまたは複数のコンデンサ回路、１つまたは複数のインダクタ回路などを含んでもよい。付加的にまたは代替的に、無線周波数回路７０２は、本開示によって記載されているような任意の他の特徴を含んでもよい。
さらに、プロセス５００中に、ステップ５１２の一部として、ソース１１０が、バリア層１０８上に配置されてもよい。ソース１１０は、アニーリングされ得る適切な材料から成る抵抗接点であってもよい。たとえば、ソース１１０は、たとえば約２分にわたって約５００℃～約８００℃の温度においてアニーリングされてもよい。しかしながら、他の時間および温度も利用されてもよい。たとえば、約３０秒～約１０分の時間が許容可能であり得る。いくつかの態様において、ソース１１０は、Ａｌ、Ｔｉ、Ｓｉ、Ｎｉ、および／またはＰｔを含んでもよい。１つの態様において、Ｎ＋材料である、ソース１１０の下の領域１６４が、バリア層１０８内に形成されてもよい。１つの態様において、ドレイン１１２の下の領域１６４は、Ｓｉドープされてもよい。
さらに、プロセス５００中に、ステップ５１２の一部として、ドレイン１１２が、バリア層１０８上に配置されてもよい。ソース１１０と同様に、ドレイン１１２は、Ｎｉまたは別の適切な材料から成る抵抗接点であってもよく、同じく同様にアニーリングされてもよい。１つの態様において、ｎ＋インプラントが、バリア層１０８とともに使用されてもよく、このインプラントに対して接点が作成される。１つの態様において、Ｎ＋材料である、ドレイン１１２の下の領域１６４が、バリア層１０８内に形成されてもよい。１つの態様において、ドレイン１１２の下の領域１６４は、Ｓｉドープされてもよい。
さらに、プロセス５００中に、ステップ５１２の一部として、ゲート１１４が、ソース１１０とドレイン１１２との間でバリア層１０８上に配置されてもよい。Ｎｉ、Ｐｔ、ＡＵなどの層が、蒸着または別の技法によって、ゲート１１４のために形成されてもよい。その後、ゲート構造は、ＰｔおよびＡｕ、または他の適切な材料を堆積させることによって完成されてもよい。いくつかの態様において、ゲート１１４の接点は、Ａｌ、Ｔｉ、Ｓｉ、Ｎｉ、および／またはＰｔを含んでもよい。
さらに、プロセス５００中に、ステップ５１２の一部として、スペーサ層１１６が形成されてもよい。スペーサ層１１６は、ＳｉＮ、ＡｌＯ、ＳｉＯ、ＳｉＯ2、ＡｌＮなど、またはそれらの複数の層を組み込んだ組合せから作成されるパッシベーション層であってもよく、これは、バリア層１０８の露出面の上に堆積されてもよい。
１つの態様において、ソース１１０およびドレイン１１２電極は、ゲート１１４電極が適切なレベルにおいてバイアスされたときにバッファ層１０４とバリア層１０８との間のヘテロ界面１５２において誘発される二次元電子ガス（２ＤＥＧ）を介してソース１１０およびドレイン１１２電極の間に電流が流れるように、抵抗コンタクトを成して形成されてもよい。１つの態様において、ゲート１１４電極が適切なレベルにおいてバイアスされたときにバッファ層１０４とバリア層１０８との間のヘテロ界面１５２において誘発される二次元電子ガス（２ＤＥＧ）を介してソース１１０とドレイン１１２との間に電流が流れるように、ソース１１０がバリア層１０８に電気的に結合されてもよく、ドレイン１１２がバリア層１０８に電気的に結合されてもよく、ゲート１１４がバリア層１０８に電気的に結合されてもよい。１つの態様において、ゲート１１４が適切なレベルにおいてバイアスされたときにバッファ層１０４とバリア層１０８との間のヘテロ界面１５２において誘発される二次元電子ガス（２ＤＥＧ）を介してソース１１０とドレイン１１２との間に電流が流れるように、ソース１１０がトランジスタ１００に電気的に結合されてもよく、ドレイン１１２がトランジスタ１００に電気的に結合されてもよく、ゲート１１４がトランジスタ１００に電気的に結合されてもよい。様々な態様において、ゲート１１４は、ゲート１１４に置かれる信号および／またはバイアスに基づいて、２ＤＥＧ内の電子の流れを制御することができる。これに関連して、層の組成および／または層のドーピングに応じて、ゲート上にバイアスまたは信号がない状態で、トランジスタ１００は、ノーマリオンとすることができ、または、トランジスタ１００は、ノーマリオフとすることができる。１つの態様において、ヘテロ界面１５２は、０．００５μｍ～０．００７μｍ、０．００７μｍ～０．００９μｍ、および０．００９μｍ～０．０１１μｍの範囲内であってもよい。
ゲート１１４は、スペーサまたはスペーサ層１１６の上に延在してもよい。ゲート１１４の底部がバリア層１０８の表面上にあるように、スペーサ層１１６がエッチングされ、ゲート１１４が堆積されてもよい。ゲート１１４を形成する金属は、ゲート１１４の上部がフィールドプレート１３２を形成するように、スペーサ層１１６にわたって延在するようにパターニングされてもよい。
さらに、プロセス５００のいくつかの態様中に、ステップ５１２の一部として、第２のスペーサ層１１７が形成されてもよく、フィールドプレート１３２が第２のスペーサ層１１７の上に配置されてもよく、ゲート１１４から分離されてもよい。１つの態様において、フィールドプレート１３２は、ゲート１１４とドレイン１１２との間で第２のスペーサ層１１７上に堆積されてもよい。いくつかの態様において、フィールドプレート１３２は、標準的なメタライゼーション方法を使用して堆積された、適切な材料が金属または金属の組合せである多くの異なる導電性材料を含んでもよい。１つの態様において、フィールドプレート１３２は、チタン、金、ニッケル、チタン／金、ニッケル／金などを含んでもよい。
１つの態様において、接続１５４は、同じ製造ステップ中にフィールドプレート１３２とともに形成されてもよい（図１０参照）。１つの態様において、複数のフィールドプレート１３２が使用されてもよい。１つの態様において、複数のフィールドプレート１３２が使用されてもよく、複数のフィールドプレート１３２の各々は、それらの間に誘電体材料をはさんで積み重ねられてもよい。１つの態様において、フィールドプレート１３２は、ドレイン１１２に向いたゲート１１４の縁部に向かって延在する。１つの態様において、フィールドプレート１３２は、ソース１１０に向かって延在する。１つの態様において、フィールドプレート１３２は、ドレイン１１２およびソース１１０に向かって延在する。別の態様において、フィールドプレート１３２は、ゲート１１４の縁部に向かって延在しない。最後に、この構造は、窒化ケイ素などの誘電体スペーサ層によって被覆されてもよい。誘電体スペーサ層はまた、スペーサ層１１６と同様に実施されてもよい。その上、図に示すゲート１１４の断面形状は例示であることに留意されたい。たとえば、いくつかの態様におけるゲート１１４の断面形状は、Ｔ型延在部を含まなくてもよい。たとえば、図８または図１に示すゲート１１４の構成などの、ゲート１１４の他の構成が利用されてもよい。
さらに、プロセス５００のいくつかの態様中に、ステップ５１２の一部として、接続５５０が形成されてもよい。１つの態様において、接続５５０は、ｐ型材料層１０６とゲート１１４との間に延在するように形成されてもよい。さらに、プロセス５００のいくつかの態様中に、ステップ５１２の一部として、接続１５４が形成されてもよい。いくつかの態様において、フィールドプレート１３２は、接続１５４によってソース１１０に電気的に接続されてもよい。１つの態様において、接続１５４は、フィールドプレート１３２とソース１１０との間に延在するように、第２のスペーサ層１１７上に形成されてもよい。
プロセス５００のステップは、本明細書に記載されている態様と一貫して異なる順序で実行されてもよいことに留意されたい。その上、プロセス５００は、本明細書において開示されている様々な態様と一貫してより多いまたは少ないプロセスステップを有するように修正されてもよい。プロセス５００の１つの態様において、トランジスタ１００は、ｐ型材料層１０６のみによって実施されてもよい。プロセス５００の１つの態様において、トランジスタ１００は、ｐ型材料層１０６およびｐ型材料層１０６によって実施されてもよい。プロセス５００の１つの態様において、トランジスタ１００は、ｐ型材料層１０６のみによって実施されてもよい。
本明細書に記載されているようなトランジスタ１００の１つの態様において、ｐ型材料層１０６は、達成可能な最小のシート抵抗で可能な限り高度にドープされてもよい。１つの態様において、ｐ型材料層１０６は、１０19未満の注入濃度を有してもよい。１つの態様において、ｐ型材料層１０６は、１０20未満の注入濃度を有してもよい。１つの態様において、ｐ型材料層１０６は、１０17～１０20、１０19～１０20、１０18～１０19、または１０17～１０18の注入濃度を有してもよい。１つの態様において、ｐ型材料層１０６は、１０19以上の注入濃度を有してもよい。１つの態様において、ｐ型材料層１０６は、１０18～１０20、１０18～１０19、または１０19～１０20の注入濃度を有してもよい。
本明細書に記載されているようなトランジスタ１００の１つの態様において、ｐ型材料層１０６のドーピングは、１Ｅ１７ｃｍ3未満であってもよい。１つの態様において、ｐ型材料層１０６のドーピングは、２Ｅ１７ｃｍ3未満であってもよい。１つの態様において、ｐ型材料層１０６のドーピングは、６Ｅ１７ｃｍ3未満であってもよい。１つの態様において、ｐ型材料層１０６のドーピングは、２Ｅ１８ｃｍ3未満であってもよい。１つの態様において、ｐ型材料層１０６のドーピングは、５Ｅ１５～５Ｅ１７／ｃｍ3の範囲内であってもよい。これらの態様において、ｐ型材料層１０６のドーピング濃度は、ｐ型材料層１０６のドーピング濃度よりも大きくてもよい。
したがって、本開示は、ＩＩＩ族窒化物ＨＥＭＴにおけるゲートラグ効果に対処し、そのようなデバイスの性能を向上させるためのソリューションを提示している。付加的に、本開示は、性能に悪影響を及ぼすメモリ効果を引き起こすトラップに対処するためのソリューションを提示している。その上、本開示は、ＨＥＭＴ内にｐ型層を形成するための、より単純な代替的ソリューションを記載している。開示されている構造は、現在利用可能な技法を用いて容易に作製することができる。その上、高純度材料の開示されている使用は、ドレインラグ効果を最小限に抑える。付加的に、開示されているｐ型材料層は、低い漏れで良好な電子閉じ込めを得るための遅延電界を提供する。付加的に、本開示の態様は、ｐ型層を有するトランジスタおよびそれらのｐ型層が形成される方法の変形形態を詳細に記載している。開示されているトランジスタは、ＲＦ電力を最大化し、効率的な放電を可能にし、ブレークダウンを最大化する。
本開示のさらなる態様によれば、高抵抗基板上に作製されるＧａＮ ＨＥＭＴなどのトランジスタが、高電力ＲＦ（無線周波数）増幅器、高電力無線周波数（ＲＦ）応用形態、およびまた、低周波高電力スイッチング応用形態に利用されてもよい。ＧａＮ ＨＥＭＴの有利な電子的および熱的特性はまた、それらを高電力ＲＦ信号のスイッチングにとっても非常に魅力的なものともする。これに関連して、本開示は、本開示は、バッファおよび／または半絶縁性基板内のトラッピングから生じるデバイス特性のドリフトを同時に排除しながら、電力増幅器を含む様々な応用形態についてＨＥＭＴにおける高ブレークダウン電圧を得るためにソース領域の下に埋め込みｐ層を有する構造を記載している。埋め込みｐ層の使用はまた、ＨＥＭＴにおいて、ＲＦスイッチが高ブレークダウン電圧および入力と出力との間の良好な分離を得るためにも重要であり得る。
以下は本開示の態様の複数の非限定的な実施例である。
１つの実施例は、装置であって、基板と、基板上のＩＩＩ族窒化物バッファ層と、ＩＩＩ族窒化物バッファ層上のＩＩＩ族窒化物バリア層であって、ＩＩＩ族窒化物バリア層は、ＩＩＩ族窒化物バッファ層のバンドギャップよりも高いバンドギャップを含む、ＩＩＩ族窒化物バリア層と、ＩＩＩ族窒化物バリア層に電気的に結合されているソースと、ＩＩＩ族窒化物バリア層に電気的に結合されているゲートと、ＩＩＩ族窒化物バリア層に電気的に結合されているドレインと、少なくとも基板内に配置されているｐ領域とを含み、ｐ領域は、基板のソース側に向かって延在し、ｐ領域は、基板のドレイン側に向かって延在する、装置を含む。
上記の実施例は、以下の態様のうちのいずれか１つ、または、それらの２つ以上の組合せをさらに含んでもよい。基板のソース側の一部にｐ領域がなく、基板のドレイン側の一部にｐ領域がない、上記の実施例に記載の装置。基板の一部分は、垂直方向においてソースの下方に位置するｐ領域を含み、基板の別の部分は、垂直方向においてソースの下方に位置するｐ領域を含まない、上記の実施例に記載の装置。基板は、垂直方向においてソースの下方に位置するｐ領域を含まず、基板は、垂直方向においてドレインの下方に位置するｐ領域を含まない、上記の実施例に記載の装置。ｐ領域は、ｐ領域のいずれの部分も垂直方向においてドレインの下方に位置しないように構造化および配置される、上記の実施例に記載の装置。上記の実施例に記載の装置は、ゲートに電気的に接続されるｐ領域への接続をさらに含む。上記の実施例に記載の装置は、外部信号またはバイアスを受信するためにコンタクトに電気的に接続されるｐ領域への接続をさらに含む。上記の実施例に記載の装置は、無線周波数回路に電気的に接続されるコンタクトに電気的に接続されるｐ領域への接続をさらに含む。上記の実施例に記載の装置は、フィールドプレートをさらに含み、ｐ領域が注入される。上記の実施例に記載の装置は、フィールドプレートをさらに含み、フィールドプレートは、上記ソースに電気的に結合される。ｐ領域は、ｐ領域が垂直方向においてソースおよびドレインを通り越した領域の下方に位置しないように、ＩＩＩ族窒化物バリア層に平行な限られた長さだけ延在するように構造化および配置される、上記の実施例に記載の装置。ｐ領域は、ゲートの下に、ゲートの長さにわたって配置され、ソースおよびドレインに向かって延在する、上記の実施例に記載の装置。距離ＬＧＤは、ドレイン側のゲートの下側コーナからゲート側のドレインの下側コーナまでの距離であり、距離ＬＧＳは、ソース側のゲートの下側コーナからゲート側のソースの下側コーナまでの距離であり、距離ＬＧＤは、距離ＬＧＳよりも大きい、上記の実施例に記載の装置。距離ＬＧＰＳは、ソース側のゲートの下側コーナからソースに向かっての、ｐ領域の一部分の長さを定義し、距離ＬＧＰＤは、ドレイン側のゲートの下側コーナからドレインに向かっての、ｐ領域の一部分の長さを定義し、距離ＬＧＰＳは、距離ＬＧＰＤに等しい、上記の実施例に記載の装置。距離ＬＧＰＳは、ソース側のゲートの下側コーナからソースに向かっての、ｐ領域の一部分の長さを定義し、距離ＬＧＰＤは、ドレイン側のゲートの下側コーナからドレインに向かっての、ｐ領域の一部分の長さを定義し、距離ＬＧＰＳは、距離ＬＧＰＤよりも大きい、上記の実施例に記載の装置。距離ＬＧＰＳは、ソース側のゲートの下側コーナからソースに向かっての、ｐ領域の一部分の長さを定義し、距離ＬＧＰＳは、ドレイン側のゲートの下側コーナからドレインに向かっての、ｐ領域の一部分の長さを定義し、距離ＬＧＰＤは、距離ＬＧＰＳよりも大きい、上記の実施例に記載の装置。ｐ領域は、ソースに向かって延在するが、垂直方向においてソースに重ならない、上記の実施例に記載の装置。ｐ領域は、垂直方向においてソースに重なる、上記の実施例に記載の装置。ｐ領域は、ドレインに向かって延在するが、垂直方向においてドレインに重ならない、上記の実施例に記載の装置。ｐ領域は、垂直方向においてドレインに重なる、上記の実施例に記載の装置。ｐ領域は、ゲートに電気的に接続される、上記の実施例に記載の装置。ゲートは、任意の外部回路または電圧に電気的に接続される、上記の実施例に記載の装置。ｐ領域は、直接的な電気接続を含まない、上記の実施例に記載の装置。ｐ領域は、ソースに電気的に接続される、上記の実施例に記載の装置。
１つの実施例は、デバイスを作成する方法であって、基板を提供することと、基板上にＩＩＩ族窒化物バッファ層を提供することと、ＩＩＩ族窒化物バッファ層上にＩＩＩ族窒化物バリア層を提供することであって、ＩＩＩ族窒化物バリア層は、ＩＩＩ族窒化物バッファ層のバンドギャップよりも高いバンドギャップを含む、ＩＩＩ族窒化物バリア層を提供することと、ＩＩＩ族窒化物バリア層にソースを電気的に結合することと、ＩＩＩ族窒化物バリア層にゲートを電気的に結合することと、ＩＩＩ族窒化物バリア層にドレインを電気的に結合することと、少なくとも基板内に配置されているｐ領域を提供することであって、ｐ領域は、基板のソース側に向かって延在し、ｐ領域は、基板のドレイン側に向かって延在する、ｐ領域を提供することとを含む、方法を含む。
上記の実施例は、以下の態様のうちのいずれか１つ、または、それらの２つ以上の組合せをさらに含んでもよい。基板のソース側の一部にｐ領域がなく、基板のドレイン側の一部にｐ領域がない、上記の実施例に記載のデバイスを作成する方法。基板の一部分は、垂直方向においてソースの下方に位置するｐ領域を含み、基板の別の部分は、垂直方向においてソースの下方に位置するｐ領域を含まない、上記の実施例に記載のデバイスを作成する方法。基板は、垂直方向においてソースの下方に位置するｐ領域を含まず、基板は、垂直方向においてドレインの下方に位置するｐ領域を含まない、上記の実施例に記載のデバイスを作成する方法。上記の実施例に記載のデバイスを作成する方法は、ｐ領域のいずれの部分も垂直方向においてドレインの下方に位置しないように、ｐ領域を形成することをさらに含む。上記の実施例に記載のデバイスを作成する方法は、ゲートに電気的に接続されるｐ領域への接続を形成することをさらに含む。上記の実施例に記載のデバイスを作成する方法は、外部信号またはバイアスを受信するためにコンタクトに電気的に接続されるｐ領域への接続を形成することをさらに含む。上記の実施例に記載のデバイスを作成する方法は、無線周波数回路に電気的に接続されるコンタクトに電気的に接続されるｐ領域への接続を形成することをさらに含む。上記の実施例に記載のデバイスを作成する方法は、ｐ領域を注入することをさらに含む。上記の実施例に記載のデバイスを作成する方法は、フィールドプレートを提供することをさらに含む。上記の実施例に記載のデバイスを作成する方法は、フィールドプレートを提供することをさらに含み、フィールドプレートは、上記ソースに電気的に結合される。ｐ領域は、ｐ領域が垂直方向においてソースおよびドレインを通り越した領域の下方に位置しないように、ＩＩＩ族窒化物バリア層に平行な限られた長さだけ延在するように構造化および配置される、上記の実施例に記載のデバイスを作成する方法。ｐ領域は、ゲートの下に、ゲートの長さにわたって配置され、ソースおよびドレインに向かって延在する、上記の実施例に記載のデバイスを作成する方法。距離ＬＧＤは、ドレイン側のゲートの下側コーナからゲート側のドレインの下側コーナまでの距離であり、距離ＬＧＳは、ソース側のゲートの下側コーナからゲート側のソースの下側コーナまでの距離であり、距離ＬＧＤは、距離ＬＧＳよりも大きい、上記の実施例に記載のデバイスを作成する方法。距離ＬＧＰＳは、ソース側のゲートの下側コーナからソースに向かっての、ｐ領域の一部分の長さを定義し、距離ＬＧＰＤは、ドレイン側のゲートの下側コーナからドレインに向かっての、ｐ領域の一部分の長さを定義し、距離ＬＧＰＳは、距離ＬＧＰＤに等しい、上記の実施例に記載のデバイスを作成する方法。距離ＬＧＰＳは、ソース側のゲートの下側コーナからソースに向かっての、ｐ領域の一部分の長さを定義し、距離ＬＧＰＤは、ドレイン側のゲートの下側コーナからドレインに向かっての、ｐ領域の一部分の長さを定義し、距離ＬＧＰＳは、距離ＬＧＰＤよりも大きい、上記の実施例に記載のデバイスを作成する方法。距離ＬＧＰＳは、ソース側のゲートの下側コーナからソースに向かっての、ｐ領域の一部分の長さを定義し、距離ＬＧＰＤは、ドレイン側のゲートの下側コーナからドレインに向かっての、ｐ領域の一部分の長さを定義し、距離ＬＧＰＤは、距離ＬＧＰＳよりも大きい、上記の実施例に記載のデバイスを作成する方法。ｐ領域は、ソースに向かって延在するが、垂直方向においてソースに重ならない、上記の実施例に記載のデバイスを作成する方法。ｐ領域は、垂直方向においてソースに重なる、上記の実施例に記載のデバイスを作成する方法。ｐ領域は、ドレインに向かって延在するが、垂直方向においてドレインに重ならない、上記の実施例に記載のデバイスを作成する方法。ｐ領域は、垂直方向においてドレインに重なる、上記の実施例に記載のデバイスを作成する方法。ｐ領域は、ゲートに電気的に接続される、上記の実施例に記載のデバイスを作成する方法。ゲートは、任意の外部回路または電圧に電気的に接続される、上記の実施例に記載のデバイスを作成する方法。ｐ領域は、直接的な電気接続を含まない、上記の実施例に記載のデバイスを作成する方法。ｐ領域は、ソースに電気的に接続される、上記の実施例に記載のデバイスを作成する方法。
１つの実施例は、基板と、基板上のＩＩＩ族窒化物バッファ層と、ＩＩＩ族窒化物バッファ層上のＩＩＩ族窒化物バリア層であって、ＩＩＩ族窒化物バリア層は、ＩＩＩ族窒化物バッファ層のバンドギャップよりも高いバンドギャップを含む、ＩＩＩ族窒化物バリア層と、ＩＩＩ族窒化物バリア層に電気的に結合されているソースと、ＩＩＩ族窒化物バリア層に電気的に結合されているゲートと、ＩＩＩ族窒化物バリア層に電気的に結合されているドレインと、少なくとも基板内に配置されているｐ領域であって、基板のソース側の一部にはｐ領域がなく、基板のドレイン側の一部にはｐ領域がない、ｐ領域とを含む装置を含む。
上記の実施例は、以下の態様のうちのいずれか１つ、または、それらの２つ以上の組合せをさらに含んでもよい。基板の一部分は、垂直方向においてソースの下方に位置するｐ領域を含み、基板の別の部分は、垂直方向においてソースの下方に位置するｐ領域を含まない、上記の実施例に記載の装置。基板は、垂直方向においてソースの下方に位置するｐ領域を含まず、基板は、垂直方向においてドレインの下方に位置するｐ領域を含まない、上記の実施例に記載の装置。ｐ領域は、ｐ領域のいずれの部分も垂直方向においてドレインの下方に位置しないように構造化および配置される、上記の実施例に記載の装置。上記の実施例に記載の装置は、ゲートに電気的に接続されるｐ領域への接続を含む。上記の実施例に記載の装置は、外部信号またはバイアスを受信するためにコンタクトに電気的に接続されるｐ領域への接続を含む。上記の実施例に記載の装置は、無線周波数回路に電気的に接続されるコンタクトに電気的に接続されるｐ領域への接続を含む。上記の実施例に記載の装置は、フィールドプレートを含み、ｐ領域が注入される。上記の実施例に記載の装置は、フィールドプレートを含み、フィールドプレートは、上記ソースに電気的に結合される。ｐ領域は、ｐ領域が垂直方向においてソースおよびドレインを通り越した領域の下方に位置しないように、ＩＩＩ族窒化物バリア層に平行な限られた長さだけ延在するように構造化および配置される、上記の実施例に記載の装置。ｐ領域は、ゲートの下に、ゲートの長さにわたって配置され、ソースおよびドレインに向かって延在する、上記の実施例に記載の装置。距離ＬＧＤは、ドレイン側のゲートの下側コーナからゲート側のドレインの下側コーナまでの距離であり、距離ＬＧＳは、ソース側のゲートの下側コーナからゲート側のソースの下側コーナまでの距離であり、距離ＬＧＤは、距離ＬＧＳよりも大きい、上記の実施例に記載の装置。距離ＬＧＰＳは、ソース側のゲートの下側コーナからソースに向かっての、ｐ領域の一部分の長さを定義し、距離ＬＧＰＤは、ドレイン側のゲートの下側コーナからドレインに向かっての、ｐ領域の一部分の長さを定義し、距離ＬＧＰＳは、距離ＬＧＰＤに等しい、上記の実施例に記載の装置。距離ＬＧＰＳは、ソース側のゲートの下側コーナからソースに向かっての、ｐ領域の一部分の長さを定義し、距離ＬＧＰＤは、ドレイン側のゲートの下側コーナからドレインに向かっての、ｐ領域の一部分の長さを定義し、距離ＬＧＰＳは、距離ＬＧＰＤよりも大きい、上記の実施例に記載の装置。距離ＬＧＰＳは、ソース側のゲートの下側コーナからソースに向かっての、ｐ領域の一部分の長さを定義し、距離ＬＧＰＤは、ドレイン側のゲートの下側コーナからドレインに向かっての、ｐ領域の一部分の長さを定義し、距離ＬＧＰＤは、距離ＬＧＰＳよりも大きい、上記の実施例に記載の装置。ｐ領域は、ソースに向かって延在するが、垂直方向においてソースに重ならない、上記の実施例に記載の装置。ｐ領域は、垂直方向においてソースに重なる、上記の実施例に記載の装置。ｐ領域は、ドレインに向かって延在するが、垂直方向においてドレインに重ならない、上記の実施例に記載の装置。ｐ領域は、垂直方向においてドレインに重なる、上記の実施例に記載の装置。ｐ領域は、ゲートに電気的に接続される、上記の実施例に記載の装置。ゲートは、任意の外部回路または電圧に電気的に接続される、上記の実施例に記載の装置。ｐ領域は、直接的な電気接続を含まない、上記の実施例に記載の装置。ｐ領域は、ソースに電気的に接続される、上記の実施例に記載の装置。
１つの実施例は、デバイスを作成する方法であって、基板を提供することと、基板上にＩＩＩ族窒化物バッファ層を提供することと、ＩＩＩ族窒化物バッファ層上にＩＩＩ族窒化物バリア層を提供することであって、ＩＩＩ族窒化物バリア層は、ＩＩＩ族窒化物バッファ層のバンドギャップよりも高いバンドギャップを含む、ＩＩＩ族窒化物バリア層を提供することと、ＩＩＩ族窒化物バリア層にソースを電気的に結合することと、ＩＩＩ族窒化物バリア層にゲートを電気的に結合することと、ＩＩＩ族窒化物バリア層にドレインを電気的に結合することと、少なくとも基板内に配置されているｐ領域を提供することであって、基板のソース側の一部にはｐ領域がなく、基板のドレイン側の一部にはｐ領域がない、ｐ領域を提供することとを含む、方法を含む。
上記の実施例は、以下の態様のうちのいずれか１つ、または、それらの２つ以上の組合せをさらに含んでもよい。基板の一部分は、垂直方向においてソースの下方に位置するｐ領域を含み、基板の別の部分は、垂直方向においてソースの下方に位置するｐ領域を含まない、上記の実施例に記載のデバイスを作成する方法。基板は、垂直方向においてソースの下方に位置するｐ領域を含まず、基板は、垂直方向においてドレインの下方に位置するｐ領域を含まない、上記の実施例に記載のデバイスを作成する方法。上記の実施例に記載のデバイスを作成する方法は、ｐ領域のいずれの部分も垂直方向においてドレインの下方に位置しないように、ｐ領域を形成することをさらに含む。上記の実施例に記載のデバイスを作成する方法は、ゲートに電気的に接続されるｐ領域への接続を形成することをさらに含む。上記の実施例に記載のデバイスを作成する方法は、外部信号またはバイアスを受信するためにコンタクトに電気的に接続されるｐ領域への接続を形成することをさらに含む。上記の実施例に記載のデバイスを作成する方法は、無線周波数回路に電気的に接続されるコンタクトに電気的に接続されるｐ領域への接続を形成することをさらに含む。上記の実施例に記載のデバイスを作成する方法は、ｐ領域を注入することをさらに含む。上記の実施例に記載のデバイスを作成する方法は、フィールドプレートを提供することをさらに含む。上記の実施例に記載のデバイスを作成する方法は、フィールドプレートを提供することをさらに含み、フィールドプレートは、上記ソースに電気的に結合される。ｐ領域は、ｐ領域が垂直方向においてソースおよびドレインを通り越した領域の下方に位置しないように、ＩＩＩ族窒化物バリア層に平行な限られた長さだけ延在するように構造化および配置される、上記の実施例に記載のデバイスを作成する方法。ｐ領域は、ゲートの下に、ゲートの長さにわたって配置され、ソースおよびドレインに向かって延在する、上記の実施例に記載のデバイスを作成する方法。距離ＬＧＤは、ドレイン側のゲートの下側コーナからゲート側のドレインの下側コーナまでの距離であり、距離ＬＧＳは、ソース側のゲートの下側コーナからゲート側のソースの下側コーナまでの距離であり、距離ＬＧＤは、距離ＬＧＳよりも大きい、上記の実施例に記載のデバイスを作成する方法。距離ＬＧＰＳは、ソース側のゲートの下側コーナからソースに向かっての、ｐ領域の一部分の長さを定義し、距離ＬＧＰＤは、ドレイン側のゲートの下側コーナからドレインに向かっての、ｐ領域の一部分の長さを定義し、距離ＬＧＰＳは、距離ＬＧＰＤに等しい、上記の実施例に記載のデバイスを作成する方法。距離ＬＧＰＳは、ソース側のゲートの下側コーナからソースに向かっての、ｐ領域の一部分の長さを定義し、距離ＬＧＰＤは、ドレイン側のゲートの下側コーナからドレインに向かっての、ｐ領域の一部分の長さを定義し、距離ＬＧＰＳは、距離ＬＧＰＤよりも大きい、上記の実施例に記載のデバイスを作成する方法。距離ＬＧＰＳは、ソース側のゲートの下側コーナからソースに向かっての、ｐ領域の一部分の長さを定義し、距離ＬＧＰＤは、ドレイン側のゲートの下側コーナからドレインに向かっての、ｐ領域の一部分の長さを定義し、距離ＬＧＰＤは、距離ＬＧＰＳよりも大きい、上記の実施例に記載のデバイスを作成する方法。ｐ領域は、ソースに向かって延在するが、垂直方向においてソースに重ならない、上記の実施例に記載のデバイスを作成する方法。ｐ領域は、垂直方向においてソースに重なる、上記の実施例に記載のデバイスを作成する方法。ｐ領域は、ドレインに向かって延在するが、垂直方向においてドレインに重ならない、上記の実施例に記載のデバイスを作成する方法。ｐ領域は、垂直方向においてドレインに重なる、上記の実施例に記載のデバイスを作成する方法。ｐ領域は、ゲートに電気的に接続される、上記の実施例に記載のデバイスを作成する方法。ゲートは、任意の外部回路または電圧に電気的に接続される、上記の実施例に記載のデバイスを作成する方法。ｐ領域は、直接的な電気接続を含まない、上記の実施例に記載のデバイスを作成する方法。ｐ領域は、ソースに電気的に接続される、上記の実施例に記載のデバイスを作成する方法。
１つ実施例は、基板と、基板上のＩＩＩ族窒化物バッファ層と、ＩＩＩ族窒化物バッファ層上のＩＩＩ族窒化物バリア層であって、ＩＩＩ族窒化物バリア層は、ＩＩＩ族窒化物バッファ層のバンドギャップよりも高いバンドギャップを含む、ＩＩＩ族窒化物バリア層と、ＩＩＩ族窒化物バリア層上のソースと、ＩＩＩ族窒化物バリア層上のドレインと、ソースとドレインとの間の、ＩＩＩ族窒化物バリア層上のゲートと、少なくとも基板内に配置されているｐ領域であって、基板のソース側の一部にはｐ領域がなく、基板のドレイン側の一部にはｐ領域がない、ｐ領域とを含む装置を含む。
上記の実施例は、以下の態様のうちのいずれか１つ、または、それらの２つ以上の組合せをさらに含んでもよい。ｐ領域は、ゲートの下に、ゲートの長さにわたって配置され、ソースおよびドレインに向かって延在する、上記の実施例に記載の装置。距離ＬＧＤは、ドレイン側のゲートの下側コーナからゲート側のドレインの下側コーナまでの距離であり、距離ＬＧＳは、ソース側のゲートの下側コーナからゲート側のソースの下側コーナまでの距離であり、距離ＬＧＤは、距離ＬＧＳよりも大きい、上記の実施例に記載の装置。距離ＬＧＰＳは、ソース側のゲートの下側コーナからソースに向かっての、ｐ領域の一部分の長さを定義し、距離ＬＧＰＤは、ドレイン側のゲートの下側コーナからドレインに向かっての、ｐ領域の一部分の長さを定義し、距離ＬＧＰＳは、距離ＬＧＰＤに等しい、上記の実施例に記載の装置。距離ＬＧＰＳは、ソース側のゲートの下側コーナからソースに向かっての、ｐ領域の一部分の長さを定義し、距離ＬＧＰＤは、ドレイン側のゲートの下側コーナからドレインに向かっての、ｐ領域の一部分の長さを定義し、距離ＬＧＰＳは、距離ＬＧＰＤよりも大きい、上記の実施例に記載の装置。距離ＬＧＰＳは、ソース側のゲートの下側コーナからソースに向かっての、ｐ領域の一部分の長さを定義し、距離ＬＧＰＤは、ドレイン側のゲートの下側コーナからドレインに向かっての、ｐ領域の一部分の長さを定義し、距離ＬＧＰＤは、距離ＬＧＰＳよりも大きい、上記の実施例に記載の装置。ｐ領域は、ソースに向かって延在するが、垂直方向においてソースに重ならない、上記の実施例に記載の装置。ｐ領域は、垂直方向においてソースに重なる、上記の実施例に記載の装置。ｐ領域は、ドレインに向かって延在するが、垂直方向においてドレインに重ならない、上記の実施例に記載の装置。ｐ領域は、垂直方向においてドレインに重なる、上記の実施例に記載の装置。ｐ領域は、ゲートに電気的に接続される、上記の実施例に記載の装置。ゲートは、任意の外部回路または電圧に電気的に接続される、上記の実施例に記載の装置。ｐ領域は、直接的な電気接続を含まない、上記の実施例に記載の装置。ｐ領域は、ソースに電気的に接続される、上記の実施例に記載の装置。
本開示は例示的な態様に関して記載されているが、本開示は、添付の特許請求項の趣旨および範囲内で修正して実践することができることが、当業者には認識されよう。上記で与えられたこれらの例は例示に過ぎず、本開示のすべての可能な設計、態様、応用形態または修正形態の網羅的なリストであるようには意図されていない。

Claims (110)

  1. 基板と、
    前記基板上のＩＩＩ族窒化物バッファ層と、
    前記ＩＩＩ族窒化物バッファ層上のＩＩＩ族窒化物バリア層であって、前記ＩＩＩ族窒化物バッファ層のバンドギャップよりも高いバンドギャップを含む、ＩＩＩ族窒化物バリア層と、
    前記ＩＩＩ族窒化物バリア層に電気的に結合されているソースと、
    前記ＩＩＩ族窒化物バリア層に電気的に結合されているゲートと、
    前記ＩＩＩ族窒化物バリア層に電気的に結合されているドレインと、
    少なくとも前記基板内に配置されているｐ領域と
    を備え、
    前記ｐ領域は、前記基板のソース側に向かって延在し、
    前記ｐ領域は、前記基板のドレイン側に向かって延在する、装置。
  2. 前記基板の前記ソース側の一部に前記ｐ領域がなく、
    前記基板のドレイン側の一部に前記ｐ領域がない、請求項１に記載の装置。
  3. 前記基板の一部分は、垂直方向において前記ソースの下方に位置する前記ｐ領域を含み、
    前記基板の別の部分は、垂直方向において前記ソースの下方に位置する前記ｐ領域を含まない、請求項１に記載の装置。
  4. 前記基板は、垂直方向において前記ソースの下方に位置する前記ｐ領域を含まず、
    前記基板は、垂直方向において前記ドレインの下方に位置する前記ｐ領域を含まない、請求項１に記載の装置。
  5. 前記ｐ領域は、前記ｐ領域のいずれの部分も垂直方向において前記ドレインの下方に位置しないように構造化および配置される、請求項１に記載の装置。
  6. 前記ゲートに電気的に接続される前記ｐ領域への接続をさらに備える、請求項１に記載の装置。
  7. 外部信号またはバイアスを受信するためにコンタクトに電気的に接続される前記ｐ領域への接続をさらに備える、請求項１に記載の装置。
  8. 無線周波数回路に電気的に接続されるコンタクトに電気的に接続される前記ｐ領域への接続をさらに備える、請求項１に記載の装置。
  9. フィールドプレートをさらに備え、
    ｐ領域が注入される、請求項１に記載の装置。
  10. フィールドプレートをさらに備え、前記フィールドプレートは、前記ソースに電気的に結合される、請求項１に記載の装置。
  11. 前記ｐ領域は、前記ｐ領域が垂直方向において前記ソースおよび前記ドレインを通り越した領域の下方に位置しないように、前記ＩＩＩ族窒化物バリア層に平行な限られた長さだけ延在するように構造化および配置される、請求項１０に記載の装置。
  12. 前記ｐ領域は、前記ゲートの下に、前記ゲートの長さにわたって配置され、前記ソースおよび前記ドレインに向かって延在する、請求項１に記載の装置。
  13. 距離ＬＧＤは、前記ドレイン側の前記ゲートの下側コーナからゲート側の前記ドレインの下側コーナまでの距離であり、
    距離ＬＧＳは、前記ソース側の前記ゲートの下側コーナからゲート側の前記ソースの下側コーナまでの距離であり、
    前記距離ＬＧＤは、前記距離ＬＧＳよりも大きい、請求項１に記載の装置。
  14. 距離ＬＧＰＳは、前記ソース側の前記ゲートの下側コーナから前記ソースに向かっての、前記ｐ領域の一部分の長さを定義し、
    距離ＬＧＰＤは、前記ドレイン側の前記ゲートの下側コーナから前記ドレインに向かっての、前記ｐ領域の一部分の長さを定義し、
    前記距離ＬＧＰＳは、前記距離ＬＧＰＤに等しい、請求項１に記載の装置。
  15. 距離ＬＧＰＳは、前記ソース側の前記ゲートの下側コーナから前記ソースに向かっての、前記ｐ領域の一部分の長さを定義し、
    距離ＬＧＰＤは、前記ドレイン側の前記ゲートの下側コーナから前記ドレインに向かっての、前記ｐ領域の一部分の長さを定義し、
    前記距離ＬＧＰＳは、前記距離ＬＧＰＤよりも大きい、請求項１に記載の装置。
  16. 距離ＬＧＰＳは、前記ソース側の前記ゲートの下側コーナから前記ソースに向かっての、前記ｐ領域の一部分の長さを定義し、
    距離ＬＧＰＤは、前記ドレイン側の前記ゲートの下側コーナから前記ドレインに向かっての、前記ｐ領域の一部分の長さを定義し、
    前記距離ＬＧＰＤは、前記距離ＬＧＰＳよりも大きい、請求項１に記載の装置。
  17. 前記ｐ領域は、前記ソースに向かって延在するが、垂直方向において前記ソースに重ならない、請求項１に記載の装置。
  18. 前記ｐ領域は、垂直方向において前記ソースに重なる、請求項１に記載の装置。
  19. 前記ｐ領域は、前記ドレインに向かって延在するが、垂直方向において前記ドレインに重ならない、請求項１に記載の装置。
  20. 前記ｐ領域は、垂直方向において前記ドレインに重なる、請求項１に記載の装置。
  21. 前記ｐ領域は、前記ゲートに電気的に接続される、請求項１に記載の装置。
  22. 前記ゲートは、任意の外部回路または電圧に電気的に接続される、請求項１に記載の装置。
  23. 前記ｐ領域は、直接的な電気接続を含まない、請求項１に記載の装置。
  24. 前記ｐ領域は、前記ソースに電気的に接続される、請求項１に記載の装置。
  25. デバイスを作成する方法であって、
    基板を提供することと、
    前記基板上のＩＩＩ族窒化物バッファ層を提供することと、
    前記ＩＩＩ族窒化物バッファ層上のＩＩＩ族窒化物バリア層を提供することであって、前記ＩＩＩ族窒化物バリア層は、前記ＩＩＩ族窒化物バッファ層のバンドギャップよりも高いバンドギャップを含む、ＩＩＩ族窒化物バリア層を提供することと、
    前記ＩＩＩ族窒化物バリア層にソースを電気的に結合することと、
    前記ＩＩＩ族窒化物バリア層にゲートを電気的に結合することと、
    前記ＩＩＩ族窒化物バリア層にドレインを電気的に結合することと、
    少なくとも前記基板内に配置されているｐ領域を提供することと
    を含み、
    前記ｐ領域は、前記基板のソース側に向かって延在し、
    前記ｐ領域は、前記基板のドレイン側に向かって延在する、デバイスを作成する方法。
  26. 前記基板の前記ソース側の一部に前記ｐ領域がなく、
    前記基板のドレイン側の一部に前記ｐ領域がない、請求項２５に記載のデバイスを作成する方法。
  27. 前記基板の一部分は、垂直方向において前記ソースの下方に位置する前記ｐ領域を含み、
    前記基板の別の部分は、垂直方向において前記ソースの下方に位置する前記ｐ領域を含まない、請求項２５に記載のデバイスを作成する方法。
  28. 前記基板は、垂直方向において前記ソースの下方に位置する前記ｐ領域を含まず、
    前記基板は、垂直方向において前記ドレインの下方に位置する前記ｐ領域を含まない、請求項２５に記載のデバイスを作成する方法。
  29. 前記ｐ領域のいずれの部分も垂直方向において前記ドレインの下方に位置しないように、前記ｐ領域を形成することをさらに含む、請求項２５に記載のデバイスを作成する方法。
  30. 前記ゲートに電気的に接続される前記ｐ領域への接続を形成することをさらに含む、請求項２５に記載のデバイスを作成する方法。
  31. 外部信号またはバイアスを受信するためにコンタクトに電気的に接続される前記ｐ領域への接続を形成することをさらに含む、請求項２５に記載のデバイスを作成する方法。
  32. 無線周波数回路に電気的に接続されるコンタクトに電気的に接続される前記ｐ領域への接続を形成することをさらに含む、請求項２５に記載のデバイスを作成する方法。
  33. 前記ｐ領域を注入することをさらに含む、請求項２５に記載のデバイスを作成する方法。
  34. フィールドプレートを提供することをさらに含む、請求項２５に記載のデバイスを作成する方法。
  35. フィールドプレートを提供することをさらに含み、前記フィールドプレートは、前記ソースに電気的に結合される、請求項２５に記載のデバイスを作成する方法。
  36. 前記ｐ領域は、前記ｐ領域が垂直方向において前記ソースおよび前記ドレインを通り越した領域の下方に位置しないように、前記ＩＩＩ族窒化物バリア層に平行な限られた長さだけ延在するように構造化および配置される、請求項３５に記載のデバイスを作成する方法。
  37. 前記ｐ領域は、前記ゲートの下に、前記ゲートの長さにわたって配置され、前記ソースおよび前記ドレインに向かって延在する、請求項２５に記載のデバイスを作成する方法。
  38. 距離ＬＧＤは、前記ドレイン側の前記ゲートの下側コーナからゲート側の前記ドレインの下側コーナまでの距離であり、
    距離ＬＧＳは、前記ソース側の前記ゲートの下側コーナからゲート側の前記ソースの下側コーナまでの距離であり、
    前記距離ＬＧＤは、前記距離ＬＧＳよりも大きい、請求項２５に記載のデバイスを作成する方法。
  39. 距離ＬＧＰＳは、前記ソース側の前記ゲートの下側コーナから前記ソースに向かっての、前記ｐ領域の一部分の長さを定義し、
    距離ＬＧＰＤは、前記ドレイン側の前記ゲートの下側コーナから前記ドレインに向かっての、前記ｐ領域の一部分の長さを定義し、
    前記距離ＬＧＰＳは、前記距離ＬＧＰＤに等しい、請求項２５に記載のデバイスを作成する方法。
  40. 距離ＬＧＰＳは、前記ソース側の前記ゲートの下側コーナから前記ソースに向かっての、前記ｐ領域の一部分の長さを定義し、
    距離ＬＧＰＤは、前記ドレイン側の前記ゲートの下側コーナから前記ドレインに向かっての、前記ｐ領域の一部分の長さを定義し、
    前記距離ＬＧＰＳは、前記距離ＬＧＰＤよりも大きい、請求項２５に記載のデバイスを作成する方法。
  41. 距離ＬＧＰＳは、前記ソース側の前記ゲートの下側コーナから前記ソースに向かっての、前記ｐ領域の一部分の長さを定義し、
    距離ＬＧＰＤは、前記ドレイン側の前記ゲートの下側コーナから前記ドレインに向かっての、前記ｐ領域の一部分の長さを定義し、
    前記距離ＬＧＰＤは、前記距離ＬＧＰＳよりも大きい、請求項２５に記載のデバイスを作成する方法。
  42. 前記ｐ領域は、前記ソースに向かって延在するが、垂直方向において前記ソースに重ならない、請求項２５に記載のデバイスを作成する方法。
  43. 前記ｐ領域は、垂直方向において前記ソースに重なる、請求項２５に記載のデバイスを作成する方法。
  44. 前記ｐ領域は、前記ドレインに向かって延在するが、垂直方向において前記ドレインに重ならない、請求項２５に記載のデバイスを作成する方法。
  45. 前記ｐ領域は、垂直方向において前記ドレインに重なる、請求項２５に記載のデバイスを作成する方法。
  46. 前記ｐ領域は、前記ゲートに電気的に接続される、請求項２５に記載のデバイスを作成する方法。
  47. 前記ゲートは、任意の外部回路または電圧に電気的に接続される、請求項２５に記載のデバイスを作成する方法。
  48. 前記ｐ領域は、直接的な電気接続を含まない、請求項２５に記載のデバイスを作成する方法。
  49. 前記ｐ領域は、前記ソースに電気的に接続される、請求項２５に記載のデバイスを作成する方法。
  50. 基板と、
    前記基板上のＩＩＩ族窒化物バッファ層と、
    前記ＩＩＩ族窒化物バッファ層上のＩＩＩ族窒化物バリア層であって、前記ＩＩＩ族窒化物バッファ層のバンドギャップよりも高いバンドギャップを含む、ＩＩＩ族窒化物バリア層と、
    前記ＩＩＩ族窒化物バリア層に電気的に結合されているソースと、
    前記ＩＩＩ族窒化物バリア層に電気的に結合されているゲートと、
    前記ＩＩＩ族窒化物バリア層に電気的に結合されているドレインと、
    少なくとも前記基板内に配置されているｐ領域と
    を備え、
    前記基板のソース側の一部に前記ｐ領域がなく、
    前記基板のドレイン側の一部に前記ｐ領域がない、装置。
  51. 前記基板の一部分は、垂直方向において前記ソースの下方に位置する前記ｐ領域を含み、
    前記基板の別の部分は、垂直方向において前記ソースの下方に位置する前記ｐ領域を含まない、請求項５０に記載の装置。
  52. 前記基板は、垂直方向において前記ソースの下方に位置する前記ｐ領域を含まず、
    前記基板は、垂直方向において前記ドレインの下方に位置する前記ｐ領域を含まない、請求項５０に記載の装置。
  53. 前記ｐ領域は、前記ｐ領域のいずれの部分も垂直方向において前記ドレインの下方に位置しないように構造化および配置される、請求項５０に記載の装置。
  54. 前記ゲートに電気的に接続される前記ｐ領域への接続をさらに備える、請求項５０に記載の装置。
  55. 外部信号またはバイアスを受信するためにコンタクトに電気的に接続される前記ｐ領域への接続をさらに備える、請求項５０に記載の装置。
  56. 無線周波数回路に電気的に接続されるコンタクトに電気的に接続される前記ｐ領域への接続をさらに備える、請求項５０に記載の装置。
  57. フィールドプレートをさらに備え、
    前記ｐ領域が注入される、請求項５０に記載の装置。
  58. フィールドプレートをさらに備え、前記フィールドプレートは、前記ソースに電気的に結合される、請求項５０に記載の装置。
  59. 前記ｐ領域は、前記ｐ領域が垂直方向において前記ソースおよび前記ドレインを通り越した領域の下方に位置しないように、前記ＩＩＩ族窒化物バリア層に平行な限られた長さだけ延在するように構造化および配置される、請求項５８に記載の装置。
  60. 前記ｐ領域は、前記ゲートの下に、前記ゲートの長さにわたって配置され、前記ソースおよび前記ドレインに向かって延在する、請求項５０に記載の装置。
  61. 距離ＬＧＤは、前記ドレイン側の前記ゲートの下側コーナからゲート側の前記ドレインの下側コーナまでの距離であり、
    距離ＬＧＳは、前記ソース側の前記ゲートの下側コーナからゲート側の前記ソースの下側コーナまでの距離であり、
    前記距離ＬＧＤは、前記距離ＬＧＳよりも大きい、請求項５０に記載の装置。
  62. 距離ＬＧＰＳは、前記ソース側の前記ゲートの下側コーナから前記ソースに向かっての、前記ｐ領域の一部分の長さを定義し、
    距離ＬＧＰＤは、前記ドレイン側の前記ゲートの下側コーナから前記ドレインに向かっての、前記ｐ領域の一部分の長さを定義し、
    前記距離ＬＧＰＳは、前記距離ＬＧＰＤに等しい、請求項５０に記載の装置。
  63. 距離ＬＧＰＳは、前記ソース側の前記ゲートの下側コーナから前記ソースに向かっての、前記ｐ領域の一部分の長さを定義し、
    距離ＬＧＰＤは、前記ドレイン側の前記ゲートの下側コーナから前記ドレインに向かっての、前記ｐ領域の一部分の長さを定義し、
    前記距離ＬＧＰＳは、前記距離ＬＧＰＤよりも大きい、請求項５０に記載の装置。
  64. 距離ＬＧＰＳは、前記ソース側の前記ゲートの下側コーナから前記ソースに向かっての、前記ｐ領域の一部分の長さを定義し、
    距離ＬＧＰＤは、前記ドレイン側の前記ゲートの下側コーナから前記ドレインに向かっての、前記ｐ領域の一部分の長さを定義し、
    前記距離ＬＧＰＤは、前記距離ＬＧＰＳよりも大きい、請求項５０に記載の装置。
  65. 前記ｐ領域は、前記ソースに向かって延在するが、垂直方向において前記ソースに重ならない、請求項５０に記載の装置。
  66. 前記ｐ領域は、垂直方向において前記ソースに重なる、請求項５０に記載の装置。
  67. 前記ｐ領域は、前記ドレインに向かって延在するが、垂直方向において前記ドレインに重ならない、請求項５０に記載の装置。
  68. 前記ｐ領域は、垂直方向において前記ドレインに重なる、請求項５０に記載の装置。
  69. 前記ｐ領域は、前記ゲートに電気的に接続される、請求項５０に記載の装置。
  70. 前記ゲートは、任意の外部回路または電圧に電気的に接続される、請求項５０に記載の装置。
  71. 前記ｐ領域は、直接的な電気接続を含まない、請求項５０に記載の装置。
  72. 前記ｐ領域は、前記ソースに電気的に接続される、請求項５０に記載の装置。
  73. デバイスを作成する方法であって、
    基板を提供することと、
    前記基板上のＩＩＩ族窒化物バッファ層を提供することと、
    前記ＩＩＩ族窒化物バッファ層上のＩＩＩ族窒化物バリア層を提供することであって、前記ＩＩＩ族窒化物バリア層は、前記ＩＩＩ族窒化物バッファ層のバンドギャップよりも高いバンドギャップを含む、ＩＩＩ族窒化物バリア層を提供することと、
    前記ＩＩＩ族窒化物バリア層にソースを電気的に結合することと、
    前記ＩＩＩ族窒化物バリア層にゲートを電気的に結合することと、
    前記ＩＩＩ族窒化物バリア層にドレインを電気的に結合することと、
    少なくとも前記基板内に配置されているｐ領域を提供することと
    を含み、
    前記基板のソース側の一部に前記ｐ領域がなく、
    前記基板のドレイン側の一部に前記ｐ領域がない、デバイスを作成する方法。
  74. 前記基板の一部分は、垂直方向において前記ソースの下方に位置する前記ｐ領域を含み、
    前記基板の別の部分は、垂直方向において前記ソースの下方に位置する前記ｐ領域を含まない、請求項７３に記載のデバイスを作成する方法。
  75. 前記基板は、垂直方向において前記ソースの下方に位置する前記ｐ領域を含まず、
    前記基板は、垂直方向において前記ドレインの下方に位置する前記ｐ領域を含まない、請求項７３に記載のデバイスを作成する方法。
  76. 前記ｐ領域のいずれの部分も垂直方向において前記ドレインの下方に位置しないように、前記ｐ領域を形成することをさらに含む、請求項７３に記載のデバイスを作成する方法。
  77. 前記ゲートに電気的に接続される前記ｐ領域への接続を形成することをさらに含む、請求項７３に記載のデバイスを作成する方法。
  78. 外部信号またはバイアスを受信するためにコンタクトに電気的に接続される前記ｐ領域への接続を形成することをさらに含む、請求項７３に記載のデバイスを作成する方法。
  79. 無線周波数回路に電気的に接続されるコンタクトに電気的に接続される前記ｐ領域への接続を形成することをさらに含む、請求項７３に記載のデバイスを作成する方法。
  80. 前記ｐ領域を注入することをさらに含む、請求項７３に記載のデバイスを作成する方法。
  81. フィールドプレートを提供することをさらに含む、請求項７３に記載のデバイスを作成する方法。
  82. フィールドプレートを提供することをさらに含み、前記フィールドプレートは、前記ソースに電気的に結合される、請求項７３に記載のデバイスを作成する方法。
  83. 前記ｐ領域は、前記ｐ領域が垂直方向において前記ソースおよび前記ドレインを通り越した領域の下方に位置しないように、前記ＩＩＩ族窒化物バリア層に平行な限られた長さだけ延在するように構造化および配置される、請求項８２に記載のデバイスを作成する方法。
  84. 前記ｐ領域は、前記ゲートの下に、前記ゲートの長さにわたって配置され、前記ソースおよび前記ドレインに向かって延在する、請求項７３に記載のデバイスを作成する方法。
  85. 距離ＬＧＤは、前記ドレイン側の前記ゲートの下側コーナからゲート側の前記ドレインの下側コーナまでの距離であり、
    距離ＬＧＳは、前記ソース側の前記ゲートの下側コーナからゲート側の前記ソースの下側コーナまでの距離であり、
    前記距離ＬＧＤは、前記距離ＬＧＳよりも大きい、請求項７３に記載のデバイスを作成する方法。
  86. 距離ＬＧＰＳは、前記ソース側の前記ゲートの下側コーナから前記ソースに向かっての、前記ｐ領域の一部分の長さを定義し、
    距離ＬＧＰＤは、前記ドレイン側の前記ゲートの下側コーナから前記ドレインに向かっての、前記ｐ領域の一部分の長さを定義し、
    前記距離ＬＧＰＳは、前記距離ＬＧＰＤに等しい、請求項７３に記載のデバイスを作成する方法。
  87. 距離ＬＧＰＳは、前記ソース側の前記ゲートの下側コーナから前記ソースに向かっての、前記ｐ領域の一部分の長さを定義し、
    距離ＬＧＰＤは、前記ドレイン側の前記ゲートの下側コーナから前記ドレインに向かっての、前記ｐ領域の一部分の長さを定義し、
    前記距離ＬＧＰＳは、前記距離ＬＧＰＤよりも大きい、請求項７３に記載のデバイスを作成する方法。
  88. 距離ＬＧＰＳは、前記ソース側の前記ゲートの下側コーナから前記ソースに向かっての、前記ｐ領域の一部分の長さを定義し、
    距離ＬＧＰＤは、前記ドレイン側の前記ゲートの下側コーナから前記ドレインに向かっての、前記ｐ領域の一部分の長さを定義し、
    前記距離ＬＧＰＤは、前記距離ＬＧＰＳよりも大きい、請求項７３に記載のデバイスを作成する方法。
  89. 前記ｐ領域は、前記ソースに向かって延在するが、垂直方向において前記ソースに重ならない、請求項７３に記載のデバイスを作成する方法。
  90. 前記ｐ領域は、垂直方向において前記ソースに重なる、請求項７３に記載のデバイスを作成する方法。
  91. 前記ｐ領域は、前記ドレインに向かって延在するが、垂直方向において前記ドレインに重ならない、請求項７３に記載のデバイスを作成する方法。
  92. 前記ｐ領域は、垂直方向において前記ドレインに重なる、請求項７３に記載のデバイスを作成する方法。
  93. 前記ｐ領域は、前記ゲートに電気的に接続される、請求項７３に記載のデバイスを作成する方法。
  94. 前記ゲートは、任意の外部回路または電圧に電気的に接続される、請求項７３に記載のデバイスを作成する方法。
  95. 前記ｐ領域は、直接的な電気接続を含まない、請求項７３に記載のデバイスを作成する方法。
  96. 前記ｐ領域は、前記ソースに電気的に接続される、請求項７３に記載のデバイスを作成する方法。
  97. 基板と、
    前記基板上のＩＩＩ族窒化物バッファ層と、
    前記ＩＩＩ族窒化物バッファ層上のＩＩＩ族窒化物バリア層であって、前記ＩＩＩ族窒化物バッファ層のバンドギャップよりも高いバンドギャップを含む、ＩＩＩ族窒化物バリア層と、
    前記ＩＩＩ族窒化物バリア層上のソースと、
    前記ＩＩＩ族窒化物バリア層上のドレインと、
    前記ソースと前記ドレインとの間の、前記ＩＩＩ族窒化物バリア層上のゲートと、
    少なくとも前記基板内に配置されているｐ領域と
    を備え、
    前記基板のソース側の一部に前記ｐ領域がなく、
    前記基板のドレイン側の一部に前記ｐ領域がない、装置。
  98. 前記ｐ領域は、前記ゲートの下に、前記ゲートの長さにわたって配置され、前記ソースおよび前記ドレインに向かって延在する、請求項９７に記載の装置。
  99. 距離ＬＧＤは、前記ドレイン側の前記ゲートの下側コーナからゲート側の前記ドレインの下側コーナまでの距離であり、
    距離ＬＧＳは、前記ソース側の前記ゲートの下側コーナからゲート側の前記ソースの下側コーナまでの距離であり、
    前記距離ＬＧＤは、前記距離ＬＧＳよりも大きい、請求項９７に記載の装置。
  100. 距離ＬＧＰＳは、前記ソース側の前記ゲートの下側コーナから前記ソースに向かっての、前記ｐ領域の一部分の長さを定義し、
    距離ＬＧＰＤは、前記ドレイン側の前記ゲートの下側コーナから前記ドレインに向かっての、前記ｐ領域の一部分の長さを定義し、
    前記距離ＬＧＰＳは、前記距離ＬＧＰＤに等しい、請求項９７に記載の装置。
  101. 距離ＬＧＰＳは、前記ソース側の前記ゲートの下側コーナから前記ソースに向かっての、前記ｐ領域の一部分の長さを定義し、
    距離ＬＧＰＤは、前記ドレイン側の前記ゲートの下側コーナから前記ドレインに向かっての、前記ｐ領域の一部分の長さを定義し、
    前記距離ＬＧＰＳは、前記距離ＬＧＰＤよりも大きい、請求項９７に記載の装置。
  102. 距離ＬＧＰＳは、前記ソース側の前記ゲートの下側コーナから前記ソースに向かっての、前記ｐ領域の一部分の長さを定義し、
    距離ＬＧＰＤは、前記ドレイン側の前記ゲートの下側コーナから前記ドレインに向かっての、前記ｐ領域の一部分の長さを定義し、
    前記距離ＬＧＰＤは、前記距離ＬＧＰＳよりも大きい、請求項９７に記載の装置。
  103. 前記ｐ領域は、前記ソースに向かって延在するが、垂直方向において前記ソースに重ならない、請求項９７に記載の装置。
  104. 前記ｐ領域は、垂直方向において前記ソースに重なる、請求項９７に記載の装置。
  105. 前記ｐ領域は、前記ドレインに向かって延在するが、垂直方向において前記ドレインに重ならない、請求項９７に記載の装置。
  106. 前記ｐ領域は、垂直方向において前記ドレインに重なる、請求項９７に記載の装置。
  107. 前記ｐ領域は、前記ゲートに電気的に接続される、請求項９７に記載の装置。
  108. 前記ゲートは、任意の外部回路または電圧に電気的に接続される、請求項９７に記載の装置。
  109. 前記ｐ領域は、直接的な電気接続を含まない、請求項９７に記載の装置。
  110. 前記ｐ領域は、前記ソースに電気的に接続される、請求項９７に記載の装置。
JP2023548631A 2021-02-10 2022-01-20 Ｉｉｉ族窒化物高電子移動度トランジスタおよびそれを作成するためのプロセス Pending JP2024507153A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/172,669 2021-02-10
US17/172,669 US20210167199A1 (en) 2016-06-24 2021-02-10 Group iii-nitride high-electron mobility transistors with gate connected buried p-type layers and process for making the same
PCT/US2022/013085 WO2022173571A1 (en) 2021-02-10 2022-01-20 Group iii-nitride high-electron mobility transistors and process for making the same

Publications (1)

Publication Number Publication Date
JP2024507153A true JP2024507153A (ja) 2024-02-16

Family

ID=82837976

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023548631A Pending JP2024507153A (ja) 2021-02-10 2022-01-20 Ｉｉｉ族窒化物高電子移動度トランジスタおよびそれを作成するためのプロセス

Country Status (5)

Country Link
EP (1) EP4292132A1 (ja)
JP (1) JP2024507153A (ja)
KR (1) KR20230137469A (ja)
CN (1) CN117121211A (ja)
WO (1) WO2022173571A1 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100576708B1 (ko) * 2003-12-05 2006-05-03 한국전자통신연구원 화합물 반도체 고주파 스위치 소자
US10032775B2 (en) * 2015-05-29 2018-07-24 Rohde & Schwarz Gmbh & Co. Kg Switching device for switching radio frequency signals
US9917578B2 (en) * 2016-02-19 2018-03-13 Infineon Technologies Austria Ag Active gate-source capacitance clamp for normally-off HEMT
US10192980B2 (en) * 2016-06-24 2019-01-29 Cree, Inc. Gallium nitride high-electron mobility transistors with deep implanted p-type layers in silicon carbide substrates for power switching and radio frequency applications and process for making the same
US10937873B2 (en) * 2019-01-03 2021-03-02 Cree, Inc. High electron mobility transistors having improved drain current drift and/or leakage current performance

Also Published As

Publication number Publication date
EP4292132A1 (en) 2023-12-20
WO2022173571A8 (en) 2023-02-16
WO2022173571A1 (en) 2022-08-18
CN117121211A (zh) 2023-11-24
KR20230137469A (ko) 2023-10-04

Similar Documents

Publication Publication Date Title
US11862719B2 (en) Group III-nitride high-electron mobility transistors with buried p-type layers and process for making the same
US8445341B2 (en) Semiconductor device and fabrication method for the same
JP7198305B2 (ja) シリコンカーバイド基板に深く注入されたｐ－型層を有する窒化ガリウム高電子移動度トランジスタ
US20210167199A1 (en) Group iii-nitride high-electron mobility transistors with gate connected buried p-type layers and process for making the same
US11430882B2 (en) Gallium nitride high-electron mobility transistors with p-type layers and process for making the same
US11594625B2 (en) III-N transistor structures with stepped cap layers
CN115244683A (zh) 共享结构特征的iii族hemt和电容器
US10840334B2 (en) Gallium nitride high-electron mobility transistors with deep implanted p-type layers in silicon carbide substrates for power switching and radio frequency applications and process for making the same
US20220367697A1 (en) Group iii-nitride transistors with back barrier structures and buried p-type layers and methods thereof
US11929428B2 (en) Circuits and group III-nitride high-electron mobility transistors with buried p-type layers improving overload recovery and process for implementing the same
US20220367695A1 (en) Circuits and group iii-nitride transistors with buried p-layers and controlled gate voltages and methods thereof
JP2023041688A (ja) 埋込みｐ型層を有する第ＩＩＩ族窒化物高電子移動度トランジスタおよびその作製プロセス
US20230197841A1 (en) Group iii-nitride high-electron mobility transistors with a buried conductive material layer and process for making the same
JP2024507153A (ja) Ｉｉｉ族窒化物高電子移動度トランジスタおよびそれを作成するためのプロセス