CN105826370A - 晶体管 - Google Patents

晶体管 Download PDF

Info

Publication number
CN105826370A
CN105826370A CN201610356218.XA CN201610356218A CN105826370A CN 105826370 A CN105826370 A CN 105826370A CN 201610356218 A CN201610356218 A CN 201610356218A CN 105826370 A CN105826370 A CN 105826370A
Authority
CN
China
Prior art keywords
grid
field plate
drain region
doped drain
low doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610356218.XA
Other languages
English (en)
Inventor
王佳佳
丁庆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Communication Technology Co Ltd
China Communication Microelectronics Technology Co Ltd
Original Assignee
China Communication Technology Co Ltd
China Communication Microelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Communication Technology Co Ltd, China Communication Microelectronics Technology Co Ltd filed Critical China Communication Technology Co Ltd
Priority to CN201610356218.XA priority Critical patent/CN105826370A/zh
Publication of CN105826370A publication Critical patent/CN105826370A/zh
Priority to PCT/CN2016/101838 priority patent/WO2017201947A1/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及一种晶体管，在晶体管的势垒层中设置了低掺杂漏区，由于低掺杂漏区与势垒层中除低掺杂漏区外的区域的电负性的差异，低掺杂漏区的存在可以调节势垒层中二维电子气，改变势垒层中栅极下方的耗尽层的电场强度，使电场重新分布，减小电场峰值，降低陷阱效应，从而提高击穿电压，同时引入了场板，栅极边缘耗尽层边界的弯曲程度减弱，电场分布得到调制，峰值电场减小，陷阱效应降低，进一步提高了击穿电压，在低掺杂漏区和场板的共同作用下，极大地提高了晶体管的击穿电压，增加了晶体管工作的稳定性。

Description

晶体管
技术领域
本发明涉及电子器件技术领域，特别是涉及晶体管。
背景技术
GaN材料具有较宽的禁带宽度，极高的击穿电场，高导热率，抗辐照，耐腐蚀等良好的电学特性，是继第一代半导体材料Ge、Si，第二代化合物半导体材料GaAs、InP之后的第三代半导体材料的典型代表，是制作高频、高温、高压、大功率电子器件和大功率光电子器的理想材料。更重要的是GaN材料可以形成AlGaN/GaN结构，在自发极化和压电极化的作用下，获得比第二代化合物半导体异质结浓度更高的二维电子气(two-dimensionalelectrongas，2DEG)，其具有很高的电子迁移率，极高的峰值电子速度和电子饱和速度。因此，AlGaN/GaN高电子迁移率晶体管(AlGaN/GaNHEMT)在大功率微波器件方面有很好的发展前景。AlGaN/GaNHEMT的结构如图1所示。
AlGaN/GaN结构不但在高温大功率微波器件方面优势显著，而且在高性能的高压低损耗、抗辐照电力开关器件方面也表现出了很大的优势。但其仍然存在一个问题，就是击穿电压VBR较低。AlGaN/GaNHEMT的击穿电压低严重影响了器件工作的稳定性。
发明内容
基于此，有必要针对现有的高电子迁移率晶体管击穿电压较低的问题，提供一种晶体管。
一种晶体管，其特征在于，包括势垒层、栅极、漏极、场板以及低掺杂漏区；
低掺杂漏区设置在栅极和漏极之间的势垒层内部，且低掺杂漏区的一端与漏极的边缘重合，低掺杂漏区的另一端与栅极的边缘不重合；
场板与栅极连接，场板位于栅极和漏极之间。
一种晶体管，包括势垒层、栅极、源极、漏极、场板以及低掺杂漏区；
低掺杂漏区设置在栅极和漏极之间的势垒层内部，且低掺杂漏区的一端与漏极的边缘重合，低掺杂漏区的另一端与栅极的边缘不重合；
场板与栅极连接，场板位于栅极和源极之间。
一种晶体管，包括势垒层、栅极、源极、漏极、场板以及低掺杂漏区；
低掺杂漏区设置在栅极和漏极之间的势垒层内部，且低掺杂漏区的一端与漏极的边缘重合，低掺杂漏区的另一端与栅极的边缘不重合；
场板与源极连接，场板位于栅极和源极之间。
一种晶体管，包括势垒层、栅极、源极、漏极、第一场板、第二场板以及低掺杂漏区；
低掺杂漏区设置在栅极和漏极之间的势垒层内部，且低掺杂漏区的一端与漏极的边缘重合，低掺杂漏区的另一端与栅极的边缘不重合；
第一场板与栅极连接，第一场板位于栅极和漏极之间；
第二场板与栅极连接，第二场板位于栅极和源极之间，或者，第二场板与源极连接，第二场板位于栅极和源极之间。
根据上述本发明的晶体管，其是在晶体管的势垒层中设置了低掺杂漏区，由于低掺杂漏区与势垒层中除低掺杂漏区外的区域的电负性的差异，低掺杂漏区的存在可以调节势垒层中二维电子气，改变势垒层中栅极下方的耗尽层的电场强度，使电场重新分布，减小电场峰值，降低陷阱效应，从而提高击穿电压，同时引入了场板，栅极边缘耗尽层边界的弯曲程度减弱，电场分布得到调制，峰值电场减小，陷阱效应降低，进一步提高了击穿电压，在低掺杂漏区和场板的共同作用下，极大地提高了晶体管的击穿电压，增加了晶体管工作的稳定性。
附图说明
图1是传统技术中AlGaN/GaNHEMT的器件结构示意图；
图2是其中一个实施例中晶体管的器件结构示意图；
图3是其中一个实施例中晶体管的器件结构示意图；
图4是传统技术中AlGaN/GaNHEMT的耗尽层电场分布示意图；
图5是其中一个实施例中AlGaN/GaNHEMT的耗尽层电场分布示意图；
图6是传统技术中AlGaN/GaNHEMT的仿真示意图；
图7是其中一个实施例中AlGaN/GaNHEMT的仿真示意图；
图8是有无LDD区的AlGaN/GaNHEMT器件的电场分布示意图；
图9是不同漏源电压下有LDD区的AlGaN/GaNHEMT器件的电场分布示意图结构示意图；
图10是同时采用场板和LDD的AlGaN/GaNHEMT器件电场分布示意图；
图11是其中一个实施例中晶体管的器件结构示意图；
图12是其中一个实施例中晶体管的器件结构示意图；
图13是其中一个实施例中晶体管的器件结构示意图；
图14是其中一个实施例中晶体管的器件结构示意图。
具体实施方式
为使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步的详细说明。应当理解，此处所描述的具体实施方式仅仅用以解释本发明，并不限定本发明的保护范围。
参见图2所示，为本发明的晶体管的实施例。该实施例中的晶体管，包括势垒层110、栅极120、漏极130、场板140以及低掺杂漏区112；
低掺杂漏区112设置在栅极120和漏极130之间的势垒层内部，且低掺杂漏区112的一端与漏极130的边缘重合，低掺杂漏区112的另一端与栅极120的边缘不重合；
场板140与栅极120连接，场板140位于栅极120和漏极130之间。
在本实施例中，在晶体管的势垒层110中设置了低掺杂漏区112，由于低掺杂漏区112与势垒层110中除低掺杂漏区112外的区域的电负性的差异，低掺杂漏区112的存在可以调节势垒层110中的二维电子气，改变势垒层110中栅极120下方区域的耗尽层的电场强度，使电场重新分布，减小电场峰值，降低陷阱效应，从而提高击穿电压，同时引入了场板140，栅极120边缘耗尽层边界的弯曲程度减弱，电场分布得到调制，峰值电场减小，陷阱效应降低，进一步提高了击穿电压，在低掺杂漏区112和场板140的共同作用下，极大地提高了晶体管的击穿电压，增加了晶体管工作的稳定性。
优选的，低掺杂漏区112是势垒层110中靠近对应漏极区域的一块掺杂区域，该区域中含有掺杂材料，与势垒层110本身的材料不同，可以改变势垒层110中的二维电子气浓度和耗尽层的电场强度，但不影响晶体管本身的功能特性。低掺杂漏区是本领域技术人员所知晓的一种概念，也被称为LDD结构或者轻掺杂漏结构，本领域技术人员在看到低掺杂漏区这一技术名词时知道如何使用这一技术手段。
在其中一个实施例中，低掺杂漏区112是在势垒层110中相应区域注入电负性强度高于预设值的等离子体得到。
在本实施例中，可以事先确定低掺杂漏区112在势垒层110中的区域位置，在该区域位置注入等离子体材料，该区域即为低掺杂漏区112，其中，等离子体材料的电负性强度需高于预设值，预设值可以根据势垒层110中除低掺杂漏区112外的材料的特性来选择，只要等离子体材料的电负性强度高于预设值，等离子体就可以吸附电子带负电，以此来改变势垒层110的二维电子气浓度和耗尽层的电场强度。
在其中一个实施例中，等离子体材料为氟等离子体。
在本实施例中，等离子体采用氟等离子体，氟等离子体的电负性强度很高，符合低掺杂漏区112的材料的电负性要求，可以很好地吸附电子带负电，可以大幅改变势垒层110的二维电子气浓度和耗尽层的电场强度。
在其中一个实施例中，场板140与势垒层110平行。
在本实施例中，场板140与势垒层110平行，有利于减弱栅极120边缘耗尽层边界的弯曲程度，调制电场分布，提高击穿电压。
在其中一个实施例中，场板140与栅极120一体成型。
在本实施例中，一体成型的场板140和栅极120可以避免场板140和栅极120的连接处对耗尽层中电场分布的影响。
在其中一个实施例中，场板140的材料与栅极120的材料相同。
在本实施例中，场板140的材料与栅极120的材料相同，避免因场板140的材料与栅极120不同而对耗尽层中电场分布的调节产生不利影响。
在其中一个实施例中，场板140在势垒层110的表面上的正投影与低掺杂漏区112在势垒层110表面上的正投影不重合。
在本实施例中，场板140在势垒层110的表面上的正投影与低掺杂漏区112在势垒层110表面上的正投影不重合，可以减少场板140对耗尽层中电场分布的调节和低掺杂漏区112对耗尽层中电场分布的调节之间的相互影响，优化电场分布的调节。
在一个具体的实施例中，如图3所示，晶体管还包括缓冲层150，势垒层110为AlGaN，缓冲层150为GaN。
实质上，本实施例中的晶体管为AlGaN/GaN晶体管。
图4为常规以GaN为衬底的HEMT器件中AlGaN耗尽层的电场分布情况，栅极(G)正下方耗尽层中电场线平直，边缘处耗尽层边界发生弯曲，而且曲率较大，导致栅极边缘电场线比较集中，栅压相同时，边缘耗尽层中的电场强度远大于栅极正下方的电场强度。
在本发明中，引入场板(FP)后，栅极边缘耗尽层边界的弯曲程度减弱，电场分布得到调制，峰值电场减小，陷阱效应降低，因此提高了击穿电压，如图5所示，其根本原因是在场板下方形成新的耗尽层。
在栅极(G)和漏极(D)之间用离子注入的方法注入氟等离子体形成低掺杂漏区，因为氟离子有很强的电负性，吸附电子带负电，可以耗尽栅下的二维电子气。在低掺杂漏区(LDD区)中的氟离子提供了固定的负电荷，能够调制电场强度和2DEG浓度，能使电场重新分布，减小电场峰值。在提高击穿电压上，LDD区的作用和金属场板相似。
本发明还采用silvaco软件来仿真场板和LDD区对AlGaN/GaNHEMT器件击穿电压的影响。仿真得到无场板的器件结构如图6所示，采用场板的器件结构如图7所示；在仿真的时候在纵向上设置AlGaN的区域为0～0.01，GaN的区域为0.01～2，因为AlGaN层只有0.01μm，因此在图6和图7中未明显显示，但是AlGaN层是真实存在的。本次仿真设计的器件长度为8μm，栅长为1μm，LGS＝1μm，LGD＝4μm，掺杂浓度为1×1015cm-3，仿真的2DEG浓度为1×1013cm-2。本次仿真的临界击穿电场强度为3MV/cm，当电场强度刚好到达临界击穿电场强度时，认为器件已被击穿，此时的电压称为器件的击穿电压。
图8为漏源电压为100V时，有无LDD区的AlGaN/GaNHEMT器件的电场分布示意图，“noFP-device-100”为无场板结构和LDD区的AlGaN/GaNHEMT器件的电场分布，“noFP-LDD-1e12-1-device-100”为无场板结构、有LDD区的AlGaN/GaNHEMT器件的电场分布，LDD区为X＝3到X＝4的区域，2DEG的浓度为1×1012cm-2。
由图8可知，电场分布在漏侧栅极边缘存在一个电场峰值，引入LDD区后，会在漏侧LDD区边缘产生一个新的电场峰值，但其远小于漏侧栅极边缘的电场峰值，因此击穿最容易在漏侧栅极边缘发生，且大幅降低了栅极边缘的电场峰值。漏源电压为100V时，无LDD区的AlGaN/GaNHEMT器件的电场峰值达到3.9MV/cm，大于3MV/cm，说明器件已被击穿，即无LDD区的AlGaN/GaNHEMT器件的击穿电压小于100V；而引入LDD区的AlGaN/GaNHEMT器件的最大电场峰值仅为1.8MV/cm，远小于3MV/cm，器件未击穿，因此，采用LDD可以提高HEMT的击穿电压。
漏源电压为200V和300V时，LDD区为X＝3到X＝5的区域，2DEG的浓度为1×1012cm-2的AlGaN/GaNHEMT器件电场分布如图9所示。
由图9可知，当漏源电压为200V时，最高电场强度为2.5MV/cm，小于临界击穿电压3MV/cm，说明器件未击穿；当漏源电压为300V时，最高电场强度为3.5MV/cm，大于临界击穿电压3MV/cm，说明器件已经击穿。因此，采用LDD后AlGaN/GaNHEMT器件的击穿电压由原来的不到100V提高到200V～300V之间。
漏源电压为200V时，同时采用场板和LDD的AlGaN/GaNHEMT器件电场分布如图10所示(场板区为X＝2到X＝4的区域，LDD区为X＝3到X＝5的区域，2DEG的浓度为1×1012cm-2)，“noFP-LDD-1e12-2-device-200v”是无场板、有LDD时的电场强度曲线，“FP2-LDD-1e12-2-device-200v”是同时采用场板和LDD的电场强度曲线。由图9可知，在场板边沿和LDD的边沿会分别引入一个新的电场峰值，但是会降低栅极边缘的电场峰值。只采用LDD时的最高电场强度为2.5MV/cm，同时采用场板和LDD时的最高电场强度为2MV/cm，极大的减小了电场强度的最大值，进一步提高了击穿电压。
采用场板和LDD可以在场板和LDD的边缘分别引入一个新的电场峰值，栅极边缘的电场峰值会降低，极大的减小了有源区的最大电场峰值，因此可以很大程度地提高AlGaN/GaNHEMT器件的击穿电压。
上述方案中的场板还可以设置在栅极与源极之间，场板连接在栅极或源极上。
在其中一个实施例中，如图11所示，一种晶体管，包括势垒层110、栅极120、源极160、漏极130、场板140以及低掺杂漏区112；
低掺杂漏区112设置在栅极120和漏极130之间的势垒层内部，且低掺杂漏区112的一端与漏极130的边缘重合，低掺杂漏区112的另一端与栅极120的边缘不重合；
场板140与栅极120连接，场板140位于栅极120和源极160之间。
在本实施例中，在晶体管的势垒层110中设置了低掺杂漏区112，由于低掺杂漏区112与势垒层110中除低掺杂漏区112外的区域的电负性的差异，低掺杂漏区112的存在可以调节势垒层110中的二维电子气，改变势垒层110中栅极120下方区域的耗尽层的电场强度，使电场重新分布，减小电场峰值，降低陷阱效应，从而提高击穿电压，同时引入了场板140，栅极120边缘耗尽层边界的弯曲程度减弱，电场分布得到调制，峰值电场减小，陷阱效应降低，进一步提高了击穿电压，在低掺杂漏区112和场板140的共同作用下，极大地提高了晶体管的击穿电压，增加了晶体管工作的稳定性。
在其中一个实施例中，如图12所示，一种晶体管，包括势垒层110、栅极120、源极160、漏极130、场板140以及低掺杂漏区112；
低掺杂漏区112设置在栅极120和漏极130之间的势垒层内部，且低掺杂漏区112的一端与漏极130的边缘重合，低掺杂漏区112的另一端与栅极120的边缘不重合；
场板140与源极160连接，场板140位于栅极120和源极160之间。
在本实施例中，在晶体管的势垒层110中设置了低掺杂漏区112，由于低掺杂漏区112与势垒层110中除低掺杂漏区112外的区域的电负性的差异，低掺杂漏区112的存在可以调节势垒层110中的二维电子气，改变势垒层110中栅极120下方区域的耗尽层的电场强度，使电场重新分布，减小电场峰值，降低陷阱效应，从而提高击穿电压，同时引入了场板140，虽然场板140是与源极160连接，但它也是位于栅极120和源极160之间，同样可以使栅极120边缘耗尽层边界的弯曲程度减弱，电场分布得到调制，峰值电场减小，陷阱效应降低，进一步提高了击穿电压，在低掺杂漏区112和场板140的共同作用下，极大地提高了晶体管的击穿电压，增加了晶体管工作的稳定性。
在其中一个实施例中，如图13所示，一种晶体管，包括势垒层110、栅极120、源极160、漏极130、第一场板170、第二场板180以及低掺杂漏区112；
低掺杂漏区112设置在栅极120和漏极130之间的势垒层内部，且低掺杂漏区112的一端与漏极130的边缘重合，低掺杂漏区112的另一端与栅极120的边缘不重合；
第一场板170与栅极120连接，第一场板170位于栅极120和漏极130之间；
第二场板180与栅极120连接，第二场板180位于栅极120和源极160之间。
在本实施例中，在晶体管的势垒层110中设置了低掺杂漏区112，由于低掺杂漏区112与势垒层110中除低掺杂漏区112外的区域的电负性的差异，低掺杂漏区112的存在可以调节势垒层110中的二维电子气，改变势垒层110中栅极120下方区域的耗尽层的电场强度，使电场重新分布，减小电场峰值，降低陷阱效应，从而提高击穿电压，同时引入了第一场板170和第二场板180，可以使栅极120边缘耗尽层两边边界的弯曲程度均减弱，电场分布得到调制，峰值电场减小，陷阱效应降低，进一步提高了击穿电压，在低掺杂漏区112、第一场板170和第二场板180的共同作用下，极大地提高了晶体管的击穿电压，增加了晶体管工作的稳定性。
在其中一个实施例中，如图14所示，一种晶体管，包括势垒层110、栅极120、源极160、漏极130、第一场板170、第二场板180以及低掺杂漏区112；
低掺杂漏区112设置在栅极120和漏极130之间的势垒层内部，且低掺杂漏区112的一端与漏极130的边缘重合，低掺杂漏区112的另一端与栅极120的边缘不重合；
第一场板170与栅极120连接，第一场板170位于栅极120和漏极130之间；
第二场板180与源极160连接，第二场板180位于栅极120和源极160之间。
在本实施例中，在晶体管的势垒层110中设置了低掺杂漏区112，由于低掺杂漏区112与势垒层110中除低掺杂漏区112外的区域的电负性的差异，低掺杂漏区112的存在可以调节势垒层110中的二维电子气，改变势垒层110中栅极120下方区域的耗尽层的电场强度，使电场重新分布，减小电场峰值，降低陷阱效应，从而提高击穿电压，同时引入了第一场板170和第二场板180，虽然第二场板180是与源极160连接，但它也是位于栅极120和源极160之间，同样可以使栅极120边缘耗尽层边界的弯曲程度减弱，第一场板170和第二场板180可以使栅极120边缘耗尽层两边边界的弯曲程度均减弱，电场分布得到调制，峰值电场减小，陷阱效应降低，进一步提高了击穿电压，在低掺杂漏区112、第一场板170和第二场板180的共同作用下，极大地提高了晶体管的击穿电压，增加了晶体管工作的稳定性。
本发明的场板设置在栅极与源极之间的晶体管与场板设置在栅极与漏极之间的晶体管相似，在上述场板设置在栅极与漏极之间的晶体管的实施例中阐述的技术特征及其有益效果均适用于场板设置在栅极与源极之间的晶体管的实施例中。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种晶体管，其特征在于，包括势垒层、栅极、漏极、场板以及低掺杂漏区；
所述低掺杂漏区设置在所述栅极和所述漏极之间的势垒层内部，且所述低掺杂漏区的一端与漏极的边缘重合，所述低掺杂漏区的另一端与所述栅极的边缘不重合；
所述场板与所述栅极连接，所述场板位于所述栅极和所述漏极之间。
2.根据权利要求1所述的晶体管，其特征在于，所述低掺杂漏区是在所述势垒层中相应区域注入电负性强度高于预设值的等离子体得到。
3.根据权利要求2所述的晶体管，其特征在于，所述等离子体为氟等离子体。
4.根据权利要求1所述的晶体管，其特征在于，所述场板与所述势垒层平行。
5.根据权利要求1所述的晶体管，其特征在于，所述场板与所述栅极一体成型。
6.根据权利要求1所述的晶体管，其特征在于，所述场板在所述势垒层的表面上的正投影与所述低掺杂漏区在所述势垒层表面上的正投影不重合。
7.根据权利要求1至6中任意一项所述的晶体管，其特征在于，还包括缓冲层；所述势垒层为AlGaN，所述缓冲层为GaN。
8.一种晶体管，其特征在于，包括势垒层、栅极、源极、漏极、场板以及低掺杂漏区；
所述低掺杂漏区设置在所述栅极和所述漏极之间的势垒层内部，且所述低掺杂漏区的一端与漏极的边缘重合，所述低掺杂漏区的另一端与所述栅极的边缘不重合；
所述场板与所述栅极连接，所述场板位于所述栅极和所述源极之间。
9.一种晶体管，其特征在于，包括势垒层、栅极、源极、漏极、场板以及低掺杂漏区；
所述低掺杂漏区设置在所述栅极和所述漏极之间的势垒层内部，且所述低掺杂漏区的一端与漏极的边缘重合，所述低掺杂漏区的另一端与所述栅极的边缘不重合；
所述场板与所述源极连接，所述场板位于所述栅极和所述源极之间。
10.一种晶体管，其特征在于，包括势垒层、栅极、源极、漏极、第一场板、第二场板以及低掺杂漏区；
所述低掺杂漏区设置在所述栅极和所述漏极之间的势垒层内部，且所述低掺杂漏区的一端与漏极的边缘重合，所述低掺杂漏区的另一端与所述栅极的边缘不重合；
所述第一场板与所述栅极连接，所述第一场板位于所述栅极和所述漏极之间；
所述第二场板与所述栅极连接，所述第二场板位于所述栅极和所述源极之间，或者，所述第二场板与所述源极连接，所述第二场板位于所述栅极和所述源极之间。
CN201610356218.XA 2016-05-25 2016-05-25 晶体管 Pending CN105826370A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201610356218.XA CN105826370A (zh) 2016-05-25 2016-05-25 晶体管
PCT/CN2016/101838 WO2017201947A1 (zh) 2016-05-25 2016-10-12 具备场板和低掺杂漏区的晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610356218.XA CN105826370A (zh) 2016-05-25 2016-05-25 晶体管

Publications (1)

Publication Number Publication Date
CN105826370A true CN105826370A (zh) 2016-08-03

Family

ID=56530628

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610356218.XA Pending CN105826370A (zh) 2016-05-25 2016-05-25 晶体管

Country Status (2)

Country Link
CN (1) CN105826370A (zh)
WO (1) WO2017201947A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017201947A1 (zh) * 2016-05-25 2017-11-30 华讯方舟科技有限公司 具备场板和低掺杂漏区的晶体管
CN109545850A (zh) * 2017-09-22 2019-03-29 新唐科技股份有限公司 半导体元件及其制造方法
CN110663105A (zh) * 2017-05-31 2020-01-07 三菱电机株式会社 半导体装置的制造方法
CN111129118A (zh) * 2019-12-27 2020-05-08 英诺赛科（珠海）科技有限公司 半导体器件及其制造方法
CN113066726A (zh) * 2021-03-19 2021-07-02 弘大芯源(深圳)半导体有限公司 一种新型场效应晶体管的实现方法
WO2022000269A1 (en) * 2020-06-30 2022-01-06 Innoscience (Zhuhai) Technology Co., Ltd. Semiconductor device and fabrication method thereof
WO2024131020A1 (zh) * 2022-12-22 2024-06-27 武汉华星光电半导体显示技术有限公司 显示面板及显示设备

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109241623B (zh) * 2018-09-06 2022-10-14 电子科技大学 一种表面势紧凑模型参数提取方法
CN110212028B (zh) * 2019-05-22 2023-03-31 山东建筑大学 一种集成反向二极管和内嵌漏极场板的横向扩散eGaN HEMT器件

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050051800A1 (en) * 2003-09-09 2005-03-10 Cree, Inc. Cascode amplifier structures including wide bandgap field effect transistor with field plates
TW200644241A (en) * 2005-03-11 2006-12-16 Cree Inc Wide bandgap transistors with gate-source field plates
CN101299437A (zh) * 2007-05-01 2008-11-05 冲电气工业株式会社 场效应晶体管
CN101714574A (zh) * 2008-10-03 2010-05-26 香港科技大学 AlGaN/GaN高电子迁移率晶体管
CN103811541A (zh) * 2012-11-08 2014-05-21 Lg伊诺特有限公司 功率半导体器件
CN104037217A (zh) * 2014-07-02 2014-09-10 西安电子科技大学 一种基于复合偶极层的AlGaN/GaN HEMT开关器件结构及制作方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104201202B (zh) * 2014-09-17 2017-01-25 电子科技大学 一种具有复合势垒层的氮化镓基异质结场效应管
CN105826370A (zh) * 2016-05-25 2016-08-03 深圳市华讯方舟科技有限公司 晶体管

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050051800A1 (en) * 2003-09-09 2005-03-10 Cree, Inc. Cascode amplifier structures including wide bandgap field effect transistor with field plates
TW200644241A (en) * 2005-03-11 2006-12-16 Cree Inc Wide bandgap transistors with gate-source field plates
CN101299437A (zh) * 2007-05-01 2008-11-05 冲电气工业株式会社 场效应晶体管
CN101714574A (zh) * 2008-10-03 2010-05-26 香港科技大学 AlGaN/GaN高电子迁移率晶体管
CN103811541A (zh) * 2012-11-08 2014-05-21 Lg伊诺特有限公司 功率半导体器件
CN104037217A (zh) * 2014-07-02 2014-09-10 西安电子科技大学 一种基于复合偶极层的AlGaN/GaN HEMT开关器件结构及制作方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017201947A1 (zh) * 2016-05-25 2017-11-30 华讯方舟科技有限公司 具备场板和低掺杂漏区的晶体管
CN110663105A (zh) * 2017-05-31 2020-01-07 三菱电机株式会社 半导体装置的制造方法
CN110663105B (zh) * 2017-05-31 2023-06-06 三菱电机株式会社 半导体装置的制造方法
CN109545850A (zh) * 2017-09-22 2019-03-29 新唐科技股份有限公司 半导体元件及其制造方法
CN109545850B (zh) * 2017-09-22 2021-12-31 新唐科技股份有限公司 半导体元件及其制造方法
CN111129118A (zh) * 2019-12-27 2020-05-08 英诺赛科（珠海）科技有限公司 半导体器件及其制造方法
US11784221B2 (en) 2019-12-27 2023-10-10 Innoscienc (Zhuhai) Technology Co., Ltd. Semiconductor device and manufacturing method therefor
US11837633B2 (en) 2019-12-27 2023-12-05 Innoscience (Zhuhai) Technology Co., Ltd. Semiconductor device and manufacturing method therefor
WO2022000269A1 (en) * 2020-06-30 2022-01-06 Innoscience (Zhuhai) Technology Co., Ltd. Semiconductor device and fabrication method thereof
CN113066726A (zh) * 2021-03-19 2021-07-02 弘大芯源(深圳)半导体有限公司 一种新型场效应晶体管的实现方法
CN113066726B (zh) * 2021-03-19 2021-11-16 弘大芯源(深圳)半导体有限公司 一种场效应晶体管的实现方法
WO2024131020A1 (zh) * 2022-12-22 2024-06-27 武汉华星光电半导体显示技术有限公司 显示面板及显示设备

Also Published As

Publication number Publication date
WO2017201947A1 (zh) 2017-11-30

Similar Documents

Publication Publication Date Title
CN105826370A (zh) 晶体管
CN102820325B (zh) 一种具有背电极结构的氮化镓基异质结场效应晶体管
CN104201202B (zh) 一种具有复合势垒层的氮化镓基异质结场效应管
CN104992978B (zh) 一种射频ldmos晶体管及其制造方法
CN104538440A (zh) 一种缓冲层荷电resurf hemt器件
US9537001B2 (en) Reduction of degradation due to hot carrier injection
CN101719515B (zh) 栅下具有横向扩散埋层的ldmos器件
CN104518023A (zh) 高压ldmos器件
CN104393040A (zh) 一种具有荷电介质的hemt器件
CN102201442A (zh) 基于沟道阵列结构的异质结场效应晶体管
CN105244376A (zh) 一种增强型AlGaN/GaN高电子迁移率晶体管
CN116469911A (zh) 一种igbt器件
CN102194832A (zh) 具有界面横向变掺杂的soi耐压结构
CN103367431B (zh) Ldmos晶体管及其制造方法
Yang et al. An ultra-low specific on-resistance double-gate trench SOI LDMOS with P/N pillars
CN106601792A (zh) 一种氮化镓高电子迁移率晶体管及其制备方法
Bai et al. Simulation design of high Baliga's figure of merit normally-off PGaN gate AlGaN/GaN heterostructure field effect transistors with junction field plates
CN104201200B (zh) 一种具有电偶极层结构的氮化镓基异质结场效应晶体管
CN109817711B (zh) 具有AlGaN/GaN异质结的氮化镓横向晶体管及其制作方法
CN210743952U (zh) 一种高压dmos器件
CN103426913A (zh) 一种部分soi超结高压功率半导体器件
CN201570499U (zh) 栅下具有横向扩散埋层的ldmos器件
CN102760753B (zh) 一种具有界面n+层的soi ldmos半导体器件
CN106098760A (zh) 载流子存储型igbt及其制造方法
CN108962983A (zh) 绝缘栅双极型晶体管及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
CB02 Change of applicant information

Address after: 518102 Guangdong city of Shenzhen province Baoan District Xixiang Bao Tian Yi Lu Chen Tian Industrial District thirty-seventh Building 1 floor and 2 floor on the West

Applicant after: Shenzhen Huaxunark Technology Co., Ltd.

Applicant after: SHENZHEN HUAXUN FANGZHOU MICROELECTRONIC SCIENCE & TECHNOLOGY CO., LTD.

Address before: 518102 Guangdong city of Shenzhen province Baoan District Xixiang Bao Tian Yi Lu Chen Tian Industrial District thirty-seventh Building 1 floor and 2 floor on the West

Applicant before: Shenzhen City Huaxun Fangzhou Technology Co., Ltd.

Applicant before: SHENZHEN HUAXUN FANGZHOU MICROELECTRONIC SCIENCE & TECHNOLOGY CO., LTD.

COR Change of bibliographic data
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB03 Change of inventor or designer information
CB03 Change of inventor or designer information

Inventor after: Ding Qing

Inventor after: Wu Guangsheng

Inventor after: Li Xiaocong

Inventor after: Wang Jiajia

Inventor before: Wang Jiajia

Inventor before: Ding Qing

AD01 Patent right deemed abandoned
AD01 Patent right deemed abandoned

Effective date of abandoning: 20200911