CN102201442A - 基于沟道阵列结构的异质结场效应晶体管 - Google Patents
基于沟道阵列结构的异质结场效应晶体管 Download PDFInfo
- Publication number
- CN102201442A CN102201442A CN2011100830117A CN201110083011A CN102201442A CN 102201442 A CN102201442 A CN 102201442A CN 2011100830117 A CN2011100830117 A CN 2011100830117A CN 201110083011 A CN201110083011 A CN 201110083011A CN 102201442 A CN102201442 A CN 102201442A
- Authority
- CN
- China
- Prior art keywords
- channel array
- semiconductor layer
- grid
- raceway groove
- heterojunction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
本发明涉及一种基于沟道阵列结构的异质结场效应晶体管,其包括异质结,所述异质结包括由上到下层叠设置的第一半导体层和第二半导体层,所述第一半导体层和第二半导体层界面处形成有二维电子气,所述第一半导体层上设置有源极、漏极和栅极,所述栅极设置于源极和漏极之间,所述栅极下方的异质结内形成有一条以上沟道,且所述沟道两端分别指向源极和漏极。本发明采用基于沟道阵列的结构设计,并通过将栅金属覆盖在沟道的顶部和两边的侧壁形成环栅结构,从而增强了对沟道的调制能力。本发明适用于一切基于异质结界面处二维电子气工作的半导体电子器件,并可同时满足实际应用的各种要求。
Description
技术领域
本发明涉及一种半导体电子器件,尤其涉及一种基于沟道阵列结构的异质结场效应晶体管。
背景技术
半导体异质结是由两种以上不同半导体材料组成。由于不同半导体材料之间具有不同的物理化学参数(如电子亲和势、能带结构、介电常数、晶格常数等),其接触界面处会产生各种物理化学属性的失配,从而使异质结具有许多新特性。异质结场效应晶体管的基本结构就是包含一个由宽带隙材料和窄带隙材料构成的异质结。在该异质结中,掺N型杂质的宽带隙材料作为电子的提供层向不掺杂窄带隙材料提供大量电子,或者由于强极化材料的极化效应引起大量电子,这些电子积累在由两种材料导带的能量差形成的三角形势阱中形成二维电子气。由于脱离了施主电离中心的散射,而呈现出很高的迁移率。利用高浓度、高迁移率的二维电子气作为导电沟道,沟道中的电子浓度受到栅电压的调制,在栅极两侧设置源区和漏区,即形成异质结场效应晶体管。由于其具有非常高的截止频率和振荡频率、高的电流密度、较小的短沟效应以及良好噪声性能,异质结场效应晶体管在微波低噪声放大器、高速数字集成电路、高速静态随机存储器、高温电路、功率放大器以及微波振荡电路方面具有非常广的应用。
目前,已经有非常多的材料系统应用于异质结场效应晶体管,并且已经取得了非常优异的成果。如GaAs基异质结场效应晶体管(HFET)在高频、超高频以及微波无线电频率领域已得到广泛应用。而在毫米波段,与GaAs相比InP由于其优越的性能受到人们的关注。InP的击穿电场、电子平均速度均更高,而且在在异质结InAlAs/InGaAs界面处存在较大的导带不连续性、二维电子气密度大、沟道中电子迁移率高,所以InP基器件更适于高频应用。并且,Si/SiGe基和最近非常受关注的GaN基的异质结场效应晶体管等由于其材料以及形成异质结后所具有的优点,同样也受到人们的关注。
一般情况下,异质结在没有外偏压的情况下就有很高密度的二维电子气,形成的器件为耗尽型器件。然而,从应用的角度来看,增强型的HEMT具有很多优势。例如,在高频PA和LNA应用方面,增强型HEMT可免去负性电压源的使用,从而降低电路的复杂性和成本;在数字应用方面,耗尽型和增强型HEMT的集成所形成的直接耦合场效应晶体管逻辑(DCFL)可以提供最简单的电路结构;在功率电子应用方面,由于系统可靠性和成本的要求,通常没有负电源,因而应用于功率电子系统的核心开关器件必须是增强型(常关型)器件。异质结场效应晶体管一个重要应用是在高频、高速电路系统中,这就需要更高的器件截止频率和最高振荡频率。
目前,实现增强型HEMT器件的技术有槽栅技术、氟处理技术和p型栅的所谓GIT技术,这些技术都存在一定的不足之处,尤其是在三族氮化物半导体HEMT方面,比如槽栅技术的工艺控制难度很大,氟处理技术和GIT技术的可靠性还有待验证。另外,基于普通的HEMT结构,器件的频率性能的提升主要依赖于减小栅长,现在的技术已经实现了栅长30-50nm的器件,如果需要进一步提高器件的频率特性,将不可避免的遇到巨大的工艺难度。基于以上原因,我们提出一种新的HEMT器件结构,该结构能够实现器件阈值电压大范围的调整,甚至实现增强型器件,并且能够在栅长相同的情况下,有效提高器件的频率性能。
发明内容
鉴于现有技术中的不足,本发明的目的在于提出一种新结构的异质结场效应晶体管,以满足实际应用的需要。
为实现上述发明目的,本发明采用了如下技术方案:
一种基于沟道阵列结构的异质结场效应晶体管,包括异质结,所述异质结包括由上到下层叠设置的第一半导体层和第二半导体层,所述第一半导体层和第二半导体层界面处形成有二维电子气,所述第一半导体层上设置有源极、漏极和栅极,所述栅极设置于源极和漏极之间,其特征在于:
所述栅极下方的异质结内形成有一条以上沟道,且所述电子沟道两端分别指向源极和漏极。
进一步的讲,所述栅极下方的异质结内设有由复数条并列设置的沟道组成的沟道阵列。
所述沟道的上端面和两侧壁上连续覆设用于构成栅极的栅金属层。
优选的,所述沟道的上端面和两侧壁与栅金属层之间还设置有绝缘层或氧化层。
所述沟道的宽度在1nm~10μm。
所述栅金属层自所述沟道两端之间的一选定位置延展至覆盖沟道靠近源极或漏极的一端边缘部上。
所述栅金属层分布在所述沟道的两端之间。
所述栅极与异质结之间形成肖特基接触、金属-绝缘层-半导体接触或者金属-氧化层-半导体接触。
所述异质结场效应晶体管还包括场板结构。
所述异质结场效应晶体管中采用平面隔离或台面隔离。
一种基于沟道阵列结构的异质结场效应晶体管,包括异质结,所述异质结包括由上到下层叠设置的第一半导体层和第二半导体层,所述第一半导体层和第二半导体层界面处形成有二维电子气,所述第一半导体层上设置有源极、漏极和栅极,所述栅极设置于源极和漏极之间,其特征在于:
所述栅极下方的异质结内形成有一条以上沟道,所述沟道两端分别指向源极和漏极,且所述沟道的上端面和两侧壁上连续覆设用于构成栅极的栅金属层;
所述第一半导体层和第二半导体层分别为由至少一种半导体材料形成的层状结构或由两种以上半导体材料或其组合形成的叠层结构。
所述沟道为复数条,其并列设置形成沟道阵列,且每一沟道宽度在1nm~10μm。
优选的,所述第一半导体层为GaN、AlxGa1-xN、AlN、InxAl1-xN、InxAlyGa1-x-yN、InxAl1-xAs、InxGa1-xAs、AlxGa1-xAs和InxAl1-xSb中的任意一种材料形成的层状结构或任意两种以上材料或其组合形成的叠层结构,其中,0≤x≤1,0≤Y≤1,且0≤x+Y≤1。
优选的,所述第二半导体层为GaN、AlxGa1-xN、AlN、InxAl1-xN、InxAlyGa1-x-yN、InxAl1-xAs、InxGa1-xAs、AlxGa1-xAs和InP中的任意一种材料形成的层状结构或任意两种以上材料或其组合形成的叠层结构,其中,0≤x≤1,0≤Y≤1,且0≤x+Y≤1。
当然,前述第一半导体层和第二半导体层亦可由除上述材料之外的,本领域技术人员习知的其他半导体材料形成。
该新结构异质结场效应晶体管的工作原理为:
对于单个沟道来说,栅金属覆盖在沟道上。栅极对沟道的调制除了上面的来自垂直方向上的调制,还有来自侧墙两侧的调制,因为当沟道宽度减小时,来自侧墙两侧的栅调控不可忽略,从而形成环栅效应。这种环栅结构可以带来以下几点影响:
(1)环栅结构增加的侧墙的栅调制,将增大器件的调控能力,从而带来器件跨导的增加,同时也带来栅电容的增加。通过工艺调整,使跨导增加量大于栅电容的增加,则可带来器件截止频率的提高;
(2)栅控能力的增加,在相比于传统器件在施加同样栅压的情况下,沟道结构将耗尽更多的二维电子气,引起器件阈值电压的正向漂移;
(3)这种环栅结构使每个沟道的电场更加均匀,在这种均匀电场和高电场的情况下,沟道内的电子可以获得更大的能量,这可能使沟道内的声学声子和谷间声子散射成为主要散射机制,而这种散射对晶格温度有非常弱的敏感性。因此,在高温下新结构异质结场效应晶体管可以保持稳定的漏端饱和电流。
进一步分析,由于沟道的引入,单条沟道的电流相比于传统器件要小得多,所以散热要比传统器件更好,因此可以有效的抑制传统异质结场效应晶体管中存在的自热效应。在一些强极化材料的异质结中(如GaN材料体系),沟道内的二维电子气主要是由极化效应(自发极化和压电极化)引起的。而在沟道边缘处,由于应力释放,压电极化效应消失,沟道边缘的界面处由极化效应引起的这部分二维电子气也将消失,从而使器件的阈值电压进一步往正向漂移。最后,当做上栅极时,由于栅金属与半导体之间的功函数差,在栅极下方、沟道边缘处的二维电子气将被进一步耗尽,如果没有栅极的器件的阈值电压已经在负向非常接近于零值,栅金属的施加将可能使器件的阈值电压漂变成正值,从而形成增强型异质结场效应晶体管。
该新结构场效应晶体管可以采用传统的半导体微加工技术完成,可以使用的设备包括光刻系统(如电子束光刻、离子束光刻、浸入式光刻、分布式曝光以及光学曝光等设备)、纳米压印、刻蚀设备(RIE、ICP等)、离子注入设备等。
附图说明
图1a是实施例1中基于沟道阵列结构的肖特基栅异质结场效应晶体管的三维结构示意图;
图1b是实施例1中基于沟道阵列结构的肖特基栅异质结场效应晶体管的俯视图;
图1c是实施例1中基于沟道阵列结构的肖特基栅异质结场效应晶体管的局部放大图;
图2是图1中肖特基栅的沟道阵列的剖面结构示意图;
图3是实施例2中金属-绝缘层-半导体(MIS)接触的沟道阵列的剖面结构示意图;
图4是实施例3中单条沟道的肖特基栅异质结场效应晶体管三维结构示意图;
图5是实施例4中栅金属与沟道阵列边缘靠近源极一端交叠的异质结场效应晶体管的三维结构示意图;
图6是实施例5中栅金属与沟道阵列边缘靠近漏极一端交叠的异质结场效应晶体管的三维结构示意图。
具体实施方式
本发明的异质结场效应晶体管,其核心设计思想是采用沟道阵列结构,其基本结构如图1a~1c所示。在异质结场效应晶体管的源漏之间、栅极下面制作出沟道阵列,沟道阵列的结构如图2所示,是由一个或多个沟道并联形成。
概括的讲,实现本发明的技术方案为:
基于沟道阵列结构的新结构异质结场效应晶体管,在传统异质结场效应晶体管结构的基础上引入了沟道阵列结构,所述沟道阵列是由位于源漏之间、栅极下方的一个或多个沟道并联形成。
具体而言,所述的沟道阵列结构适用于一切基于异质结界面处二维电子气工作的半导体电子器件。
所述异质结场效应晶体管的隔离可以采用平面隔离或台面隔离。
优选的,所述的所述沟道阵列中沟道宽度可以从几个纳米到几个微米,即1nm~10μm的范围。
所述沟道阵列中沟道的平面几何形状为规则形状或非规则形状。
所述的沟道阵列,可以是单条沟道,也可以是多条沟道。
所述的沟道阵列中,并列的沟道尺寸为相同尺寸或非相同尺寸;并列的沟道形状为相同形状或非相同形状。
所述的栅金属覆盖在沟道阵列上。
所述的栅金属与沟道阵列边缘靠近源端或漏端的一边交叠,或者不跟沟道阵列的边缘交叠。
所述的栅金属的形状为普通、T形或V形栅;栅金属尺寸为亚微米或更大尺寸。
所述的栅金属与半导体形成的接触可以是肖特基接触,或者为了进一步减小栅泄漏电流和增加器件的击穿电压,也可以采用金属-绝缘层-半导体接触或者金属-氧化层-半导体接触。
所述的异质结场效应晶体管结构中可以没有场板,或者也可加入场板以提高器件的击穿电压,提高器件的性能。
需要说明的是,本发明中所述的沟道系本领域技术人员所习知的导电沟道,其实际上是在位于所述栅极下方的异质结内形成的两端分别指向源极和漏极的条带,该条带两侧分别设有自第一半导体层深入第二半导体层的槽,同时该条带上端面及两侧壁上连续覆设栅极金属层。而前述的沟道阵列,即是由平行分布的若干条带构成的阵列结构。
为使本发明异质结场效应晶体管的实质结构特征、实现方法及有益效果更易于理解,以下结合若干较佳实施例及其附图对本发明技术方案作进一步非限制性的详细说明。
实施例1
参阅图1a,该基于沟道阵列结构的肖特基栅异质结场效应晶体管由异质结外延材料(包括半导体1和半导体2)、源极3、漏极4、沟道阵列5以及栅极6组成。其中,组成异质结的半导体1和半导体2可以是可以在异质结处形成二维电子气7的任意半导体材料。沟道内的二维电子气7通过栅极6进行调整控,从而控制器件处于截止区、线性区以及饱和区。沟道阵列5由多个沟道8并联而成,位于源极3和漏极4之间、栅极6下方的有源区内。在本实施例中,栅极6处于沟道阵列5之间,这可在图1b和图1c中清晰的看出。而由图2可知,栅金属6覆盖在沟道8顶部和两侧,形成环栅结构对异质结沟道进行调控。按照本实施例所述结构,以AlGaN/GaN HEMT为例,采用沟道8宽度为70nm,共1000条沟道并联,栅极6金属厚度为300nm,栅极6长度为300nm,栅极6和源极3间距2μm,栅极6和漏极4间距3μm的结构设计,相比于传统结构的器件,可以实现阈值电压为0.15V增强型的AlGaN/GaN HEMT,并且在器件的跨导增加五倍,寄生栅电容增加两倍的情况下,可以使器件的截止频率至少提高两倍。
实施例2
参阅图3,该基于沟道阵列结构的绝缘栅异质结场效应晶体管包括半导体1、半导体2、绝缘介质层9以及栅极6。异质结界面处存在高密度的二维电子气7。绝缘介质层覆盖在沟道阵列5上方,最上面覆盖的是栅金属以调制沟道内的二维电子气。其中,绝缘介质层可以是氧化物(如二氧化硅、三氧化二铝、氧化铪等),也可以是非氧化物介质层(如氮化硅、氮化铝等)。根据本实施例,以AlGaN/GaN HEMT为例,在栅极6金属与AlGaN之间采用ALD的方式淀积一层厚度为10nm的Al2O3,可以使栅泄漏电流降低四个数量级,有效的增强了栅极对沟道的控制能力。
实施例3
参阅图4,该单条沟道异质结场效应晶体管包含半导体1、半导体2、源极3、漏极4、沟道8以及栅极6。在异质结界面处存在高密度的二维电子气7。该器件由单条沟道8组成,栅极6覆盖在沟道8的两侧,对异质界面处的二维电子气7进行调制。源极3接地,漏极4加正向电压使沟道电子从源极3流向漏极4。按照本实施例,以AlGaN/GaN异质结为例,沟道8的宽度为500nm,栅极6金属厚度为300nm,栅极6长度为300nm,得到器件在Vgs=1.5V时的饱和漏电流为850mA/mm,最大峰值跨导为195mS/mm,相比于传统AlGaN/GaN HEMT器件在Vgs=1.5V时的饱和漏电流570mA/mm,最大峰值跨导为155mS/mm。器件的饱和漏电流和最大峰值跨导都有所增加。
实施例4
参阅图5,本实施例中,栅极10与沟道阵列5边缘靠近源极3的一边交叠。整个晶体管由异质结外延材料(包括半导体1和半导体2)、源极3、漏极4、沟道阵列5以及栅极7组成。栅极7没有处在沟道阵列5之间,而是一部分覆盖住沟道阵列5,而另一部分覆盖在沟道阵列5与源极3之间的有源区上。从而形成栅极7与沟道阵列5边缘靠近源极3的一边相交叠的结构。按照本实施例,以AlGaN/GaN HEMT器件为例,沟道阵列5中单条沟道8的宽度为200nm,沟道8长度为1μm,共1000条,栅极10金属厚度为300nm,栅极10长度为500nm,覆盖在沟道阵列5上的栅极10金属部分的长度为300nm。沟道阵列器件相比于传统的器件的跨导增加五倍,寄生栅电容增加两倍的情况下,可以使器件的截止频率至少提高两倍。
实施例5
参阅图6,本实施例中栅极11与沟道阵列5边缘靠近漏极4的一边交叠。整个晶体管由异质结外延材料(包括半导体1和半导体2)、源极3、漏极4、沟道阵列5以及栅极11组成。栅极11没有处在沟道阵列5之间,而是一部分覆盖住沟道阵列5,而另一部分覆盖在沟道阵列5与漏极4之间的有源区上。从而形成栅极11与沟道阵列5边缘靠近漏极4的一边相交叠的结构。按照此实施例,以AlGaN/GaN HEMT器件为例,沟道阵列中单条沟道8的宽度为200nm,沟道8长度为1μm,共1000条,栅极11金属厚度为300nm,栅极11长度为500nm,覆盖在沟道阵列5上的栅极11金属部分的长度为300nm。沟道阵列器件相比于传统的器件的跨导增加五倍,寄生栅电容增加两倍的情况下,可以使器件的截止频率至少提高两倍。
以上分别以沟道阵列结构为基础的肖特基栅的异质结场效应晶体管(实施例1、实施例4以及实施例5)、单条沟道的场效应晶体管(实施例3)以及绝缘栅的场效应晶体管(实施例2)为例对本发明的技术方案进行了说明。而在实际设计中,沟道阵列结构可以应用于有场板或没有场板的异质结场效应晶体管;对应每个沟道,并列的沟道尺寸可以为相同尺寸或非相同尺寸;形状可以为相同形状或非相同形状。因此,上述实施例仅为说明本发明的技术构思及特点,其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施,并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰,都应涵盖在本发明的保护范围之内。
Claims (14)
1.一种基于沟道阵列结构的异质结场效应晶体管,包括异质结,所述异质结包括由上到下层叠设置的第一半导体层和第二半导体层,所述第一半导体层和第二半导体层界面处形成有二维电子气,所述第一半导体层上设置有源极、漏极和栅极,所述栅极设置于源极和漏极之间,其特征在于:
所述栅极下方的异质结内形成有一条以上沟道,且所述沟道两端分别指向源极和漏极。
2.根据权利要求1所述的基于沟道阵列结构的异质结场效应晶体管,其特征在于:所述栅极下方的异质结内设有由复数条并列设置的沟道组成的沟道阵列。
3.根据权利要求1或2所述的基于沟道阵列结构的异质结场效应晶体管,其特征在于:所述沟道的上端面和两侧壁上连续覆设用于构成栅极的栅金属层。
4.根据权利要求3所述的基于沟道阵列结构的异质结场效应晶体管,其特征在于:所述沟道的上端面和两侧壁与栅金属层之间还设置有绝缘层或氧化层。
5.根据权利要求1或2或4所述的基于沟道阵列结构的异质结场效应晶体管,其特征在于:所述沟道的宽度在1nm~10μm。
6.根据权利要求3所述的基于沟道阵列结构的异质结场效应晶体管,其特征在于:所述栅金属层自所述沟道两端之间的一选定位置延展至覆盖沟道靠近源极或漏极的一端边缘部上。
7.根据权利要求3所述的基于沟道阵列结构的异质结场效应晶体管,其特征在于:所述栅金属层分布在所述沟道的两端之间。
8.根据权利要求1所述的基于沟道阵列结构的异质结场效应晶体管,其特征在于:所述栅极与异质结之间形成肖特基接触、金属-绝缘层-半导体接触或者金属-氧化层-半导体接触。
9.根据权利要求1所述的基于沟道阵列结构的异质结场效应晶体管,其特征在于:所述异质结场效应晶体管还包括场板结构。
10.根据权利要求1所述的基于沟道阵列结构的异质结场效应晶体管,其特征在于:所述异质结场效应晶体管中采用平面隔离或台面隔离。
11.一种基于沟道阵列结构的异质结场效应晶体管,包括异质结,所述异质结包括由上到下层叠设置的第一半导体层和第二半导体层,所述第一半导体层和第二半导体层界面处形成有二维电子气,所述第一半导体层上设置有源极、漏极和栅极,所述栅极设置于源极和漏极之间,其特征在于:
所述栅极下方的异质结内形成有一条以上沟道,所述沟道两端分别指向源极和漏极,且所述沟道的上端面和两侧壁上连续覆设用于构成栅极的栅金属层;
所述第一半导体层和第二半导体层分别为由至少一种半导体材料形成的层状结构或由两种以上半导体材料或其组合形成的叠层结构。
12.根据权利要求11所述的基于沟道阵列结构的异质结场效应晶体管,其特征在于:所述沟道为复数条,其并列设置形成沟道阵列,且每一沟道宽度在1nm~10μm。
13.根据权利要求1或11所述的基于沟道阵列结构的异质结场效应晶体管,其特征在于:所述第一半导体层为GaN、AlxGa1-xN、AlN、InxAl1-xN、InxAlyGa1-x-yN、InxAl1-xAs、InxGa1-xAs、AlxGa1-xAs和InxAl1-xSb中的任意一种材料形成的层状结构或任意两种以上材料或其组合形成的叠层结构,其中,0≤x≤1,0≤Y≤1,且0≤x+Y≤1。
14.根据权利要求1或11所述的基于沟道阵列结构的异质结场效应晶体管,其特征在于:所述第二半导体层为GaN、AlxGa1-xN、AlN、InxAl1-xN、InxAlyGa1-x-yN、InxAl1-xAs、InxGa1-xAs、AlxGa1-xAs和InP中的任意一种材料形成的层状结构或任意两种以上材料或其组合形成的叠层结构,其中,0≤x≤1,0≤Y≤1,且0≤x+Y≤1。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110083011.7A CN102201442B (zh) | 2011-04-02 | 2011-04-02 | 基于沟道阵列结构的异质结场效应晶体管 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110083011.7A CN102201442B (zh) | 2011-04-02 | 2011-04-02 | 基于沟道阵列结构的异质结场效应晶体管 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410113967.0A Division CN103872121B (zh) | 2011-04-02 | 基于沟道阵列结构的异质结场效应晶体管 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102201442A true CN102201442A (zh) | 2011-09-28 |
CN102201442B CN102201442B (zh) | 2014-06-18 |
Family
ID=44661981
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110083011.7A Expired - Fee Related CN102201442B (zh) | 2011-04-02 | 2011-04-02 | 基于沟道阵列结构的异质结场效应晶体管 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102201442B (zh) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103227199A (zh) * | 2013-04-19 | 2013-07-31 | 中国科学院苏州纳米技术与纳米仿生研究所 | 高性能半导体电子器件 |
CN103247331A (zh) * | 2012-02-13 | 2013-08-14 | 中国科学院微电子研究所 | 半导体存储器件及其访问方法 |
CN103681792A (zh) * | 2012-09-06 | 2014-03-26 | 中国科学院苏州纳米技术与纳米仿生研究所 | 提高半导体电子器件击穿电压的结构及半导体电子器件 |
CN104916647A (zh) * | 2015-06-18 | 2015-09-16 | 中山大学 | 一种非挥发性无浮栅晶体场效应管存储器 |
CN105428420A (zh) * | 2015-12-28 | 2016-03-23 | 武汉华星光电技术有限公司 | 半导体层结构与制备方法及薄膜晶体管 |
CN110518067A (zh) * | 2018-05-21 | 2019-11-29 | 中国科学院苏州纳米技术与纳米仿生研究所 | 基于沟道阵列的异质结场效应晶体管及其制作方法和应用 |
CN111613676A (zh) * | 2020-04-11 | 2020-09-01 | 复旦大学 | 一种具有层叠结构的多栅指数晶体管及其制备方法 |
CN111697964A (zh) * | 2020-06-28 | 2020-09-22 | 南京大学 | 基于可调同质结场效应器件的单元电路及多功能逻辑电路 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1596477A (zh) * | 2001-05-11 | 2005-03-16 | 美商克立股份有限公司 | 设有阻挡/间隔层的iii族氮化物基高电子迁移率晶体管 |
US20070059873A1 (en) * | 2003-09-09 | 2007-03-15 | Alessandro Chini | Fabrication of single or multiple gate field plates |
JP2007537594A (ja) * | 2004-05-11 | 2007-12-20 | クリー インコーポレイテッド | 複数のフィールドプレートを有するワイドバンドギャップトランジスタ |
CN101246902A (zh) * | 2008-03-24 | 2008-08-20 | 西安电子科技大学 | InA1N/GaN异质结增强型高电子迁移率晶体管结构及制作方法 |
CN101477951A (zh) * | 2009-01-13 | 2009-07-08 | 中山大学 | 一种增强型AlGaN/GaN场效应管及其制作方法 |
-
2011
- 2011-04-02 CN CN201110083011.7A patent/CN102201442B/zh not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1596477A (zh) * | 2001-05-11 | 2005-03-16 | 美商克立股份有限公司 | 设有阻挡/间隔层的iii族氮化物基高电子迁移率晶体管 |
US20070059873A1 (en) * | 2003-09-09 | 2007-03-15 | Alessandro Chini | Fabrication of single or multiple gate field plates |
JP2007537594A (ja) * | 2004-05-11 | 2007-12-20 | クリー インコーポレイテッド | 複数のフィールドプレートを有するワイドバンドギャップトランジスタ |
CN101246902A (zh) * | 2008-03-24 | 2008-08-20 | 西安电子科技大学 | InA1N/GaN异质结增强型高电子迁移率晶体管结构及制作方法 |
CN101477951A (zh) * | 2009-01-13 | 2009-07-08 | 中山大学 | 一种增强型AlGaN/GaN场效应管及其制作方法 |
Non-Patent Citations (2)
Title |
---|
《Japanese Journal of Applied Physics》 20090820 Kota Ohi等 "Drain Current Stability and Controllability of Threshold Voltage and Subthreshold Current in a Multi-Mesa-Channel AlGaN/GaN High Electron Mobility Transistor" 第081002-1页至第081002-5页 1-14 第48卷, * |
KOTA OHI等: ""Drain Current Stability and Controllability of Threshold Voltage and Subthreshold Current in a Multi-Mesa-Channel AlGaN/GaN High Electron Mobility Transistor"", 《JAPANESE JOURNAL OF APPLIED PHYSICS》 * |
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103247331A (zh) * | 2012-02-13 | 2013-08-14 | 中国科学院微电子研究所 | 半导体存储器件及其访问方法 |
WO2013120304A1 (zh) * | 2012-02-13 | 2013-08-22 | 中国科学院微电子研究所 | 半导体存储器件及其访问方法 |
US9236384B2 (en) | 2012-02-13 | 2016-01-12 | Institute of Microelectronics, Chinese Acasemy of Sciences | Semiconductor memory device and method for accessing the same |
CN103247331B (zh) * | 2012-02-13 | 2016-01-20 | 中国科学院微电子研究所 | 半导体存储器件及其访问方法 |
CN103681792A (zh) * | 2012-09-06 | 2014-03-26 | 中国科学院苏州纳米技术与纳米仿生研究所 | 提高半导体电子器件击穿电压的结构及半导体电子器件 |
CN103227199A (zh) * | 2013-04-19 | 2013-07-31 | 中国科学院苏州纳米技术与纳米仿生研究所 | 高性能半导体电子器件 |
CN103227199B (zh) * | 2013-04-19 | 2016-03-09 | 中国科学院苏州纳米技术与纳米仿生研究所 | 半导体电子器件 |
CN104916647A (zh) * | 2015-06-18 | 2015-09-16 | 中山大学 | 一种非挥发性无浮栅晶体场效应管存储器 |
CN105428420A (zh) * | 2015-12-28 | 2016-03-23 | 武汉华星光电技术有限公司 | 半导体层结构与制备方法及薄膜晶体管 |
WO2017113451A1 (zh) * | 2015-12-28 | 2017-07-06 | 武汉华星光电技术有限公司 | 半导体层结构及其制备方法 |
US10109648B2 (en) | 2015-12-28 | 2018-10-23 | Wuhan China Star Optoelectonics Technology Co., Ltd | Semiconductor layer structure |
CN105428420B (zh) * | 2015-12-28 | 2018-12-04 | 武汉华星光电技术有限公司 | 半导体层结构与制备方法及薄膜晶体管 |
CN110518067A (zh) * | 2018-05-21 | 2019-11-29 | 中国科学院苏州纳米技术与纳米仿生研究所 | 基于沟道阵列的异质结场效应晶体管及其制作方法和应用 |
CN110518067B (zh) * | 2018-05-21 | 2023-03-07 | 中国科学院苏州纳米技术与纳米仿生研究所 | 基于沟道阵列的异质结场效应晶体管及其制作方法和应用 |
CN111613676A (zh) * | 2020-04-11 | 2020-09-01 | 复旦大学 | 一种具有层叠结构的多栅指数晶体管及其制备方法 |
CN111613676B (zh) * | 2020-04-11 | 2021-06-04 | 复旦大学 | 一种具有层叠结构的多栅指数晶体管及其制备方法 |
CN111697964A (zh) * | 2020-06-28 | 2020-09-22 | 南京大学 | 基于可调同质结场效应器件的单元电路及多功能逻辑电路 |
CN111697964B (zh) * | 2020-06-28 | 2021-07-09 | 南京大学 | 基于可调同质结场效应器件的单元电路及多功能逻辑电路 |
Also Published As
Publication number | Publication date |
---|---|
CN102201442B (zh) | 2014-06-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Zhang et al. | GaN FinFETs and trigate devices for power and RF applications: Review and perspective | |
US10964806B2 (en) | Gallium nitride transistor | |
CN102201442B (zh) | 基于沟道阵列结构的异质结场效应晶体管 | |
JP5065616B2 (ja) | 窒化物半導体素子 | |
US9214538B2 (en) | High performance multigate transistor | |
US9419121B1 (en) | Semiconductor device with multiple carrier channels | |
US8338871B2 (en) | Field effect transistor with electric field and space-charge control contact | |
JP5693831B2 (ja) | トランジスタ | |
US10910480B2 (en) | Transistor with multi-metal gate | |
CN101894863B (zh) | 场效应晶体管 | |
US20130032860A1 (en) | HFET with low access resistance | |
US20140319532A1 (en) | Heterojunction Semiconductor Device and Manufacturing Method | |
JP2013172152A (ja) | セグメント化ゲートを有するパワートランジスタ | |
JP2015122361A (ja) | 電界効果トランジスタ | |
WO2019157819A1 (zh) | 一种具有三维沟道的复合栅igbt芯片 | |
US9647102B2 (en) | Field effect transistor | |
US8552562B2 (en) | Profiled contact for semiconductor device | |
CN114551595B (zh) | 应用于射频放大的沟道掺杂调制rfldmos器件及制法 | |
Im et al. | Performance improvement of normally off AlGaN/GaN FinFETs with fully gate-covered nanochannel | |
CN109817711B (zh) | 具有AlGaN/GaN异质结的氮化镓横向晶体管及其制作方法 | |
CN103872121B (zh) | 基于沟道阵列结构的异质结场效应晶体管 | |
CN103872121A (zh) | 基于沟道阵列结构的异质结场效应晶体管 | |
WO2023223499A1 (ja) | 半導体装置 | |
JP3214242B2 (ja) | 半導体装置 | |
WO2021029183A1 (ja) | 半導体装置、半導体モジュールおよび電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20140618 Termination date: 20200402 |