JP5693831B2 - トランジスタ - Google Patents

トランジスタ Download PDF

Info

Publication number
JP5693831B2
JP5693831B2 JP2009186950A JP2009186950A JP5693831B2 JP 5693831 B2 JP5693831 B2 JP 5693831B2 JP 2009186950 A JP2009186950 A JP 2009186950A JP 2009186950 A JP2009186950 A JP 2009186950A JP 5693831 B2 JP5693831 B2 JP 5693831B2
Authority
JP
Japan
Prior art keywords
region
channel region
type
channel
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009186950A
Other languages
English (en)
Other versions
JP2010045364A (ja
Inventor
雅裕 杉本
雅裕 杉本
加地　徹
徹 加地
上杉　勉
勉 上杉
リー ゾンダ
リー ゾンダ
ティー．ピー．チョー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rensselaer Polytechnic Institute
Original Assignee
Rensselaer Polytechnic Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rensselaer Polytechnic Institute filed Critical Rensselaer Polytechnic Institute
Publication of JP2010045364A publication Critical patent/JP2010045364A/ja
Application granted granted Critical
Publication of JP5693831B2 publication Critical patent/JP5693831B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7788—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明はトランジスタに関する。特に、ヘテロ接合により形成される２次元電子ガスをチャネルとして利用するトランジスタに関する。
特許文献１の図３には、ＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）が開示されている。このＨＥＭＴは、ＧａＮ層とＡｌＧａＮ層とのヘテロ接合によって生じる２次元電子ガスをチャネルとして用いる。このＨＥＭＴでは、チャネルとなるＧａＮ層（以下では、チャネルＧａＮ層という）に隣接する位置にｐ型のＧａＮ層が形成されている。ゲート電圧をオフしている状態においては、ｐ型ＧａＮ層からチャネルＧａＮ層中に空乏層が広がり、２次元電子ガスが消失している。したがって、ゲート電圧をオフしている状態においては、ＨＥＭＴはオフしている。ゲート電圧をオンすると、ヘテロ接合部に電子が引寄せられて、２次元電子ガスが形成される。これによって、ＨＥＭＴはオンする。このように、特許文献１の技術は、チャネルＧａＮ層に隣接する位置にｐ型ＧａＮ層を形成することによって、ノーマリーオフ型のＨＥＭＴを実現している。
特開２００７−２７３８５６号
上述したように、特許文献１の技術は、ｐ型ＧａＮ層からチャネルＧａＮ層中に空乏層を伸展させることによって、ゲート電圧を印加していないときに２次元電子ガスを消失させている。特許文献１のＨＥＭＴのゲート閾値電圧は、チャネルＧａＮ層のキャリア濃度、チャネルＧａＮ層の厚さ、ＡｌＧａＮ層とチャネルＧａＮ層の間に発生する２次元電子ガスの濃度、ゲート絶縁層の厚さで決まる。これらの要因のうち、２次元電子ガスの濃度はばらつきが大きく、ゲート閾値電圧の制御が非常に難しい。このように、従来のノーマリーオフ型のＨＥＭＴは、ゲート閾値電圧のばらつきが大きいという問題があった。
本明細書に開示するトランジスタは、ｐ型領域と、チャネル領域と、バリア領域と、絶縁膜と、ゲート電極を備えている。チャネル領域は、ｎ型であり、ｐ型領域の表面に接しており、第１チャネル領域と第２チャネル領域を有している。バリア領域は、第１チャネル領域の表面とヘテロ接合している。絶縁膜は、第２チャネル領域の表面、及び、バリア領域の表面に接している。ゲート電極は、絶縁膜を介して第２チャネル領域及びバリア領域に対向している。第１チャネル領域と第２チャネル領域は、電流経路において直列に配置されている。
このトランジスタでは、チャネル領域に第１チャネル領域と第２チャネル領域が形成されている。第１チャネル領域の表面には、バリア領域と絶縁膜とゲート電極の積層構造が形成されている。第２チャネル領域の表面には、絶縁膜とゲート電極の積層構造が形成されている。ゲート電圧をオフすると、ｐ型領域からチャネル領域内に空乏層が伸び、トランジスタがオフする。このとき、第２チャネル領域の表面にはバリア領域が形成されていないので、第２チャネル領域が完全に空乏化される。このように、第２チャネル領域が完全に空乏化することでトランジスタがオフするので、第１チャネル領域の２次元電子ガスの濃度以外の要因によりゲート閾値電圧が決定される。ばらつきの大きな２次元電子ガスの濃度がゲート閾値電圧に影響しないので、このトランジスタはゲート閾値電圧のばらつきが小さい。
また、ゲート電圧をオンすると、第１チャネル領域ではバリア領域とのヘテロ接合部近傍に２次元電子ガスが形成され、第２チャネル領域では絶縁膜との接触部近傍に電子の蓄積層が形成される。これらの２次元電子ガスと蓄積層によってチャネルが形成されるので、トランジスタがオンする。
上述したように、チャネル領域は、オフ時には隣接するｐ型領域によって空乏化され、オン時にはゲート電極からの電界によってチャネルが形成される。このため、チャネル領域に高いキャリア濃度は必要とされず、チャネル領域に含有される不純物の濃度を低くすることができる。このため、トランジスタがオンしたときにチャネルを流れる電子の移動度が高い。特に、第１チャネル領域には高濃度の２次元電子ガスが形成されるので、第１チャネル領域では電子の移動度はより高い。したがって、このトランジスタは高速かつ低損失で動作することができる。
上述したトランジスタは、ドリフト領域と、ソース領域と、ドレイン領域をさらに有している。ドリフト領域は、ｎ型である。また、ドリフト領域は、ｐ型領域の下部及びｐ型領域の側方のアパーチャ部内に形成されており、アパーチャ部においてチャネル領域の一端に接続されている。ソース領域は、チャネル領域の他端に接続されている。ドレイン領域は、ドリフト領域の下部に形成されている。
本明細書に開示する別のトランジスタは、ｐ型領域と、チャネル領域と、バリア領域と、絶縁膜と、ゲート電極と、ドリフト領域と、ソース領域と、ドレイン領域を備えている。チャネル領域は、ｎ型またはｉ型であり、ｐ型領域の表面に接しており、第１チャネル領域と第２チャネル領域を有している。バリア領域は、第１チャネル領域の表面とヘテロ接合している。絶縁膜は、第２チャネル領域の表面、及び、バリア領域の表面に接している。ゲート電極は、絶縁膜を介して第２チャネル領域及びバリア領域に対向している。第１チャネル領域と第２チャネル領域が、電流経路において直列に配置されている。ドリフト領域は、ｎ型である。ドリフト領域は、ｐ型領域の下部及びｐ型領域の側方のアパーチャ部内に形成されており、アパーチャ部においてチャネル領域の一端に接続されている。ソース領域は、チャネル領域の他端に接続されている。ドレイン領域は、ドリフト領域の下部に形成されている。ドリフト領域が、アパーチャ部において第１チャネル領域に接続されている。また、ソース領域は、第２チャネル領域に接続されている。アパーチャ部の上部には、バリア領域と絶縁膜とゲート電極の積層構造が形成されている。そして、アパーチャ部の上部の絶縁膜の厚さが第１厚さであり、第１チャネル領域の上部の絶縁膜の厚さが、アパーチャ部側では第１厚さであり、第２チャネル領域側では第１厚さより薄い第２厚さである。
このトランジスタでは、第１チャネル領域の上部からアパーチャ部の上部にまたがって、バリア領域と絶縁膜とゲート電極の積層構造が形成されている。アパーチャ部にはｐ型領域が存在していないので、空乏層が広がり難い。したがって、ゲート電圧のオフ時に、アパーチャ部において空乏層の厚さが薄くなる。しかしながら、このトランジスタではアパーチャ部の上部の絶縁膜が厚く、これによって、アパーチャ部における耐圧（ゲート電極とアパーチャ部の下側のドリフト領域との間の耐圧）が確保されている。また、第１チャネル領域の上部の絶縁膜の厚さが、アパーチャ部側では第１厚さであり、第２チャネル領域側では第１厚さより薄い第２厚さである。したがって、第２チャネル領域の上部の絶縁膜を第２厚さと同様に薄く形成することが可能である。第２チャネル領域の上部の絶縁膜を薄く形成すると、低いゲート電圧でも第２チャネル領域に十分な濃度の電子の蓄積層が形成される。また、第１チャネル領域上では絶縁膜の厚さが変化しているが、第１チャネル領域ではヘテロ接合が形成されているので、絶縁膜の厚さに係らず、ゲート電圧オン時に第１チャネル領域には十分な濃度の２次元電子ガスが形成される。また、通常は、絶縁膜の厚さが変化している部分に電界が集中し易いが、第１チャネル領域の上部で絶縁膜の厚さを変化させると、第１チャネル領域の上部で電界が分散できるので、電界の集中を抑制することができる。
上述したトランジスタにおいて、ｐ型領域は、その下部に形成されているドリフト領域とその上部に形成されているチャネル領域との間を絶縁している。したがって、ｐ型領域のみでドリフト領域とチャネル領域を絶縁する場合は、耐圧を確保するためにｐ型領域を厚くする必要がある。ｐ型領域を厚くすると、アパーチャ部の表面に凹部が形成されるという問題が生じる。すなわち、図１５に示すように、ｐ型領域３００は、ドリフト領域３０２上にエピタキシャル成長により形成される。ｐ型領域３００には、エッチングによってアパーチャ部３０４が形成される。アパーチャ部３０４を形成したら、図１６に示すように、エピタキシャル成長によって、ｎ型またはｉ型の半導体層３０６が形成される。アパーチャ部３０４が凹んでいるので、半導体層３０６の表面にも凹部３０８が形成される。次に、半導体層３０６はエッチバックされる。このとき、図１７に示すように、ｐ型領域３００上とアパーチャ部３０４内に半導体層３０６を残存させる。ｐ型領域３００上に残存した半導体層３０６がチャネル領域となり、アパーチャ部３０４内に残存した半導体層３０６はドリフト領域３０２の一部となる。このとき、図１７に示すように、アパーチャ部３０４の半導体層３０６の表面に凹部３１２が形成される。絶縁膜やゲート電極等は半導体層３０６の上部に形成されるので、半導体層３０６の表面に凹部３１２が形成されると、アパーチャ部３０４近傍で電界集中が生じたり、空乏層が薄くなって耐圧が低下する等の問題が生じる。
したがって、上述したトランジスタは、ｐ型領域の下部のドリフト領域とｐ型領域の間に、ドリフト領域より電気抵抗が高い高抵抗領域が形成されていることが好ましい。
このトランジスタでは、ｐ型領域と高抵抗領域の両方によって、チャネル領域とドリフト領域の間を絶縁している。高抵抗領域は絶縁性が高いので、ｐ型領域を薄く形成することができる。したがって、トランジスタの製造時に、アパーチャ部の表面に凹部が形成されることが抑制される。
第１実施例のトランジスタ１０の断面図。 第１実施例のトランジスタ１０のチャネル領域２０近傍の拡大断面図。 第１実施例を変形したトランジスタの断面図。 図３のトランジスタのチャネル領域２０近傍の拡大断面図。 第２実施例のトランジスタ１１０の断面図。 第２実施例のトランジスタ１１０のチャネル領域２０近傍の拡大断面図。 比較例のトランジスタのチャネル領域２０近傍の拡大断面図。 第３実施例のトランジスタ２１０の断面図。 第３実施例のトランジスタ２１０の製造過程を示す断面図。 第３実施例のトランジスタ２１０の製造過程を示す断面図。 第３実施例のトランジスタ２１０の製造過程を示す断面図。 第３実施例のトランジスタ２１０の製造過程を示す断面図。 第３実施例のトランジスタ２１０の製造過程を示す断面図。 第３実施例を変形したトランジスタの断面図。 ｐ型領域が厚いトランジスタの製造過程の例を示す断面図。 ｐ型領域が厚いトランジスタの製造過程の例を示す断面図。 ｐ型領域が厚いトランジスタの製造過程の例を示す断面図。
以下に説明するトランジスタの特徴について列記する。
（特徴１）ドレイン領域、ソース領域、及び、ドリフト領域は、ｎ型のＧａＮにより形成されている。ドリフト領域のｎ型不純物濃度は、ドレイン領域及びソース領域より低い。
（特徴２）チャネル領域は、ｎ−型、または、ｉ型のＧａＮにより形成されている。チャネル領域がｎ−型の場合には、そのｎ型不純物濃度は、少なくともソース領域より低い。
（特徴３）ｐ型領域は、ＧａＮにより形成されている。
（特徴４）バリア領域は、チャネル領域よりエネルギーバンドギャップが広い材料により形成されている。より具体的には、バリア領域は、ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１，０≦ｙ≦１，０≦１−ｘ−ｙ≦１）により形成されている。
（特徴５）ソース領域、チャネル領域、ドリフト領域、及び、ドレイン領域によって、ソース電極とドレイン電極の間の電流経路が形成されている。
（第１実施例）
図１は、第１実施例に係るトランジスタ１０の断面図を示している。トランジスタ１０は、半導体基板１２と、半導体基板１２の下面に形成されているドレイン電極５０と、半導体基板１２の上面に形成されているソース電極６０と、ゲート絶縁膜６２と、ゲート電極６４を備えている。
半導体基板１２には、ドレイン領域１４、ドリフト領域１６、ｐ型領域１８、チャネル領域２０、バリア領域２２、及び、ソース領域２４が形成されている。
ドレイン領域１４は、半導体基板１２の下面に臨む範囲に形成されている。ドレイン領域１４は、高濃度にｎ型不純物を含有するＧａＮにより形成されており、ドレイン電極５０とオーミック接触している。
ドリフト領域１６は、ドレイン領域１４の上側に形成されている。ドリフト領域１６は、低濃度にｎ型不純物を含有するＧａＮにより形成されている。ドリフト領域１６の上側には、アパーチャ部１７を除く範囲に、ｐ型領域１８が形成されている。ｐ型領域１８は、高濃度にｐ型不純物を含有するＧａＮにより形成されている。アパーチャ部１７には、ドリフト領域１６が伸びている。
チャネル領域２０は、ｐ型領域１８の上側に形成されている。チャネル領域２０は、低濃度にｎ型不純物を含有するＧａＮにより形成されている。また、チャネル領域２０とアパーチャ部１７の上側には、バリア領域２２が形成されている。バリア領域２２は、ＩｎｘＡｌｙＧａ１−ｘ−ｙＮにより形成されている。上記の変数ｘ及びｙは、０≦ｘ≦１、０≦ｙ≦１、及び、０≦１−ｘ−ｙ≦１の関係を満たす。図２は、チャネル領域２０の近傍の拡大図を示している。図１及び図２に示すように、バリア領域２２は、チャネル領域２０の一部の範囲２０ａとアパーチャ部１７を覆っている。バリア領域２２に覆われていない範囲２０ｂでは、チャネル領域２０はゲート絶縁膜６２に接している。以下では、バリア領域２２と接している範囲のチャネル領域２０を第１チャネル領域２０ａといい、ゲート絶縁膜６２に接している範囲のチャネル領域２０を第２チャネル領域２０ｂという。ＩｎｘＡｌｙＧａ１−ｘ−ｙＮはＧａＮよりもエネルギーバンドギャップが広い。したがって、バリア領域２２（ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ層）は、ＧａＮ層（第１チャネル領域２０ａ及びアパーチャ部１７）に対してヘテロ接合されている。図２に示すように、第１チャネル領域２０ａは、アパーチャ部１７と第２チャネル領域２０ｂの間に形成されている。また、第２チャネル領域２０ｂは、第１チャネル領域２０ａとソース領域２４の間に形成されている。
図１に示すように、ソース領域２４は、ｐ型領域１８の上側、かつ、ソース電極６０とチャネル領域２０の間に形成されている。ソース領域２４は、高濃度にｎ型不純物を含有するＧａＮにより形成されている。ソース領域２４は、ソース電極６０とオーミック接触している。
ゲート絶縁膜６２は、チャネル領域２０、及び、バリア領域２２の上面を覆っている。ゲート絶縁膜６２上には、ゲート電極６４が形成されている。ゲート電極６４は、ゲート絶縁膜６２を介して、チャネル領域２０及びバリア領域２２と対向している。言い換えると、第１チャネル領域２０ａ上には、バリア領域２２とゲート絶縁膜６２とゲート電極６４からなる積層構造が形成されている。第２チャネル領域２０ｂ上には、ゲート絶縁膜６２とゲート電極６４からなる積層構造が形成されている。
次に、トランジスタ１０の動作について説明する。トランジスタ１０の使用時には、ドレイン電極５０とソース電極６０の間にドレイン電極５０側をプラスとする電圧が印加される。ゲート電圧をオフしている状態においては、ｐ型領域１８からチャネル領域２０中に空乏層が広がっている。このとき、第１チャネル領域２０ａはバリア領域２２とヘテロ接合しているため、第１チャネル領域２０ａとバリア領域２２との境界部近傍に低濃度に電子が存在していると考えられる。すなわち、第１チャネル領域２０ａは、完全には空乏化されていないと考えられる。一方、第２チャネル領域２０ｂは、完全に空乏化されている。したがって、トランジスタ１０はオフしている。
ゲート電圧をオンすると、チャネル領域２０内の上部に電子が引寄せられる。第１チャネル領域２０ａでは、その表層（バリア領域２２との境界部近傍）に高濃度に電子が集まって、２次元電子ガスが形成される。第２チャネル領域２０ｂでは、表層（ゲート絶縁膜６２との境界部近傍）に電子が集まって、電子の蓄積層が形成される。第１チャネル領域２０ａの表層の２次元電子ガスと第２チャネル領域２０ｂの表層の蓄積層によって、チャネルが形成される。したがって、ソース電極６０から、ソース領域２４、第２チャネル領域２０ｂ、第１チャネル領域２０ａ、ドリフト領域１６、ドレイン領域１４を介して、ドレイン電極５０に向かって電子が流れる。すなわち、トランジスタ１０がオンする。
以上に説明したように、第１実施例のトランジスタ１０では、チャネル領域２０が、直列に配置された第１チャネル領域２０ａと第２チャネル領域２０ｂによって形成されている。第２チャネル領域２０ｂの閾値電圧は２次元電子ガスの濃度に依存しないので、トランジスタ１０の閾値電圧のばらつきは小さい。
また、チャネル領域２０全体が低濃度のｎ型層により形成されているので、チャネル領域２０中の不純物濃度は極めて低い。したがって、不純物によってチャネル中を移動する電子が散乱され難く、電子の移動度が非常に高い。特に、第１チャネル領域２０ａでは、高濃度の２次元電子ガスによりチャネルが形成されるので、電子の移動度が極めて高い。これによって、トランジスタ１０のオン電圧の低減が実現されているとともに、トランジスタ１０の高速動作が可能とされている。
なお、上述した第１実施例のトランジスタ１０では、第２チャネル領域２０ｂがソース領域２４に接していた。しかしながら、図３及び図４に示すように、ソース領域２４に接する範囲のチャネル領域２０上にもバリア領域２２が形成されていてもよい。すなわち、図３及び図４のトランジスタでは、第２チャネル領域２０ｂとソース領域２４の間に、バリア領域２２とヘテロ接合している第３チャネル領域２０ｃが形成されている。このように、ヘテロ接合を有する第３チャネル領域をソース領域２４に接続することで、ソース領域２４とチャネル領域２０の間の接触抵抗を低減することができる。
（第２実施例）
次に、第２実施例のトランジスタ１１０について説明する。図５は、第２実施例のトランジスタ１１０の断面図を示している。図５に示すように、第２実施例のトランジスタ１１０では、ゲート絶縁膜６２の厚さが位置によって異なる。その他の構成については、第１実施例のトランジスタ１０と等しい。
図６は、トランジスタ１１０のチャネル領域２０近傍の拡大図を示している。図６に示すように、アパーチャ部１７の上部のゲート絶縁膜６２は厚く、その厚さは略一定である。第１チャネル領域２０ａの上部においては、ゲート絶縁膜６２の厚さが変化している。アパーチャ部１７に近い位置では、ゲート絶縁膜６２の厚さは、アパーチャ部１７の上部のゲート絶縁膜６２と等しい。第２チャネル領域２０ｂに近い位置では、ゲート絶縁膜６２の厚さが、アパーチャ部１７の上部のゲート絶縁膜６２よりも薄い。第１チャネル領域２０ａと第２チャネル領域２０ｂの間では、ゲート絶縁膜６２の表面が第１チャネル領域２０ａから第２チャネル領域２０ｂに向かって略水平に伸びている。したがって、第２チャネル領域２０ｂの上部のゲート絶縁膜６２の厚さは、第１チャネル領域２０ａ上の絶縁膜６２とバリア領域２２を足した厚さと略等しい。第２チャネル領域２０ｂの上部のゲート絶縁膜６２は、アパーチャ部１７の上部のゲート絶縁膜６２よりも薄く、その厚さは略一定である。
図５の点線１１２は、ゲート電圧オフ時における空乏層の分布を模式的に示している。アパーチャ部１７の中央部は、ｐ型領域１８から離れているために、空乏層が広がり難い。このため、アパーチャ部１７の中央部では、空乏層の厚みが薄くなる。しかしながら、トランジスタ１１０では、アパーチャ部１７の上部のゲート絶縁膜６２が厚いので、ゲート電極６４とドリフト領域１６の間の耐圧距離（ゲート絶縁膜６２と空乏層の厚さ（図５の距離１１４））が確保されている。これによって、アパーチャ部１７における絶縁耐圧が確保されている。
また、第２チャネル領域２０ｂの上部においては、ゲート絶縁膜６２が一定の厚さで薄く分布している。したがって、ゲート電圧のオン時に、第２チャネル領域２０ｂ中に十分な濃度を有する電子の蓄積層（チャネル）が形成される。
また、第１チャネル領域２０ａの上部では、ゲート絶縁膜６２の厚さが変化している。すなわち、アパーチャ部１７側ではゲート絶縁膜６２が厚く、第２チャネル領域２０ｂ側ではゲート絶縁膜６２が薄い。厚いゲート絶縁膜６２の下部の第１チャネル領域２０ａでは、ゲート電圧のオン時に生じる電界が低くなる。しかしながら、第１チャネル領域２０ａはバリア領域２２とヘテロ接合しており、低い電界でも十分な濃度の２次元電子ガスが生じる。したがって、ゲート電圧のオン時に、第１チャネル領域２０ａ中に十分な濃度を有する２次元電子ガス（チャネル）が形成される。
また、ゲート絶縁膜６２の厚さを変化させると、その厚さを変化させた部分の近傍に電界が集中する場合がある。例えば、図７に示すように、アパーチャ部１７の上部のゲート絶縁膜６２のみを厚くし、第１チャネル領域２０ａの上部のゲート絶縁膜６２の全体を薄く形成した場合を考える。図７の点線１２０は、ゲート電圧オフ時にこのトランジスタ中に生じる電界（等電位線）を示している。この場合、ゲート電極６４の角部６４ａに電界が集中し、角部６４ａで絶縁破壊が生じやすい。図６の点線１１６は、ゲート電圧オフ時に、本実施例のトランジスタ１１０中に生じる電界（等電位線）を示している。図６に示すように、トランジスタ１１０では、ゲート絶縁膜６２が第１チャネル領域２０ａの上部で厚さが変化しているため、等電位線が分散可能な領域が形成され、これによってゲート電極６４の角部における電界集中が緩和されている。
以上に説明したように、第２実施例のトランジスタ１０では、アパーチャ部１７の上部のゲート絶縁膜６２が厚く、第１チャネル領域２０ａの上部においてゲート絶縁膜６２の厚さが変化しており、第２チャネル領域２０ｂの上部のゲート絶縁膜６２が薄い。したがって、アパーチャ部１７の耐圧が確保されるとともに、ゲート電極６４の角部での電界集中が抑制される。また、このようにゲート絶縁膜６２を形成しても、第１チャネル領域２０ａと第２チャネル領域２０ｂの双方に十分な濃度の電子を有するチャネルが形成される。
また、アパーチャ部１７の上部のゲート絶縁膜６２が厚いので、ゲート電極６４とドレイン電極５０の間の静電容量が小さくなる。これによって、トランジスタ１１０のスイッチング速度が向上されている。
なお、第２実施例のトランジスタ１１０では、第１チャネル領域２０ａ上のゲート絶縁膜６２の厚さが段差状に変化していたが、アパーチャ部１７側から第２チャネル領域２０ｂ側に向かってゲート絶縁膜６２の厚さが徐々に薄くなっていてもよい。
（第３実施例）
次に、第３実施例のトランジスタ２１０について説明する。図８は、第３実施例のトランジスタ２１０の断面図を示している。図８に示すように、トランジスタ２１０では、ｐ型領域１８の下部（ｐ型領域１８とドリフト領域１６の間）に、高抵抗領域２２０が形成されている。高抵抗領域２２０は、高濃度にＡｌを注入したＧａＮにより形成されており、電気抵抗が非常に高い。また、トランジスタ２１０では、ｐ型領域１８の厚さが非常に薄い。その他の構成については、第２実施例のトランジスタ１１０と略等しい。
トランジスタ２１０では、ｐ型領域１８と高抵抗領域２２０によって、上部構造（ソース電極６０、ソース領域２４、及び、チャネル領域２０）と高抵抗領域２２０の下部のドリフト領域１６とを絶縁している。高抵抗領域２２０の絶縁性が高いので、ｐ型領域１８を薄くしても、上部構造とドリフト領域１６の間の絶縁耐圧を確保することができる。
また、トランジスタ２１０は、以下のように製造することができる。最初に、図９に示すように、ドリフト領域１６上にｐ型領域１８をエピタキシャル成長させる。ｐ型領域１８は、薄く形成する。次に、アパーチャ部１７に相当する領域をマスクした状態でｐ型領域１８の下部にＡｌを高濃度に注入して、図１０に示すように高抵抗領域２２０を形成する。次に、ｐ型領域１８をエッチングして、図１１に示すように、アパーチャ部１７に相当する領域に開口２３０を形成する。ｐ型領域１８が薄いので、開口２３０は浅い。次に、図１２に示すように、半導体基板上に、ｎ−−ＧａＮ層２４０を成長させる。開口２３０が浅いので、ｎ−−ＧａＮ層２４０の上面（開口２３０に対応する範囲）の凹部２４０ａも非常に浅くなる。次に、ｎ−−ＧａＮ層２４０をエッチバックして、図１３に示すように、ｎ−−ＧａＮ層２４０を薄く残存させる。エッチバック前の凹部２４０ａが浅いので、エッチバック後に凹部２４０ａは略消滅する。残存したｎ−−ＧａＮ層２４０が、アパーチャ部１７内のドリフト領域１６とチャネル領域２０となる。その後、従来公知の方法によって残りの構造を形成することで、図８に示すトランジスタ２１０が製造される。
以上に説明したように、第３実施例のトランジスタ２１０では、高抵抗領域２２０を形成するため、ｐ型領域１８を薄くすることができる。これによって、アパーチャ部１７の上面に凹部が形成されることが防止されている。これによって、アパーチャ部１７の耐圧が向上されている。
なお、上述した第３実施例のトランジスタ２１０では、ソース領域２４が高抵抗領域２２０に接するように形成されていた。しかしながら、図１４に示すように、ｐ型領域１８によって、ソース領域２４が高抵抗領域２２０から分離されていてもよい。図１４のトランジスタも、第３実施例のトランジスタ２１０と同様の効果を得ることができる。
なお、上述した第１〜第３実施例では、チャネル領域２０がｎ−型であったが、ｉ型であってもよい。
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時の請求項に記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数の目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
１０：トランジスタ
１２：半導体基板
１４：ドレイン領域
１６：ドリフト領域
１７：アパーチャ部
１８：ｐ型領域
２０：チャネル領域
２０ａ：第１チャネル領域
２０ｂ：第２チャネル領域
２２：バリア領域
２４：ソース領域
５０：ドレイン電極
６０：ソース電極
６２：ゲート絶縁膜
６４：ゲート電極

Claims (3)

  1. ｐ型領域と、
    ｎ型またはｉ型であり、前記ｐ型領域の表面に接しており、第１チャネル領域と第２チャネル領域を有しているチャネル領域と、
    前記第１チャネル領域の表面とヘテロ接合しているバリア領域と、
    前記第２チャネル領域の表面、及び、前記バリア領域の表面に接している絶縁膜と、
    前記絶縁膜を介して前記第２チャネル領域及び前記バリア領域に対向しているゲート電極と、
    ドリフト領域と、
    ソース領域と、
    ドレイン領域、
    を備えており、
    前記第１チャネル領域と前記第２チャネル領域が、電流経路において直列に配置されており、
    前記ドリフト領域が、ｎ型であり、前記ｐ型領域の下部及び前記ｐ型領域の側方のアパーチャ部内に形成されており、前記アパーチャ部において前記チャネル領域の一端に接続されており、
    前記ソース領域が、前記チャネル領域の他端に接続されており、
    前記ドレイン領域が、前記ドリフト領域の下部に形成されており、
    前記ドリフト領域が、前記アパーチャ部において前記第１チャネル領域に接続されており、
    前記ソース領域が、前記第２チャネル領域に接続されており、
    前記アパーチャ部の上部に、前記バリア領域と前記絶縁膜と前記ゲート電極の積層構造が形成されており、
    前記アパーチャ部の上部の前記絶縁膜の厚さが第１厚さであり、
    前記第１チャネル領域の上部の前記絶縁膜の厚さが、前記アパーチャ部側では前記第１厚さであり、前記第２チャネル領域側では前記第１厚さより薄い第２厚さである、
    ことを特徴とするトランジスタ。
  2. 前記ｐ型領域の下部の前記ドリフト領域と前記ｐ型領域の間に、前記ドリフト領域より電気抵抗が高い高抵抗領域が形成されていることを特徴とする請求項１に記載のトランジスタ。
  3. 前記ゲート電極へのゲート電圧をオフすると、前記ｐ型領域から伸びる空乏層によって、前記第２チャネル領域が空乏化されることを特徴とする請求項１または２に記載のトランジスタ。
JP2009186950A 2008-08-15 2009-08-12 トランジスタ Active JP5693831B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US8906508P 2008-08-15 2008-08-15
US61/089,065 2008-08-15

Publications (2)

Publication Number Publication Date
JP2010045364A JP2010045364A (ja) 2010-02-25
JP5693831B2 true JP5693831B2 (ja) 2015-04-01

Family

ID=41680690

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009186950A Active JP5693831B2 (ja) 2008-08-15 2009-08-12 トランジスタ

Country Status (3)

Country Link
US (1) US8188514B2 (ja)
JP (1) JP5693831B2 (ja)
DE (1) DE102009028555B4 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8183595B2 (en) * 2005-07-29 2012-05-22 International Rectifier Corporation Normally off III-nitride semiconductor device having a programmable gate
JP2011210780A (ja) * 2010-03-29 2011-10-20 Oki Electric Industry Co Ltd ＧａＮ−ＭＩＳトランジスタ、ＧａＮ−ＩＧＢＴ、およびこれらの製造方法
US8866148B2 (en) * 2012-12-20 2014-10-21 Avogy, Inc. Vertical GaN power device with breakdown voltage control
KR20150016667A (ko) * 2013-08-05 2015-02-13 서울반도체 주식회사 질화물계 전계효과 트랜지스터 및 그 제조방법
KR102135569B1 (ko) * 2013-10-25 2020-07-20 서울반도체 주식회사 전류차단층을 구비하는 수직형 질화물계 트랜지스터 및 이의 제조 방법
EP2843708A1 (en) * 2013-08-28 2015-03-04 Seoul Semiconductor Co., Ltd. Nitride-based transistors and methods of fabricating the same
KR102066587B1 (ko) * 2013-10-25 2020-01-15 서울반도체 주식회사 수직형 질화물계 트랜지스터의 제조 방법
JP2015177065A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体装置
GB2534544A (en) * 2014-12-12 2016-08-03 Reinhausen Maschf Scheubeck Hybrid device
CN104701359B (zh) * 2015-03-10 2018-02-02 苏州能屋电子科技有限公司 垂直结构AlGaN/GaN HEMT器件及其制作方法
CN104659082B (zh) * 2015-03-12 2018-02-02 苏州能屋电子科技有限公司 垂直结构AlGaN/GaN HEMT器件及其制作方法
KR20170000612A (ko) * 2015-06-24 2017-01-03 서울반도체 주식회사 노멀리-오프를 구현하는 질화물계 트랜지스터
CN104992971B (zh) * 2015-06-29 2020-01-24 电子科技大学 具有复合低k电流阻挡层的垂直氮化镓基异质结场效应管
US9570438B1 (en) 2015-08-04 2017-02-14 Infineon Technologies Austria Ag Avalanche-rugged quasi-vertical HEMT
US9875976B2 (en) * 2015-12-31 2018-01-23 Taiwan Semiconductor Manufacturing Company Ltd. Switching device
US10147813B2 (en) * 2016-03-04 2018-12-04 United Silicon Carbide, Inc. Tunneling field effect transistor
CN107731889A (zh) * 2016-08-12 2018-02-23 比亚迪股份有限公司 高电子迁移率半导体器件及其制备方法
JP6461063B2 (ja) 2016-09-28 2019-01-30 トヨタ自動車株式会社 半導体装置とその製造方法
US10608102B2 (en) * 2017-09-29 2020-03-31 Electronics And Telecommunications Research Institute Semiconductor device having a drain electrode contacting an epi material inside a through-hole and method of manufacturing the same
JP2019071338A (ja) * 2017-10-06 2019-05-09 トヨタ自動車株式会社 窒化物半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19954344A1 (de) 1999-11-11 2001-06-21 Infineon Technologies Ag MOS-Transistor und Treiberschaltung mit einem solchen MOS-Transistor
JP4865189B2 (ja) * 2002-02-21 2012-02-01 古河電気工業株式会社 ＧａＮ系電界効果トランジスタ
JP4585772B2 (ja) * 2004-02-06 2010-11-24 関西電力株式会社 高耐圧ワイドギャップ半導体装置及び電力装置
JP4974454B2 (ja) * 2004-11-15 2012-07-11 株式会社豊田中央研究所 半導体装置
JP2007005764A (ja) 2005-05-27 2007-01-11 Toyota Motor Corp 半導体装置とその製造方法
JP4955292B2 (ja) * 2006-03-31 2012-06-20 株式会社豊田中央研究所 半導体装置
JP2008053312A (ja) * 2006-08-22 2008-03-06 Toyota Motor Corp 半導体装置
JP2008071877A (ja) 2006-09-13 2008-03-27 Rohm Co Ltd ＧａＮ系半導体素子
US8421119B2 (en) 2006-09-13 2013-04-16 Rohm Co., Ltd. GaN related compound semiconductor element and process for producing the same and device having the same
JP5192683B2 (ja) 2006-11-17 2013-05-08 古河電気工業株式会社 窒化物系半導体ヘテロ接合電界効果トランジスタ

Also Published As

Publication number Publication date
US20100038681A1 (en) 2010-02-18
US8188514B2 (en) 2012-05-29
DE102009028555A1 (de) 2010-05-27
JP2010045364A (ja) 2010-02-25
DE102009028555B4 (de) 2014-11-20

Similar Documents

Publication Publication Date Title
JP5693831B2 (ja) トランジスタ
US9461122B2 (en) Semiconductor device and manufacturing method for the same
JP4645034B2 (ja) Ｉｉｉ族窒化物半導体を有する半導体素子
JP5383652B2 (ja) 電界効果トランジスタ及びその製造方法
JP6461063B2 (ja) 半導体装置とその製造方法
JP6593294B2 (ja) 半導体装置
EP2339634A2 (en) GaN based FET and method for producing the same
JP2011082397A (ja) 半導体装置およびその製造方法
JP2006086354A (ja) 窒化物系半導体装置
US9680001B2 (en) Nitride semiconductor device
US10211305B2 (en) Normally-off hetrojunction transistor with high threshold voltage
KR20140011791A (ko) 고전자이동도 트랜지스터 및 그 제조방법
CN104347696A (zh) 半导体装置以及其制造方法
CN109560120B (zh) 一种选择区域生长凹槽垂直的GaN常关型MISFET器件及其制作方法
JP2008258514A (ja) 半導体装置
US20080142845A1 (en) HEMT including MIS structure
JP5556863B2 (ja) ワイドバンドギャップ半導体縦型ｍｏｓｆｅｔ
JP2010263087A (ja) トランジスタ
JP4645753B2 (ja) Ｉｉｉ族窒化物半導体を有する半導体素子
JP2013172108A (ja) 半導体装置およびその製造方法
JP2009188041A (ja) Ｉｉｉ族窒化物半導体からなるトランジスタ
CN117650175B (zh) 一种垂直型GaN HEMT半导体器件及其制造方法
JP5914097B2 (ja) 半導体装置、及び、半導体装置の製造方法
CN116918072A (zh) 场效应晶体管及其制造方法
CN113972266A (zh) 隧穿增强型垂直结构的hemt器件

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140304

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140805

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20141127

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20141218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150113

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150204

R151 Written notification of patent or utility model registration

Ref document number: 5693831

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250